JP7294572B2 - 光導波路型受光素子 - Google Patents

光導波路型受光素子 Download PDF

Info

Publication number
JP7294572B2
JP7294572B2 JP2020035029A JP2020035029A JP7294572B2 JP 7294572 B2 JP7294572 B2 JP 7294572B2 JP 2020035029 A JP2020035029 A JP 2020035029A JP 2020035029 A JP2020035029 A JP 2020035029A JP 7294572 B2 JP7294572 B2 JP 7294572B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
optical waveguide
type
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020035029A
Other languages
English (en)
Other versions
JP2021141111A (ja
Inventor
昌博 米田
拓也 沖本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2020035029A priority Critical patent/JP7294572B2/ja
Priority to US17/188,393 priority patent/US11552206B2/en
Priority to CN202110224233.XA priority patent/CN113345978B/zh
Publication of JP2021141111A publication Critical patent/JP2021141111A/ja
Application granted granted Critical
Publication of JP7294572B2 publication Critical patent/JP7294572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12123—Diode
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/1215—Splitter

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、光導波路型受光素子に関する。
特許文献１には、半導体光集積素子及びその製造方法に関する技術が開示されている。この文献に記載された半導体光集積素子は、半導体基板上に形成されたフォトダイオード領域と、フォトダイオード領域の側面に対してバットジョイント結合した光導波路領域とを備える。フォトダイオード領域は、ｎ型クラッド層上に順に積層された光吸収層及びｐ型クラッド層を含む。光導波路領域は、ｎ型クラッド層上に順に積層された光導波路層及び上側クラッド層を含む。光導波路層は、傾斜したバットジョイント側面に対する這い上がり部を有する。
特開２０１３－１１０２０７号公報
近年、光導波路構造と導波路型フォトダイオード構造とが共通の基板上に集積された光導波路型受光素子が研究・開発されている。このような光導波路型受光素子は、例えば、４０Ｇｂ／ｓ以上といった高速な伝送レートを有する、多値変調方式とデジタルコヒーレント受信方式とを組み合わせた光伝送システムの受信フロントエンドとして用いられる。光導波路型受光素子は、光吸収層を含むフォトダイオードのための半導体積層部と、光導波コア層を含む光導波路のための半導体積層部とのバットジョイント構造を基板上に形成することにより作製される。
光伝送システムの受信フロントエンドとして用いられる光導波路型受光素子には、高い受信感度が要求される場合がある。一つの解決策として、導波路型フォトダイオード構造にアバランシェ増倍作用を持たせることが考えられる。その場合、フォトダイオードを構成する光吸収層とその下の半導体層との間に、アバランシェ増倍のための増倍層を設けるとよい。しかしながら多くの場合、バットジョイント界面はウェットエッチングにより形成されるので、基板の主面に垂直な方向に対して傾斜している（例えば特許文献１を参照）。従って、増倍層の側面もまた、該方向に対して傾斜することとなる。その場合、増倍層の側面付近においては他の部分と比較して空乏化が進まず、空乏化幅が他の部分と比較して狭くなってしまう。このため、増倍層の側面付近において他の部分よりも最大電界（Ｅｍａｘ）が大きくなり、エッジブレークダウンが発生し易くなるという問題がある。
そこで、本開示は、アバランシェ増倍作用を有する導波路型フォトダイオード構造を備え、増倍層の空乏化幅を均一に近づけることができる光導波路型受光素子を提供することを目的とする。
一実施形態に係る光導波路型受光素子は、第１導電型を有する第１半導体層と、第１半導体層の第１領域上に設けられた光導波路構造と、第１半導体層の第１領域と隣接する第２領域上に設けられた導波路型フォトダイオード構造と、を備える。光導波路構造は、第１半導体層上に設けられた光導波コア層と、光導波コア層上に設けられたクラッド層と、を含む。導波路型フォトダイオード構造は、第１半導体層上に設けられ、光導波コア層と光結合された光吸収層と、光吸収層上に設けられた第２導電型を有する第２半導体層と、第１半導体層と光吸収層との間に設けられた、第１半導体層より低い不純物濃度の第１導電型またはアンドープの増倍層と、増倍層と光吸収層との間に設けられ、光吸収層よりも高い不純物濃度の第２導電型を有する第３半導体層と、を含む。光導波路構造と導波路型フォトダイオード構造との界面を第１界面とし、第１半導体層と導波路型フォトダイオード構造との界面を第２界面とするとき、第１界面と第２界面との成す角が９０°より小さい。増倍層及び第３半導体層は、第１半導体層の第１領域と光導波コア層との間に延在している。
別の実施形態に係る光導波路型受光素子は、第１導電型を有する第１半導体層と、第１半導体層の第１領域上に設けられた光導波路構造と、第１半導体層の第１領域と隣接する第２領域上に設けられた導波路型フォトダイオード構造と、を備える。光導波路構造は、第１半導体層上に設けられた第６半導体層と、第６半導体層上に設けられた光導波コア層と、光導波コア層上に設けられたクラッド層と、を含む。導波路型フォトダイオード構造は、第１半導体層上に設けられ、光導波コア層と光結合された光吸収層と、光吸収層上に設けられた第２導電型を有する第２半導体層と、第１半導体層と光吸収層との間に設けられた、第１半導体層より低い不純物濃度の第１導電型またはアンドープの増倍層と、増倍層と光吸収層との間に設けられ、光吸収層よりも高い不純物濃度の第２導電型を有する第７半導体層と、を含む。光導波路構造と導波路型フォトダイオード構造との界面を第１界面とし、第１半導体層と導波路型フォトダイオード構造との界面を第２界面とするとき、第１界面と第２界面との成す角が９０°より小さい。第６半導体層は、第７半導体層よりも低い不純物濃度の第２導電型を有し、第１界面において増倍層及び第７半導体層と接する。
本開示によれば、アバランシェ増倍作用を有する導波路型フォトダイオード構造を備え、増倍層の空乏化幅を均一に近づけることができる光導波路型受光素子を提供することが可能となる。
図１は、本発明の第１実施形態に係る光導波路型受光素子を備える受光デバイスの構成を示す平面図である。 図２は、図１に示されたII－II線に沿った断面を示している。 図３は、図２の一部を拡大して示している。 図４は、図１に示されたIV－IV線に沿った断面を示している。 図５は、図１に示されたＶ－Ｖ線に沿った断面を示している。 図６は、比較例としての光導波路型受光素子１０２の構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。 図７の（ａ）は、比較例の増倍層１１Ａの側面付近を拡大して示す図である。図７の（ｂ）は、増倍層１１Ａの厚み方向における電界強度の変化を示す図である。 図８の（ａ）は、第１実施形態の増倍層１１の側面付近を拡大して示す図である。図８の（ｂ）は、増倍層１１の厚み方向における電界強度の変化を示す図である。 図９は、第１変形例に係る光導波路型受光素子２Ｂの構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。 図１０は、第２変形例に係る光導波路型受光素子２Ｃの構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。 図１１は、第３変形例に係る光導波路型受光素子２Ｄの構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。 図１２は、第２実施形態に係る光導波路型受光素子２Ｅの構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。 図１３の（ａ）は、第２実施形態の増倍層１１Ａの側面１１ｊ付近を拡大して示す図である。図１３の（ｂ）は、増倍層１１Ａの厚み方向における電界強度の変化を示す図である。 図１４は、光導波路型受光素子の例を示す平面図である。
［本開示の実施形態の説明］
最初に、本開示の実施形態を列記して説明する。一実施形態に係る光導波路型受光素子は、第１導電型を有する第１半導体層と、第１半導体層の第１領域上に設けられた光導波路構造と、第１半導体層の第１領域と隣接する第２領域上に設けられた導波路型フォトダイオード構造と、を備える。光導波路構造は、第１半導体層上に設けられた光導波コア層と、光導波コア層上に設けられたクラッド層と、を含む。導波路型フォトダイオード構造は、第１半導体層上に設けられ、光導波コア層と光結合された光吸収層と、光吸収層上に設けられた第２導電型を有する第２半導体層と、第１半導体層と光吸収層との間に設けられた、第１半導体層より低い不純物濃度の第１導電型またはアンドープの増倍層と、増倍層と光吸収層との間に設けられ、光吸収層よりも高い不純物濃度の第２導電型を有する第３半導体層と、を含む。光導波路構造と導波路型フォトダイオード構造との界面を第１界面とし、第１半導体層と導波路型フォトダイオード構造との界面を第２界面とするとき、第１界面と第２界面との成す角が９０°より小さい。増倍層及び第３半導体層は、第１半導体層の第１領域と光導波コア層との間に延在している。
この光導波路型受光素子では、導波路型フォトダイオード構造が増倍層及び第３半導体層を含む。増倍層は、第１半導体層と光吸収層との間に設けられたキャリア増倍層であって、第１半導体層より低い不純物濃度の第１導電型を有するか、またはアンドープである。第３半導体層は、増倍層と光吸収層との間に設けられた電界降下層であって、光吸収層よりも高い不純物濃度の第２導電型を有する。このように、導波路型フォトダイオード構造が増倍層及び第３半導体層を含むことにより、アバランシェ増倍作用を有する導波路型フォトダイオード構造を好適に実現することができる。また、この光導波路型受光素子では、光導波路構造と導波路型フォトダイオード構造との界面を第１界面とし、第１半導体層と導波路型フォトダイオード構造との界面を第２界面とするとき、第１界面と第２界面との成す角が９０°より小さい。言い換えると、バットジョイント界面が第１半導体層の上面に垂直な方向に対して傾斜している。前述したように、増倍層の側面が同様に傾斜している場合、増倍層の側面付近においては他の部分と比較して空乏化が進まず、空乏化幅が他の部分と比較して狭くなってしまう。しかしながら、この光導波路型受光素子では、増倍層及び第３半導体層が、第１半導体層の第１領域と光導波コア層との間に延在している。故に、側面の傾斜に起因する空乏化幅のばらつきが低減される。すなわち、この光導波路型受光素子によれば、増倍層の空乏化幅を均一に近づけることができるので、増倍層において部分的に最大電界（Ｅｍａｘ）が大きくなることを抑制し、エッジブレークダウンを発生しにくくすることができる。
上記の光導波路型受光素子において、第１半導体層の第１領域と光導波コア層との間の増倍層及び第３半導体層は、光導波路構造の全域にわたって設けられてもよい。その場合、光導波路型受光素子を製造する際に、第１半導体層上の全面に増倍層及び第３半導体層を成長させればよいので、製造工程を簡易にできる。
上記の光導波路型受光素子において、導波路型フォトダイオード構造は、第１半導体層と増倍層との間に設けられた、第１半導体層より低い不純物濃度の第１導電型またはアンドープのバッファ層と、バッファ層と増倍層との間に設けられ、増倍層より高い不純物濃度の第１導電型を有する第４半導体層と、を更に含み、バッファ層及び第４半導体層は、第１半導体層の第１領域と増倍層との間に延在してもよい。第４半導体層により、逆バイアス電圧印加時のバッファ層の電界強度をキャリア増倍が発生しない程度に抑えて、空乏幅を拡大することができる。故に、当該フォトダイオードのＣＲ時定数をより小さくすることができ、その結果、より高速（広帯域）の高周波応答特性を実現することができる。
上記の光導波路型受光素子において、導波路型フォトダイオード構造は、第３半導体層と光吸収層の間に設けられた第５半導体層を更に含んでもよい。第５半導体層の厚さを調整することにより、光導波コア層の厚さ方向の中心位置と、光吸収層の厚さ方向の中心位置とを互いに精度良く合わせることができる。故に、光吸収層が薄膜化された場合であっても、光吸収層と光導波コア層とのモードフィールド不整合に起因する結合損失を低減することができる。
別の実施形態に係る光導波路型受光素子は、第１導電型を有する第１半導体層と、第１半導体層の第１領域上に設けられた光導波路構造と、第１半導体層の第１領域と隣接する第２領域上に設けられた導波路型フォトダイオード構造と、を備える。光導波路構造は、第１半導体層上に設けられた第６半導体層と、第６半導体層上に設けられた光導波コア層と、光導波コア層上に設けられたクラッド層と、を含む。導波路型フォトダイオード構造は、第１半導体層上に設けられ、光導波コア層と光結合された光吸収層と、光吸収層上に設けられた第２導電型を有する第２半導体層と、第１半導体層と光吸収層との間に設けられた、第１半導体層より低い不純物濃度の第１導電型またはアンドープの増倍層と、増倍層と光吸収層との間に設けられ、光吸収層よりも高い不純物濃度の第２導電型を有する第３半導体層と、を含む。光導波路構造と導波路型フォトダイオード構造との界面を第１界面とし、第１半導体層と導波路型フォトダイオード構造との界面を第２界面とするとき、第１界面と第２界面との成す角が９０°より小さい。第６半導体層は、第３半導体層よりも低い不純物濃度の第２導電型を有し、第１界面において増倍層及び第３半導体層と接する。
この光導波路型受光素子においても、上述した光導波路型受光素子と同様、導波路型フォトダイオード構造が増倍層及び第３半導体層を含む。これにより、アバランシェ増倍作用を有する導波路型フォトダイオード構造を好適に実現することができる。また、この光導波路型受光素子では、第１半導体層と光導波コア層との間に、第３半導体層よりも低い不純物濃度の第２導電型を有する第６半導体層が設けられている。そして、第６半導体層は、第１界面において増倍層及び第３半導体層と接する。この場合、逆バイアス印加時に、増倍層の側面付近の領域に対して第６半導体層からキャリアが補填されるので、増倍層の側面付近の空乏化幅が拡大される。すなわち、この光導波路型受光素子によれば、増倍層の空乏化幅を中央部分から側面付近にわたって均一に近づけることができるので、増倍層において部分的に最大電界（Ｅｍａｘ）が大きくなることを抑制し、エッジブレークダウンを発生しにくくすることができる。
［本開示の実施形態の詳細］
本開示の光導波路型受光素子の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。なお、以下の説明においてアンドープとは、例えば不純物濃度が１×１０１５ｃｍ－３以下といった極めて低い濃度であることをいう。
本発明の実施形態は、高速・大容量光通信システムで使用されるアバランシェフォトダイオード（ＡＰＤ）に関するものであり、導波路型構造による高速・感度性能と高信頼性実現に関するものである。また、デジタルコヒーレント光通信システムで使用される９０°ハイブリッド機能がモノリシックに集積された多チャネル集積受光素子に関するものであり、ＡＰＤ構造集積による高感度性能と高信頼性実現に関するものである。
（第１実施形態）
図１は、本発明の第１実施形態に係る光導波路型受光素子を備える受光デバイスの構成を示す平面図である。図２は図１に示されたII－II線に沿った断面を示しており、図３は図２の一部を拡大して示している。図４は、図１に示されたIV－IV線に沿った断面を示している。図５は、図１に示されたＶ－Ｖ線に沿った断面を示している。なお、図５では、絶縁膜１６，１７の図示を省略している。
図１に示すように、本実施形態の受光デバイス１Ａは、光導波路型受光素子２Ａと、信号増幅部３Ａ，３Ｂとを備えている。光導波路型受光素子２Ａは、略矩形状といった平面形状を有しており、例えばＩｎＰといった化合物半導体から成る基板上に光導波路が形成されて成る。光導波路型受光素子２Ａは、２つの入力ポート４ａ，４ｂと、光分岐部（光カプラ）５とを有する。また、光導波路型受光素子２Ａは、該基板上に形成された受光素子部６ａ～６ｄと、キャパシタ部７ａ～７ｄとを更に有する。すなわち、光導波路型受光素子２Ａは、光導波路と受光素子部６ａ～６ｄとが共通基板上にモノリシックに集積された構造を備えている。
光導波路型受光素子２Ａは、所定の方向Ａに沿って延びる一対の端縁２ａ，２ｂを有する。２つの入力ポート４ａ，４ｂは、光導波路型受光素子２Ａの端縁２ａ，２ｂのうち、一方の端縁２ａに設けられている。２つの入力ポート４ａ，４ｂのうち一方の入力ポート４ａには、ＱＰＳＫ（Quadrature Phase Shift Keying：４位相偏移変調）方式によって変調された４つの信号成分を含む光信号Ｌａが受光デバイス１Ａの外部より入力される。また、他方の入力ポート４ｂには、局部発振光Ｌｂが入力される。入力ポート４ａ，４ｂそれぞれは、光導波路部８ａ，８ｂそれぞれを介して光分岐部５と光学的に結合されている。なお、光導波路部８ａ，８ｂは、屈折率が比較的大きい材料（例えばＩｎＧａＡｓＰ）から成るコア層と、屈折率が該コア層よりも小さい材料（例えばＩｎＰ）から成り該コア層を覆うクラッド層とによって好適に構成される。
光分岐部５は、９０°光ハイブリッドを構成する。すなわち、光分岐部５は、ＭＭＩ（Multi-Mode Interference：多モード光干渉）カプラによって構成されており、光信号Ｌａと局部発振光Ｌｂとを相互に干渉させることによって、光信号Ｌａを、ＱＰＳＫ方式によって変調された４つの信号成分Ｌｃ１～Ｌｃ４それぞれに分岐する。なお、これら４つの信号成分Ｌｃ１～Ｌｃ４のうち、信号成分Ｌｃ１及びＬｃ２は偏波状態が互いに等しく、同相（In-phase）関係を有する。また、信号成分Ｌｃ３及びＬｃ４の偏波状態は、互いに等しく且つ信号成分Ｌｃ１及びＬｃ２の偏波状態とは異なっている。信号成分Ｌｃ３及びＬｃ４は、直角位相（Quadrature）関係を有する。
受光素子部６ａ～６ｄは、アバランシェ増倍型のＰＩＮフォトダイオードとしての構成を有しており、光導波路型受光素子２Ａの端縁２ｂに沿って、この順で並んで配置されている。受光素子部６ａ～６ｄそれぞれは、光導波路部８ｃ～８ｆそれぞれを介して光分岐部５の４つの出力端と光学的に結合されている。受光素子部６ａ～６ｄのカソードには、一定のバイアス電圧が供給される。受光素子部６ａ～６ｄそれぞれは、４つの信号成分Ｌｃ１～Ｌｃ４それぞれを光分岐部５から受け、これら信号成分Ｌｃ１～Ｌｃ４それぞれの光強度に応じた電気信号（光電流）を生成する。光導波路型受光素子２Ａ上には、受光素子部６ａ～６ｄのアノードに電気的に接続された信号出力用電極パッド２１ａ～２１ｄが設けられている。信号出力用電極パッド２１ａ～２１ｄは、光導波路型受光素子２Ａの端縁２ｂに沿って、方向Ａに沿って並んで設けられている。信号出力用電極パッド２１ａ～２１ｄそれぞれは、ボンディングワイヤ２０ａ～２０ｄそれぞれを介して、信号増幅部３Ａ，３Ｂの信号入力用電極パッド６１ａ～６１ｄそれぞれと電気的に接続されている。
キャパシタ部７ａ～７ｄは、半導体からなる下地層、この下地層の上に積層された下部金属層および上部金属層、および下部金属層と上部金属層との間に挟まれた絶縁膜（図２に示す絶縁膜１７）によって構成される、いわゆるＭＩＭ（Metal-Insulator-Metal）キャパシタである。下部金属層および上部金属層は、例えばＴｉＷ／Ａｕ若しくはＴｉ／Ａｕ／Ｐｔといった積層構造を有する。キャパシタ部７ａ～７ｄそれぞれは、光導波路型受光素子２Ａ上において受光素子部６ａ～６ｄそれぞれに対し方向Ａに沿って並んで（隣り合って）配置されており、受光素子部６ａ～６ｄそれぞれのカソードにバイアス電圧を供給するバイアス配線と、基準電位配線（ＧＮＤ線）との間に電気的に接続される。すなわち、上部金属層に覆われていない下部金属層の部分上には、絶縁膜１７に開口が形成されている。該開口から露出した下部金属層上にはバイアス配線４２（図２を参照）が設けられており、下部金属層はバイアス配線４２と電気的に接続されている。また、上部金属層上には基準電位（ＧＮＤ）配線が設けられており、上部金属層は基準電位配線と電気的に接続されている。これらのキャパシタ部７ａ～７ｄによって、受光素子部６ａ～６ｄのカソードと、図示しないバイパスコンデンサとの間のインダクタンス成分を設計的に揃えることができる。
キャパシタ部７ａ～７ｄそれぞれは、下部金属層に接続されたバイアス電圧側電極パッド２２ａ～２２ｄそれぞれと、上記他方の金属層に接続された基準電位側電極パッド２３ａ～２３ｄそれぞれとを有する。基準電位側電極パッド２３ａ～２３ｄは、方向Ａと交差する（例えば直交する）方向Ｂにおいて、バイアス電圧側電極パッド２２ａ～２２ｄと光導波路型受光素子２Ａの端縁２ｂとの間に配置されている。
バイアス電圧側電極パッド２２ａ～２２ｄそれぞれには、ボンディングワイヤ２０ｉ～２０ｍそれぞれの一端が接続されている。ボンディングワイヤ２０ｉ～２０ｍそれぞれの他端は、図示しないバイアス電圧源と電気的に接続されている。ボンディングワイヤ２０ｉ～２０ｍは、受光素子部６ａ～６ｄそれぞれにバイアス電圧を供給する配線の一部を構成する。
基準電位側電極パッド２３ａ～２３ｄそれぞれには、ボンディングワイヤ２０ｅ～２０ｈそれぞれの一端が接続されている。ボンディングワイヤ２０ｅ～２０ｈは、ボンディングワイヤ２０ａ～２０ｄに沿って設けられており、ボンディングワイヤ２０ｅ～２０ｈそれぞれの他端は、信号増幅部３Ａ，３Ｂの基準電位用電極パッド６２ａ、６２ｃ、６２ｄ及び６２ｆそれぞれに接続されている。
信号増幅部３Ａ及び３Ｂは、受光素子部６ａ～６ｄから出力された電気信号（光電流）を増幅する増幅器（ＴＩＡ：Trans Impedance Amplifier）である。信号増幅部３Ａは、２つの信号入力用電極パッド６１ａ及び６１ｂを有しており、信号入力用電極パッド６１ａ及び６１ｂに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。また、信号増幅部３Ｂは、２つの信号入力用電極パッド６１ｃ及び６１ｄを有しており、信号入力用電極パッド６１ｃ及び６１ｄに入力された電気信号の差動増幅を行って一つの電圧信号を生成する。信号入力用電極パッド６１ａ～６１ｄは、光導波路型受光素子２Ａの端縁２ｂに沿って、方向Ａにこの順で並んで配置されている。前述したように、信号入力用電極パッド６１ａ～６１ｄそれぞれは、ボンディングワイヤ２０ａ～２０ｄそれぞれを介して信号出力用電極パッド２１ａ～２１ｄそれぞれと電気的に接続されている。
また、信号増幅部３Ａは、３つの基準電位用電極パッド６２ａ，６２ｂ，及び６２ｃを更に有する。基準電位用電極パッド６２ａ～６２ｃは、光導波路型受光素子２Ａの端縁２ｂに沿って、方向Ａに沿ってこの順で並んで配置されている。信号入力用電極パッド６１ａは基準電位用電極パッド６２ａ及び６２ｂの間に配置されており、信号入力用電極パッド６１ｂは基準電位用電極パッド６２ｂ及び６２ｃの間に配置されている。同様に、信号増幅部３Ｂは、３つの基準電位用電極パッド６２ｄ，６２ｅ，及び６２ｆを更に有する。基準電位用電極パッド６２ｄ～６２ｆは、光導波路型受光素子２Ａの端縁２ｂに沿って、方向Ａに沿ってこの順で並んで配置されている。上述した信号入力用電極パッド６１ｃは基準電位用電極パッド６２ｄ及び６２ｅの間に配置されており、信号入力用電極パッド６１ｄは基準電位用電極パッド６２ｅ及び６２ｆの間に配置されている。前述したように、信号増幅部３Ａ，３Ｂの基準電位用電極パッド６２ａ、６２ｃ、６２ｄ及び６２ｆそれぞれは、ボンディングワイヤ２０ｅ～２０ｈそれぞれを介して基準電位側電極パッド２３ａ～２３ｄそれぞれと電気的に接続されている。
図２には４つの受光素子部６ａ～６ｄのうち２つの受光素子部６ｃ，６ｄの断面構造が示されており、図３には受光素子部６ｄの断面構造が示されているが、他の受光素子部６ａ，６ｂの断面構造もこれらと同様である。図４には６つの光導波路部８ａ～８ｆのうち１つの光導波路部８ｆの断面構造が示されているが、他の光導波路部８ａ～８ｅの断面構造もこれと同様である。図５には、受光素子部６ｄと光導波路部８ｆとの接合部分の断面構造が示されているが、他の接合部分（受光素子部６ａと光導波路部８ｃとの接合部分、受光素子部６ｂと光導波路部８ｄとの接合部分、及び受光素子部６ｃと光導波路部８ｅとの接合部分）の断面構造もこれと同様である。
図５に示すように、受光素子部６ａ～６ｄ及び光導波路部８ｃ～８ｆは、共通の基板９上に集積されている。基板９は、例えば半絶縁性のＩｎＰ基板である。受光素子部６ａ～６ｄの断面構造について、受光素子部６ｄを例に説明する。図３に示すように、受光素子部６ｄは、基板９上に設けられた高濃度のｎ型の導電型を有する半導体層１０と、ｎ型半導体層１０の領域Ｄ（第２領域、図５参照）上に設けられた導波路型フォトダイオード構造１９とを有する。導波路型フォトダイオード構造１９は、ｎ型半導体層１０上に設けられた光吸収層１３、光吸収層１３上に設けられたｐ型の導電型を有する半導体層１４、及びｐ型半導体層１４上に設けられたｐ型コンタクト層１５を有する。更に、導波路型フォトダイオード構造１９は、ｎ型半導体層１０と光吸収層１３との間に設けられた増倍層１１、及び増倍層１１と光吸収層１３との間に設けられたｐ型電界制御層１２を有する。ｎ型半導体層１０は本実施形態における第１半導体層であり、ｐ型半導体層１４は本実施形態における第２半導体層であり、ｐ型電界制御層１２は本実施形態における第３半導体層である。
ｎ型半導体層１０は、ｎ型オーミック電極４１（図３を参照）とオーミック接触を成す。ｎ型半導体層１０は、例えばＳｉドープＩｎＰ層である。ｎ型半導体層１０のＳｉドーピング濃度は、例えば１×１０１７ｃｍ－３以上である。ｎ型半導体層１０の厚さは、例えば１μｍ以上２μｍ以下である。増倍層１１は、電子注入型のキャリア増倍層であって、ｎ型半導体層１０より低い不純物濃度のｎ型か、またはｉ型（アンドープ）の導電型を有する。増倍層１１は、例えばＳｉドープＩｎＡｌＡｓ層である。増倍層１１のＳｉドーピング濃度は、例えば３×１０１６ｃｍ－３以下である。増倍層１１の厚さは、例えば０．０５０μｍ以上０．２００μｍ以下である。ｐ型電界制御層１２は、光吸収層１３の電界を降下するために設けられる層である。ｐ型電界制御層１２は、光吸収層１３よりも高い不純物濃度のｐ型の導電型を有する。ｐ型電界制御層１２は、例えばＺｎドープＩｎＰ層、またはＺｎドープＩｎＡｌＧａＡｓ層である。ｐ型電界制御層１２のＺｎドーピング濃度は、例えば１×１０１８ｃｍ－３以上である。ｐ型電界制御層１２の厚さは、例えば０．０２５μｍ以上０．１００μｍ以下である。
光吸収層１３は、例えばアンドープＩｎＧａＡｓ層、若しくはＺｎドーピング濃度が３×１０１６ｃｍ－３以下である低濃度ｐ型ＩｎＧａＡｓ層である。光吸収層１３の厚さは、例えば０．１μｍ～０．４μｍである。ｐ型半導体層１４は、例えばＺｎドープＩｎＰ層である。ｐ型半導体層１４のＺｎドーピング濃度は、例えば２×１０１７ｃｍ－３以上である。ｐ型半導体層１４の厚さは、例えば１μｍ～２．５μｍである。ｐ型コンタクト層１５は、例えばＺｎドープＩｎＧａＡｓ層である。ｐ型コンタクト層１５のＺｎドーピング濃度は、例えば１×１０１８ｃｍ－３以上である。ｐ型コンタクト層１５の厚さは、例えば０．１μｍ～０．３μｍである。
なお、光吸収層１３とｐ型半導体層１４との間に、両層間のヘテロエネルギー障壁（ΔＥｖ，ΔＥｃ）を緩和させる組成グレーデッド（傾斜）層が設けられてもよい。この組成グレーデッド層の導電型は、アンドープか、若しくはＺｎドーピング濃度が１×１０１７ｃｍ－３以下のｐ型である。また、ｐ型半導体層１４とｐ型コンタクト層１５の間に、ｐ型のヘテロ障壁緩和層が設けられてもよい。このヘテロ障壁緩和層は、例えばドーピング濃度が１×１０１８ｃｍ－３以上である２層のＺｎドープＩｎＧａＡｓＰからなる。２層それぞれのバンドギャップ波長は、例えば１．１μｍ及び１．３μｍである。
ｎ型半導体層１０の一部、増倍層１１、ｐ型電界制御層１２、光吸収層１３、ｐ型半導体層１４、及びｐ型コンタクト層１５は、所定の光導波方向（本実施形態では図１の方向Ｂ）に延びるメサ構造を構成しており、このメサ構造は、一対の側面を有する。このメサ構造の一対の側面は、例えばＦｅドープＩｎＰといった半絶縁性材料からなる埋込領域１８によって埋め込まれている。光導波方向と直交する方向におけるメサ構造の幅は、例えば１．５～３μｍである。メサ構造の高さは、例えば２～３．５μｍである。
受光素子部６ｄは、２層の絶縁膜１６，１７を更に有する。絶縁膜１６，１７は、メサ構造の上面から埋込領域１８上にかけて設けられて、これらを覆って保護している。絶縁膜１６，１７は、例えば絶縁性シリコン化合物（ＳｉＮ、ＳｉＯＮ、またはＳｉＯ２）膜である。また、絶縁膜１６，１７は、メサ構造の上面に開口を有しており、該開口により絶縁膜１６，１７から露出したｐ型コンタクト層１５の上には、ｐ型オーミック電極３１が設けられている。
ｐ型オーミック電極３１は、例えばＡｕＺｎ若しくはＰｔとｐ型コンタクト層１５との合金からなる。そして、ｐ型オーミック電極３１上には、配線３２が設けられている。配線３２は、光導波方向（第２の方向Ｂ）に延びており、ｐ型オーミック電極３１と信号出力用電極パッド２１ｄとを電気的に接続する。配線３２は例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有しており、信号出力用電極パッド２１ｄは例えばＡｕメッキによって形成される。
絶縁膜１６，１７は、受光素子部６ｄのメサ構造から離れたｎ型半導体層１０の上にも、別の開口を有する。該開口により絶縁膜１６，１７から露出したｎ型半導体層１０の上には、カソードとしてのｎ型オーミック電極４１が設けられている。ｎ型オーミック電極４１は、例えばＡｕＧｅ若しくはＡｕＧｅＮｉとｎ型半導体層１０との合金からなる。そして、ｎ型オーミック電極４１上にはバイアス配線４２が設けられている。バイアス配線４２は、キャパシタ部７ｄの下部金属層まで延びており、下部金属層とｎ型オーミック電極４１とを電気的に接続している。
キャパシタ部７ｄは、基板９上に順に積層された、絶縁膜１６、下部金属層、絶縁膜（層間膜）１７、及び上部金属層を有する。キャパシタを構成する上下部の金属層は、例えばＴｉＷ／Ａｕ若しくはＴｉ／Ａｕ／Ｐｔといった積層構造からなる。上部金属層に覆われていない下部金属層の部分上では、絶縁膜１７に開口が形成されている。該開口から露出した下部金属層上には、バイアス配線４２が設けられている。バイアス配線４２は、光導波方向（第２の方向Ｂ）において光導波路型受光素子２Ａの端縁２ｂから遠ざかる向きに延びており、下部金属層とバイアス電圧側電極パッド２２ｄとを電気的に接続する。また、上部金属層上には、基準電位側電極パッド２３ｄに繋がる配線が設けられている。この配線は、光導波方向（第２の方向Ｂ）において光導波路型受光素子２Ａの端縁２ｂに近づく向きに延びており、基準電位側電極パッド２３ｄに接続する。
基板９にはビア５１が設けられている。ビア５１は、金属製の導電材であり、例えばＡｕメッキである。ビア５１は、基板９の表（おもて）面から裏面まで貫通して設けられている。キャパシタ部７ｄの上部金属層は、基準電位側電極パッド２３ｄを介して、表面側のビア５１の一端と電気的に接続されている。裏面側のビア５１の他端は、信号増幅部３Ａ及び３Ｂと共通の基準電位線（ＧＮＤ電位線）に接続される。
なお、バイアス配線４２、及び基準電位側電極パッド２３ｄに繋がる配線は、例えばＴｉＷ／Ａｕ若しくはＴｉ／Ａｕ／Ｐｔといった積層構造を有する。基準電位側電極パッド２３ｄ、バイアス電圧側電極パッド２２ｄ、及びビア５１は、例えばＡｕメッキによって形成される。
続いて、光導波路部の断面構造について説明する。図４及び図５に示すように、光導波路部８ｆは、基板９上に設けられたｎ型半導体層１０と、ｎ型半導体層１０の領域Ｄと隣接する領域Ｅ（第１領域）上に設けられた光導波路構造８０とを含んで構成されている。光導波路構造８０は、ｎ型半導体層１０上に設けられた光導波コア層８１と、光導波コア層８１上に設けられたクラッド層８２とを含んで構成されている。更に、光導波路部８ｆは、ｎ型半導体層１０と光導波路構造８０との間に設けられた増倍層１１及びｐ型電界制御層１２を含む。
ｎ型半導体層１０は、受光素子部６ｄと共通の半導体層であり、光導波路部８ｆにおいては下部クラッド層として機能する。ｎ型半導体層１０は、受光素子部６ｄにおける基板９上から、光導波路部８ｆにおける基板９上にわたって設けられている。同様に、増倍層１１及びｐ型電界制御層１２は、受光素子部６ｄと共通の半導体層であり、ｎ型半導体層１０の領域Ｄと光吸収層１３との間から、ｎ型半導体層１０の領域Ｅと光導波コア層８１との間にわたって延在している。本実施形態では、ｎ型半導体層１０の領域Ｅと光導波コア層８１との間の増倍層１１及びｐ型電界制御層１２は、光導波路構造８０の全域（すなわち、積層方向から見た光導波路部８ａ～８ｆの全域）にわたって設けられている。光導波路部８ａ～８ｆにおけるｎ型半導体層１０、増倍層１１及びｐ型電界制御層１２の組成、ドーピング濃度及び厚さは、受光素子部６ｄと同じである。
図５に示すように、光導波路部８ｆと受光素子部６ｄとは互いにバットジョイント結合を成しており、光導波コア層８１と光吸収層１３とは互いに接している。これにより、光導波コア層８１と光吸収層１３とは互いに光学的に結合されている。バットジョイント界面は、例えばウェットエッチングにより形成される。故に、バットジョイント界面は、ｎ型半導体層１０の上面１０ａ（すなわちｎ型半導体層１０と増倍層１１との界面）に垂直な方向に対して傾斜している。言い換えると、光導波路構造８０と導波路型フォトダイオード構造１９との界面を第１界面Ｃ１とし、ｎ型半導体層１０の領域Ｄと導波路型フォトダイオード構造１９との界面を第２界面Ｃ２とするとき、第１界面Ｃ１と第２界面Ｃ２との成す角θは９０°より小さい。
光導波コア層８１は、屈折率がｎ型半導体層１０よりも大きく且つｎ型半導体層１０と格子整合できる材料（例えばＩｎＧａＡｓＰ）からなる。一例では、光導波コア層８１のＩｎＧａＡｓＰのバンドギャップ波長は１．０５μｍである。光導波コア層８１の厚さは、例えば０．３μｍ～０．５μｍである。クラッド層８２は、屈折率が光導波コア層８１よりも小さく且つ光導波コア層８１と格子整合できる材料（例えばアンドープＩｎＰ）からなる。クラッド層８２の厚さは例えば１μｍ～３μｍであり、クラッド層８２の上面の高さとｐ型コンタクト層１５の上面の高さとは互いに揃っている。図４に示すように、ｎ型半導体層１０の一部、増倍層１１、ｐ型電界制御層１２、光導波コア層８１、及びクラッド層８２は、所定の光導波方向に延びるメサ構造を構成している。ｎ型半導体層１０及びクラッド層８２と光導波コア層８１との屈折率差、並びにこのメサ構造によって、光導波コア層８１内に光信号が閉じ込められ、光信号を受光素子部６ｄへ伝搬することができる。なお、このメサ構造の側面及び上面は、２層の絶縁膜１６，１７に覆われることによって保護されている。
以上の構成を備える本実施形態の光導波路型受光素子２Ａによって得られる効果について説明する。光導波路型受光素子２Ａでは、導波路型フォトダイオード構造１９が増倍層１１及びｐ型電界制御層１２を含む。増倍層１１は、ｎ型半導体層１０と光吸収層１３との間に設けられたキャリア増倍層であって、ｎ型半導体層１０より低い不純物濃度のｎ型か、またはアンドープである。ｐ型電界制御層１２は、増倍層１１と光吸収層１３との間に設けられた電界降下層であって、光吸収層１３よりも高い不純物濃度を有する。このような増倍層１１及びｐ型電界制御層１２を導波路型フォトダイオード構造１９が含むことによって、アバランシェ増倍作用を有する導波路型フォトダイオード構造１９を好適に実現することができる。
ここで、図６は、比較例としての光導波路型受光素子１０２の構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。この光導波路型受光素子１０２は、導波路型フォトダイオード構造１９を構成する光吸収層１３とその下のｎ型半導体層１０との間に、アバランシェ増倍のための増倍層１１Ａ及びｐ型電界制御層１２Ａを有する。但し、増倍層１１Ａ及びｐ型電界制御層１２Ａは受光素子部にのみ設けられ、光導波路部には設けられていない。
多くの場合、バットジョイント界面はウェットエッチングにより形成されるので順メサ構造となり、基板９の主面に垂直な方向に対してフォトダイオード側に傾斜する。従って、増倍層１１Ａの側面もまた、同様に傾斜することとなる。図７の（ａ）は、このような場合の増倍層１１Ａの側面付近を拡大して示す図である。図中の破線で囲まれた領域は、空乏化された領域を表している。増倍層１１Ａの側面１１ｊが傾斜している場合、その傾斜角度に応じて、ｐ型電界制御層１２Ａと増倍層１１Ａとの界面の光導波方向における長さが、ｎ型半導体層１０と増倍層１１Ａとの界面の同方向における長さよりも短くなる。故に、逆バイアスを印加する際、増倍層１１Ａの側面１１ｊ付近の領域において負電荷が不足し、増倍層１１Ａの他の部分と比較して空乏化が進まず、当該領域の空乏化幅Ｗｓが、他の部分の空乏化幅Ｗｃと比較して狭くなってしまう。
図７の（ｂ）は、厚み方向における電界強度の変化を示す図であって、グラフＧ１１は増倍層１１Ａの側面１１ｊ付近の電界強度の変化を表し、グラフＧ１２は増倍層１１Ａの他の領域における電界強度の変化を表す。図７の（ｂ）に示すように、上記の空乏化幅Ｗｓ，Ｗｃの関係故に、増倍層１１Ａの側面１１ｊ付近の最大電界Ｅｍａｘ１は、増倍層１１Ａの他の部分の最大電界Ｅｍａｘ２よりも大きくなる。従って、バットジョイント界面においてエッジブレークダウンが発生し易くなり、また、側面１１ｊ付近の領域に増倍電流が集中するため信頼性が低下するといった問題が生じる。
このような問題に対し、本実施形態の光導波路型受光素子２Ａでは、増倍層１１及びｐ型電界制御層１２が、ｎ型半導体層１０の領域Ｄと光吸収層１３との間から、ｎ型半導体層１０の領域Ｅと光導波コア層８１との間にわたって延在している。図８の（ａ）は、このような場合の増倍層１１の側面付近を拡大して示す図である。図中の破線で囲まれた領域は、空乏化された領域を表している。増倍層１１及びｐ型電界制御層１２がｎ型半導体層１０の領域Ｅと光導波コア層８１との間に延在している場合、同図に示されるように、ｐ型電界制御層１２と増倍層１１との界面の光導波方向における長さと、ｎ型半導体層１０と増倍層１１との界面の同方向における長さとの違いが解消される。故に、空乏化幅がバットジョイント界面まで均一に近づき、側面１１ｊの傾斜に起因する空乏化幅のばらつきが低減される。すなわち、本実施形態の光導波路型受光素子２Ａによれば、増倍層１１の空乏化幅を均一に近づけることができる。
図８の（ｂ）は、増倍層１１の厚み方向における電界強度の変化を示す図である。本実施形態によれば、増倍層１１の側面１１ｊ付近の最大電界Ｅｍａｘは、増倍層１１の他の部分の最大電界と同等になる。すなわち、増倍層１１において部分的に最大電界Ｅｍａｘが大きくなることを抑制することができる。従って、エッジブレークダウンを発生しにくくすることができ、また増倍電流の集中による信頼性の低下を回避することができる。
また、本実施形態のように、ｎ型半導体層１０の領域Ｅと光導波コア層８１との間の増倍層１１及びｐ型電界制御層１２は、光導波路構造８０の全域にわたって設けられてもよい。その場合、光導波路型受光素子２Ａを製造する際に、ｎ型半導体層１０上の全面に増倍層１１及びｐ型電界制御層１２を成長させればよいので、製造工程を簡易にできる。
（第１変形例）
図９は、上記実施形態の第１変形例に係る光導波路型受光素子２Ｂの構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。光導波路型受光素子２Ｂは、上記実施形態の光導波路型受光素子２Ａの構成に加えて、バッファ層１１１及びｎ型電界制御層１１２を更に備えている。
バッファ層１１１は、ｎ型半導体層１０と増倍層１１との間に設けられており、ｎ型半導体層１０の領域Ｄ上から領域Ｅ上にわたって延在している。バッファ層１１１の導電型は、ｎ型半導体層１０より低い不純物濃度のｎ型か、またはアンドープである。バッファ層１１１は例えばＳｉドープＩｎＰ層である。バッファ層１１１のＳｉドーピング濃度は、例えば１×１０１６ｃｍ－３以下である。バッファ層１１１の厚さは、例えば０．０５０μｍ以上０．２００μｍ以下である。光導波路部において、バッファ層１１１は第２の下部クラッド層として機能する。
ｎ型電界制御層１１２は、バッファ層１１１の電界を降下するために設けられる層であって、本変形例における第４半導体層である。ｎ型電界制御層１１２は、バッファ層１１１と増倍層１１との間に設けられており、バッファ層１１１と共に、ｎ型半導体層１０の領域Ｄ上から領域Ｅ上にわたって延在している。ｎ型電界制御層１１２の不純物濃度は、増倍層１１より高く、例えば１×１０１８ｃｍ－３以上である。ｎ型電界制御層１１２は、例えばＳｉドープＩｎＰ層である。
本変形例では、ｎ型電界制御層１１２により、逆バイアス電圧印加時のバッファ層１１１の電界強度をキャリア増倍が発生しない程度に抑えて、空乏幅を拡大することができる。故に、受光素子部のＣＲ時定数をより小さくすることができ、その結果、より高速（広帯域）の高周波応答特性を実現することができる。
（第２変形例）
図１０は、上記実施形態の第２変形例に係る光導波路型受光素子２Ｃの構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。光導波路型受光素子２Ｃは、上記実施形態の光導波路型受光素子２Ａの構成に加えて、ヘテロ障壁緩和層１１３を更に備えている。ヘテロ障壁緩和層１１３は、本変形例における第５半導体層である。ヘテロ障壁緩和層１１３は、ｎ型半導体層１０の領域Ｄ上におけるｐ型電界制御層１２と光吸収層１３との間に設けられており、ｎ型半導体層１０の領域Ｅ上には延在していない。ヘテロ障壁緩和層１１３は、ｐ型電界制御層１２と光吸収層１３との間のヘテロエネルギー障壁を緩和するために設けられる。
ヘテロ障壁緩和層１１３の導電型は、ｐ型電界制御層１２より低い不純物濃度のｐ型か、またはアンドープである。ヘテロ障壁緩和層１１３のバンドギャップは、ｐ型電界制御層１２のバンドギャップと光吸収層１３のバンドギャップとの間である。ヘテロ障壁緩和層１１３は、例えばＺｎドープＩｎＧａＡｓＰ層であり、そのバンドギャップ波長は例えば１．２５μｍまたは１．４０μｍである。或いは、ヘテロ障壁緩和層１１３は、バンドギャップ波長が連続的に変化する組成グレーデッド（傾斜）層であってもよい。ヘテロ障壁緩和層１１３のＳｉドーピング濃度は、例えば１×１０１７ｃｍ－３以下である。ヘテロ障壁緩和層１１３の厚さは、例えば０．０２５μｍ以上０．１００μｍ以下である。
本変形例では、ヘテロ障壁緩和層１１３の厚さを調整することにより、光導波コア層８１の厚さ方向の中心位置と、光吸収層１３の厚さ方向の中心位置とを互いに精度良く合わせることができる。故に、光導波路型受光素子２Ｃの高速化のため光吸収層１３が薄膜化された場合であっても、光吸収層１３と光導波コア層８１とのモードフィールド不整合に起因する結合損失を低減することができ、高感度化との両立を実現することができる。
（第３変形例）
図１１は、上記実施形態の第３変形例に係る光導波路型受光素子２Ｄの構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。光導波路型受光素子２Ｄは、上記実施形態の電子注入型の増倍層１１を、ホール注入型の増倍層１１Ｃに変更した構成を備える。なお、以下に説明する点を除いて、光導波路型受光素子２Ｄの構成は、上記実施形態の光導波路型受光素子２Ａと同様である。
具体的に説明すると、光導波路型受光素子２Ｄの受光素子部６ｄは、基板９上に設けられた高濃度のｐ型の導電型を有する半導体層１０１と、ｐ型半導体層１０１の領域Ｄ上に設けられた導波路型フォトダイオード構造１１７とを有する。導波路型フォトダイオード構造１１７は、ｐ型半導体層１０１上に設けられた光吸収層１１４、光吸収層１１４上に設けられたｎ型の導電型を有する半導体層１１５、及びｎ型半導体層１１５上に設けられたｎ型コンタクト層１１６を有する。更に、導波路型フォトダイオード構造１１７は、ｐ型半導体層１０１と光吸収層１１４との間に設けられた増倍層１１Ｃ、及び増倍層１１Ｃと光吸収層１１４との間に設けられたｎ型電界制御層１２Ｃを有する。ｐ型半導体層１０１は本実施形態における第１半導体層であり、ｎ型半導体層１１５は本実施形態における第２半導体層であり、ｎ型電界制御層１２Ｃは本実施形態における第３半導体層である。
ｐ型半導体層１０１は、ｐ型オーミック電極（不図示）とオーミック接触を成す。ｐ型半導体層１０１は、例えばＺｎドープＩｎＰ層である。ｐ型半導体層１０１のＺｎドーピング濃度は、例えば１×１０１８ｃｍ－３以上である。ｐ型半導体層１０１の厚さは、例えば１μｍ以上２μｍ以下である。増倍層１１Ｃは、ホール注入型のキャリア増倍層であって、ｉ型（アンドープ）の導電型を有する。増倍層１１Ｃは、例えばアンドープＩｎＰ層である。増倍層１１Ｃの厚さは、例えば０．０５０μｍ以上０．２００μｍ以下である。ｎ型電界制御層１２Ｃは、光吸収層１１４の電界を降下するために設けられる層である。ｎ型電界制御層１２Ｃは、光吸収層１１４よりも高い不純物濃度のｎ型の導電型を有する。ｎ型電界制御層１２Ｃは、例えばＳｉドープＩｎＰ層、またはＳｉドープＩｎＡｌＧａＡｓ層である。ｎ型電界制御層１２ＣのＳｉドーピング濃度は、例えば１×１０１８ｃｍ－３以上である。ｎ型電界制御層１２Ｃの厚さは、例えば０．０２５μｍ以上０．１００μｍ以下である。
光吸収層１１４は、例えばアンドープＩｎＧａＡｓ層、若しくはＳｉドーピング濃度が３×１０１６ｃｍ－３以下である低濃度ｎ型ＩｎＧａＡｓ層である。光吸収層１１４の厚さは、例えば０．１μｍ～０．４μｍである。ｎ型半導体層１１５は、例えばＳｉドープＩｎＰ層である。ｎ型半導体層１１５のＳｉドーピング濃度は、例えば２×１０１７ｃｍ－３以上である。ｎ型半導体層１１５の厚さは、例えば１μｍ～２．５μｍである。ｎ型コンタクト層１１６は、例えばＳｉドープＩｎＧａＡｓ層である。ｎ型コンタクト層１１６のＳｉドーピング濃度は、例えば１×１０１８ｃｍ－３以上である。ｎ型コンタクト層１１６の厚さは、例えば０．１μｍ～０．３μｍである。ｎ型コンタクト層１１６の上には、ｎ型オーミック電極１３１が設けられている。
なお、光吸収層１１４とｎ型半導体層１１５との間に、両層間のヘテロエネルギー障壁（ΔＥｖ，ΔＥｃ）を緩和させる組成グレーデッド（傾斜）層が設けられてもよい。この組成グレーデッド層の導電型は、アンドープか、若しくはＳｉドーピング濃度が１×１０１７ｃｍ－３以下のｎ型である。また、ｎ型半導体層１１５とｎ型コンタクト層１１６の間に、ｎ型のヘテロ障壁緩和層が設けられてもよい。このヘテロ障壁緩和層は、例えばドーピング濃度が１×１０１８ｃｍ－３以上である２層のＳｉドープＩｎＧａＡｓＰからなる。２層それぞれのバンドギャップ波長は、例えば１．１μｍ及び１．３μｍである。
ｐ型半導体層１０１の一部、増倍層１１Ｃ、ｎ型電界制御層１２Ｃ、光吸収層１１４、ｎ型半導体層１１５、及びｎ型コンタクト層１１６は、光導波方向に延びるメサ構造を構成しており、このメサ構造は、一対の側面を有する。このメサ構造の一対の側面は、例えばＦｅドープＩｎＰといった半絶縁性材料からなる埋込領域１８（図３を参照）によって埋め込まれている。
ｎ型オーミック電極１３１は、例えばＡｕＺｎ若しくはＰｔとｎ型コンタクト層１１６との合金からなる。そして、ｎ型オーミック電極１３１上には、配線１３２が設けられている。配線１３２は、光導波方向に沿って延びており、ｎ型オーミック電極１３１と信号出力用電極パッド２１ｄとを電気的に接続する。配線１３２は例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった積層構造を有する。
ｐ型半導体層１０１は、受光素子部６ｄにおける基板９上から、光導波路部８ｆにおける基板９上にわたって設けられている。同様に、増倍層１１Ｃ及びｎ型電界制御層１２Ｃは、受光素子部６ｄと共通の半導体層であり、ｐ型半導体層１０１の領域Ｄと光吸収層１１４との間から、ｐ型半導体層１０１の領域Ｅと光導波コア層８１との間にわたって延在している。本実施形態においても、ｐ型半導体層１０１の領域Ｅと光導波コア層８１との間の増倍層１１Ｃ及びｎ型電界制御層１２Ｃは、光導波路構造８０の全域（すなわち、積層方向から見た光導波路部８ａ～８ｆの全域）にわたって設けられている。光導波路部８ａ～８ｆにおけるｐ型半導体層１０１、増倍層１１Ｃ及びｎ型電界制御層１２Ｃの組成、ドーピング濃度及び厚さは、受光素子部６ｄと同じである。
上記実施形態では、電子のイオン化率（α）がホールのイオン化率（β）よりも大きい電子注入型の増倍層１１を例示したが、本変形例のように、βがαよりも大きいホール注入型の増倍層１１Ｃを備える構成であっても、上記実施形態と同様の作用効果を奏することができる。
（第２実施形態）
図１２は、第２実施形態に係る光導波路型受光素子２Ｅの構造を示す断面図であって、図１のＶ－Ｖ線に対応する断面を示している。光導波路型受光素子２Ｅは、第１実施形態の増倍層１１及びｐ型電界制御層１２に代えて、増倍層１１Ａ及びｐ型電界制御層１２Ａを備える。増倍層１１Ａは、第１実施形態の増倍層１１と同じ組成及び厚さを有するが、ｎ型半導体層１０の領域Ｄと光吸収層１３との間にのみ設けられ、ｎ型半導体層１０の領域Ｅと光導波コア層８１との間には延在していない。同様に、ｐ型電界制御層１２Ａは、第１実施形態のｐ型電界制御層１２と同じ組成及び厚さを有するが、ｎ型半導体層１０の領域Ｄと光吸収層１３との間にのみ設けられ、ｎ型半導体層１０の領域Ｅと光導波コア層８１との間には延在していない。ｐ型電界制御層１２Ａは、本変形例における第７半導体層である。
更に、光導波路型受光素子２Ｅは、ｐ型半導体層８３を備える。ｐ型半導体層８３は、本変形例における第６半導体層である。ｐ型半導体層８３はｎ型半導体層１０の領域Ｅ上に設けられ、光導波コア層８１はｐ型半導体層８３上に設けられている。すなわち、ｐ型半導体層８３は、ｎ型半導体層１０の領域Ｅと光導波コア層８１との間に設けられている。光導波コア層８１、クラッド層８２およびｐ型半導体層８３は、本実施形態における光導波路構造８０Ｂを構成する。
光導波コア層８１と光吸収層１３とは互いに光学的に結合されている。光導波路構造８０Ｂと導波路型フォトダイオード構造１９とのバットジョイント界面は、例えばウェットエッチングにより形成される。故に、バットジョイント界面は、ｎ型半導体層１０の上面（すなわちｎ型半導体層１０と増倍層１１Ａとの界面）に垂直な方向に対して傾斜している。言い換えると、光導波路構造８０Ｂと導波路型フォトダイオード構造１９との界面を第１界面Ｃ３とし、ｎ型半導体層１０の領域Ｄと導波路型フォトダイオード構造１９との界面を第２界面Ｃ４とするとき、第１界面Ｃ３と第２界面Ｃ４との成す角θは９０°より小さい。
ｐ型半導体層８３は、屈折率がｎ型半導体層１０よりも大きく且つｎ型半導体層１０と格子整合できる材料（例えばＩｎＧａＡｓＰ）からなる。一例では、ｐ型半導体層８３のＩｎＧａＡｓＰのバンドギャップ波長は光導波コア層８１と等しく、例えば１．０５μｍである。ｐ型半導体層８３は、例えばＺｎドーピング濃度が３×１０１６ｃｍ－３以下である低濃度ｐ型ＩｎＧａＡｓＰ層である。ｐ型半導体層８３の不純物濃度は、ｐ型電界制御層１２Ａの不純物濃度よりも低い。ｐ型半導体層８３の厚さは、例えば０．０５０μｍ以上０．２００μｍ以下である。ｐ型半導体層８３は、第１界面Ｃ３に沿って導波路型フォトダイオード構造１９の側面上を這い上がっており、第１界面Ｃ３において、増倍層１１Ａ、ｐ型電界制御層１２Ａ、光吸収層１３、及びｐ型半導体層１４と接している。
クラッド層８２は、屈折率がｐ型半導体層８３及び光導波コア層８１よりも小さく且つ光導波コア層８１と格子整合できる材料（例えばアンドープＩｎＰ）からなる。ｎ型半導体層１０の一部、ｐ型半導体層８３、光導波コア層８１、及びクラッド層８２は、光導波方向に延びるメサ構造を構成している。ｎ型半導体層１０及びクラッド層８２とｐ型半導体層８３及び光導波コア層８１との屈折率差、並びにこのメサ構造によって、ｐ型半導体層８３及び光導波コア層８１内に光信号が閉じ込められ、光信号を受光素子部６ｄへ伝搬することができる。なお、このメサ構造の側面及び上面は、２層の絶縁膜１６，１７（図４を参照）に覆われることによって保護されている。
本実施形態の光導波路型受光素子２Ｅにおいても、第１実施形態と同様、導波路型フォトダイオード構造１９が増倍層１１Ａ及びｐ型電界制御層１２Ａを含む。これにより、アバランシェ増倍作用を有する導波路型フォトダイオード構造１９を好適に実現することができる。
また、本実施形態の光導波路型受光素子２Ｅでは、ｎ型半導体層１０と光導波コア層８１との間に、ｐ型電界制御層１２Ａよりも低い不純物濃度のｐ型半導体層８３が設けられている。そして、ｐ型半導体層８３は、第１界面Ｃ３において増倍層１１Ａ及びｐ型電界制御層１２Ａと接する。図１３の（ａ）は、このような場合の増倍層１１Ａの側面１１ｊ付近を拡大して示す図である。図中の破線で囲まれた領域は、空乏化された領域を表している。ｐ型半導体層８３が増倍層１１Ａ及びｐ型電界制御層１２Ａと接する場合、逆バイアス印加時に、増倍層１１Ａの側面１１ｊ付近の領域に対してｐ型半導体層８３からキャリアが補填されるので、同図に示されるように、増倍層１１Ａの側面１１ｊ付近の空乏化幅Ｗｓが拡大される。すなわち、この光導波路型受光素子２Ｅによれば、増倍層１１Ａの空乏化幅を中央部分から側面１１ｊ付近にわたって均一に近づけることができる。
図１３の（ｂ）は、増倍層１１Ａの厚み方向における電界強度の変化を示す図である。本実施形態によれば、増倍層１１Ａの側面１１ｊ付近の最大電界Ｅｍａｘは、増倍層１１Ａの他の部分の最大電界と同等になる。すなわち、増倍層１１Ａにおいて部分的に最大電界Ｅｍａｘが大きくなることを抑制することができる。従って、エッジブレークダウンを発生しにくくすることができ、また増倍電流の集中による信頼性の低下を回避することができる。
以上、本発明を実施例に基づいて具体的に説明したが、本発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲において変更可能である。例えば、上述した各実施形態及び各変形例を、必要な目的及び効果に応じて互いに組み合わせてもよい。また、各半導体層の具体的な組成は、上記の例示に限定されない。また、上記実施形態では、共通の基板９上に光導波路部８ａ～８ｆ及び受光素子部６ａ～６ｄが集積された構成を例示したが、基板９上に、他のＩｎＰ系電子デバイス（例えば、ヘテロ接合バイポーラトランジスタ）、キャパシタ及び抵抗を含む光電変換回路が更に集積されてもよい。また、上記実施形態では、基板９上にｎ型半導体層１０が設けられているが、基板がｎ型の半導体基板である場合には、ｎ型半導体層１０は省略されてもよい。その場合、ｎ型の半導体基板が第１半導体層となり、上記の説明におけるｎ型半導体層１０と他の半導体層との関係は、全てｎ型の半導体基板と他の半導体層との関係に読み替えられる。
また、上述した各実施形態及び各変形例では、４位相偏移変調（ＱＰＳＫ）や直交振幅変調（ＱＡＭ，Quadrature Amplitude Modulation）を用いるコヒーレント検波方式で使用される集積受光素子に本発明を適用する場合を示したが、ＮＲＺ（Non-Return to Zero）やＰＡＭ４（４値パルス振幅変調）といった強度変調信号を直接検波する光導波路型受光素子に本発明を適用してもよい。
図１４は、そのような光導波路型受光素子の例を示す平面図である。図１４に示す光導波路型受光素子２Ｆは、半絶縁性の基板９（図１４では不図示）と、基板９上に設けられたｎ型半導体層１０と、ｎ型半導体層１０上に設けられた光導波路部８及び受光素子部６とを備える。光導波路部８は、上述した各実施形態及び各変形例のうちいずれかの光導波路構造８０（８０Ｂ）を有する。受光素子部６は、上述した各実施形態及び各変形例のうちいずれかの導波路型フォトダイオード構造１９を有する。更に、この光導波路型受光素子２Ｆは、上述した増倍層１１（または１１Ａ）及びｐ型電界制御層１２（または１２Ａ）を備える。
なお、この例では、基準電位側電極パッド２３とｐ型オーミック電極上の配線とが、ワイヤ７１を介して電気的に接続されている。また、ｎ型オーミック電極上に設けられたバイアス配線は、光導波路部８及び受光素子部６の両側に設けられた一対のバイアス電圧側電極パッド２２ｅ，２２ｆと電気的に接続されている。
１Ａ…受光デバイス
２Ａ～２Ｆ…光導波路型受光素子
２ａ，２ｂ…端縁
３Ａ，３Ｂ…信号増幅部
４ａ，４ｂ…入力ポート
５…光分岐部
６，６ａ～６ｄ…受光素子部
７ａ～７ｄ…キャパシタ部
８，８ａ～８ｆ…光導波路部
９…基板
１０…ｎ型半導体層
１０ａ…上面
１１，１１Ａ，１１Ｃ…増倍層
１１ｊ…側面
１２，１２Ａ…ｐ型電界制御層
１２Ｃ…ｎ型電界制御層
１３…光吸収層
１４…ｐ型半導体層
１５…ｐ型コンタクト層
１６，１７…絶縁膜
１８…埋込領域
１９…導波路型フォトダイオード構造
２０ａ～２０ｍ…ボンディングワイヤ
２１ａ～２１ｄ…信号出力用電極パッド
２２ａ～２２ｆ…バイアス電圧側電極パッド
２３，２３ａ～２３ｄ…基準電位側電極パッド
３１…ｐ型オーミック電極
３２…配線
４１…ｎ型オーミック電極
４２…バイアス配線
５１…ビア
６１ａ～６１ｄ…信号入力用電極パッド
６２ａ～６２ｆ…基準電位用電極パッド
７１…ワイヤ
８０，８０Ｂ…光導波路構造
８１…光導波コア層
８２…クラッド層
８３…ｐ型半導体層
１０１…ｐ型半導体層
１０２…光導波路型受光素子
１１１…バッファ層
１１２…ｎ型電界制御層
１１３…ヘテロ障壁緩和層
１１４…光吸収層
１１５…ｎ型半導体層
１１６…ｎ型コンタクト層
１１７…導波路型フォトダイオード構造
１３１…ｎ型オーミック電極
１３２…配線
Ｃ１～Ｃ４…界面
Ｄ，Ｅ…領域
Ｌａ…光信号
Ｌｂ…局部発振光
Ｌｃ１～Ｌｃ４…信号成分
Ｗｓ，Ｗｃ…空乏化幅

Claims (5)

  1. 第１導電型を有する第１半導体層と、
    前記第１半導体層の第１領域上に設けられた光導波路構造と、
    前記第１半導体層の前記第１領域と隣接する第２領域上に設けられた導波路型フォトダイオード構造と、
    を備え、
    前記光導波路構造は、
    前記第１半導体層上に設けられた光導波コア層と、
    前記光導波コア層上に設けられたクラッド層と、
    を含み、
    前記導波路型フォトダイオード構造は、
    前記第１半導体層上に設けられ、前記光導波コア層と光結合された光吸収層と、
    前記光吸収層上に設けられた第２導電型を有する第２半導体層と、
    前記第１半導体層と前記光吸収層との間に設けられた、前記第１半導体層より低い不純物濃度の第１導電型またはアンドープの増倍層と、
    前記増倍層と前記光吸収層との間に設けられ、前記光吸収層よりも高い不純物濃度の第２導電型を有する第３半導体層と、
    を含み、
    前記光導波路構造と前記導波路型フォトダイオード構造との界面を第１界面とし、前記第１半導体層と前記導波路型フォトダイオード構造との界面を第２界面とするとき、第１界面と第２界面との成す角が９０°より小さく、
    前記増倍層及び前記第３半導体層は、前記第１半導体層の前記第１領域と前記光導波コア層との間に延在している、光導波路型受光素子。
  2. 前記第１半導体層の前記第１領域と前記光導波コア層との間の前記増倍層及び前記第３半導体層は、前記光導波路構造の全域にわたって設けられている、請求項１に記載の光導波路型受光素子。
  3. 前記導波路型フォトダイオード構造は、
    前記第１半導体層の前記第２領域と前記増倍層との間に設けられた、前記第１半導体層より低い不純物濃度の第１導電型またはアンドープのバッファ層と、
    前記バッファ層と前記増倍層との間に設けられ、前記増倍層より高い不純物濃度の第１導電型を有する第４半導体層と、
    を更に含み、
    前記バッファ層及び前記第４半導体層は、前記第１半導体層の前記第１領域と前記増倍層との間に延在している、請求項１または請求項２に記載の光導波路型受光素子。
  4. 前記導波路型フォトダイオード構造は、前記第３半導体層と前記光吸収層の間に設けられた第５半導体層を更に含む、請求項１または２に記載の光導波路型受光素子。
  5. 第１導電型を有する第１半導体層と、
    前記第１半導体層の第１領域上に設けられた光導波路構造と、
    前記第１半導体層の前記第１領域と隣接する第２領域上に設けられた導波路型フォトダイオード構造と、
    を備え、
    前記光導波路構造は、
    前記第１半導体層上に設けられた第６半導体層と、
    前記第６半導体層上に設けられた光導波コア層と、
    前記光導波コア層上に設けられたクラッド層と、
    を含み、
    前記導波路型フォトダイオード構造は、
    前記第１半導体層上に設けられ、前記光導波コア層と光結合された光吸収層と、
    前記光吸収層上に設けられた第２導電型を有する第２半導体層と、
    前記第１半導体層と前記光吸収層との間に設けられた、前記第１半導体層より低い不純物濃度の第１導電型またはアンドープの増倍層と、
    前記増倍層と前記光吸収層との間に設けられ、前記光吸収層よりも高い不純物濃度の第２導電型を有する第７半導体層と、
    を含み、
    前記光導波路構造と前記導波路型フォトダイオード構造との界面を第１界面とし、前記第１半導体層と前記導波路型フォトダイオード構造との界面を第２界面とするとき、第１界面と第２界面との成す角が９０°より小さく、
    前記第６半導体層は、前記第７半導体層よりも低い不純物濃度の第２導電型を有し、前記第１界面において前記増倍層及び前記第７半導体層と接する、光導波路型受光素子。
JP2020035029A 2020-03-02 2020-03-02 光導波路型受光素子 Active JP7294572B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020035029A JP7294572B2 (ja) 2020-03-02 2020-03-02 光導波路型受光素子
US17/188,393 US11552206B2 (en) 2020-03-02 2021-03-01 Optical waveguide type photodetector
CN202110224233.XA CN113345978B (zh) 2020-03-02 2021-03-01 光波导型光探测器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020035029A JP7294572B2 (ja) 2020-03-02 2020-03-02 光導波路型受光素子

Publications (2)

Publication Number Publication Date
JP2021141111A JP2021141111A (ja) 2021-09-16
JP7294572B2 true JP7294572B2 (ja) 2023-06-20

Family

ID=77463162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020035029A Active JP7294572B2 (ja) 2020-03-02 2020-03-02 光導波路型受光素子

Country Status (3)

Country Link
US (1) US11552206B2 (ja)
JP (1) JP7294572B2 (ja)
CN (1) CN113345978B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7302775B2 (ja) * 2020-03-02 2023-07-04 住友電工デバイス・イノベーション株式会社 半導体受光素子
JP7307287B1 (ja) 2022-07-19 2023-07-11 三菱電機株式会社 半導体受光素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177143A (ja) 1999-12-17 2001-06-29 Hitachi Ltd 半導体受光装置および製造方法
JP2002324911A (ja) 2001-02-26 2002-11-08 Hitachi Ltd アバランシェホトダイオード及びその製造方法
JP2004207675A (ja) 2002-10-30 2004-07-22 Fujitsu Ltd 半導体受光装置及びアバランシェフォトダイオード
WO2012029897A1 (ja) 2010-09-02 2012-03-08 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
JP2013110207A (ja) 2011-11-18 2013-06-06 Fujitsu Ltd 半導体光集積素子及びその製造方法
JP2015149332A (ja) 2014-02-05 2015-08-20 日本電信電話株式会社 アバランシ・フォトダイオード
CN105405917A (zh) 2015-11-03 2016-03-16 中国科学院半导体研究所 台面型雪崩光电探测器
JP2018148209A (ja) 2017-03-03 2018-09-20 住友電工デバイス・イノベーション株式会社 光導波路型受光素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232442A (ja) * 1993-02-04 1994-08-19 Nec Corp 半導体受光素子
JPH0738141A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd アバランシェフォトダイオード
JP2751846B2 (ja) * 1994-12-09 1998-05-18 日本電気株式会社 半導体受光素子
JPH09283786A (ja) * 1996-04-19 1997-10-31 Nec Corp 導波路型半導体受光素子とその製造方法
US6495380B2 (en) * 2000-12-11 2002-12-17 Nortel Networks Limited Epitaxially grown avalanche photodiode
JP4814525B2 (ja) 2005-01-11 2011-11-16 株式会社日立製作所 光半導体装置
JP2007311455A (ja) * 2006-05-17 2007-11-29 Nec Corp 半導体受光素子
JP5294558B2 (ja) * 2006-12-19 2013-09-18 三菱電機株式会社 埋込導波路型受光素子とその製造方法
JP2010010450A (ja) * 2008-06-27 2010-01-14 Mitsubishi Electric Corp 導波路型受光素子
CN106062970B (zh) * 2013-03-11 2018-05-08 英特尔公司 用于硅基光子集成电路的具有凹角镜的低电压雪崩光电二极管
CN105679875B (zh) * 2016-03-08 2017-03-01 昆明理工大学 一种波导集成的硅基单光子探测器
US11322638B2 (en) * 2018-12-06 2022-05-03 Sifotonics Technologies Co., Ltd. Waveguide-integrated avalanche photodiode
US10910503B1 (en) * 2019-08-19 2021-02-02 Globalfoundries Inc. Semiconductor detectors with butt-end coupled waveguide and method of forming the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177143A (ja) 1999-12-17 2001-06-29 Hitachi Ltd 半導体受光装置および製造方法
JP2002324911A (ja) 2001-02-26 2002-11-08 Hitachi Ltd アバランシェホトダイオード及びその製造方法
JP2004207675A (ja) 2002-10-30 2004-07-22 Fujitsu Ltd 半導体受光装置及びアバランシェフォトダイオード
WO2012029897A1 (ja) 2010-09-02 2012-03-08 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
JP2013110207A (ja) 2011-11-18 2013-06-06 Fujitsu Ltd 半導体光集積素子及びその製造方法
JP2015149332A (ja) 2014-02-05 2015-08-20 日本電信電話株式会社 アバランシ・フォトダイオード
CN105405917A (zh) 2015-11-03 2016-03-16 中国科学院半导体研究所 台面型雪崩光电探测器
JP2018148209A (ja) 2017-03-03 2018-09-20 住友電工デバイス・イノベーション株式会社 光導波路型受光素子

Also Published As

Publication number Publication date
US11552206B2 (en) 2023-01-10
CN113345978A (zh) 2021-09-03
JP2021141111A (ja) 2021-09-16
US20210273122A1 (en) 2021-09-02
CN113345978B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
US8811830B2 (en) Multi-channel optical waveguide receiver
JP2018148209A (ja) 光導波路型受光素子
US8546899B2 (en) Light receiving element, light receiving device, and light receiving module
US9147781B2 (en) Light receiving element with offset absorbing layer
JP6094268B2 (ja) 半導体集積受光デバイス
US9366835B2 (en) Integrated optical semiconductor device and integrated optical semiconductor device assembly
JP7056827B2 (ja) 光導波路型受光素子
JP7294572B2 (ja) 光導波路型受光素子
JP7302775B2 (ja) 半導体受光素子
US10859766B2 (en) Optical semiconductor device
JP6957825B2 (ja) コヒーレント光通信用受光デバイス
JP7485262B2 (ja) 光導波路型受光素子
JP5962373B2 (ja) 光導波路型半導体素子の製造方法および光導波路型半導体素子
JP2022120466A (ja) 受光デバイス及び受光デバイスの製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20220921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230524

R150 Certificate of patent or registration of utility model

Ref document number: 7294572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150