JP7307287B1 - 半導体受光素子 - Google Patents

半導体受光素子 Download PDF

Info

Publication number
JP7307287B1
JP7307287B1 JP2022576395A JP2022576395A JP7307287B1 JP 7307287 B1 JP7307287 B1 JP 7307287B1 JP 2022576395 A JP2022576395 A JP 2022576395A JP 2022576395 A JP2022576395 A JP 2022576395A JP 7307287 B1 JP7307287 B1 JP 7307287B1
Authority
JP
Japan
Prior art keywords
layer
type
inalas
electric field
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022576395A
Other languages
English (en)
Other versions
JPWO2024018500A1 (ja
JPWO2024018500A5 (ja
Inventor
栄太郎 石村
晴央 山口
顕嗣 丹羽
亮太 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2023106637A priority Critical patent/JP7422922B1/ja
Application granted granted Critical
Publication of JP7307287B1 publication Critical patent/JP7307287B1/ja
Publication of JPWO2024018500A1 publication Critical patent/JPWO2024018500A1/ja
Publication of JPWO2024018500A5 publication Critical patent/JPWO2024018500A5/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本開示の半導体受光素子（１００）は、半導体基板（１）と、半導体基板（１）上に形成されたｎ型バッファ層（２）と、ｎ型バッファ層（２）上に形成された増倍層（３）と、増倍層（３）上に形成されたｐ型電界緩和層（４）と、ｐ型電界緩和層（４）上に形成された光吸収層（５）と、を備え、ｎ型バッファ層（２）、増倍層（３）、及びｐ型電界緩和層（４）のいずれか１層、いずれか２層、または３層がデジタルアロイ構造からなることを特徴とする。

Description

本開示は、半導体受光素子に関する。
デジタル情報を活用するデジタルトランスフォーメーションの進展とともに、デジタル情報をやりとりする通信ネットワークとデータの蓄積処理を行うデータセンタの発展が著しい。通信ネットワーク及びデータセンタ内通信には光通信が用いられ、近年、高速化及び大容量化が目覚ましい進展を遂げている。その中で光通信の受信側では高い受信感度が得られるアバランシェフォトダイオード（ＡＰＤ：Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏｄｉｏｄｅ）が使用されている。
ＡＰＤには大別して、ウエハの上面方向から光を入射する面入射型、及びチップの端面方向から光を入射する導波路型の２種類がある。面入射型ＡＰＤは、受光部の直径が１０～１００μｍ程度で光ファイバーとの光の結合が容易である反面、受光感度を大きくするためには光吸収層を数μｍと厚くする必要があり、電子及び正孔が光吸収層を走行する時間が長くなるため高速応答性が劣る。一方、導波路型ＡＰＤは、チップ端面から入射した光を導波路状の光吸収層に伝搬させながら光を吸収する構造であるため、光吸収層は１μｍ以下に薄層化しても高い受信感度が得られる。
以上のように、導波路型ＡＰＤは高速応答性に優れているため、２５Ｇｂｉｔ／ｓｅｃ以上の高速通信では最も重要な受光デバイスとなっている。近年ではさらなる高速化及び高感度化が導波路型ＡＰＤに要求されているため、一層の高感度化を図るには、入射した光をＡＰＤの光導波路に効率よく結合することが必要となる。
特開２００７－３１１４５５号公報
Ｊｉｙｕａｎ Ｚｈｅｎｇ ｅｔａｌ， "Ｄｉｇｉｔａｌ Ａｌｌｏｙ ＩｎＡｌＡｓ Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏｄｉｏｄｅｓ"，ＪＯＵＲＮＡＬ ＯＦ ＬＩＧＨＴＷＡＶＥ ＴＥＣＨＮＯＬＯＧＹ， ＶＯＬ． ３６， ＮＯ． １７， ＳＥＰＴＥＭＢＥＲ １， ｐｐ．３５８０－３５８５，２０１８
ＡＰＤは、光吸収層（ＩｎＧａＡｓ）、電界緩和層（ＩｎＰまたはＩｎＡｌＡｓ）、増倍層（ＩｎＰまたはＩｎＡｌＡｓ）を主要部として構成される。増倍層には８００ｋＶ／ｃｍ程度の高い電界をかけて、光吸収層で発生した正孔及び電子を増倍（イオン化）する。電界緩和層は増倍層の高い電界が光吸収層に印加されないように電界を弱める機能を有する。
一般に、導波路型ＡＰＤの電界緩和層、増倍層には、基板及びクラッド層を構成する半導体材料であるＩｎＰよりも屈折率ｎが高いＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓなどの化合物半導体が用いられる。ＡＰＤでは、正孔と電子のイオン化率の差が大きいほど、増倍時に発生する過剰雑音が小さくなり、受信感度が高くなる。ＩｎＡｌＡｓはＩｎＰよりも電子と正孔のイオン化率の差が大きい。ちなみに、ＩｎＰでは正孔は電子よりもイオン化率が大きい、すなわち、正孔のイオン化率は電子のイオン化率の約２倍である。一方、ＩｎＡｌＡｓでは電子のイオン化率が正孔のイオン化率よりも大きい、すなわち、電子のイオン化率は正孔のイオン化率の約５倍である。
したがって、ＡＰＤの増倍層としてＩｎＡｌＡｓを適用する方がＩｎＰよりも受信感度が高くなるため、導波路型ＡＰＤの増倍層にはＩｎＰよりもＩｎＡｌＡｓの方が好適である。
導波路型ＡＰＤを構成する光吸収層（ＩｎＧａＡｓ）、電界緩和層（ＩｎＡｌＡｓ）、増倍層（ＩｎＡｌＡｓ）、バッファ層（ＩｎＡｌＡｓ）と上下方向に位置するクラッド層（ＩｎＰ）において、光吸収層がもっとも屈折率ｎが高く、次に、電界緩和層、増倍層、及びバッファ層の屈折率ｎが高い。光は、導波路を伝搬する場合、屈折率ｎの高い層に多く閉じ込められる性質がある。つまり、最も屈折率ｎの高い光吸収層に光が多く閉じ込められるが、次に屈折率ｎの高い電界緩和層、増倍層、及びバッファ層にも光が閉じ込められるため、光分布が上下方向に非対称となる。その結果、光吸収層に閉じ込められる光の量（光閉じ込め率）が減少してしまうという問題があった。なお、上述において、上下方向とは、基板表面に垂直な方向において、光吸収層を起点に基板から離れる方向を上方向、基板に近づく方向を下方向とそれぞれ意味する。
特許文献１に記載の半導体受光素子のように、光の閉じ込め率を高くするために、光吸収層を屈折率ｎの高いＩｎＡｌＧａＡｓ（光閉じ込め層）で挟むアイデアも提示されている。しかしながら、電子及び正孔が光閉じ込め層を走行するための時間が余分にかかるため高速応答性が損なわれるという問題がある。また、ＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰなどの屈折率ｎが高い層は熱伝導率が低く放熱性が悪化するため、光の入力強度が大きい場合に半導体受光素子が劣化する懸念がある。
本開示は上記のような問題点を解消するためになされたもので、受光感度が高く、かつ高速応答性に優れた半導体受光素子を得ることを目的とする。
本開示による半導体受光素子は、
ＩｎＰ基板と、
前記ＩｎＰ基板上に形成されたｎ型ＩｎＡｌＡｓバッファ層と、
前記ｎ型ＩｎＡｌＡｓバッファ層上に形成されたＩｎＡｌＡｓ増倍層と、
前記ＩｎＡｌＡｓ増倍層上に形成されたｐ型ＩｎＡｌＡｓ電界緩和層と、
前記ｐ型ＩｎＡｌＡｓ電界緩和層上に形成されたＩｎＧａＡｓ光吸収層と、を備え、
前記ＩｎＡｌＡｓ増倍層及び前記ｐ型ＩｎＡｌＡｓ電界緩和層の２層、前記ｎ型ＩｎＡｌＡｓバッファ層及び前記ｐ型ＩｎＡｌＡｓ電界緩和層の２層、前記ｎ型ＩｎＡｌＡｓバッファ層及び前記ＩｎＡｌＡｓ増倍層の２層のいずれか、または、前記ｎ型ＩｎＡｌＡｓバッファ層、前記ＩｎＡｌＡｓ増倍層、及び前記ｐ型ＩｎＡｌＡｓ電界緩和層の３層がデジタルアロイ構造からなる。
本開示による半導体受光素子によれば、ｎ型バッファ層、増倍層、及びｐ型電界緩和層のいずれか１層、いずれか２層、または３層をデジタルアロイ構造で構成したので、受光感度が高く、かつ高速応答性に優れた半導体受光素子を得ることができるという効果を奏する。
実施の形態１に係る半導体受光素子の素子構造を表す断面図である。 比較例による半導体受光素子の素子構造を表す断面図である。 ＤＡ－ＩｎＡｌＡｓ、バルク結晶であるＩｎＡｌＡｓ、及びＩｎＰにおける、屈折率ｎと波長の関係を表す図である。 実施の形態２に係る半導体受光素子の素子構造を表す断面図である。 実施の形態３に係る半導体受光素子の素子構造を表す断面図である。 実施の形態３に係る半導体受光素子の素子構造を表す断面図である。 実施の形態４に係る半導体受光素子の素子構造を表す断面図である。 実施の形態４の変形例１に係る半導体受光素子の素子構造を表す断面図である。 実施の形態４の変形例２に係る半導体受光素子の素子構造を表す断面図である。 実施の形態４の変形例３に係る半導体受光素子の素子構造を表す断面図である。 実施の形態５に係る半導体受光素子の素子構造を表す断面図である。 実施の形態５の変形例１に係る半導体受光素子の素子構造を表す断面図である。 実施の形態５の変形例２に係る半導体受光素子の素子構造を表す断面図である。 実施の形態６に係る半導体受光素子の素子構造を表す断面図である。 実施の形態６の変形例１に係る半導体受光素子の素子構造を表す断面図である。
実施の形態１．
＜実施の形態１に係る半導体受光素子の素子構造＞
図１は、実施の形態１に係る半導体受光素子１００の素子構造を表す断面図である。実施の形態１に係る半導体受光素子１００の一例として、導波路型ＡＰＤを挙げている。
実施の形態１に係る半導体受光素子１００は、ｎ型ＩｎＰ基板１上に順次形成された、キャリア濃度が１～５×１０１８ｃｍ－３であり層厚が全体として０．１～１．０μｍである、ｎ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｎ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｎ型ＩｎＡｌＡｓバッファ層２（以下、ｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２と呼ぶ）と、層厚が全体として０．０５～０．４μｍでありキャリア濃度が５×１０１７ｃｍ－３以下である、ｉ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）と、ｉ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｉ型ＩｎＡｌＡｓ増倍層３（以下、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３と呼ぶ）と、キャリア濃度が０．１～１０×１０１７ｃｍ－３であり層厚が全体として１０～１００ｎｍである、ｐ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｐ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｐ型ＩｎＡｌＡｓ電界緩和層４（以下、ｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４と呼ぶ）と、層厚が０．１～１．０μｍであるｉ型ＩｎＧａＡｓ光吸収層５と、層厚が１～３μｍであるｐ型ＩｎＰクラッド層６と、ｎ型ＩｎＰ基板１の裏面側に形成されたｎ型電極３１と、ｐ型ＩｎＰクラッド層６上に形成されたｐ型電極３２と、で構成される。
デジタルアロイ構造について、例えばＡｌＡｓ層とＩｎＡｓ層を交互に複数回積層したデジタルアロイ構造を、以下ではＤＡ－ＩｎＡｌＡｓと呼ぶ。
ｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４とｉ型ＩｎＧａＡｓ光吸収層５との間に、ＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰなどの化合物半導体材料からなる層厚０．１μｍ以下の遷移層を設けてもよい。遷移層を構成するＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰは、ｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４を構成するＩｎＡｌＡｓのバンドギャップエネルギーとｉ型ＩｎＧａＡｓ光吸収層５を構成するＩｎＧａＡｓのバンドギャップエネルギーに対して、中間のバンドギャップエネルギー値となる。かかる遷移層を設けることにより、ヘテロ接合界面での電子及び正孔の蓄積を防止することが可能となる。
また、上述の遷移層と同様の目的で、ｉ型ＩｎＧａＡｓ光吸収層５とｐ型ＩｎＰクラッド層６との間に、ＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰなどの化合物半導体材料からなる層厚０．１μｍ以下の遷移層を設けてもよい。遷移層を構成するＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰは、ｉ型ＩｎＧａＡｓ光吸収層５を構成するＩｎＧａＡｓのバンドギャップエネルギーとｐ型ＩｎＰクラッド層６を構成するＩｎＰのバンドギャップエネルギーに対して、中間のバンドギャップエネルギー値となる。かかる遷移層を設けることにより、ヘテロ接合界面での電子及び正孔の蓄積を防止することが可能となる。
実施の形態１に係る半導体受光素子１００では、ｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３、及びｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４のすべての層にＤＡ－ＩｎＡｌＡｓを用いたが、一部の層にのみＤＡ－ＩｎＡｌＡｓを適用しても、ある程度の効果は得られる。例えば、ｎ型バッファ層としてバルク結晶であるｎ型ＩｎＰまたはバルク結晶であるｎ型ＩｎＡｌＡｓを用いることも可能であり、逆に、増倍層または電界緩和層としてバルク結晶であるＩｎＡｌＡｓを用い、ｎ型バッファ層にのみＤＡ－ＩｎＡｌＡｓを適用することも可能である。
実施の形態１に係る半導体受光素子１００では、ＤＡ－ＩｎＡｌＡｓの一例として、ＡｌＡｓ層（層厚が２原子層、約０．５ｎｍ）とＩｎＡｓ層（層厚が２原子層、約０．５ｎｍ）を交互に複数回積層した構造としたが、ＡｌＡｓ層及びＩｎＡｓ層の層厚が、それぞれ１原子層以上１０原子層以下の範囲であれば、デジタルアロイ特有の原子層配列の規則性に起因して屈折率が低下すると考えられる。しかしながら、ＡｌＡｓ層及びＩｎＡｓ層の層厚が１原子層の場合は、周期が小さすぎるためランダムに原子配列した場合に近く、屈折率ｎの低下の度合いが小さい。また、ＡｌＡｓ層及びＩｎＡｓ層の層厚が８原子層を超える場合は、各層間のバンド不連続が発現し始め、正孔の走行に影響が出始めるため応答速度が低下するので２原子層以上８原子層以下が望ましい。さらに、６原子層を超えると各層が量子井戸として機能し不要な光吸収が発生するため、ＡｌＡｓ層及びＩｎＡｓ層の層厚として、それぞれ２原子層以上６原子層以下が好適である。
すなわち、ＤＡ－ＩｎＡｌＡｓにおけるＡｌＡｓ層の層厚は、ＡｌＡｓ層の層厚が単原子層のＮ倍（２≦Ｎ≦６）の範囲内、ＩｎＡｓ層の層厚が単原子層のＭ倍（２≦Ｍ≦６）の範囲内がそれぞれ好適である。
さらに、ＡｌＡｓ層及びＩｎＡｓ層の層厚が２原子層以上４原子層以下（２≦Ｍ、Ｎ≦４）であれば、結晶成長の観点で、各層の厚みが薄く臨界膜厚に対して余裕があるため各層の格子不整合度が原因の結晶欠陥が発生しにくい。理想的には臨界膜厚に対してもっとも余裕がある２原子層が望ましい。図３は、ＤＡ－ＩｎＡｌＡｓ（ＡｌＡｓ層及びＩｎＡｓ層の層厚が２原子層）、バルク結晶であるＩｎＡｌＡｓ及びＩｎＰにおける、屈折率ｎと波長の関係を表す図である。ＤＡ－ＩｎＡｌＡｓの各層を理想的には２原子層の層厚とすることで屈折率ｎの低下が極大となる。この結果、図３に示すように、ＤＡ－ＩｎＡｌＡｓの屈折率ｎは、ＩｎＰの屈折率ｎとほぼ一致する。つまり、ＤＡ－ＩｎＡｌＡｓの屈折率ｎは、バルク結晶であるＩｎＡｌＡｓの屈折率ｎよりも顕著に低下することがわかる。なお、上述のほぼ一致するとは、例えばＤＡ－ＩｎＡｌＡｓの屈折率ｎとＩｎＰの屈折率ｎの屈折率差Δｎは、０≦Δｎ≦０．０２の範囲が好適である。
ＤＡ－ＩｎＡｌＡｓ以外のデジタルアロイ構造として、ＩｎＡｌｚＧａ（１－ｚ）Ａｓ（層厚が２原子層以上６原子層以下、Ａｌ組成比ｚ）とＩｎＡｌｚ’Ｇａ（１－ｚ’）Ａｓ（層厚が２原子層以上６原子層以下，Ａｌ組成比ｚ’）とを交互に複数回結晶成長したＤＡ－ＩｎＡｌＧａＡｓも同様に、増倍層などの各層への適用が可能である。さらに、Ｓｂを加えた化合物半導体材料系、例えばＩｎＡｌＡｓＳｂなどの４元化合物半導体からなるデジタルアロイ構造でも同様に増倍層などの各層への適用が可能である。
また、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３について、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３の層厚が０．０５～０．４μｍであって２原子層のＡｌＡｓ層(０．５ｎｍ)と２原子層のＩｎＡｓ層(０．５ｎｍ)とを交互に複数回積層する場合の積層回数は、１００回以上８００回以下の範囲が好適である。
ＡＰＤの素子構造において、導波路に対して上下方向のクラッド層（ＩｎＰ）の屈折率ｎと、電界緩和層、増倍層、及びｎ型バッファ層の屈折率ｎをほぼ同じにし、光吸収層のみの屈折率ｎが高くなるように構成すれば、光分布が光吸収層に集中する、つまり光吸収層に対する光の閉じ込め率を高くすることができる。
しかしながら、増倍層を上下方向のクラッド層と同一の化合物半導体材料であるＩｎＰとすると、上述のように雑音が増加するいう問題がある。かかる問題の対策を発明者らが鋭意研究したところ、３元化合物半導体のバルク結晶であるＩｎＡｌＡｓをデジタルアロイ構造とすることで、増倍層の屈折率ｎが低下し、２元化合物半導体であるＩｎＰとほぼ同じ屈折率ｎになることを初めて見出した。
以下では、デジタルアロイ構造の具体例として、ＩｎＡｌＡｓで構成された層を一例として説明する。通常のＩｎＡｌＡｓは、Ａｌ、Ｉｎ、Ａｓが一定の構成比率を保持しながら、Ａｌ原子及びＩｎ原子がランダムに配列しており、バルク結晶、あるいは、ランダムアロイ構造などと呼ばれる。
一方、２元化合物半導体であるＡｌＡｓと、同じく２元化合物半導体であるＩｎＡｓとを数原子層（各層の層厚が２原子層以上６原子層以下：各層の層厚は０．５～１．８ｎｍ）の層厚で交互に複数回積層してＩｎＡｌＡｓを形成した構造は、デジタルアロイ（Ｄｉｇｉｔａｌ Ａｌｌｏｙ）、疑似アロイ（Ｐｓｅｕｄｏａｌｌｏｙ）などと呼ばれる。なお、デジタルアロイについては、非特許文献１に記載されている。また、疑似アロイについては米国特許第６３２６６５０号明細書に記載されている。
以上の説明のように、デジタルアロイ構造は、数原子層レベルの層厚で、物性値が異なる複数の半導体が積層され、各構成原子が人工的に配列された構造を有する。デジタルアロイ構造に類似した構造として、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ）、あるいは超格子構造（ＳＬ：Ｓｕｐｅｒｌａｔｔｉｃｅ）などの積層構造がある。しかしながら、これらの構造は、各層の中では各構成原子が一定の構成比率を保持しながらランダムに配列している点において、デジタルアロイ構造とは本質的に構造が異なる。
一般的な多重量子井戸構造あるいは超格子構造では、各層がそれぞれのバンド構造を持つ。一方、デジタルアロイ構造は数原子層ずつの層を交互に積層した周期的な積層構造であるため、ＡｌＡｓ層及びＩｎＡｓ層の各層それぞれの性質は発現せず、平均化された組成比率に相当するバルク結晶であるＩｎＡｌＡｓに近いバンド構造を有する。デジタルアロイ構造では、各構成原子が規則正しく積層されてランダムアロイ構造にはない原子の周期性を保持しているため、バルク結晶の場合に比べて屈折率ｎが低下すると考えられる。
デジタルアロイ構造は、上述のような２元化合物半導体であるＡｌＡｓ及びＩｎＡｓの積層構造以外に、同じく２元化合物半導体であるＩｎＡｓ及びＧａＡｓを交互に積層したＩｎＧａＡｓ、３元化合物半導体であるＩｎＡｌＡｓとＩｎＧａＡｓなどを数原子層の層厚で交互に積層したＩｎＡｌＧａＡｓ、４化合物半導体であるＩｎＡｌｚＧａ（１－ｚ）ＡｓとＩｎＡｌｚ’Ｇａ（１－ｚ’）Ａｓなどを数原子層の層厚で交互に積層したＩｎＡｌＧａＡｓなどによって構成することも可能である。
２元化合物半導体であるＡｌＡｓと３元化合物半導体である（ＩｎｚＧａ（１－ｚ）Ａｓ）とを交互に積層したＩｎＡｌＧａＡｓ、３元化合物半導体であるＩｎｚＧａ（１－ｚ）Ａｓと４元化合物半導体であるＩｎＡｌｚ’Ｇａ（１－ｚ’）Ａｓを交互に積層した積層構造も、デジタルアロイ構造に適用可能である。
２元化合物半導体であるＧａＡｓまたはＩｎＡｓと３元化合物半導体であるＩｎｚＧａ（１－ｚ）Ａｓとを積層したＩｎＧａＡｓ、２元化合物半導体であるＩｎＡｓ、ＧａＡｓ、またはＡｌＡｓと４元化合物半導体であるＩｎＡｌｚ’Ｇａ（１－ｚ’）Ａｓを積層した積層構造も、デジタルアロイ構造に適用可能である。ここで、上述の化合物半導体材料を構成するＡｌをＰに置き換えた場合も同様に適用可能である。
Ｓｂを加えた化合物半導体材料系（ＩｎＡｌＡｓＳｂ）などでも同様に適用可能である。さらに、４元化合物半導体であるＩｎＡｌＧａＡｓまたはＩｎＧａＡｓＰを積層した５元化合物半導体であるＩｎＡｌＧａＡｓＰでも可能である。
実施の形態１に係る半導体受光素子１００に適用するデジタルアロイ構造として、上述のような化合物半導体材料の組み合わせが適宜選択可能であり、層厚が数原子層の各層が交互に複数回積層された周期的な積層構造によって、バルク結晶に対する屈折率ｎの低下が発現する。上述のように、デジタルアロイ構造として、２原子層以上６原子層以下の層厚による積層構造が最適と考えられる。７原子層以上の層厚による積層構造となると各層が量子井戸として機能するため、不要な光吸収が発生するという不具合が発生するおそれがあるからである。
デジタルアロイ構造では結晶歪の問題が懸念されるものの、各層は高々数原子層程度の層厚なので、各層の格子不整合度がたとえプラス数％とマイナス数％であっても、積算した格子不整合度が小さければ、積層構造の結晶成長は可能である。
デジタルアロイ構造として、各層の層厚が１原子層の周期でもよいが、デジタルアロイ構造のエピタキシャル結晶成長では、数原子層ごとにエピタキシャル結晶成長装置のシャッター開閉、あるいは原料ガスの切り替えなどが必要になりエピタキシャル結晶成長に長時間を要するため、生産性の観点では数原子層レベル、例えば２原子層以上６原子層以下が望ましい。さらに、１原子層の場合は、周期が小さすぎて屈折率ｎの低下が小さいという問題も発生する。
米国特許第６３２６６５０号明細書、米国特許第６４３６７８４号明細書、米国特許第７０４５８３３号明細書、米国特許第６４３７３６２号明細書などには、増倍層に層厚が数ｎｍ以上の周期の超格子構造またはＭＱＷ構造を適用して雑音低減あるいは高速応答性の向上を図ったＡＰＤが開示されている。
一方、本開示では、デジタルアロイ構造に関して、屈折率ｎが低減される現象を実験的に初めて見出し、さらに、導波路型ＡＰＤを構成する層にデジタルアロイ構造を適用することによって、光導波路内の光分布を制御することに成功した。つまり、本開示のデジタルアロイ構造と、上述の先行技術文献に開示された超格子構造またはＭＱＷ構造とは、作用原理が異なると言える。
そもそも、上述の各先行技術文献は、超格子構造などの各層間で生じるバンドギャップの不連続性を利用して、電子及び正孔をイオン化するという作用原理に基づき動作するため、数ｎｍ以上の層厚を有する各層の周期的な超格子構造としなければ、バンドギャップの不連続性が生じない。
一方、上述の各先行技術文献に対して、本開示に示す各層の層厚を２原子層以上６原子層以下の周期とするデジタルアロイ構造を適用すると、非特許文献１に記載されているように、もはや各層の個別のバンドギャップは発現せず、疑似的にバルク結晶と同じく均一なバンドギャップを有することなる。すなわち、上述の各先行技術文献において、意図されたバンドギャップ不連続による電子及び正孔のイオン化効果は発現しない。つまり、上述の先行技術文献においてＡＰＤに適用されている超格子構造と本開示のデジタルアロイ構造では、作用原理が異なる。なお、上述の先行技術文献では、屈折率ｎが低減される現象を見出しておらず、導波路型ＡＰＤと組み合わせることで光導波路内の光分布を制御できるということに関する記載もない。
次に、非特許文献１と実施の形態１に係る半導体受光素子１００との違いについて述べる。非特許文献１の図１（ｃ）にＡＰＤの断面構造が示されているが、第一に、光吸収層がなく、バンドギャップの大きな増倍層自体で５４３ｎｍ波長のレーザ光を吸収する構造であることが異なる。デジタルアロイ層の上下方向の位置にコンタクト層としてキャリア濃度が１×１０１９ｃｍ－３と高いＩｎＧａＡｓ層が存在するが、高キャリア濃度のため拡散長が短く、光吸収により発生したキャリアは瞬時に再結合するため光電流として取り出すことはできない。さらに、高キャリア濃度のため電界が印加されないので光吸収層としては働かない。
第二に、非特許文献１に開示されたＡＰＤは光を導波する構造、つまり導波路型ＡＰＤではない。屈折率は、デジタルアロイ層が低く、デジタルアロイ層の上下方向のコンタクト層部分が高くなっており、端面から入射した光は上下方向のコンタクト層部分に散逸してしまう。
第三に、非特許文献１に開示されたＡＰＤは雑音の測定を目的として、光の入射が容易となるように作られた構造であることから、チップの上下方向から光を入射する面入射型ＡＰＤと考えられる。面入射型ＡＰＤと比較して、導波路型ＡＰＤでは光の入射位置トレランスが１桁以上小さいため雑音を正確に測定することができないからである。また、上記の第二の理由から、非特許文献１に開示されたＡＰＤは、導波路型ＡＰＤではない。以上より、導波路型ＡＰＤである実施の形態１に係る半導体受光素子１００とは異なり、非特許文献１の図１（ｃ）に開示されたＡＰＤは面入射型ＡＰＤであることが分かる。
ここで、チップの上下面から光を入射する面入射型ＡＰＤの増倍層にデジタルアロイ構造を適用すると問題が発生することが本開示において初めて明らかになったことを指摘しておく。図３に示すように、デジタルアロイ構造の増倍層では屈折率ｎが低下するため、光吸収層あるいは電界緩和層との屈折率差が大きくなってしまう。チップの上下面から光を入射した場合、増倍層部分での屈折率差に起因する多重反射、干渉あるいは共振が生じてしまうため、入射光波長及び位相によって受光感度が変化して問題となる。
例えば、光通信でよく用いられる光波長１３００ｎｍの場合を考えてみる。干渉あるいは共振が発生するのは４分１波長の光学厚みＴの半導体材料である。屈折率をｎとすると
Ｔ＝１３００／４／ｎ（ｎｍ）・・・・（１）
となる。
光波長１３００ｎｍに対するＤＡ－ＩｎＡｌＡｓの屈折率ｎは図３より約３．２である。式（１）に代入すると、Ｔ＝１０１．６ｎｍとなる。１０Ｇｂｉｔ／ｓｅｃあるいは２５Ｇｂｉｔ／ｓｅｃ以上の高速で使用するＡＰＤの増倍層には１００ｎｍ程度の層厚が一般的に用いられるが、共振を生じるＴ＝１０１．６ｎｍに近い値となり、受光感度の波長依存性が極大化してしまう。
一方、実施の形態１に係る半導体受光素子１００では、デジタルアロイ構造の増倍層に端面方向から光を入射するように構成したので、面入射型ＡＰＤの増倍層にデジタルアロイ構造を適用した場合に問題となる、干渉に起因する受光感度の入射光波長依存性が生じないという利点がある。
つまり、発明者らは、デジタルアロイ構造において屈折率が低下することを初めて見出し、デジタルアロイ構造を増倍層とする非特許文献１の面入射型ＡＰＤでは受光感度の波長依存性が増大することを原理的に指摘し、さらに、デジタルアロイ構造を増倍層とする端面入射の導波路型ＡＰＤとすることで受光感度の波長依存性が解決でき、かつ高感度化もできることを初めて見出して、本開示に係る半導体受光素子を完成するに至ったのである。
以上の説明では、実施の形態１に係る半導体受光素子１００を構成する各層の中で、デジタルアロイ構造からなるｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３、及びｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４について、デジタルアロイ構造を構成する具体的な半導体材料、層厚などについて詳述した。しかしながら、例示した半導体材料に限定されるわけではない。すなわち、増倍層、電界緩和層、及びｎ型バッファ層は、下記のような構成でもよい。
ｉ型増倍層は、単原子層のＭ倍（２≦Ｍ≦６）の層厚からなる第１増倍構成層、及び単原子層のＮ倍（２≦Ｎ≦６）の層厚からなり第１増倍構成層よりもバンドギャップエネルギーが小さい第２増倍構成層が交互に複数回積層されたデジタルアロイ構造からなる。
ｐ型電界緩和層は、単原子層のＰ倍（２≦Ｐ≦６）の層厚からなる第１電界緩和構成層、及び単原子層のＱ倍（２≦Ｑ≦６）の層厚からなり第１電界緩和構成層よりもバンドギャップエネルギーが小さい第２電界緩和構成層が交互に複数回積層されたデジタルアロイ構造からなる。
ｎ型バッファ層は、単原子層のＲ倍（２≦Ｒ≦６）の層厚からなる第１バッファ構成層、及び単原子層のＳ倍（２≦Ｓ≦６）の層厚からなり第１バッファ構成層よりもバンドギャップエネルギーが小さい第２バッファ構成層が交互に複数回積層されたデジタルアロイ構造からなる。
＜実施の形態１に係る半導体受光素子の製造方法＞
実施の形態１に係る半導体受光素子１００の一例である導波路型ＡＰＤの製造方法を、以下に説明する。
ｎ型ＩｎＰ基板１の表面に、層厚が全体として０．１～１．０μｍであり２原子層からなるｎ型ＡｌＡｓ層と２原子層からなるｎ型ＩｎＡｓ層とを交互に複数回積層したｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２と、層厚が全体として０．０５～０．４μｍであり２原子層からなるｉ型ＡｌＡｓ層と２原子層からなるｉ型ＩｎＡｓ層とを交互に複数回積層したｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３と、層厚が全体として１０～１００ｎｍであり２原子層からなるｐ型ＡｌＡｓ層と２原子層からなるｐ型ＩｎＡｓ層とを交互に複数回積層したｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４と、層厚が０．１～１．０μｍであるｉ型ＩｎＧａＡｓ光吸収層５と、層厚が１～３μｍであるｐ型ＩｎＰクラッド層６とを有機金属気相成長法（ＭＯＶＰＥ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、あるいは、分子線エピタキシャル成長法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）などのエピタキシャル結晶成長方法によって順次結晶成長する。
結晶成長後、ｐ型ＩｎＰクラッド層６の表面に、Ｔｉ／Ａｕなどの金属材料を蒸着などによって成膜して、さらにパターニングすることにより、ｐ型電極３２を形成する。
ウエハの表面側の加工の終了後、ｎ型ＩｎＰ基板１の裏面側を研削し、ＡｕＧｅＮｉなどの金属材料を蒸着などによって成膜して、ｎ型電極３１を形成する。へき開などにより、ウエハから個々のチップに分離することにより、導波路型ＡＰＤが完成する。
以上が、実施の形態１に係る半導体受光素子１００の一例である導波路型ＡＰＤの製造方法である。
＜実施の形態１に係る半導体受光素子の作用＞
図３は、ＩｎＰ、ＩｎＡｌＡｓ（バルク結晶）、及びＤＡ－ＩｎＡｌＡｓのそれぞれの屈折率ｎの波長依存性を実際に測定した結果である。屈折率ｎは、半導体の吸収端波長よりも長い波長帯では、波長が長くなるほど単調に低下する。ＩｎＡｌＡｓ（バルク結晶）の吸収端波長は８６０ｎｍ、ＩｎＰの吸収端波長は９２０ｎｍであるため、１０００ｎｍ～１６００ｎｍの波長帯では、各半導体の屈折率ｎは長波長になるほど低下する。
短距離の光通信でよく用いられる１３００ｎｍの波長において、ＩｎＰの屈折率ｎは３．２０４、ＩｎＡｌＡｓ（バルク結晶）の屈折率ｎは３．２５４、ＤＡ－ＩｎＡｌＡｓの屈折率ｎは３．２１２である。また、長距離の光通信でよく用いられる１５５０ｎｍの波長において、ＩｎＰの屈折率ｎは３．１６６、ＩｎＡｌＡｓ（バルク結晶）の屈折率ｎは３．２１９、ＤＡ－ＩｎＡｌＡｓの屈折率ｎは３．１６９である。つまり、１３００ｎｍと１５５０ｎｍのいずれの波長においても、ＤＡ－ＩｎＡｌＡｓの屈折率ｎは、ＩｎＡｌＡｓ（バルク結晶）の屈折率ｎよりも低く、ＩｎＰの屈折率ｎとほぼ一致する。
以上に説明したように、発明者らはデジタルアロイ構造の屈折率ｎがバルク結晶（ランダムアロイ構造）の屈折率ｎよりも小さくなることを初めて見出した。デジタルアロイ構造では、バルク結晶（ランダムアロイ構造）と比べて原子が規則正しく配列しているため、屈折率ｎが低下すると考えられる。
図２に、比較例として、一般的な、すなわち、デジタルアロイ構造ではない通常のバルク結晶からなる半導体受光素子３００の一例である導波路型ＡＰＤの断面構造を示す。半導体受光素子３００は、ｎ型ＩｎＰ基板１上に順次形成されたｎ型ＩｎＡｌＡｓバッファ層２ａと、ｉ型ＩｎＡｌＡｓ増倍層３ａと、ｐ型ＩｎＡｌＡｓ電界緩和層４ａと、ｉ型ＩｎＧａＡｓ光吸収層５と、ｐ型ＩｎＰクラッド層６と、ｎ型ＩｎＰ基板１の裏面側に形成されたｎ型電極３１と、ｐ型ＩｎＰクラッド層６上に形成されたｐ型電極３２と、で構成される。
図２に示される伝搬光の光分布から分かるように、入射光は、導波路の屈折率分布を反映してｉ型ＩｎＧａＡｓ光吸収層５以外に、ｉ型ＩｎＡｌＡｓ増倍層３ａ及びｎ型ＩｎＡｌＡｓバッファ層２ａの方向にも広がる。したがって、伝搬光の光分布がｉ型ＩｎＡｌＡｓ増倍層３ａ側に引き寄せられてｉ型ＩｎＧａＡｓ光吸収層５の光閉じ込め率が低下する。つまり、伝搬光の光分布の広がりの影響により、ｉ型ＩｎＧａＡｓ光吸収層５の光閉じ込め係数が小さくなる。したがって、受信感度のさらなる向上が難しいという問題がある。
一方、実施の形態１に係る半導体受光素子１００の一例である導波路型ＡＰＤでは、それぞれＤＡ－ＩｎＡｌＡｓからなるｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３、及びｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４の屈折率ｎは、ｐ型ＩｎＰクラッド層６を構成するＩｎＰの屈折率ｎとほぼ同じ値であるため、ＩｎＧａＡｓで構成されたｉ型ＩｎＧａＡｓ光吸収層５のみで屈折率ｎが高くなるので、図１に示すように、伝搬光の光分布はｉ型ＩｎＧａＡｓ光吸収層５を中心として上下方向に対称となる。
上述したように、図２に示す比較例では、伝搬光の光分布がｉ型ＩｎＡｌＡｓ増倍層３ａ側に引き寄せられてｉ型ＩｎＧａＡｓ光吸収層５の光閉じ込め率が低下したが、図１に示す実施の形態１に係る半導体受光素子１００では、光分布が上下方向に対称となるため、ｉ型ＩｎＧａＡｓ光吸収層５の光閉じ込め率が大きくなるので、高い受光感度が得られるという効果を奏する。
＜実施の形態１の効果＞
以上、実施の形態１に係る半導体受光素子によれば、少なくとも増倍層及び電界緩和層をデジタルアロイ構造によって構成したので、高い受光感度が得られるという効果を奏する。さらに、この高い受信感度によりＳＮ比が改善されて、受信感度も向上するという効果を奏する。
また、実施の形態１に係る半導体受光素子によれば、光吸収層の光閉じ込め率が高いため、導波路長を短くすることが可能となりｐｎ接合容量を低減できるため、高速化が実現できるという効果を奏する。さらに、光吸収層の光閉じ込め率が高いので、光吸収層の層厚を薄くできるため、電子及び正孔の走行時間が短くなり、さらに高速応答が可能となる効果も奏する。
実施の形態２．
＜実施の形態２に係る半導体受光素子の素子構造＞
図４は、実施の形態２に係る半導体受光素子１１０の素子構造を表す断面図である。実施の形態２に係る半導体受光素子１１０の一例として、光導波部を有する導波路型ＡＰＤを挙げている。
実施の形態２に係る半導体受光素子１１０は、共通のｎ型ＩｎＰ基板１上に形成された、受光部１１０ａと、接続部１３を介して受光部１１０ａと接する光導波部１１０ｂと、で構成される。
受光部１１０ａには、実施の形態１に係る半導体受光素子１００を構成する各層と同一の構造が形成されている。各層の構成は、実施の形態１において既に説明したので、ここでは省略する。
光導波部１１０ｂは、ｎ型ＩｎＰ基板１上に形成されたＩｎＰクラッド層（ｎ型ＩｎＰ基板１と同一のＩｎＰからなるので図示せず）と、導波する光の波長よりもバンドギャップ波長が短い４元化合物半導体であるＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓからなる光導波層１１と、上部ＩｎＰクラッド層１２と、で構成される。例えば、１３００ｎｍの波長の光を導波する場合は、ＩｎＧａＡｓＰからなる光導波層１１では、バンドギャップ波長は１０００ｎｍから１２００ｎｍ程度の範囲内が好適である。
上部ＩｎＰクラッド層１２を構成するＩｎＰは、ｎ型またはｐ型の導電型、あるいはｉ型のいずれでもよい。受光部１１０ａのｉ型ＩｎＧａＡｓ光吸収層５と光導波部１１０ｂの光導波層１１は、素子の底面から見た高さが概ね一致するように接続される。
ＩｎＧａＡｓＰの組成波長が１１５０ｎｍでＩｎＰと格子整合する場合、ＩｎＧａＡｓＰの組成比をＩｎ（１－ｘ）Ｇａ（ｘ）Ａｓ（ｙ）Ｐ（１－ｙ）で表すと、ｘ＝０．１８、ｙ＝０．４１となる。ＩｎＧａＡｓＰの屈折率ｎは、３．４＋０．２５６ｙ－０．０９５ｙ＾２で与えられるので、約３．５となる。一方、ＩｎＧａＡｓの屈折率ｎは約３．６であるため、ＩｎＰクラッド層の屈折率ｎである３．２に対して、ＩｎＧａＡｓＰ及びＩｎＧａＡｓの屈折率ｎは両方とも大きいため、図４の光分布に示すように、光導波部１１０ｂでは光導波層１１に専ら光が閉じ込められ、受光部１１０ａではｉ型ＩｎＧａＡｓ光吸収層５に専ら光が閉じ込められる。
ＩｎＰに対する屈折率差Δｎは、光導波層１１を構成するＩｎＧａＡｓＰに対しては０．３、ｉ型ＩｎＧａＡｓ光吸収層５を構成するＩｎＧａＡｓに対しては０．４となるため、ＩｎＧａＡｓＰ光導波層１１の最適な層厚はｉ型ＩｎＧａＡｓ光吸収層５を構成するＩｎＧａＡｓの０．４／０．３＝４／３倍となる。ｉ型ＩｎＧａＡｓ光吸収層５を構成するＩｎＧａＡｓの層厚は０．１５～０．９μｍ程度の範囲内であるから、ＩｎＧａＡｓＰ光導波層１１の層厚を０．２～１．２μｍ程度に設定すると、ＩｎＧａＡｓＰ光導波層１１の光分布とｉ型ＩｎＧａＡｓ光吸収層５の光分布がほぼ一致する。つまり、ＩｎＧａＡｓＰ光導波層１１の層厚ｄｐとｉ型ＩｎＧａＡｓ光吸収層５の層厚ｄａを、以下の式（２）を満たすように設定すれば、受光部１１０ａと光導波部１１０ｂとの間で光分布及び等価屈折率を概ね一致させることが可能となる。
Δｎｐ：Δｎａ＝ｄａ：ｄｐ・・・・（２）
式（２）において、Δｎａはｉ型ＩｎＧａＡｓ光吸収層５とｐ型ＩｎＰクラッド層６との間の屈折率差、ΔｎｐはＩｎＧａＡｓＰ光導波層１１と上部ＩｎＰクラッド層１２との間の屈折率差、ｄａはｉ型ＩｎＧａＡｓ光吸収層５の層厚、ｄｐはＩｎＧａＡｓＰ光導波層１１の層厚である。
＜実施の形態２に係る半導体受光素子の作用＞
図４の左端に光導波部１１０ｂの屈折率分布を、図４の右端に受光部１１０ａの屈折率分布をそれぞれ示す。図４の入射光の光分布に示されるように、レンズあるいはファイバーから半導体受光素子１１０に入射する光は上下方向において対称となっている。したがって、光導波部１１０ｂ内を伝搬する伝搬光の光分布も上下方向において対称とする方が、光の結合効率が高くなる。一方、比較例である半導体受光素子１２０の伝搬光の光分布は、図２に示されるように、上下方向における非対称な屈折率分布を反映して、やはり上下方向において非対称となっているため、仮に受光部１１０ａを比較例である半導体受光素子１２０の構成とした場合は、光導波部１１０ｂと受光部１１０ａが接する接続部１３において、結合損失が発生する。
一方、実施の形態２に係る半導体受光素子１１０の場合は、図４の受光部１１０ａの光分布に示されるように、光分布は上下方向において対称となっているため、接続部１３における結合損失を低減できる。さらに、上述の式（２）を満たすように、ＩｎＧａＡｓＰ光導波層１１の層厚及び屈折率ｎを設定すれば、光導波部１１０ｂの光分布と受光部１１０ａの光分布を概ね一致させることが可能となり、接続部１３における結合損失を一層低減することが可能となる。
さらに、光導波部１１０ｂと受光部１１０ａのそれぞれの等価屈折率を、式（２）のような簡単な式で概ね一致させることが可能となるため、素子設計が容易となり、設計精度も向上する。光導波部１１０ｂと受光部１１０ａとの等価屈折率を一致させることが可能となると、接続部１３からの反射戻り光が低減できるため、集積デバイス特有の光の干渉による感度揺らぎあるいは雑音を低減することが可能となる。反射戻り光が低減できれば、ＡＰＤの受光感度が向上し、かつ素子間の受光感度のバラツキも低減できる。
＜実施の形態２の効果＞
以上、実施の形態２に係る半導体受光素子によれば、光導波部と受光部とを接続した素子構造において、受光部のバッファ層、増倍層、及び電界緩和層にデジタルアロイ構造を適用することによって、光導波部の光分布と受光部の光分布を概ね一致させることが可能となり、光分布の不整合による接続部における結合損失が低減できるので、光導波部と受光部の結合効率が向上することでＡＰＤの受光感度も高まるという効果を奏する。
また、接続部での等価屈折率を光導波部と受光部との間でほぼ一致させることが容易に可能となり、接続部での反射が減少するため、集積デバイス特有の光の干渉による受信感度揺らぎ及び雑音が低減できるという効果を奏する。
実施の形態３．
＜実施の形態３に係る半導体受光素子の素子構造＞
図５は、実施の形態３に係る半導体受光素子１２０の素子構造を表す断面図である。実施の形態３に係る半導体受光素子１２０の一例として、光導波部を有する導波路型ＡＰＤを挙げている。
実施の形態３に係る半導体受光素子１２０は、共通のｎ型ＩｎＰ基板１上に形成された、受光部１２０ａと、接続部１３を介して受光部１２０ａと接する光導波部１２０ｂと、で構成される。
受光部１２０ａは、ｎ型ＩｎＰ基板１上に形成された、キャリア濃度が１～５×１０１８ｃｍ－３で層厚が０．１～１．０μｍであり光導波層を兼ねるｎ型ＩｎＡｌＡｓバッファ層２ｂと、層厚が全体として０．０５～０．４μｍでありキャリア濃度が５×１０１７ｃｍ－３以下である、ｉ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｉ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３と、キャリア濃度が０．１～１０×１０１７ｃｍ－３であり層厚が全体として１０～１００ｎｍである、ｐ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｐ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４と、層厚が０．１～１．０μｍであるｉ型ＩｎＧａＡｓ光吸収層５と、層厚が１～３μｍであるｐ型ＩｎＰクラッド層６と、ｎ型ＩｎＰ基板１の裏面側に形成されたｎ型電極３１と、ｐ型ＩｎＰクラッド層６上に形成されたｐ型電極３２と、で構成される。
なお、上述の構成において、ｎ型ＩｎＡｌＡｓバッファ層２ｂはバルク結晶であるＩｎＡｌＧａＡｓまたはＩｎＧａＡｓＰを用いて構成してもよい。また、上述の構成では、ｎ型ＩｎＡｌＡｓバッファ層２ｂは光導波層を兼ねており、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３よりも下側、つまりｎ型ＩｎＰ基板１側に設けられた層であり、かつｎ型ＩｎＰクラッド層（ｎ型ＩｎＰ基板１が兼ねている）よりも屈折率ｎが高い層であることを意味している。上述の構成において、ｎ型ＩｎＡｌＡｓバッファ層２ｂの上側に、別途光導波層を設けてもよい。例えば、ＩｎＰクラッド層上にｎ型ＩｎＡｌＡｓバッファ層２ｂ、ＩｎＡｌＧａＡｓ光導波層、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３を順に形成してもよい。
電界緩和層では通常、増倍は生じないので、必ずしもＤＡ－ＩｎＡｌＡｓで構成する必要はなく、電界緩和層として屈折率ｎが低いバルク結晶であるｐ型ＩｎＰを適用してもよい。
ｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４とｉ型ＩｎＧａＡｓ光吸収層５との間に、ＩｎＡｌＧａＡｓ及びＩｎＧａＡｓＰなどの中間のバンドギャップエネルギー値となる０．１μｍ程度以下の層厚の遷移層を設け、電子及び正孔の蓄積を防止してもよい。また、同様の目的で、ｉ型ＩｎＧａＡｓ光吸収層５とｐ型ＩｎＰクラッド層６の間に、ＩｎＡｌＧａＡｓ及びＩｎＧａＡｓＰなどの中間のバンドギャップエネルギー値となる０．１μｍ程度以下の層厚の遷移層を設けてもよい。
光導波部１２０ｂは、ｎ型ＩｎＰ基板１上に形成されたｎ型ＩｎＰクラッド層（ｎ型ＩｎＰ基板と同一のＩｎＰからなるので図示せず）と、導波する光の波長よりもバンドギャップ波長が短い４元化合物半導体であるＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓからなる光導波層１１と、上部ＩｎＰクラッド層１２と、で構成される。例えば、１３００ｎｍの波長の光を導波する場合は、ＩｎＧａＡｓＰ光導波層１１では、バンドギャップ波長は１０００ｎｍから１２００ｎｍ程度の範囲内が好適である。
上部ＩｎＰクラッド層１２を構成するＩｎＰは、ｎ型またはｐ型の導電型、あるいはｉ型のいずれでもよい。受光部１２０ａのｎ型ＩｎＡｌＡｓバッファ層２ｂと光導波部１２０ｂの光導波層１１とは、素子の底面から見た高さが概ね一致するように接続される。つまり、光導波部１２０ｂの光導波層１１に導光された伝搬光がｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３の下側に位置するｎ型ＩｎＡｌＡｓバッファ層２ｂ付近に入射する構造である。
実施の形態３に係る半導体受光素子１２０では、ＤＡ－ＩｎＡｌＡｓの一例として、ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）及びＩｎＡｓ層（一例として層厚が２原子層、層厚約０．５ｎｍ）の積層構造としたが、ＩｎＡｓ層及びＡｌＡｓ層の層厚は、１原子層以上１０原子層以下の範囲内であればよい。ただし、ＡｌＡｓ層及びＩｎＡｓ層の層厚が１原子層の場合は屈折率ｎの低下の度合いが小さい。一方、ＡｌＡｓ層及びＩｎＡｓ層の層厚が６原子層を超える場合は各層間のバンド不連続が発生することから、ＤＡ－ＩｎＡｌＡｓとして層厚が２原子層以上６原子層以下の各層からなる積層構造が好適である。
ＤＡ－ＩｎＡｌＡｓ以外のデジタルアロイ構造として、ＩｎＡｌｚＧａ（１－ｚ）Ａｓ（層厚が２原子層以上６原子層以下、Ａｌ組成比ｚ）とＩｎＡｌｚ’Ｇａ（１－ｚ’）Ａｓ（層厚が２原子層以上６原子層以下、Ａｌ組成比ｚ’）を交互に複数回積層したＤＡ－ＩｎＡｌＧａＡｓも同様に増倍層などの各層への適用が可能である。さらに、Ｓｂを加えた化合物半導体材料系、例えばＩｎＡｌＡｓＳｂなどからなるデジタルアロイ構造でも同様に増倍層などの各層への適用が可能である。
バルク結晶からなるｎ型ＩｎＡｌＡｓバッファ層２ｂの屈折率ｎは約３．３である。一方、ＩｎＧａＡｓＰ光導波層１１を構成するＩｎＧａＡｓＰの組成波長が１０８０ｎｍでありＩｎＰと格子整合する場合、Ｉｎ（１－ｘ）Ｇａ（ｘ）Ａｓ（ｙ）Ｐ（１－ｙ）とすると、ｘ＝０．１３、ｙ＝０．３０となる。かかる組成比のＩｎＧａＡｓＰの屈折率ｎは、３．４＋０．２５６ｙ－０．０９５ｙ＾２で与えられ、約３．５である。ＩｎＰクラッド層の屈折率ｎである３．２に対して、ＩｎＧａＡｓＰ光導波層１１及びｎ型ＩｎＡｌＡｓバッファ層２ｂの屈折率ｎは両方とも大きいため、受光部１２０ａと光導波部１２０ｂが接する接続部１３の近傍では、図５に示される光分布のように、それぞれ光が閉じ込められる。
接続部１３における伝搬光の反射を抑制するには、受光部１２０ａ及び光導波部１２０ｂの等価屈折率をなるべく一致させる必要がある。ＩｎＰに対する屈折率差Δｎは、ＩｎＧａＡｓＰ光導波層１１を構成するＩｎＧａＡｓＰでは０．３、ｎ型ＩｎＡｌＡｓバッファ層２ｂを構成するＩｎＡｌＡｓでは０．１となるため、ＩｎＧａＡｓＰ光導波層１１の最適な層厚はｎ型ＩｎＡｌＡｓバッファ層２ｂを構成するＩｎＡｌＡｓ層の層厚の０．１／０．３＝１／３倍となる。
ｎ型ＩｎＡｌＡｓバッファ層２ｂの層厚は０．３～０．９μｍ程度の範囲内であるから、ＩｎＧａＡｓＰ光導波層１１の層厚の範囲内を０．１～０．３μｍとすると、ＩｎＧａＡｓＰ光導波層１１の光分布とｎ型ＩｎＡｌＡｓバッファ層２ｂの光分布が概ね一致する。つまり、ＩｎＧａＡｓＰ光導波層１１の層厚とｎ型ＩｎＡｌＡｓバッファ層２ｂの層厚を以下の式（３）を満たすように設定すれば、受光部１２０ａと光導波部１２０ｂの間で光分布及び等価屈折率をほぼ一致させることが容易に可能となる。
Δｎｐ：Δｎｂ＝ｄｂ：ｄｐ・・・・（３）
式（３）において、ΔｎｐはＩｎＧａＡｓＰ光導波層１１と上部ＩｎＰクラッド層１２との間の屈折率差、Δｎｂはｎ型ＩｎＡｌＡｓバッファ層２ｂとＩｎＰクラッド層との間の屈折率差、ｄｂはｎ型ＩｎＡｌＡｓバッファ層２ｂの層厚、ｄｐはＩｎＧａＡｓＰ光導波層１１の層厚である。
＜実施の形態３に係る半導体受光素子の作用＞
図５を用いて実施の形態３に係る半導体受光素子１２０における作用を説明する。光導波部１２０ｂを伝搬してきた伝搬光は、接続部１３を通過して受光部１２０ａのｎ型ＩｎＡｌＡｓバッファ層２ｂに入射する。ｎ型ＩｎＡｌＡｓバッファ層２ｂ内の光分布は、光導波部１２０ｂのＩｎＧａＡｓＰ光導波層１１内の光分布と概ね一致するように、つまり、式（３）を満たすように形成している。この結果、接続部１３での結合損失が抑制される。また、受光部１２０ａと光導波部１２０ｂとの等価屈折率もほぼ一致しているため、集積デバイスで問題となる反射戻り光が低減される。もし、増倍層の屈折率ｎが高いと放射損失及び反射戻り光が接続部１３において発生するが、実施の形態３に係る半導体受光素子１２０では、屈折率ｎが低いデジタルアロイ構造を用いているため、接続部１３における放射損失及び反射戻り光が低減できるという効果を奏する。
ｎ型ＩｎＡｌＡｓバッファ層２ｂに入射した光は、エバネセント結合により屈折率ｎがさらに高いｉ型ＩｎＧａＡｓ光吸収層５の方に徐々にシフトしながら伝搬していく。エバネセント結合型ＡＰＤの利点は、接続部１３における光吸収が大きくなりすぎず、光の進行と共に徐々に光が光吸収層において吸収されていくため、導波路の進行方向に対して光電流密度が平均化される点にある。光電流密度が導波路方向において一様になると、大きな光量が入射した場合であっても空間電荷効果が抑制され、増倍率の低下が発生しない。つまり、ＡＰＤの受信ダイナミックレンジが向上するという効果を奏する。
一方、通常のエバネセント結合型ＡＰＤは、増倍層に屈折率ｎが比較的大きなバルク結晶であるＩｎＡｌＡｓを用いているため、光吸収層への光の染み出しが大きくなってしまう。この結果、接続部付近での光吸収、つまり光電流密度が大きくなりダイナミックレンジが制限されていたが、実施の形態３に係る半導体受光素子１２０のような構成とすることで、受信ダイナミックレンジを大幅に改善することができる。
受信ダイナミックレンジの改善効果は、例えば、図６に示すように、光導波部を接続しない素子構造でも同様に得られる。図６に示す半導体受光素子１３０の一例である導波路型ＡＰＤは、光導波部が備わっていないこと以外は、図５に示された半導体受光素子１２０と同じ構成である。つまり、半導体受光素子１３０は、半導体受光素子１２０の受光部１２０ａと同じ構成である。
図６に示す半導体受光素子１３０の場合は、レンズまたはファイバーから来た光は、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３の下側に位置するｎ型ＩｎＡｌＡｓバッファ層２ｂあるいは光導波層（図示せず）に入射する。半導体受光素子１３０は、図５に示される素子構造と同様、屈折率ｎの低いｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３とすることで、端面から入射した光が緩やかにｉ型ＩｎＧａＡｓ光吸収層５内に伝搬するため、光強度の大きい光が入射した際の増倍率の低下が抑制されるので、受信ダイナミックレンジが改善するという効果を奏する。
＜実施の形態３の効果＞
以上、実施の形態３に係る半導体受光素子によれば、増倍層に屈折率の低いデジタルアロイ構造を用いて、増倍層の下側の光導波層を兼ねたバッファ層に光が入射するエバネセント型の導波路型ＡＰＤとしたことで、光導波部と受光部との接続部における光の放射損失及び反射戻り光が抑制され、増倍層に屈折率の低いデジタルアロイ構造を適用することで光が緩やかに光吸収層に移るため接続部付近の光吸収が抑制され、大きな光が入射した際の増倍率の低下が抑制され、受信ダイナミックレンジが改善するという効果を奏する。
実施の形態４．
＜実施の形態４に係る半導体受光素子の素子構造＞
図７は、実施の形態４に係る半導体受光素子１４０の素子構造を表す断面図である。実施の形態４に係る半導体受光素子１４０の一例として、導波路型ＡＰＤを挙げている。実施例４においては、実施の形態１に係る半導体受光素子１００に対して、ｐｎ接合を上下反転した素子構造となっている。
実施の形態４に係る半導体受光素子１４０は、Ｆｅをドープした半絶縁性ＩｎＰ基板１ａ上に順次形成された、キャリア濃度が０．１～１０×１０１８ｃｍ－３であり層厚が０．１～１０μｍである光導波層を兼ねるｐ型ＩｎＰクラッド層７と、層厚が０．１～１．０μｍであるｉ型ＩｎＧａＡｓ光吸収層５と、キャリア濃度が０．１～１０×１０１７ｃｍ－３であり層厚が全体として１０～１００ｎｍである、ｐ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｐ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４と、層厚が全体として０．０５～０．４μｍでありキャリア濃度が５×１０１７ｃｍ－３以下である、ｉ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｉ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３と、キャリア濃度が０．５～１０×１０１８ｃｍ－３であり層厚が１～３μｍであるｎ型ＩｎＰクラッド層６ａと、半絶縁性ＩｎＰ基板１ａの裏面側に形成されたｐ型電極３２ａと、ｎ型ＩｎＰクラッド層６ａ上に形成されたｎ型電極３１ａと、で構成される。
電界緩和層では通常、増倍は生じないので、必ずしもＤＡ－ＩｎＡｌＡｓで構成する必要はなく、電界緩和層として屈折率ｎが低いバルク結晶であるｐ型ＩｎＰを適用してもよい。
ｐ型ＩｎＰクラッド層７は導電層を兼ねる。ｐ型ＩｎＰクラッド層７の代わりにｐ型ＩｎＧａＡｓＰ、またはｐ型ＩｎＧａＡｓからなるｐ型クラッド層、あるいはｐ型ＩｎＰ、ｐ型ＩｎＧａＡｓＰ、ｐ型ＩｎＧａＡｓ、ｐ型ＩｎＡｌＧａＡｓのいずれかの積層構造からなるｐ型クラッド層を用いてもよい。
ｐ型電極３２ａは、ｐ型ＩｎＰクラッド層７と電気的につながるように接続する。例えば、ｐ型ＩｎＰクラッド層７よりも下層部を部分的に除去して、コンタクトを取る方法が考えられる。
実施の形態４の変形例１．
＜実施の形態４の変形例１に係る半導体受光素子の素子構造＞
図８は、実施の形態４の変形例１に係る半導体受光素子１５０の素子構造を表す断面図である。実施の形態４の変形例１に係る半導体受光素子１５０の一例として、光導波部を有する導波路型ＡＰＤを挙げている。
実施の形態４の変形例１に係る半導体受光素子１５０は、共通の半絶縁性ＩｎＰ基板１ａ上に形成された、受光部１５０ａと、接続部１３を介して受光部１５０ａと接続された光導波部１５０ｂと、で構成される。
受光部１５０ａには、実施の形態４に係る半導体受光素子１４０を構成する各層と同一の構造が形成されている。各層の構成は、実施の形態４において既に説明したので、ここでは省略する。
光導波部１５０ｂは、半絶縁性ＩｎＰ基板１ａ上に形成されたＩｎＰクラッド層（半絶縁性ＩｎＰ基板１ａと同一のＩｎＰからなるので図示せず）と、導波する光の波長よりもバンドギャップ波長が短い４元化合物半導体であるＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓからなる光導波層１１と、上部ＩｎＰクラッド層１２と、で構成される。例えば、１３００ｎｍの波長の光を導波する場合は、ＩｎＧａＡｓＰ光導波層１１の場合、バンドギャップ波長は１０００ｎｍから１２００ｎｍの範囲内が好適である。
上部ＩｎＰクラッド層１２を構成するＩｎＰは、ｎ型またはｐ型の導電型、あるいはｉ型のいずれでもよい。受光部１５０ａのｉ型ＩｎＧａＡｓ光吸収層５と光導波部１５０ｂのＩｎＧａＡｓＰ光導波層１１は、素子の底面から見た高さが概ね一致するように接続される。
実施の形態４の変形例２．
＜実施の形態４の変形例２に係る半導体受光素子の素子構造＞
図９は、実施の形態４の変形例２に係る半導体受光素子１６０の素子構造を表す断面図である。実施の形態４の変形例２に係る半導体受光素子１６０の一例として、光導波部を有する導波路型ＡＰＤを挙げている。
実施の形態４の変形例２に係る半導体受光素子１６０は、共通の半絶縁性ＩｎＰ基板１ａ上に形成された、受光部１６０ａと、接続部１３を介して受光部１６０ａと接続された光導波部１６０ｂと、で構成される。実施の形態４の変形例２に係る半導体受光素子１６０は、図５に示す実施の形態３に係る半導体受光素子１２０と同様、光導波部とエバネセント結合型の受光部を接続した素子構造である。
受光部１６０ａには、実施の形態４に係る半導体受光素子１４０を構成する各層とほぼ同一の構造が形成されているが、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３の上側にｎ型ＩｎＡｌＡｓ光導波層８を設けている点が異なる。ｎ型ＩｎＡｌＡｓ光導波層８の層厚は０．１～１μｍ程度で、キャリア濃度は０．１～１０×１０１８ｃｍ－３である。ｎ型光導波層は、ｎ型ＩｎＧａＡｓＰまたはｎ型ＩｎＡｌＧａＡｓからなる層、あるいは、ｎ型ＩｎＧａＡｓＰまたはｎ型ＩｎＡｌＧａＡｓの積層構造でもよい。
実施の形態４の変形例２に係る半導体受光素子１６０は、実施の形態４に係る半導体受光素子１４０と同様、上面側をｎ型電極３１ａとして、ｐ型電極３２ａはｉ型ＩｎＧａＡｓ光吸収層５の下側のｐ型ＩｎＰクラッド層７と電気的につながるように接続する。実施の形態３に係る半導体受光素子１２０と同様、光導波部１６０ｂのＩｎＧａＡｓＰ光導波層１１は、受光部１６０ａのｎ型ＩｎＡｌＡｓ光導波層８に接する構造となっている。
実施の形態４の変形例３．
＜実施の形態４の変形例３に係る半導体受光素子の素子構造＞
図１０は、実施の形態４の変形例３に係る半導体受光素子１７０の素子構造を表す断面図である。実施の形態４の変形例３に係る半導体受光素子１７０の一例として、光導波部を有する導波路型ＡＰＤを挙げている。
実施の形態４の変形例３に係る半導体受光素子１７０は、実施の形態４の変形例２に係る半導体受光素子１６０から、光導波部１６０ｂを除去して、受光部１６０ａのみとした素子構造で構成されている。
実施の形態４の変形例３に係る半導体受光素子１７０は、端面からｎ型ＩｎＡｌＡｓ光導波層８に光を入射させる構造である。
＜実施の形態４及び実施の形態４の変形例１～３に係る半導体受光素子の作用＞
導波路型ＡＰＤでは、高速応答及び広い受信ダイナミックレンジを得るため、光吸収層に高い電界を印加させるように、電界緩和層のキャリア濃度を設定する。光吸収層は、導波路型ＡＰＤに使われている半導体材料の中で最もバンドギャップが狭いため（ＩｎＧａＡｓの場合、バンドギャップ波長は１６７０ｎｍ）、トンネル電流及び発生再結合電流が発生し、暗電流が増加する。発生再結合電流を低減するためには、格子整合した結晶上に光吸収層を構成するＩｎＧａＡｓを積層することが望ましい。
実施の形態１～３ではいずれも、ｉ型ＩｎＧａＡｓ光吸収層５をデジタルアロイ構造からなるｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３の上部に結晶成長する構造となっている。デジタルアロイ構造の形成にあたっては、圧縮歪と引張歪がかかった層を交互に積層して全体としてほぼ無歪となるように結晶成長する。ＩｎＡｌＡｓからなるデジタルアロイ構造は、例えば、ＩｎＡｓ層（層厚が２原子層、約０．５ｎｍ）とＡｌＡｓ層（層厚が２原子層、約０．５ｎｍ）を交互に複数回積層した半導体層である。
ＩｎＡｓの格子間隔は０．６１８ｎｍ、ＡｌＡｓの格子間隔は０．５６６ｎｍであり、基板であるＩｎＰの０．５８８ｎｍと格子間隔がずれているため、各層に圧縮歪と引張歪が交互に印加される。交互に歪が印加されると、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３全体の歪が打ち消されるが、結晶成長時の層厚のばらつきによっては残留歪が残る場合もある。歪が残留した結晶上に、ｉ型ＩｎＧａＡｓ光吸収層５を構成するバンドギャップの狭いＩｎＧａＡｓ層を結晶成長すると、発生再結合電流の源となる結晶欠陥及び転位が発生してしまう懸念がある。つまり、デジタルアロイ構造からなる層の上側にｉ型ＩｎＧａＡｓ光吸収層５を設けると、暗電流の製造ばらつきが増大するおそれがある。
一方、実施の形態４及び実施の形態４の変形例１～３に係る半導体受光素子１４０、１５０、１６０、１７０では、ｉ型ＩｎＧａＡｓ光吸収層５の結晶成長後にｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３及びｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４を構成するデジタルアロイ構造を結晶成長することになるため、ｉ型ＩｎＧａＡｓ光吸収層５は歪のないＩｎＰ層上に結晶成長することが可能となる。したがって、ｉ型ＩｎＧａＡｓ光吸収層５では発生再結合電流の源となる結晶欠陥及び転位が低減するため、半導体受光素子の暗電流の製造ばらつきが低減するという効果を奏する。
＜実施の形態４及び実施の形態４の変形例１～３の効果＞
以上、実施の形態４及び実施の形態４の変形例１～３に係る半導体受光素子によれば、実施の形態１～３に係る半導体受光素子が奏する効果に加えて、暗電流が発生しやすい光吸収層を、残留歪が発生しやすいデジタルアロイ構造の上側ではなく、歪のない光導波層を兼ねるクラッド層上に結晶成長することが可能となるため、暗電流の製造ばらつきが低減できるという効果を奏する。また、光吸収層で結晶欠陥及び転位が抑制されるため、光吸収により発生したキャリアの再結合が防止できるので、量子効率が向上するという効果を奏する。
実施の形態５．
＜実施の形態５に係る半導体受光素子の素子構造＞
図１１は、実施の形態１に係る半導体受光素子１８０の素子構造を表す断面図である。実施の形態５に係る半導体受光素子１８０の一例として、導波路型ＡＰＤを挙げている。
実施の形態５に係る半導体受光素子１８０は、ｎ型ＩｎＰ基板１上に順次形成された、キャリア濃度が１～５×１０１８ｃｍ－３であり層厚が０．１～１．０μｍであるｎ型ＩｎＡｌＡｓバッファ層２ｃと、層厚が０．０５～０．４μｍでありキャリア濃度が５×１０１７ｃｍ－３以下であるｉ型ＩｎＡｌＡｓ増倍層３ｃと、キャリア濃度が０．１～１０×１０１７ｃｍ－３であり層厚が全体として１０～１００ｎｍである、ｐ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｐ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４と、層厚が０．１～１．０μｍであるｉ型ＩｎＧａＡｓ光吸収層５と、層厚が１～３μｍであるｐ型ＩｎＰクラッド層６と、ｎ型ＩｎＰ基板１の裏面側に形成されたｎ型電極３１と、ｐ型ＩｎＰクラッド層６上に形成されたｐ型電極３２と、で構成される。
実施の形態５に係る半導体受光素子１８０は、電界緩和層のみがデジタルアロイ構造で構成されている点に特徴がある。
実施の形態５の変形例１．
＜実施の形態５の変形例１に係る半導体受光素子の素子構造＞
図１２は、実施の形態５の変形例１に係る半導体受光素子１９０の素子構造を表す断面図である。実施の形態５の変形例１に係る半導体受光素子１９０の一例として、導波路型ＡＰＤを挙げている。
実施の形態５の変形例１に係る半導体受光素子１９０は、ｎ型ＩｎＰ基板１上に順次形成された、キャリア濃度が１～５×１０１８ｃｍ－３であり層厚が０．１～１．０μｍであるｎ型ＩｎＡｌＡｓバッファ層２ｃと、層厚が全体として０．０５～０．４μｍでありキャリア濃度が５×１０１７ｃｍ－３以下である、ｉ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）と、ｉ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３と、キャリア濃度が０．１～１０×１０１７ｃｍ－３であり層厚が１０～１００ｎｍであるｐ型ＩｎＡｌＡｓ電界緩和層４ｃと、層厚が０．１～１．０μｍであるｉ型ＩｎＧａＡｓ光吸収層５と、層厚が１～３μｍであるｐ型ＩｎＰクラッド層６と、ｎ型ＩｎＰ基板１の裏面側に形成されたｎ型電極３１と、ｐ型ＩｎＰクラッド層６上に形成されたｐ型電極３２と、で構成される。
実施の形態５の変形例１に係る半導体受光素子１９０は、増倍層のみがデジタルアロイ構造で構成されている点に特徴がある。
実施の形態５の変形例２．
＜実施の形態５の変形例２に係る半導体受光素子の素子構造＞
図１３は、実施の形態５の変形例２に係る半導体受光素子２００の素子構造を表す断面図である。実施の形態５の変形例２に係る半導体受光素子２００の一例として、導波路型ＡＰＤを挙げている。
実施の形態５の変形例２に係る半導体受光素子２００は、ｎ型ＩｎＰ基板１上に順次形成された、キャリア濃度が１～５×１０１８ｃｍ－３であり層厚が全体として０．１～１．０μｍである、ｎ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｎ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２と、層厚が０．０５～０．４μｍでありキャリア濃度が５×１０１７ｃｍ－３以下であるｉ型ＩｎＡｌＡｓ増倍層３ｃと、キャリア濃度が０．１～１０×１０１７ｃｍ－３であり層厚が１０～１００ｎｍであるｐ型ＩｎＡｌＡｓ電界緩和層４ｃと、層厚が０．１～１．０μｍであるｉ型ＩｎＧａＡｓ光吸収層５と、層厚が１～３μｍであるｐ型ＩｎＰクラッド層６と、ｎ型ＩｎＰ基板１の裏面側に形成されたｎ型電極３１と、ｐ型ＩｎＰクラッド層６上に形成されたｐ型電極３２と、で構成される。
実施の形態５の変形例２に係る半導体受光素子２００は、バッファ層のみがデジタルアロイ構造で構成されている点に特徴がある。
実施の形態５、実施の形態５の変形例１、実施の形態５の変形例２に係る半導体受光素子１８０、１９０、２００において、ｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４またはｐ型ＩｎＡｌＡｓ電界緩和層４ｃとｉ型ＩｎＧａＡｓ光吸収層５との間に、ＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰなどの化合物半導体材料からなる層厚０．１μｍ以下の遷移層を設けてもよい。遷移層を構成するＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰは、ｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４またはｐ型ＩｎＡｌＡｓ電界緩和層４ｃを構成するＩｎＡｌＡｓのバンドギャップエネルギーとｉ型ＩｎＧａＡｓ光吸収層５を構成するＩｎＧａＡｓのバンドギャップエネルギーに対して、中間のバンドギャップエネルギー値となる。かかる遷移層を設けることにより、ヘテロ接合界面での電子及び正孔の蓄積を防止することが可能となる。
また、上述の遷移層と同様の目的で、ｉ型ＩｎＧａＡｓ光吸収層５とｐ型ＩｎＰクラッド層６との間に、ＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰなどの化合物半導体材料からなる層厚０．１μｍ以下の遷移層を設けてもよい。遷移層を構成するＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰは、ｉ型ＩｎＧａＡｓ光吸収層５を構成するＩｎＧａＡｓのバンドギャップエネルギーとｐ型ＩｎＰクラッド層６を構成するＩｎＰのバンドギャップエネルギーに対して、中間のバンドギャップエネルギー値となる。かかる遷移層を設けることにより、ヘテロ接合界面での電子及び正孔の蓄積を防止することが可能となる。
実施の形態１に係る半導体受光素子１００では、ｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３、及びｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４のすべての層にＤＡ－ＩｎＡｌＡｓ構造を用いたが、実施の形態５、実施の形態５の変形例１、実施の形態５の変形例２に係る半導体受光素子１８０、１９０、２００では、バッファ層、増倍層、電界緩和層のいずれか１層にＤＡ－ＩｎＡｌＡｓ構造を適用している。さらに、それぞれのバッファ層、増倍層、電界緩和層の一部分にＤＡ－ＩｎＡｌＡｓ構造を適用した構成も実施の形態５、実施の形態５の変形例１、実施の形態５の変形例２に含まれる。
＜実施の形態５、実施の形態５の変形例１、実施の形態５の変形例２に係る半導体受光素子の作用＞
光吸収層の下層（基板側）と上層（上面側）で屈折率が異なると、実施の形態１で記載したように、光の伝搬モードが上下方向で非対称となる。上下方向の非対称の度合いは、以下の式（４）に依存し、式（４）の値が大きくなるほど光の伝搬モードが基板側へ偏る。
Γａ・Δｎａ・Ｔａ＋Γｂ・Δｎｂ・Ｔｂ＋Γｃ・Δｎｃ・Ｔｃ・・・（４）
式（４）において、Γａ、Γｂ、Γｃはそれぞれ電界緩和層、増倍層、バッファ層の光閉じ込め係数、Δｎａ、Δｎｂ、Δｎｃはそれぞれ電界緩和層、増倍層、バッファ層の屈折率とＩｎＰの屈折率の差、Ｔａ、Ｔｂ、Ｔｃはそれぞれ電界緩和層、増倍層、バッファ層の層厚である。
式（４）の値をできるだけ小さくすれば、光の伝搬モードの上下方向の非対称性が低減される。したがって、電界緩和層、増倍層、バッファ層のいずれか１層を、あるいは、いずれか１層の一部を、デジタルアロイ構造とすることでΔｎａ、Δｎｂ、Δｎｃのいずれかを小さくすることが可能である。
＜実施の形態５、実施の形態５の変形例１、実施の形態５の変形例２の効果＞
以上、実施の形態５、実施の形態５の変形例１、実施の形態５の変形例２に係る半導体受光素子によれば、電界緩和層、増倍層、バッファ層のいずれか１層、または電界緩和層、増倍層、バッファ層のいずれか１層の一部をデジタルアロイ構造によって構成したので、導波路型ＡＰＤ内での光の伝搬モードが上下方向において対称となるため、高い受光感度が得られるという効果を奏する。さらに、この高い受信感度によりＳＮ比が改善されて、受信感度も向上するという効果を奏する。
実施の形態５、実施の形態５の変形例１、実施の形態５の変形例２に係る半導体受光素子は、電界緩和層、増倍層、バッファ層のすべてをデジタルアロイ構造とした実施の形態１に比べて、光の伝搬モードの非対称性の低減効果は小さいが、各層の結晶成長に用いるＭＯＶＰＥ装置あるいはＭＢＥ装置での元素切り替え回数が減少するため結晶成長時間の短縮が図れるので、ＭＯＶＰＥ装置あるいはＭＢＥ装置の消耗が低減できるという効果を奏する。
実施の形態６．
＜実施の形態６に係る半導体受光素子の素子構造＞
図１４は、実施の形態６に係る半導体受光素子２１０の素子構造を表す断面図である。実施の形態６に係る半導体受光素子２１０の一例として、導波路型ＡＰＤを挙げている。
実施の形態６に係る半導体受光素子２１０は、ｎ型ＩｎＰ基板１上に順次形成された、キャリア濃度が１～５×１０１８ｃｍ－３であり層厚が全体として０．１～１．０μｍである、ｎ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｎ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２と、層厚が０．０５～０．４μｍでありキャリア濃度が５×１０１７ｃｍ－３以下であるｉ型ＩｎＡｌＡｓ増倍層３ｃと、キャリア濃度が０．１～１０×１０１７ｃｍ－３であり層厚が全体として１０～１００ｎｍである、ｐ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｐ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４と、層厚が０．１～１．０μｍであるｉ型ＩｎＧａＡｓ光吸収層５と、層厚が１～３μｍであるｐ型ＩｎＰクラッド層６と、ｎ型ＩｎＰ基板１の裏面側に形成されたｎ型電極３１と、ｐ型ＩｎＰクラッド層６上に形成されたｐ型電極３２と、で構成される。
実施の形態６に係る半導体受光素子２１０は、バッファ層と電界緩和層のみがデジタルアロイ構造で構成されている点に特徴がある。
実施の形態６の変形例１．
＜実施の形態６の変形例１に係る半導体受光素子の素子構造＞
図１５は、実施の形態６の変形例１に係る半導体受光素子２２０の素子構造を表す断面図である。実施の形態６の変形例１に係る半導体受光素子２２０の一例として、導波路型ＡＰＤを挙げている。
実施の形態６の変形例１に係る半導体受光素子２２０は、ｎ型ＩｎＰ基板１上に順次形成された、キャリア濃度が１～５×１０１８ｃｍ－３であり層厚が全体として０．１～１．０μｍである、ｎ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とｎ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２と、層厚が全体として０．０５～０．４μｍでありキャリア濃度が５×１０１７ｃｍ－３以下である、ｉ型ＡｌＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）と、ｉ型ＩｎＡｓ層（一例として層厚が２原子層、約０．５ｎｍ）とを交互に複数回積層したデジタルアロイ構造からなるｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３と、キャリア濃度が０．１～１０×１０１７ｃｍ－３であり層厚が１０～１００ｎｍであるｐ型ＩｎＡｌＡｓ電界緩和層４ｃと、層厚が０．１～１．０μｍであるｉ型ＩｎＧａＡｓ光吸収層５と、層厚が１～３μｍであるｐ型ＩｎＰクラッド層６と、ｎ型ＩｎＰ基板１の裏面側に形成されたｎ型電極３１と、ｐ型ＩｎＰクラッド層６上に形成されたｐ型電極３２と、で構成される。
実施の形態６の変形例１に係る半導体受光素子２２０は、バッファ層と増倍層のみがデジタルアロイ構造で構成されている点に特徴がある。
実施の形態６、実施の形態６の変形例１に係る半導体受光素子２１０、２２０において、ｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４またはｐ型ＩｎＡｌＡｓ電界緩和層４ｃとｉ型ＩｎＧａＡｓ光吸収層５との間に、ＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰなどの化合物半導体材料からなる層厚０．１μｍ以下の遷移層を設けてもよい。遷移層を構成するＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰは、ｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４またはｐ型ＩｎＡｌＡｓ電界緩和層４ｃを構成するＩｎＡｌＡｓのバンドギャップエネルギーとｉ型ＩｎＧａＡｓ光吸収層５を構成するＩｎＧａＡｓのバンドギャップエネルギーに対して、中間のバンドギャップエネルギー値となる。かかる遷移層を設けることにより、ヘテロ接合界面での電子及び正孔の蓄積を防止することが可能となる。
また、上述の遷移層と同様の目的で、ｉ型ＩｎＧａＡｓ光吸収層５とｐ型ＩｎＰクラッド層６との間に、ＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰなどの化合物半導体材料からなる層厚０．１μｍ以下の遷移層を設けてもよい。遷移層を構成するＩｎＡｌＧａＡｓあるいはＩｎＧａＡｓＰは、ｉ型ＩｎＧａＡｓ光吸収層５を構成するＩｎＧａＡｓのバンドギャップエネルギーとｐ型ＩｎＰクラッド層６を構成するＩｎＰのバンドギャップエネルギーに対して、中間のバンドギャップエネルギー値となる。かかる遷移層を設けることにより、ヘテロ接合界面での電子及び正孔の蓄積を防止することが可能となる。
実施の形態１に係る半導体受光素子１００では、ｎ型ＤＡ－ＩｎＡｌＡｓバッファ層２、ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層３、及びｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層４のすべての層にＤＡ－ＩｎＡｌＡｓ構造を用いたが、実施の形態６に係る半導体受光素子２１０ではバッファ層と電界緩和層の２層に、実施の形態６の変形例１に係る半導体受光素子２２０ではバッファ層と増倍層の２層に、それぞれＤＡ－ＩｎＡｌＡｓ構造を適用したものである。さらに、それぞれのバッファ層、増倍層、電界緩和層の一部分にＤＡ－ＩｎＡｌＡｓを適用した構成も実施の形態６、実施の形態６の変形例１に含まれる。
＜実施の形態６、実施の形態６の変形例１の効果＞
以上、実施の形態６、実施の形態６の変形例１に係る半導体受光素子によれば、バッファ層と電界緩和層の２層またはバッファ層と増倍層の２層、あるいは、バッファ層と電界緩和層の２層の一部またはバッファ層と増倍層の２層の一部をデジタルアロイ構造によって構成したので、導波路型ＡＰＤ内での光の伝搬モードが上下方向において対称となるため、高い受光感度が得られるという効果を奏する。さらに、この高い受信感度によりＳＮ比が改善されて、受信感度も向上するという効果を奏する。
実施の形態６、実施の形態６の変形例１に係る半導体受光素子は、電界緩和層、増倍層、バッファ層のすべてをデジタルアロイ構造とした実施の形態１に比べて、光の伝搬モードの非対称性の低減効果は小さいが、各層の結晶成長に用いるＭＯＶＰＥ装置あるいはＭＢＥ装置での元素切り替え回数が減少するため結晶成長時間の短縮が図れるので、ＭＯＶＰＥ装置あるいはＭＢＥ装置の消耗が低減できるという効果を奏する。
本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ ｎ型ＩｎＰ基板、２ ｎ型ＤＡ－ＩｎＡｌＡｓバッファ層、２ａ、２ｂ、２ｃ ｎ型ＩｎＡｌＡｓバッファ層、３ ｉ型ＤＡ－ＩｎＡｌＡｓ増倍層、３ａ、３ｃ ｉ型ＩｎＡｌＡｓ増倍層、４ ｐ型ＤＡ－ＩｎＡｌＡｓ電界緩和層、４ａ、４ｃ ｐ型ＩｎＡｌＡｓ電界緩和層、５ ｉ型ＩｎＧａＡｓ光吸収層、６、７ ｐ型ＩｎＰクラッド層、６ａ ｎ型ＩｎＰクラッド層、８ ｎ型ＩｎＡｌＡｓ光導波層、１１ 光導波層、１２ 上部ＩｎＰクラッド層、３１、３２ａ ｎ型電極、３１ａ、３２ ｐ型電極、１００、１１０、１２０、１３０、１４０、１５０、１６０、１７０、１８０、１９０、２００、２１０、２２０、３００ 半導体受光素子、１１０ａ、１２０ａ、１５０ａ、１６０ａ 受光部、１１０ｂ、１２０ｂ、１５０ｂ、１６０ｂ 光導波部

Claims (17)

  1. ＩｎＰ基板と、
    前記ＩｎＰ基板上に形成されたｎ型ＩｎＡｌＡｓバッファ層と、
    前記ｎ型ＩｎＡｌＡｓバッファ層上に形成されたＩｎＡｌＡｓ増倍層と、
    前記ＩｎＡｌＡｓ増倍層上に形成されたｐ型ＩｎＡｌＡｓ電界緩和層と、
    前記ｐ型ＩｎＡｌＡｓ電界緩和層上に形成されたＩｎＧａＡｓ光吸収層と、を備え、
    前記ＩｎＡｌＡｓ増倍層及び前記ｐ型ＩｎＡｌＡｓ電界緩和層の２層、前記ｎ型ＩｎＡｌＡｓバッファ層及び前記ｐ型ＩｎＡｌＡｓ電界緩和層の２層、前記ｎ型ＩｎＡｌＡｓバッファ層及び前記ＩｎＡｌＡｓ増倍層の２層のいずれか、または、前記ｎ型ＩｎＡｌＡｓバッファ層、前記ＩｎＡｌＡｓ増倍層、及び前記ｐ型ＩｎＡｌＡｓ電界緩和層の３層がデジタルアロイ構造からなる半導体受光素子。
  2. ＩｎＰ基板と、
    前記ＩｎＰ基板上に形成されたｐ型ＩｎＰクラッド層と、
    前記ｐ型ＩｎＰクラッド層上に形成されたＩｎＧａＡｓ光吸収層と、
    前記ＩｎＧａＡｓ光吸収層上に形成されたｐ型ＩｎＡｌＡｓ電界緩和層と、
    前記ｐ型ＩｎＡｌＡｓ電界緩和層上に形成されたＩｎＡｌＡｓ増倍層と、
    前記ＩｎＡｌＡｓ増倍層上に形成されたｎ型ＩｎＰクラッド層と、を備え、
    前記ＩｎＡｌＡｓ増倍層、及び前記ｐ型ＩｎＡｌＡｓ電界緩和層の２層がデジタルアロイ構造からなる半導体受光素子。
  3. 前記ｎ型ＩｎＡｌＡｓバッファ層がデジタルアロイ構造からなる場合は、前記ｎ型ＩｎＡｌＡｓバッファ層は単原子層のＲ倍（２≦Ｒ≦６）の層厚からなる第１バッファ構成層と、単原子層のＳ倍（２≦Ｓ≦６）の層厚からなり前記第１バッファ構成層よりもバンドギャップエネルギーが小さい第２バッファ構成層とを交互に複数回積層したデジタルアロイ構造であることを特徴とする請求項１に記載の半導体受光素子。
  4. 前記ＩｎＰ基板上に形成され、前記ｎ型ＩｎＡｌＡｓバッファ層と、前記ＩｎＡｌＡｓ増倍層と、前記ｐ型ＩｎＡｌＡｓ電界緩和層と、前記ＩｎＧａＡｓ光吸収層とを少なくとも有する受光部と、
    前記ＩｎＰ基板上で前記受光部に接して形成され、入射光を前記ＩｎＧａＡｓ光吸収層に導波するＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓ光導波層を少なくとも有する光導波部と、
    を備える請求項１または３に記載の半導体受光素子。
  5. 前記ＩｎＰ基板上に形成され、前記ｎ型ＩｎＡｌＡｓバッファ層と、前記ＩｎＡｌＡｓ増倍層と、前記ｐ型ＩｎＡｌＡｓ電界緩和層と、前記ＩｎＧａＡｓ光吸収層とを少なくとも有する受光部と、
    前記ＩｎＰ基板上で前記受光部に接して形成され、入射光を前記ｎ型ＩｎＡｌＡｓバッファ層に導波するＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓ光導波層を少なくとも有する光導波部と、
    を備える請求項１または３に記載の半導体受光素子。
  6. 前記ＩｎＡｌＡｓ増倍層と前記ｎ型ＩｎＰクラッド層の間に形成され、前記ＩｎＡｌＡｓ増倍層よりも屈折率が高いｎ型ＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓ光導波層をさらに備える請求項２に記載の半導体受光素子。
  7. 前記ＩｎＰ基板上に形成され、前記ｐ型ＩｎＰクラッド層と、前記ＩｎＧａＡｓ光吸収層と、前記ｐ型ＩｎＡｌＡｓ電界緩和層と、前記ＩｎＡｌＡｓ増倍層と、ｎ型ＩｎＰクラッド層とを少なくとも備える受光部と、
    前記ＩｎＰ基板上で前記受光部に接して形成され、入射光を前記ＩｎＧａＡｓ光吸収層に導波するＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓ光導波層を少なくとも備える光導波部と、
    を備える請求項２に記載の半導体受光素子。
  8. 前記ＩｎＰ基板上に形成され、前記ｐ型ＩｎＰクラッド層と、前記ＩｎＧａＡｓ光吸収層と、前記ｐ型ＩｎＡｌＡｓ電界緩和層と、前記ＩｎＡｌＡｓ増倍層と、ｎ型ＩｎＡｌＡｓ、ＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓ光導波層と、前記ｎ型ＩｎＰクラッド層とを少なくとも備える受光部と、
    前記ＩｎＰ基板上で前記受光部に接して形成され、入射光を前記ｎ型ＩｎＡｌＡｓ、ＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓ光導波層に導波するＩｎＧａＡｓＰまたはＩｎＡｌＧａＡｓ光導波層を少なくとも有する光導波部と、
    を備える請求項２に記載の半導体受光素子。
  9. 前記ＩｎＡｌＡｓ増倍層がデジタルアロイ構造からなる場合は、前記ＩｎＡｌＡｓ増倍層は単原子層のＭ倍（２≦Ｍ≦６）の層厚からなる第１増倍構成層と、単原子層のＮ倍（２≦Ｎ≦６）の層厚からなり前記第１増倍構成層よりもバンドギャップエネルギーが小さい第２増倍構成層とを交互に複数回積層したデジタルアロイ構造であることを特徴とする請求項１から３、６から８のいずれか１項に記載の半導体受光素子。
  10. 前記ｐ型ＩｎＡｌＡｓ電界緩和層がデジタルアロイ構造からなる場合は、前記ｐ型ＩｎＡｌＡｓ電界緩和層は単原子層のＰ倍（２≦Ｐ≦６）の層厚からなる第１電界緩和構成層と、単原子層のＱ倍（２≦Ｑ≦６）の層厚からなり前記第１電界緩和構成層よりもバンドギャップエネルギーが小さい第２電界緩和構成層とを交互に複数回積層したデジタルアロイ構造であることを特徴とする請求項１から３、６から８のいずれか１項に記載の半導体受光素子。
  11. 前記第１増倍構成層はＡｌＡｓ層からなり、前記第２増倍構成層はＩｎＡｓ層からなることを特徴とする請求項９に記載の半導体受光素子。
  12. 前記第１電界緩和構成層はＡｌＡｓ層からなり、前記第２電界緩和構成層はＩｎＡｓ層からなることを特徴とする請求項１０に記載の半導体受光素子。
  13. 前記第１バッファ構成層はＡｌＡｓ層からなり、前記第２バッファ構成層はＩｎＡｓ層からなることを特徴とする請求項３に記載の半導体受光素子。
  14. ＩｎＰ基板と、
    前記ＩｎＰ基板上に形成され、単原子層のＭ倍（２≦Ｍ≦６）の層厚からなるＡｌＡｓ層と、単原子層のＮ倍（２≦Ｎ≦６）の層厚からなるＩｎＡｓ層とを交互に複数回積層したデジタルアロイ構造からなり、１２００ｎｍ以上１６００ｎｍ以下の波長帯においてＩｎＰの屈折率との屈折率差の絶対値が０以上０．０２以下であるＩｎＡｌＡｓ増倍層と、
    前記ＩｎＡｌＡｓ増倍層上に形成され、単原子層のＭ倍（２≦Ｍ≦６）の層厚からなるＡｌＡｓ層と、単原子層のＮ倍（２≦Ｎ≦６）の層厚からなるＩｎＡｓ層とを交互に複数回積層したデジタルアロイ構造からなり、１２００ｎｍ以上１６００ｎｍ以下の波長帯において前記デジタルアロイ構造とＩｎＰの屈折率との屈折率差の絶対値が０以上０．０２以下であるｐ型ＩｎＡｌＡｓ電界緩和層と、
    前記ｐ型ＩｎＡｌＡｓ電界緩和層上に形成されたＩｎＧａＡｓ光吸収層と、
    を備える半導体受光素子。
  15. 前記半導体受光素子は、端面から光を入射する導波路型ＡＰＤであることを特徴とする請求項１から３、６から８、１４のいずれか１項に記載の半導体受光素子。
  16. 前記ＩｎＡｌＡｓ増倍層は、単原子層のＭ倍（２≦Ｍ≦６）の層厚からなるＡｌＡｓ層と、単原子層のＮ倍（２≦Ｎ≦６）の層厚からなるＩｎＡｓ層とを交互に複数回積層したデジタルアロイ構造からなり、１２００ｎｍ以上１６００ｎｍ以下の波長帯においてＩｎＰの屈折率との屈折率差の絶対値が０以上０．０２以下であることを特徴とする請求項１から３、６から８のいずれか１項に記載の半導体受光素子。
  17. 前記ｐ型ＩｎＡｌＡｓ電界緩和層は、単原子層のＭ倍（２≦Ｍ≦６）の層厚からなるＡｌＡｓ層と、単原子層のＮ倍（２≦Ｎ≦６）の層厚からなるＩｎＡｓ層とを交互に複数回積層したデジタルアロイ構造からなり、１２００ｎｍ以上１６００ｎｍ以下の波長帯において前記デジタルアロイ構造とＩｎＰの屈折率との屈折率差の絶対値が０以上０．０２以下であることを特徴とする請求項１から３、６から８のいずれか１項に記載の半導体受光素子。
JP2022576395A 2022-07-19 2022-07-19 半導体受光素子 Active JP7307287B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023106637A JP7422922B1 (ja) 2022-07-19 2023-06-29 半導体受光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/027974 WO2024018500A1 (ja) 2022-07-19 2022-07-19 半導体受光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023106637A Division JP7422922B1 (ja) 2022-07-19 2023-06-29 半導体受光素子

Publications (3)

Publication Number Publication Date
JP7307287B1 true JP7307287B1 (ja) 2023-07-11
JPWO2024018500A1 JPWO2024018500A1 (ja) 2024-01-25
JPWO2024018500A5 JPWO2024018500A5 (ja) 2024-06-25

Family

ID=87072461

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022576395A Active JP7307287B1 (ja) 2022-07-19 2022-07-19 半導体受光素子
JP2023106637A Active JP7422922B1 (ja) 2022-07-19 2023-06-29 半導体受光素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023106637A Active JP7422922B1 (ja) 2022-07-19 2023-06-29 半導体受光素子

Country Status (2)

Country Link
JP (2) JP7307287B1 (ja)
WO (1) WO2024018500A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7471550B1 (ja) 2023-10-12 2024-04-19 三菱電機株式会社 半導体受光素子、光回線終端装置、多値強度変調送受信装置、デジタルコヒーレント受信装置、光ファイバ無線システム、ｓｐａｄセンサーシステム、及びライダー装置
JP7511793B1 (ja) 2023-11-13 2024-07-05 三菱電機株式会社 半導体受光素子、光回線終端装置、多値強度変調送受信装置、デジタルコヒーレント受信装置、光ファイバ無線システム、ｓｐａｄセンサーシステム、及びライダー装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237009A (ja) * 1993-02-12 1994-08-23 Hitachi Ltd アバランシェフォトダイオード
JPH09181351A (ja) * 1995-12-27 1997-07-11 Hitachi Ltd アバランシェ・フォトダイオード
JP2000022197A (ja) * 1998-07-03 2000-01-21 Nec Corp アバランシェフォトダイオード
WO2005060010A1 (ja) * 2003-12-18 2005-06-30 Nec Corporation 受光素子およびそれを用いた光受信機
US20210013357A1 (en) * 2019-07-08 2021-01-14 University College Cardiff Consultants Limited Photodiode
US20220099813A1 (en) * 2020-09-28 2022-03-31 Luminar, Llc Lidar system with low-noise avalanche photodiode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2406968B (en) 2003-10-11 2006-12-06 Intense Photonics Ltd Control of output beam divergence in a semiconductor waveguide device
JP7302775B2 (ja) 2020-03-02 2023-07-04 住友電工デバイス・イノベーション株式会社 半導体受光素子
JP7294572B2 (ja) 2020-03-02 2023-06-20 住友電工デバイス・イノベーション株式会社 光導波路型受光素子
CN114361285A (zh) 2021-12-31 2022-04-15 上海科技大学 1.55微米波段雪崩光电探测器及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237009A (ja) * 1993-02-12 1994-08-23 Hitachi Ltd アバランシェフォトダイオード
JPH09181351A (ja) * 1995-12-27 1997-07-11 Hitachi Ltd アバランシェ・フォトダイオード
JP2000022197A (ja) * 1998-07-03 2000-01-21 Nec Corp アバランシェフォトダイオード
WO2005060010A1 (ja) * 2003-12-18 2005-06-30 Nec Corporation 受光素子およびそれを用いた光受信機
US20210013357A1 (en) * 2019-07-08 2021-01-14 University College Cardiff Consultants Limited Photodiode
US20220099813A1 (en) * 2020-09-28 2022-03-31 Luminar, Llc Lidar system with low-noise avalanche photodiode

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. W. Dinges et al.，"Refractive indices of InAlAs and InGaAs/InP from 250 to 1900 nm determined by spectroscopic ellipsometry"，Applied Surface Science，1992年，Vol. 54，pp.477-481
H. W. DINGES ET AL.: ""Refractive indices of InAlAs and InGaAs/InP from 250 to 1900 nm determined by spectroscopic ellipso", APPLIED SURFACE SCIENCE, vol. 54, JPN6023003893, 1992, pages 477 - 481, XP024473242, ISSN: 0004985423, DOI: 10.1016/0169-4332(92)90090-K *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7471550B1 (ja) 2023-10-12 2024-04-19 三菱電機株式会社 半導体受光素子、光回線終端装置、多値強度変調送受信装置、デジタルコヒーレント受信装置、光ファイバ無線システム、ｓｐａｄセンサーシステム、及びライダー装置
JP7511793B1 (ja) 2023-11-13 2024-07-05 三菱電機株式会社 半導体受光素子、光回線終端装置、多値強度変調送受信装置、デジタルコヒーレント受信装置、光ファイバ無線システム、ｓｐａｄセンサーシステム、及びライダー装置

Also Published As

Publication number Publication date
JPWO2024018500A1 (ja) 2024-01-25
JP2024015531A (ja) 2024-02-05
WO2024018500A1 (ja) 2024-01-25
JP7422922B1 (ja) 2024-01-26

Similar Documents

Publication Publication Date Title
US9525084B2 (en) Microstructure enhanced absorption photosensitive devices
JP6318468B2 (ja) 導波路型半導体受光装置及びその製造方法
JP5294558B2 (ja) 埋込導波路型受光素子とその製造方法
JP7422922B1 (ja) 半導体受光素子
WO2022074838A1 (ja) 導波路型受光素子
US5783839A (en) Semiconductor device having a GESC layer between silicon layers with triangular Ge concentration
JP4318981B2 (ja) 導波路型受光素子
US4725870A (en) Silicon germanium photodetector
Colace et al. Waveguide photodetectors for the near-infrared in polycrystalline germanium on silicon
JP7298715B2 (ja) 受光デバイス
US7081639B2 (en) Semiconductor photodetection device and fabrication process thereof
JPS5984589A (ja) アバランシフオトダイオード
US7031587B2 (en) Waveguide type photoreceptor device with particular thickness ratio
JPH09283786A (ja) 導波路型半導体受光素子とその製造方法
JP2002151728A (ja) 半導体受光素子
US6498337B2 (en) High-speed photodetector
JP3208418B2 (ja) 半導体量子井戸光変調器
JPH04241473A (ja) アバランシェフォトダイオード
JP3831707B2 (ja) 入射光を光吸収層内で繰り返し伝搬させる半導体受光素子及びその製造方法
JP2962069B2 (ja) 導波路構造半導体受光素子
JPH09298337A (ja) 半導体分布ブラッグ反射鏡及びそれを用いた面発光型半導体レーザ
JPH0358490A (ja) 量子井戸レーザ
JP2536116B2 (ja) 波長多重弁別型半導体受光素子
JP2004247620A (ja) 半導体受光素子
JP3247599B2 (ja) 半導体受光素子およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230629

R151 Written notification of patent or utility model registration

Ref document number: 7307287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151