JP6318468B2 - 導波路型半導体受光装置及びその製造方法 - Google Patents

導波路型半導体受光装置及びその製造方法 Download PDF

Info

Publication number
JP6318468B2
JP6318468B2 JP2013096162A JP2013096162A JP6318468B2 JP 6318468 B2 JP6318468 B2 JP 6318468B2 JP 2013096162 A JP2013096162 A JP 2013096162A JP 2013096162 A JP2013096162 A JP 2013096162A JP 6318468 B2 JP6318468 B2 JP 6318468B2
Authority
JP
Japan
Prior art keywords
light
butt
absorbing portion
layer
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013096162A
Other languages
English (en)
Other versions
JP2014220267A (ja
Inventor
峰史 下山
峰史 下山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013096162A priority Critical patent/JP6318468B2/ja
Publication of JP2014220267A publication Critical patent/JP2014220267A/ja
Application granted granted Critical
Publication of JP6318468B2 publication Critical patent/JP6318468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physics & Mathematics (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Description

本発明は、導波路型半導体受光装置及びその製造方法に関するものであり、例えば、高速光通信に用いられる半導体受光素子等の導波路型半導体受光装置及びその製造方法に関する。
コンピュータの処理能力への要求が高まるにつれ、CPUとメモリとの間のデータ通信、或いは、CPU間などのデータ送受信帯域の拡大が必要とされて来ている。電気信号でのデータ伝送には限界が迫りつつあり、光信号の適用が求められている。
この際、CPUやメモリ内における電気信号とデータ送受信に用いられる光信号との変換を効率良く行うには、CPUと光処理部品との集積化が必要である。こうした課題に答えるべく、Si基板上に種々の光部品を構成するSi−Photonicsと呼ばれる分野の研究・開発が注目を集めつつある。特に、次世代の大容量光インターコネクト用途に、シリコン基板上の光回路に集積して用いられる半導体受光器が注目を集めている。
この様な光部品のうち、光の合分波や変調といった処理を行う部分については、過剰損失を避けるため光を吸収しない特性が求められる。一方で、光を電気に変換するための受光部には、当然ながら光を吸収する特性が必要である。この要求を満たす有力な候補と考えられているのは、受光部にはGe材料を、それ以外の部分はSi材料を用いた上で、波長1.2μm〜1.6μmの近赤外光を用いる組み合わせである。
この波長帯の光はSiに対しては透明であり、Ge材料には吸収される。他にもこの波長帯の光を吸収する半導体材料は存在するが、GeはSiと同じIV族半導体材料であり、例えば、III-V族化合物半導体混晶を用いた場合に比較し、製造工程における汚染の影響が小さいため、有力な候補とされている。
このような、GeとSiとの組み合わせを用いる場合、受光部ではSi導波路からGe−PD(Photo Detector)への光結合が行われるが、光結合の方法としては大きく分けて2つの光結合方法が知られている。第1の方法は、光導波路からの光を回折格子構造や、光導波層に対して傾斜した反射鏡構造によって基板と垂直な方向に出射させ、面型のPDで受光する方法である。第2の方法は、導波路型のPDを光を導入する光導波路と直接接続してそのまま受光する方法である。
第1の方法は、PDを光回路と独立に形成することができるために、素子そのものの作製は比較的容易になるという利点がある。また、PD部作製時には光回路への汚染の問題を気にする必要がないために場合によってはIII-V族化合物半導体混晶を用いることも可能になるなどの利点がある。しかし、面入射型PDの場合、光入射方向と光吸収に伴って生じた電子の輸送方向とが同一のため、受光効率を上げるために光吸収層厚を大きくすると、電子の輸送時間が増加し応答速度が低下するという問題がある。
一方、導波路型PDでは、光回路部への汚染などの影響を考慮する必要があるために素子作製工程に制限が加わる点が欠点である。しかし、光伝播方向と電子の輸送方向が異なっており、受光効率は光導波路長に、電子の輸送時間は吸収層厚或いは光導波路幅に、それぞれ独立に依存するため、効率と帯域の両立が容易な点が利点である。なお、光導波路長の増加は素子容量の増加につながるので、効率と帯域が完全に独立に決定される訳ではないことには注意を要するが、後述するような寸法範囲の素子では、動作帯域は容量よりは電子の輸送時間によって決まると考えて差し支えない。但し、素子容量は受光器の雑音特性にも影響するので、容量の抑制にも重要な意味がある。その他、導波路型PDの利点には、高密度集積化が図れるという点もある。
また、近年、導波路型PDの欠点であった作製工程における制限は克服されつつある。即ち、Si上への高品質なGeのエピタクシャル成長技術の確立や、Si上光回路或いは電子回路のゲート活性化工程とGe成長工程との間の許容温度条件不整合の解決などが図られている。そのため現在では、次世代の高密度・高速光インターコネクタ向けの光集積回路には、導波路型PDの採用が有力視されている。
Si導波路から導波路型Ge−PDへの光結合には主に2通りの方式が提案されている(例えば、特許文献1、特許文献2、非特許文献1或いは非特許文献2参照)。第1の方式は、Si導波路の出口に直接Ge材料を配置する突合せ接合(Butt−Joint)型である。第2の方式は、Si導波路上にGe−PDを装荷し、両材料の屈折率差によって徐々に導波光を導波路から内へ移行させるEvanescent光結合と呼ばれる現象を利用した装荷型の方式である。
図16は、従来のSi導波路と導波路型Ge−PDとの結合方式の説明図であり、図16(a)は光結合突合せ接合型導波路PDの概念的断面図であり、図16(b)は装荷型導波路PDの概念的断面図である。図16(a)に示すように、光結合突合せ接合型導波路PDは、Si導波路61の出力端面に導波路型Ge−PD62をバットジョイント接合させている。
また、図16(b)に示すように、エバネセント光結合を用いた装荷型導波路PDは、Si導波路61の上面に導波路型Ge−PD63を積層している。いずれも現在精力的な研究・開発が行われている。
特開平04−252079号公報 特開2012−256869号公報 特開2009−244326号公報
NTT技術ジャーナル,2009.12,p.20−23 www.oitda.or.jp/main/cofrep/H22/H22No01.pdf
第1の突合せ接合方式の利点は、短い素子長で高い受光効率を得られる点にある。入射界面の直後から、光吸収層内への高い光閉じ込めが実現出来るため、装荷型PDに比較して短い伝播長で高効率の光吸収が得られる。一方、突合せ方式の課題は、SiとGeとの界面で光反射が存在するという点である。
例えば、波長1.55μmの光を用いた場合、Si導波路の実効屈折率はおよそ2.2程度であるのに対し、Geの屈折率は4.28であり、単純に垂直な界面で考えた場合には入射光のうち約10%が反射することになる。なお、ここでは、Si導波路には実効屈折率を用い、Ge−PD部には材料屈折率を用いて計算している。これは、導波路型PDでは一般に、受光効率を上げるためにGe−PD部は単一モード導波路ではなく断面積の大きな多モード導波路を用いる場合が多いためである。
また、Si導波路の末端部ではテーパ状にして断面積を広げて、より断面積の大きなGe−PDに接続する手法も多く用いられる。この場合、Ge導波路の実効屈折率はGeの材料屈折率に漸近する。このようなSi/Ge界面における反射は、受光効率を下げるだけでなく、反射戻り光が迷光となり、送受系全体に影響を与えて雑音の原因ともなる。
一方、第2の装荷方式では、界面での反射は起こらないが、突合せ接合方式に比べてPDの単位長さあたりの光吸収効率が悪いため、受光効率を上げるにはPDの長尺化が必要となるが、PDの長尺化は一般に素子容量を増加させ高速動作特性を劣化させる。
また、素子長を相当長くしない限り、ある割合で吸収されずに透過する光が存在し、これが迷光となり雑音の原因となる。特に、波長多重伝送方式において信号光の偏光に依存しない受光感度を得るために偏光偏波ダイバーシティを行うことが提案されている(例えば、特許文献3参照)。このような偏光偏波ダイバーシティを具体化する場合には、PDに双方向から光を入射する配置を用いることが想定される。
図17は、想定される波長多重伝送方式における偏波無依存型受光回路の概念的平面図であり、シリコン細線導波路からなる入力導波路71に、入力導波路71から入力した波長多重光を偏波面に応じて第1の信号と第2の信号に分離する偏波スプリッタ72が接続される。この偏波スプリッタ72の出力端に第1の信号と第2の信号が互いに反対回りで伝播するシリコン細線導波路からなるループ状導波路73が接続され、このループ状導波路73に偏波ローテータ74が接続される。
また、ループ状導波路73とアド・ドロップ型リング共振器アレイ77を構成する互いに異なった光路長のシリコン細線導波路からなる複数のリング導波路75〜75が光学に結合される。また、この各リング導波路75〜75のドロップポート側に2つの出力ポートを有するシリコン細線導波路からなる出力導波路76〜76を光学的に結合させる。なお、ここでは、図示を簡単にするために、リング状導波路は3個にしている。
この2つの出力ポートから伸びる各出力導波路76〜76に対して、偏波スプリッタ72から第1の受光面及び第2の受光面への光学的距離が等しくなるように受光器78〜78を接続する。このアド・ドロップ型リング共振器アレイ77が分波器となり、λ、λ及びλに分波された光は受光器78〜78で吸収されるが、透過光が反射光と同様に実効的に戻り光となるため、その影響が大きな問題となる。
したがって、導波路型半導体受光装置における光入力導波路との界面での反射を低減するとともに、透過光も低減することを目的とする。
開示する一観点からは、光導入部と、前記光導入部の光導波層の光伝播方向に平行な前記光導波層の1面に直に接する形で装荷された光吸収部と、前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部とを有し、前記装荷された光吸収部と前記突合せ接合された光吸収部は接続されており、前記装荷された光吸収部及び前記突合せ接合された光吸収部を構成する材料の屈折率及び吸収係数が、前記光導波層を構成する材料の屈折率及び吸収係数よりも大きく、前記装荷された光吸収部の長さと突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L ,Γ 、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L ,Γ 、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
exp{−α(Γ +Γ )}=r/(1−r)
を満たす値のL /L に対して±20%の範囲であることを特徴とする導波路型半導体受光装置が提供される。
また、開示する別の観点からは、第1の半導体からなる半導体基板上に絶縁膜を介して形成した第1の半導体からなる第1半導体層の一部が残存するようにエッチングして前記第1半導体層の光伝搬方向を遮る面による突合せ接合部形成領域を形成する工程と、前記突合せ接合部形成領域以外の前記第1半導体層の少なくとも一部をストライプ状にエッチングして光導波層を形成する工程と、前記光導波層の一部をマスクして前記光導波層の露出部と前記突合せ接合部形成領域に前記第1の半導体の屈折率及び吸収係数よりも大きい屈折率及び吸収係数を有する第2の半導体からなる第2半導体層を形成する工程と、少なくとも前記第2半導体層の形成されなかった前記光導波層上にクラッド層を堆積して光導入部を形成する工程とを有し、前記光導波層の光伝播方向に平行な1面に直に接する形で装荷された光吸収部の長さと前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L ,Γ 、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L ,Γ 、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
exp{−α(Γ +Γ )}=r/(1−r)
を満たす値のL /L に対して±20%の範囲にすることを特徴とする導波路型半導体受光装置の製造方法が提供される。
開示の導波路型半導体受光装置及びその製造方法によれば、光入力導波路との界面での反射を低減するとともに、透過光も低減することが可能になる。
本発明の実施の形態の導波路型半導体受光装置の概念的断面図である。 シミュレーション結果の説明図である。 本発明の実施例1の導波路型半導体受光装置の製造工程の途中までの説明図である。 本発明の実施例1の導波路型半導体受光装置の製造工程の図3以降の途中までの説明図である。 本発明の実施例1の導波路型半導体受光装置の製造工程の図4以降の説明図である。 本発明の実施例2の導波路型半導体受光装置の製造工程の途中までの説明図である。 本発明の実施例2の導波路型半導体受光装置の製造工程の図6以降の途中までの説明図である。 本発明の実施例2の導波路型半導体受光装置の製造工程の図7以降の説明図である。 本発明の実施例3の導波路型半導体受光装置の光導波路構造の説明図である。 本発明の実施例4の波長多重合分波器の概念的平面図である。 偏波スプリッタの説明図である。 偏波ローテータの概念的斜視図である。 本発明の実施例4の波長多重合分波器に用いる導波路型半導体受光装置の製造工程の途中までの説明図である。 本発明の実施例4の波長多重合分波器に用いる導波路型半導体受光装置の製造工程の図13以降の途中までの説明図である。 本発明の実施例4の波長多重合分波器に用いる導波路型半導体受光装置の製造工程の図14以降の説明図である。 従来のSi導波路と導波路型Ge−PDとの結合方式の説明図である。 想定される波長多重伝送方式における偏波無依存型受光回路の概念的平面図である。
ここで、図1及び図2を参照して、本発明の実施の形態の導波路型半導体受光装置を説明する。図1は本発明の実施の形態の導波路型半導体受光装置の概念的断面図であり、光導入部17と、光導入部17の光導波層13上に装荷された光吸収部14と、光導入部17光導波層13に突合せ接合された光吸収部15とを有する。光吸収部14,15を構成する材料の屈折率及び吸収係数を、光導入部17を構成する材料の屈折率及び吸収係数よりも大きくする。
光導入部17の光導波層13に導入された光は、まず光導波層13上に装荷された光吸収部14へのエバネッセント光結合により吸収されて強度を弱めつつ、突合せ接合された光吸収部15へと導入される。突合せ接合部の界面で光反射が起こるが、既に光導波層13上に装荷された光吸収部14での光吸収によって界面に到達する光強度は落ちているため、最初の入射光に対する反射率は実効的に抑制される。反射した光は、もう一度光導波層13上に装荷された光吸収部14を通ることにより再吸収されるため、さらに反射率は抑制される。
光導波層13上に装荷された光吸収部14での吸収率をk、界面反射率をrとすると、図1に示した構造での実効反射率RはR=r(1−k)となる。例えば、界面反射率を10%とし、光導波層13上に装荷された光吸収部14で入射光のうち70%が吸収される構造とすれば、当該構造の実効反射率は0.9%にまで抑えられる。このことは、単純な突合せ接合構造に対して当該構造の受光感度を改善することができることも意味している。
即ち、突合せ接合構造では10%の反射があるために、それ以外を全て吸収したとしても量子効率は90%にしかならない。しかし、前述のように実効反射率が0.9%となる構造であれば、理想的な量子効率は99.1%にまで改善される。
また、図1に示した構造の光透過率Tについては以下のように考えらえる。光吸収部14,15の半導体材料の吸収係数をα、光導波層13上に装荷された光吸収部14の光閉じ込め係数をΓ光導波層13上に装荷された光吸収部14の長さをL突合せ接合された光吸収部15の光閉じ込め係数をΓ突合せ接合された光吸収部15の長さをL、突合せ接合界面の反射率をrとすると、全体の光透過率Tは、
T=(1−r)exp(−ΓαL)exp(−ΓαL
で与えられる。
例えば、光吸収部14,15の半導体材料にGeを用いた場合、Geの波長1.55μmでの吸収係数500cm1を光吸収部14,15の吸収係数とする。なお、この値はGeの歪量によって変動するが、ここではほとんど歪の無い状態の値を用いる。界面反射率rはこれまでと同様に10%とし、光導波層13上に装荷された光吸収部14の光閉じ込め係数Γは30%、突合せ接合された光吸収部15の光閉じ込め係数Γを95%とし、光導波層13上に装荷された光吸収部14突合せ接合された光吸収部15の長さをそれぞれ80μmと70μmとすれば、透過率を1%以下に抑えることができる。
この時、導波路型半導体受光装置の全体の素子長は150μm(=80μm+70μm)である。もし、光導波層13上に装荷された光吸収部14のみで構成された従来構造であれば、同様の透過率を得るために必要な素子長は約310μmとなり、倍以上の長さが必要となる。因みに、この時の光導波層13上に装荷された光吸収部14の光閉じ込め係数と長さとであれば、導波光が突合せ接合界面に到達するまでに光導波層13上に装荷された光吸収部14で吸収される光の割合は約70%であり、反射率の計算例で示した例とも整合している。
この計算例でも分かるように、突合せ接合界面での反射を十分に抑制するには光導波層13上に装荷された光吸収部14で十分に光吸収されることが必要であり、本発明の望ましい構造では光導波層13上に装荷された光吸収部14の長さは突合せ接合された光吸収部15の長さと同程度になる。望ましい光吸収部14の長さ(L)と光吸収部15の長さ(L)の関係について説明するが、下記の3点が重要になる。
(1)素子透過率を抑制する(透過光が雑音となるため)。
(2)素子反射率を抑制する(反射光が雑音となるため)。
(3)素子長をなるべく短くする(素子の小型化は集積度と高速特性の点で有利に働くため)。
(1)の素子透過率については、上記の式より、材料の吸収係数αが一定の条件下では、透過率Tは (Γ+ Γ) が大きい程小さく出来ることが分かる。
(2)の素子反射率については、素子の実効的な反射Rは上述の通り、
R=r(1−k)
で与えられる。ここで、k=1−exp(−ΓαL)であるので、結局、
R=rexp(−2ΓαL
となり、反射率Rは Γが大きい程小さく出来ることが分かる。
(3)の素子長については、全体の長さLはL+Lで与えられ、これをなるべく小さくする必要がある。そこで、L+Lが一定の条件下で、LとLの比を変えた時の透過率Tと反射率Rとをシミュレーションした。図2は、シミュレーション結果の説明図であり、図2(a)はL=100μm、図2(b)はL=150μm、図2(c)はL=200μmの結果を示したものである。但し、ここでは、r=0.1,Γ=0.3, Γ=0.95 , α=500cm−1とする。
図2(a)乃至図2(c)から明らかなように、反射率RはL/Lが大きい方が高くなり、透過率TはL/Lが小さい方が小さくなる。これは、一般に光導波層13上に装荷された光吸収部14の光閉じ込め係数Γに対し、突合せ接合された光吸収部15の光閉じ込めΓが大きいため、(Γ+Γ)に反比例する透過率TはLに大きく依存して決定される一方で、反射率RはLにのみ依存するためである。
反射光も透過光も同様に雑音の原因となるので、この両者共に同程度まで抑えられた状態が好ましく、図2(a)のL+L=100μm場合にはL/Lがおよそ0.7の時に、RもTも同程度に小さくできるので、これが好ましい比になる。また、図2(b)に示すL+L=150μm場合にはL/Lがおよそ1.1の時にRとTとを同程度に抑えられて、好ましいことが分かる。
以上の考察から、反射率R及び透過率Tを同程度に抑える構造が望ましいことが分かり、R=Tという式を解けば好ましいLとLが得られることになる。即ち、
R=rexp(−2ΓαL
T=(1−r)exp(−ΓαL)exp(−ΓαL
であるので、
rexp(−2ΓαL)=(1−r)exp(−ΓαL)exp(−ΓαL
を解けば良く、
exp{−α(Γ+Γ)}=r/(1−r)
となる。これを、素子設計上必要とされる素子長L(=L+L)に応じて、この式を満たすL及びLを数値解析的に求めれば良い。なお、厳密に反射率Rと透過率Tが等しい必要はない。例えば、全体の長さLが150μmの場合に、上式から求められる好ましいLの長さは約78μmであり、この時反射率と透過率とが共に0.9%程度となるが、Lが90μmにまでずれた場合でも、反射率が0.7%で透過率が1.2%に変化するだけであり、十分に良好な結果が得られる。この例にみられるように、上式から得られる好ましい長さの比率に対して10〜20%程度前後したとしても良好な結果が得られる。また、用途に応じて反射率と透過率のどちらを優先するかによってこの比率を適切に設計することもできる。
なお、突合せ接合された光吸収部15に対して複数の光導入部17を突合せ接合させても良く、典型的に突合せ接合された光吸収部15に対して互いに対向する方向から2本の光導入部17を突合せ接合させるものである。特に、図17に示した偏波ダイバーシティを行う場合に迷光を低減するために重要な意味を持つ構成となる。
また、この光吸収部14,15を受光素子として機能させるためには、光吸収部14,15にショットキー障壁を形成する複数の金属電極を設けてショットキー接合型のフォトダイオードにすれば良い。或いは、光吸収部14,15にPIN接合構造を設けてPIN型フォトダイオードとしても良い。
また、突合せ接合界面近傍において、光導入部17の光導波層13の幅をテーパ状に変化させても良く、テーパ部を設けることによって、受光領域への光結合をより効率良く行うことができる。
シリコンフォトニクス技術と融合させる場合には、光導入部17をシリコン基板上にSiO膜を介して設けられた単結晶シリコン層に形成し、光吸収部14,15をGeを最大成分とするGe系半導体から形成すれば良い。但し、材料系はGeとSiの組み合わせに限られるものではなく、例えば、Siの代わりにSiO若しくはSiNから成る光導波層13を光導入部17として用いることができる。また、Geの代わりにSiGeやGeSnといったGeを最大成分とするGe系半導体、或いは、Al,Ga,In,P,As,Sbのいずれかの材料を含むIII-V族化合物半導体混晶を用いても良い。
図1に示した導波路型半導体受光装置を形成するためには、まず、第1の半導体からなる半導体基板11上に絶縁膜12を介して形成した第1の半導体からなる第1半導体層の一部が残存するようにエッチングして突合せ接合部形成領域(被光導入部18)を形成する。次いで、突合せ接合部形成領域(被光導入部18)以外の前記第1半導体層の少なくとも一部をストライプ状にエッチングして光導波層13を形成する。次いで、光導波層113の一部をマスクして光導波層13の露出部と突合せ接合部形成領域(被光導入部18)に第1の半導体の屈折率及び吸収係数よりも大きい屈折率及び吸収係数を有する第2の半導体からなる第2半導体層を形成する。次いで、少なくとも第2半導体層の形成されなかった光導波層13上にクラッド層16を形成して光導入部17を形成すれば良い。
光吸収部20をショットキー接合型の受光部とする場合には、第2半導体層に、第2半導体層との間にショットキー接合を形成する金属電極を設ければ良い。また、PIN型受光部とする場合には、突合せ接合部形成領域以外の第1半導体層の少なくとも一部をストライプ状にエッチングして光導入部を形成する工程において、装荷部と接合する光導入部の両側に第1半導体層を残存させ、残存させた第1半導体層の露出部に第1導電型の不純物を注入して第1導電型領域を形成する。また、第2半導体領域の露出表面に第1の導電型とは反対導電型の第2導電型の不純物をイオン注入して第2導電型領域を形成すれば良い。
本発明の実施の形態においては、入射光がまず前段の装荷部である程度吸収されるため、後段の突合せ接合部界面における光反射が実効的に抑制できる。また、反射した光は装荷部を再び通過する際にも吸収されることも反射抑制に寄与する。即ち、単純な突合せ接合型に比べて反射光による雑音が抑制され、且つ、反射による受光効率劣化を抑制出来る。また、単純な装荷型構造に比べると素子長が短くても十分な受光効率を得られるため、高効率性と高速動作特性を両立することが可能である。さらに、偏波ダイバーシティを目的としてPDの双方向から光を入射する配置において透過光の発生を抑制し雑音発生を防止することができる。
次に、図3乃至図5を参照して、本発明の実施例1の導波路型半導体受光装置の製造工程を説明する。なお、各図における上側の図は平面図であり、下側の図は断面図である。まず、図3(a)に示すように、厚さが500μmのSi基板31上に厚さが2μmのSiO層からなるBOX層32を介して厚さが250nmの単結晶Si層33を設けたSOI(Si on Insulator)基板を用意する。
次いで、図3(b)に示すように、EBリソグラフィーとICPドライエッチングにより、突合せ接合部を形成する領域の単結晶Si層33をエッチングして20nmの厚さの成長核部34を形成する。次いで、残部の単結晶Si層33をストライプ状にエッチングして幅が350nmの光導波路35を形成する。
次いで、図4(c)に示すように、CVD法を用いて全面に厚さが0.1μmのSiO膜36を堆積させたのち、受光部形成領域を開口する開口部37を形成する。開口部の長さは150μmとし、幅は5μmとする。
次いで、図4(d)に示すように、SiO膜36を選択成長マスクとして減圧CVD法を用いて厚さがi型Ge層38を選択成長させる。この場合、原料ガスとしてGeHを用い、キャリアガスとしてHを用いる。この時、光導波路35上に成長したi型Ge層38が装荷部39となり、成長核部34上に成長したi型Ge層38が光導波路35の端面との接合部を突合せ接合界面とする突合せ接合部40となる。この場合、突合せ接合部40の厚さが1μmになるように成長させ、装荷部39の長さを80μmとし、突合せ接合部40の長さを70μmとする。
次いで、図5(e)に示すように、SiO膜36を除去したのち、再びCVD法を用いて全面に厚さが1μmのSiO膜41を堆積させる。このSiO膜41は光導波路35に対する上部クラッド層となる。次いで、i型Ge層38上に堆積したSiO膜41を選択的に除去してコンタクトホール42を形成する。この場合のコンタクトホール42のサイズ及び形状は任意であるが、ここでは、寄生容量を低減するために、一つのコンタクトホール42のサイズを0.2μm×0.2μmとし、光軸方向のピッチを0.5μmとし、幅方向のピッチを2.0μmとする。
次いで、図5(f)に示すように、スパッタリング法を用いて全面にAl膜を成膜したのち、フォトリソグラフィーとドライエッチングによりAl膜を加工して、一対のショットキーバリア電極43,43を形成する。この場合の受光部は、所謂MSM(Metal−Semiconductor−Metal)構造となり、一対のショットキーバリア電極43,43の間に電圧を印加することで、i型Ge層38内の光吸収によって発生したフォトキャリアを電流に変える。
本発明の実施例1においては、装荷部39とそれとほぼ同じ長さの突合せ接合部40とからなるGe層を用いて受光部を形成しているので、突合せ接合界面からの反射光と透過光とを効果的に低減することができる。また、SOI基板を用いているので、他の半導体機能素子や論理回路等との集積化が可能になる。
次に、図6乃至図を参照して、本発明の実施例2の導波路型半導体受光装置の製造工程を説明する。まず、図6(a)に示すように、実施例1と同様に、SOI基板を用意して、EBリソグラフィーとICPドライエッチングにより、突合せ接合部を形成する領域の単結晶Si層33をエッチングして20nmの厚さの成長核部34を形成する。
次いで、残部の単結晶Si層33をストライプ状にエッチングして幅が350nmの光導波路35を形成するとともに、成長核部34側の長さ80μmの領域を幅が8μmの電極形成領域51として残す。
次いで、図6(b)に示すように、CVD法を用いて全面に厚さが0.1μmのSiO膜36を堆積させたのち、受光部形成領域を開口する開口部37を形成する。開口部の長さは150μmとし、幅は5μmとする。
次いで、図7(c)に示すように、SiO膜36を選択成長マスクとして減圧CVD法を用いて厚さがi型Ge層38を選択成長させる。この場合、原料ガスとしてGeHを用い、キャリアガスとしてHを用いる。この時、電極形成領域51上に成長したi型Ge層38が装荷部39となり、成長核部34上に成長したi型Ge層38が光導波路35の端面との接合部を突合せ接合界面とする突合せ接合部40となる。この場合、突合せ接合部40の厚さが1μmになるように成長させ、装荷部39の長さを80μmとし、突合せ接合部40の長さを70μmとする。
次いで、図7(d)に示すように、SiO膜36を除去したのち、再び、電極形成領域51の露出部Bをイオン注入してp型Si領域52を形成する。一方、i型Ge層38の表面にPをイオン注入してn型Ge層53を形成する。
次いで、図8(e)に示すように、再び、CVD法を用いて全面に厚さが1μmのSiO膜41を堆積させる。このSiO膜41は光導波路35に対する上部クラッド層となる。次いで、i型Ge層38上に堆積したSiO膜41を選択的に除去してコンタクトホール54〜56を形成する。
次いで、図8(f)に示すように、スパッタリング法を用いて全面にAl膜を成膜したのち、フォトリソグラフィーとドライエッチングによりAl膜を加工することで、n側電極57と、一対のp側電極58,58を形成する。この場合の受光部は、PIN型のフォトダイオードになる。
本発明の実施例2においては、上記の実施例1と同様な作用効果を奏することができるとともに、受光部をPIN型フォトダイオードにしているので、変換効率を向上することができる。
次に、図9を参照して、本発明の実施例3の導波路型半導体受光装置を説明するが、突合せ接合界面近傍における光導波路にテーパ部を形成しただけであるので製造工程の説明は省略して、光導波路構造のみを説明する。図9は本発明の実施例3の導波路型半導体受光装置の光導波路構造の説明図であり、図9(a)は、光導波路構造を示す平面図であり、図9(b)は断面図であり、光導波路35の成長核部34に接続する側にテーパ部44を設けたものである。この場合のテーパ部44の長さは50μmとし、突合せ接合界面における幅は3μmとする。
以降は、上記の実施例1と同様の工程を行うことによって、本発明の実施例3の導波路型半導体受光装置が得られる。このようにテーパ部44を設けることによって、受光領域への光結合をより効率良く行うことができる。
次に、図10乃至図15を参照して、本発明の実施例4の波長多重合分波器を説明する。図10は、本発明の実施例4の波長多重合分波器の概念的平面図であり、シリコン細線導波路からなる入力導波路71に、入力導波路71から入力した波長多重光を偏波面に応じて第1の信号と第2の信号に分離する偏波スプリッタ72が接続される。この偏波スプリッタ72の出力端に第1の信号と第2の信号が互いに反対回りで伝播するシリコン細線導波路からなるループ状導波路73が接続され、このループ状導波路73に偏波ローテータ74が接続される。
また、ループ状導波路73とアド・ドロップ型リング共振器アレイ77を構成する互いに異なった光路長のシリコン細線導波路からなる複数のリング導波路75〜75が光学に結合される。また、この各リング導波路75〜75のドロップポート側に2つの出力ポートを有するシリコン細線導波路からなる出力導波路76〜76を光学的に結合させる。なお、ここでは、図示を簡単にするために、リング状導波路は3個にしている。
この2つの出力ポートから伸びる各出力導波路76〜76に対して、偏波スプリッタ72から第1の受光面及び第2の受光面への光学的距離が等しくなるように導波路型半導体受光装置80〜80を接続する。なお、これらの各要素は全てSOI基板を利用して形成する。
図11は、偏波スプリッタの説明図であり、ここでは、偏波スプリッタ72として方向性結合器を用いる。図11(a)は方向性結合器の概念的平面図であり、SOI基板を利用して、単結晶Si層33を加工して、2本の光導波路72,72を相互に近接させるように形成する。光導波路72,72間のモード結合によって光の一部或いは全部を他方の光導波路に移行させる。この場合、結合部72の結合係数及び相互作用長を調整することで、任意の割合の光を分岐させる。
図11(b)は、方向性結合器内の単一偏光の光強度分布の説明図であり、入力光が方向性結合器の中で2本の導波路を行ったり来たりすることになるので、適当な長さに相互作用長を設定すれば、任意の割合での光分岐が可能になる。例えば、Lの位置で相互作用長を切れば、2つの出力ポート72,72から同じ強度の光が出力されることになり、即ち、この方向性結合器は3dBカプラとして作用することになる。また、Lの位置で相互作用長を切れば、光は全てポート72側から出力されることになる。
図11(c)は、方向性結合器内の偏光別の光強度分布の説明図であり、TM偏光とTE偏光とで、結合係数の違いによって同じ相互作用長でも2つの出力ポート72,72への光強度配分が変わる。Lのところで相互作用長を区切れば、TM偏光は出力ポート72側に殆ど移っているのに対し、TE偏光は出力ポート72側に殆ど戻っている。したがって、この相互作用長を持つ方向性光結合器を作製すれば、TE偏光とTM偏光とを分離する偏波スプリッタとして動作する。
図12は、偏波ローテータの概念的斜視図であり、SOI基板を利用して、単結晶Si層33を加工して、テーパ状入力部81、偏波ローテータ部82及びテーパ状出力部83からなる導波路を形成し、この導波路上に楔形状のSiNパターン84を設けて偏波ローテータ74を構成する。なお、偏波ローテータ部82の長さは300μmとする。
次に、図13乃至図15を参照して、波長多重合分波器に用いる導波路型半導体受光装置の製造工程を説明する。図13(a)に示すように、実施例1と同様に、SOI基板を用意して、EBリソグラフィーとICPドライエッチングにより、突合せ接合部を形成する領域の単結晶Si層33をエッチングして20nmの厚さの成長核部34を70μmの長さに形成する。次いで、図において左右の残部の単結晶Si層33をストライプ状にエッチングして幅が350nmの光導波路35,35を形成する。
次いで、図13(b)に示すように、CVD法を用いて全面に厚さが0.1μmのSiO膜36を堆積させたのち、受光部形成領域を開口する開口部37を形成する。開口部37の長さは230μmとし、幅は5μmとする。
次いで、図14(c)に示すように、SiO膜36を選択成長マスクとして減圧CVD法を用いて厚さがi型Ge層38を選択成長させる。この場合、原料ガスとしてGeHを用い、キャリアガスとしてHを用いる。この時、光導波路35,35上に成長したi型Ge層38が装荷部39,39となり、成長核部34上に成長したi型Ge層38が光導波路35の端面との接合部を突合せ接合界面とする突合せ接合部40となる。この場合、突合せ接合部40の厚さが1μmになるように成長させ、装荷部39,39の長さをそれぞれ80μmとする。
次いで、図14(d)に示すように、SiO膜36を除去したのち、再びCVD法を用いて全面に厚さが1μmのSiO膜41を堆積させる。このSiO膜41は光導波路35,35に対する上部クラッド層となる。次いで、i型Ge層38上に堆積したSiO膜41を選択的に除去してコンタクトホール42を形成する。この場合のコンタクトホール42のサイズ及び形状は任意であるが、ここでは、寄生容量を低減するために、一つのコンタクトホール42のサイズを0.2μm×0.2μmとし、光軸方向のピッチを0.5μmとし、幅方向のピッチを2.0μmとする。
次いで、図15(e)に示すように、スパッタリング法を用いて全面にAl膜を成膜したのち、フォトリソグラフィーとドライエッチングによりAl膜を加工して、一対のショットキーバリア電極43,43を形成する。
この実施例4においては、アド・ドロップ型リング共振器アレイ77が分波器となり、λ、λ及びλに分波された光は導波路型半導体受光装置80〜80で吸収される。導波路型半導体受光装置80〜80は、中央の突合せ接合部40の両側に装荷部39,39を設けているので、第1の受光面及び第2の受光面から入射した光に対する透過光及び反射光を大幅に低減することができる。それによって、実効的に戻り光をなくすことができ、ノイズの発生を防止することができる。
このように、本発明の実施例4においては、SOI基板を用いて透過光及び反射光を大幅に低減したコンパクトな導波路型半導体受光装置を備えた波長多重合分波器を実現することが可能になる。
ここで、実施例1乃至実施例4を含む本発明の実施の形態に関して、以下の付記を付す。
(付記1)光導入部と、前記光導入部の光導波層の光伝播方向に平行な前記光導波層の1面に直に接する形で装荷された光吸収部と、前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部とを有し、前記装荷された光吸収部と前記突合せ接合された光吸収部は接続されており、前記装荷された光吸収部及び前記突合せ接合された光吸収部を構成する材料の屈折率及び吸収係数が、前記光導波層を構成する材料の屈折率及び吸収係数よりも大きく、前記装荷された光吸収部の長さと突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L ,Γ 、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L ,Γ 、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
exp{−α(Γ +Γ )}=r/(1−r)
を満たす値のL /L に対して±20%の範囲であることを特徴とする導波路型半導体受光装置。
(付記2)前記突合せ接合された光吸収部に対して複数の前記光導波層が突合せ接合されていることを特徴とする付記1に記載の導波路型半導体受光装置。
(付記)前記装荷された光吸収部及び前記突合せ接合された光吸収部が、ショットキー障壁を介して接する複数の金属電極を有することを特徴とする付記1または付記2に記載の導波路型半導体受光装置。
(付記)前記装荷された光吸収部及び前記突合せ接合された光吸収部が、PIN接合構造を有していることを特徴とする付記1または付記2に記載の導波路型半導体受光装置。
(付記)前記光導入部の前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面近傍において、前記光導入部の光導波層幅がテーパ状に変化する構造を有することを特徴とする付記1乃至付記のいずれか1に記載の導波路型半導体受光装置。
(付記)前記光導入部が、シリコン基板上にSiO膜を介して設けられた単結晶シリコン層に形成された光導入部であり、前記装荷された光吸収部及び前記突合せ接合された光吸収部がGeを最大成分とするGe系半導体からなることを特徴とする付記1乃至付記のいずれか1に記載の導波路型半導体受光装置。
(付記)第1の半導体からなる半導体基板上に絶縁膜を介して形成した第1の半導体からなる第1半導体層の一部が残存するようにエッチングして前記第1半導体層の光伝搬方向を遮る面による突合せ接合部形成領域を形成する工程と、前記突合せ接合部形成領域以外の前記第1半導体層の少なくとも一部をストライプ状にエッチングして光導波層を形成する工程と、前記光導波層の一部をマスクして前記光導波層の露出部と前記突合せ接合部形成領域に前記第1の半導体の屈折率及び吸収係数よりも大きい屈折率及び吸収係数を有する第2の半導体からなる第2半導体層を形成する工程と、少なくとも前記第2半導体層の形成されなかった前記光導波層上にクラッド層を堆積して光導入部を形成する工程とを有し、前記光導波層の光伝播方向に平行な1面に直に接する形で装荷された光吸収部の長さと前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L ,Γ 、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L ,Γ 、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
exp{−α(Γ +Γ )}=r/(1−r)
を満たす値のL /L に対して±20%の範囲にすることを特徴とする導波路型半導体受光装置の製造方法。
(付記)前記第2半導体層に、前記第2半導体層との間にショットキー接合を形成する金属電極を形成する工程を有することを特徴とする付記に記載の導波路型半導体受光装置の製造方法。
(付記前記突合せ接合部形成領域以外の前記第1半導体層の少なくとも一部をストライプ状にエッチングして光導波層を形成する工程において、前記装荷された光吸収部と接合する前記光導波層の両側に前記第1半導体層を残存させるとともに、前記残存させた第1半導体層の露出部に第1導電型の不純物を導入して第1導電型半導体領域を形成する工程と、前記第2半導体層の表面に前記第1導電型とは反対導電型の第2導電型の不純物を導入して第2導電型半導体領域を形成する工程とを有することを特徴とする付記に記載の導波路型半導体受光装置の製造方法。
11 半導体基板
12 絶縁膜
13 光導波層
14,15 光吸収部
16 クラッド層
17 光導入部
18 被光導入部
31 Si基板
32 BOX層
33 単結晶Si層
34 成長核部
35,35,35 光導波路
36 SiO
37 開口部
38 i型Ge層
39,39,39 装荷部
40 突合せ接合部
41 SiO
42 コンタクトホール
43,43 ショットキーバリア電極
44 テーパ部
51 電極形成領域
52 p型Si領域
53 n型Ge層
54〜56 コンタクトホール
57 n側電極
58,58 p側電極
61 Si導波路
62 導波路型Ge−PD
63 導波路型Ge−PD
71 入力導波路
72 偏波スプリッタ
72,72 光導波路
72 結合部
72,72 出力ポート
73 ループ状導波路
74 偏波ローテータ
75〜75 リング導波路
76〜76 出力導波路
77 アド・ドロップ型リング共振器アレイ
78〜78 受光器
80〜80 導波路型半導体受光装置
81 テーパ状入力部
82 偏波ローテータ部
83 テーパ状出力部
84 SiNパターン

Claims (4)

  1. 光導入部と、
    前記光導入部の光導波層の光伝播方向に平行な前記光導波層の1面に直に接する形で装荷された光吸収部と、前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部と
    を有し、
    前記装荷された光吸収部と前記突合せ接合された光吸収部は接続されており、
    前記装荷された光吸収部及び前記突合せ接合された光吸収部を構成する材料の屈折率及び吸収係数が、前記光導波層を構成する材料の屈折率及び吸収係数よりも大きく、
    前記装荷された光吸収部の長さと突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L,Γ、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L,Γ、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
    exp{−α(Γ+Γ)}=r/(1−r)
    を満たす値のL/Lに対して±20%の範囲であることを特徴とする導波路型半導体受光装置。
  2. 前記突合せ接合された光吸収部に対して複数の前記光導波層が突合せ接合されていることを特徴とする請求項1に記載の導波路型半導体受光装置。
  3. 前記光導入部が、シリコン基板上にSiO膜を介して設けられた単結晶シリコン層に形成された光導入部であり、前記装荷された光吸収部及び前記突合せ接合された光吸収部がGeを最大成分とするGe系半導体からなることを特徴とする請求項1または請求項2に記載の導波路型半導体受光装置。
  4. 第1の半導体からなる半導体基板上に絶縁膜を介して形成した第1の半導体からなる第1半導体層の一部が残存するようにエッチングして前記第1半導体層の光伝搬方向を遮る面による突合せ接合部形成領域を形成する工程と、
    前記突合せ接合部形成領域以外の前記第1半導体層の少なくとも一部をストライプ状にエッチングして光導波層を形成する工程と、
    前記光導波層の一部をマスクして前記光導波層の露出部と前記突合せ接合部形成領域に前記第1の半導体の屈折率及び吸収係数よりも大きい屈折率及び吸収係数を有する第2の半導体からなる第2半導体層を形成する工程と、
    少なくとも前記第2半導体層の形成されなかった前記光導波層上にクラッド層を堆積して光導入部を形成する工程と
    を有し、
    前記光導波層の光伝播方向に平行な1面に直に接する形で装荷された光吸収部の長さと前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L,Γ、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L,Γ、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
    exp{−α(Γ+Γ)}=r/(1−r)
    を満たす値のL/Lに対して±20%の範囲にすることを特徴とする導波路型半導体受光装置の製造方法。
JP2013096162A 2013-05-01 2013-05-01 導波路型半導体受光装置及びその製造方法 Active JP6318468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013096162A JP6318468B2 (ja) 2013-05-01 2013-05-01 導波路型半導体受光装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013096162A JP6318468B2 (ja) 2013-05-01 2013-05-01 導波路型半導体受光装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014220267A JP2014220267A (ja) 2014-11-20
JP6318468B2 true JP6318468B2 (ja) 2018-05-09

Family

ID=51938489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013096162A Active JP6318468B2 (ja) 2013-05-01 2013-05-01 導波路型半導体受光装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6318468B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6391451B2 (ja) * 2014-12-03 2018-09-19 富士通株式会社 光機能素子、光受信装置及び光送信装置
US9621264B2 (en) * 2015-01-29 2017-04-11 Huawei Technologies Co., Ltd. Bi-directional tap-monitor for optical add-drop photonic chip
JP6127103B2 (ja) * 2015-09-30 2017-05-10 沖電気工業株式会社 半導体受光素子及びその製造方法
CA3059510C (en) * 2017-04-21 2023-02-28 Teknologian Tutkimuskeskus Vtt Oy Light escalators in optical circuits between thick and thin waveguides
JP7125822B2 (ja) * 2018-06-06 2022-08-25 富士通オプティカルコンポーネンツ株式会社 光半導体素子及び光伝送装置
JP7275843B2 (ja) * 2019-05-17 2023-05-18 富士通オプティカルコンポーネンツ株式会社 光半導体素子
JP7201082B2 (ja) * 2019-06-06 2023-01-10 日本電信電話株式会社 光モジュールおよびその製造方法
JP7318434B2 (ja) * 2019-09-09 2023-08-01 富士通オプティカルコンポーネンツ株式会社 光半導体素子、これを用いた光トランシーバ、及び光半導体素子の製造方法
CN113964213B (zh) * 2021-09-24 2023-10-03 西安电子科技大学 GeSn波导型单行载流子光探测器结构及其制备方法
DE112022006147T5 (de) 2022-02-22 2024-10-02 Mitsubishi Electric Corporation Wellenleitertyp-lichtempfangselement und optischer empfänger
CN117289407A (zh) * 2022-06-17 2023-12-26 苏州旭创科技有限公司 光芯片以及光模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211209A (ja) * 1990-03-07 1992-08-03 Toshiba Corp 集積化光半導体素子
FR2662304B1 (fr) * 1990-05-21 1992-07-24 France Telecom Procede de fabrication d'une structure integree guide-detecteur de lumiere en materiau semi-conducteur.
US8160404B2 (en) * 2005-11-22 2012-04-17 Massachusetts Institute Of Technology High speed and low loss GeSi/Si electro-absorption light modulator and method of fabrication using selective growth
US8269303B2 (en) * 2008-03-07 2012-09-18 Nec Corporation SiGe photodiode

Also Published As

Publication number Publication date
JP2014220267A (ja) 2014-11-20

Similar Documents

Publication Publication Date Title
JP6318468B2 (ja) 導波路型半導体受光装置及びその製造方法
US8750654B2 (en) Photonic integrated circuit having a waveguide-grating coupler
US9735296B2 (en) Semiconductor light receiving device
US20150381301A1 (en) Wavelength division multiplexing optical receiver
US8466528B2 (en) Semiconductor light-receiving element, optical communication device, optical interconnect module, and photoelectric conversion method
US20020076133A1 (en) Guided wave optical switch based on an active semiconductor amplifier and a passive optical component
US10151877B2 (en) Optical circuit module, optical transceiver using the same, and semiconductor photonic device
JP4318981B2 (ja) 導波路型受光素子
JP7422922B1 (ja) 半導体受光素子
JP4762834B2 (ja) 光集積回路
JP2010287623A (ja) 半導体受光素子および半導体受光素子の製造方法
JP4291085B2 (ja) 導波路型受光素子
JP6726248B2 (ja) 半導体受光素子、及び光電融合モジュール
KR100265858B1 (ko) 반도체 레이저와 광검출기가 단일칩에 집적된 파장 분할 다중화 소자
WO2023214573A1 (ja) 光検出装置及び光レシーバ
WO2023119364A1 (ja) 光デバイス
Ye et al. Fabrication and photo-response of monolithic 90° hybrid-photodetector array chip for QPSK detection
US7336855B1 (en) Integration of a waveguide self-electrooptic effect device and a vertically coupled interconnect waveguide
Yamada et al. Silicon-germanium-silica monolithic photonic integration platform for high-performance optical data communication systems
Chiaretti Towards the industrial deployment of the Silicon Photonics technology
Fallahi et al. WDM module research within the Canadian solid state optoelectronics consortium
JP5278429B2 (ja) 半導体受光素子及びその製造方法
JP3212840B2 (ja) 半導体光波長弁別回路の製造方法
JP2013257455A (ja) 導波路集積化フォトダイオード
Kwon et al. Low-cost, high-efficiency 40 Gb/s waveguide photodiodes with selective wet-etch processed spot-size-converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6318468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150