JP6318468B2 - 導波路型半導体受光装置及びその製造方法 - Google Patents
導波路型半導体受光装置及びその製造方法 Download PDFInfo
- Publication number
- JP6318468B2 JP6318468B2 JP2013096162A JP2013096162A JP6318468B2 JP 6318468 B2 JP6318468 B2 JP 6318468B2 JP 2013096162 A JP2013096162 A JP 2013096162A JP 2013096162 A JP2013096162 A JP 2013096162A JP 6318468 B2 JP6318468 B2 JP 6318468B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- butt
- absorbing portion
- layer
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Physics & Mathematics (AREA)
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
Description
exp{−α(Γ 1 L 1 +Γ 2 L 2 )}=r/(1−r)
を満たす値のL 1 /L 2 に対して±20%の範囲であることを特徴とする導波路型半導体受光装置が提供される。
exp{−α(Γ 1 L 1 +Γ 2 L 2 )}=r/(1−r)
を満たす値のL 1 /L 2 に対して±20%の範囲にすることを特徴とする導波路型半導体受光装置の製造方法が提供される。
T=(1−r)exp(−Γ1αL1)exp(−Γ2αL2)
で与えられる。
(1)素子透過率を抑制する(透過光が雑音となるため)。
(2)素子反射率を抑制する(反射光が雑音となるため)。
(3)素子長をなるべく短くする(素子の小型化は集積度と高速特性の点で有利に働くため)。
R=r(1−k)2
で与えられる。ここで、k=1−exp(−Γ1αL1)であるので、結局、
R=rexp(−2Γ1αL1)
となり、反射率Rは Γ1L1が大きい程小さく出来ることが分かる。
R=rexp(−2Γ1αL1)
T=(1−r)exp(−Γ1αL1)exp(−Γ2αL2)
であるので、
rexp(−2Γ1αL1)=(1−r)exp(−Γ1αL1)exp(−Γ2αL2)
を解けば良く、
exp{−α(Γ1L1+Γ2L2)}=r/(1−r)
となる。これを、素子設計上必要とされる素子長L(=L1+L2)に応じて、この式を満たすL1及びL2を数値解析的に求めれば良い。なお、厳密に反射率Rと透過率Tが等しい必要はない。例えば、全体の長さLが150μmの場合に、上式から求められる好ましいL1の長さは約78μmであり、この時反射率と透過率とが共に0.9%程度となるが、L1が90μmにまでずれた場合でも、反射率が0.7%で透過率が1.2%に変化するだけであり、十分に良好な結果が得られる。この例にみられるように、上式から得られる好ましい長さの比率に対して10〜20%程度前後したとしても良好な結果が得られる。また、用途に応じて反射率と透過率のどちらを優先するかによってこの比率を適切に設計することもできる。
(付記1)光導入部と、前記光導入部の光導波層の光伝播方向に平行な前記光導波層の1面に直に接する形で装荷された光吸収部と、前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部とを有し、前記装荷された光吸収部と前記突合せ接合された光吸収部は接続されており、前記装荷された光吸収部及び前記突合せ接合された光吸収部を構成する材料の屈折率及び吸収係数が、前記光導波層を構成する材料の屈折率及び吸収係数よりも大きく、前記装荷された光吸収部の長さと突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L 1 ,Γ 1 、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L 2 ,Γ 2 、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
exp{−α(Γ 1 L 1 +Γ 2 L 2 )}=r/(1−r)
を満たす値のL 1 /L 2 に対して±20%の範囲であることを特徴とする導波路型半導体受光装置。
(付記2)前記突合せ接合された光吸収部に対して複数の前記光導波層が突合せ接合されていることを特徴とする付記1に記載の導波路型半導体受光装置。
(付記3)前記装荷された光吸収部及び前記突合せ接合された光吸収部が、ショットキー障壁を介して接する複数の金属電極を有することを特徴とする付記1または付記2に記載の導波路型半導体受光装置。
(付記4)前記装荷された光吸収部及び前記突合せ接合された光吸収部が、PIN接合構造を有していることを特徴とする付記1または付記2に記載の導波路型半導体受光装置。
(付記5)前記光導入部の前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面近傍において、前記光導入部の光導波層幅がテーパ状に変化する構造を有することを特徴とする付記1乃至付記4のいずれか1に記載の導波路型半導体受光装置。
(付記6)前記光導入部が、シリコン基板上にSiO2膜を介して設けられた単結晶シリコン層に形成された光導入部であり、前記装荷された光吸収部及び前記突合せ接合された光吸収部がGeを最大成分とするGe系半導体からなることを特徴とする付記1乃至付記5のいずれか1に記載の導波路型半導体受光装置。
(付記7)第1の半導体からなる半導体基板上に絶縁膜を介して形成した第1の半導体からなる第1半導体層の一部が残存するようにエッチングして前記第1半導体層の光伝搬方向を遮る面による突合せ接合部形成領域を形成する工程と、前記突合せ接合部形成領域以外の前記第1半導体層の少なくとも一部をストライプ状にエッチングして光導波層を形成する工程と、前記光導波層の一部をマスクして前記光導波層の露出部と前記突合せ接合部形成領域に前記第1の半導体の屈折率及び吸収係数よりも大きい屈折率及び吸収係数を有する第2の半導体からなる第2半導体層を形成する工程と、少なくとも前記第2半導体層の形成されなかった前記光導波層上にクラッド層を堆積して光導入部を形成する工程とを有し、前記光導波層の光伝播方向に平行な1面に直に接する形で装荷された光吸収部の長さと前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L 1 ,Γ 1 、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L 2 ,Γ 2 、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
exp{−α(Γ 1 L 1 +Γ 2 L 2 )}=r/(1−r)
を満たす値のL 1 /L 2 に対して±20%の範囲にすることを特徴とする導波路型半導体受光装置の製造方法。
(付記8)前記第2半導体層に、前記第2半導体層との間にショットキー接合を形成する金属電極を形成する工程を有することを特徴とする付記7に記載の導波路型半導体受光装置の製造方法。
(付記9)前記突合せ接合部形成領域以外の前記第1半導体層の少なくとも一部をストライプ状にエッチングして光導波層を形成する工程において、前記装荷された光吸収部と接合する前記光導波層の両側に前記第1半導体層を残存させるとともに、前記残存させた第1半導体層の露出部に第1導電型の不純物を導入して第1導電型半導体領域を形成する工程と、前記第2半導体層の表面に前記第1導電型とは反対導電型の第2導電型の不純物を導入して第2導電型半導体領域を形成する工程とを有することを特徴とする付記7に記載の導波路型半導体受光装置の製造方法。
12 絶縁膜
13 光導波層
14,15 光吸収部
16 クラッド層
17 光導入部
18 被光導入部
31 Si基板
32 BOX層
33 単結晶Si層
34 成長核部
35,351,352 光導波路
36 SiO2膜
37 開口部
38 i型Ge層
39,391,392 装荷部
40 突合せ接合部
41 SiO2膜
42 コンタクトホール
431,432 ショットキーバリア電極
44 テーパ部
51 電極形成領域
52 p型Si領域
53 n型Ge層
54〜56 コンタクトホール
57 n側電極
581,582 p側電極
61 Si導波路
62 導波路型Ge−PD
63 導波路型Ge−PD
71 入力導波路
72 偏波スプリッタ
721,722 光導波路
723 結合部
724,725 出力ポート
73 ループ状導波路
74 偏波ローテータ
751〜753 リング導波路
761〜763 出力導波路
77 アド・ドロップ型リング共振器アレイ
781〜783 受光器
801〜803 導波路型半導体受光装置
81 テーパ状入力部
82 偏波ローテータ部
83 テーパ状出力部
84 SiNパターン
Claims (4)
- 光導入部と、
前記光導入部の光導波層の光伝播方向に平行な前記光導波層の1面に直に接する形で装荷された光吸収部と、前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部と
を有し、
前記装荷された光吸収部と前記突合せ接合された光吸収部は接続されており、
前記装荷された光吸収部及び前記突合せ接合された光吸収部を構成する材料の屈折率及び吸収係数が、前記光導波層を構成する材料の屈折率及び吸収係数よりも大きく、
前記装荷された光吸収部の長さと突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L1,Γ1、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L2,Γ2、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
exp{−α(Γ1L1+Γ2L2)}=r/(1−r)
を満たす値のL1/L2に対して±20%の範囲であることを特徴とする導波路型半導体受光装置。 - 前記突合せ接合された光吸収部に対して複数の前記光導波層が突合せ接合されていることを特徴とする請求項1に記載の導波路型半導体受光装置。
- 前記光導入部が、シリコン基板上にSiO2膜を介して設けられた単結晶シリコン層に形成された光導入部であり、前記装荷された光吸収部及び前記突合せ接合された光吸収部がGeを最大成分とするGe系半導体からなることを特徴とする請求項1または請求項2に記載の導波路型半導体受光装置。
- 第1の半導体からなる半導体基板上に絶縁膜を介して形成した第1の半導体からなる第1半導体層の一部が残存するようにエッチングして前記第1半導体層の光伝搬方向を遮る面による突合せ接合部形成領域を形成する工程と、
前記突合せ接合部形成領域以外の前記第1半導体層の少なくとも一部をストライプ状にエッチングして光導波層を形成する工程と、
前記光導波層の一部をマスクして前記光導波層の露出部と前記突合せ接合部形成領域に前記第1の半導体の屈折率及び吸収係数よりも大きい屈折率及び吸収係数を有する第2の半導体からなる第2半導体層を形成する工程と、
少なくとも前記第2半導体層の形成されなかった前記光導波層上にクラッド層を堆積して光導入部を形成する工程と
を有し、
前記光導波層の光伝播方向に平行な1面に直に接する形で装荷された光吸収部の長さと前記光導波層の光伝搬方向を遮る面で突合せ接合された光吸収部の長さの比は、前記光吸収部を構成する材料の吸収係数をα、前記装荷された光吸収部の長さと光閉じ込め係数を夫々L1,Γ1、前記突合せ接合された光吸収部の長さと光閉じ込め係数を夫々L2,Γ2、前記光導波層と前記突合せ接合された光吸収部との突合せ接合界面における反射率をrとした場合、
exp{−α(Γ1L1+Γ2L2)}=r/(1−r)
を満たす値のL1/L2に対して±20%の範囲にすることを特徴とする導波路型半導体受光装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013096162A JP6318468B2 (ja) | 2013-05-01 | 2013-05-01 | 導波路型半導体受光装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013096162A JP6318468B2 (ja) | 2013-05-01 | 2013-05-01 | 導波路型半導体受光装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014220267A JP2014220267A (ja) | 2014-11-20 |
JP6318468B2 true JP6318468B2 (ja) | 2018-05-09 |
Family
ID=51938489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013096162A Active JP6318468B2 (ja) | 2013-05-01 | 2013-05-01 | 導波路型半導体受光装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6318468B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6391451B2 (ja) * | 2014-12-03 | 2018-09-19 | 富士通株式会社 | 光機能素子、光受信装置及び光送信装置 |
US9621264B2 (en) * | 2015-01-29 | 2017-04-11 | Huawei Technologies Co., Ltd. | Bi-directional tap-monitor for optical add-drop photonic chip |
JP6127103B2 (ja) * | 2015-09-30 | 2017-05-10 | 沖電気工業株式会社 | 半導体受光素子及びその製造方法 |
CA3059510C (en) * | 2017-04-21 | 2023-02-28 | Teknologian Tutkimuskeskus Vtt Oy | Light escalators in optical circuits between thick and thin waveguides |
JP7125822B2 (ja) * | 2018-06-06 | 2022-08-25 | 富士通オプティカルコンポーネンツ株式会社 | 光半導体素子及び光伝送装置 |
JP7275843B2 (ja) * | 2019-05-17 | 2023-05-18 | 富士通オプティカルコンポーネンツ株式会社 | 光半導体素子 |
JP7201082B2 (ja) * | 2019-06-06 | 2023-01-10 | 日本電信電話株式会社 | 光モジュールおよびその製造方法 |
JP7318434B2 (ja) * | 2019-09-09 | 2023-08-01 | 富士通オプティカルコンポーネンツ株式会社 | 光半導体素子、これを用いた光トランシーバ、及び光半導体素子の製造方法 |
CN113964213B (zh) * | 2021-09-24 | 2023-10-03 | 西安电子科技大学 | GeSn波导型单行载流子光探测器结构及其制备方法 |
DE112022006147T5 (de) | 2022-02-22 | 2024-10-02 | Mitsubishi Electric Corporation | Wellenleitertyp-lichtempfangselement und optischer empfänger |
CN117289407A (zh) * | 2022-06-17 | 2023-12-26 | 苏州旭创科技有限公司 | 光芯片以及光模块 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211209A (ja) * | 1990-03-07 | 1992-08-03 | Toshiba Corp | 集積化光半導体素子 |
FR2662304B1 (fr) * | 1990-05-21 | 1992-07-24 | France Telecom | Procede de fabrication d'une structure integree guide-detecteur de lumiere en materiau semi-conducteur. |
US8160404B2 (en) * | 2005-11-22 | 2012-04-17 | Massachusetts Institute Of Technology | High speed and low loss GeSi/Si electro-absorption light modulator and method of fabrication using selective growth |
US8269303B2 (en) * | 2008-03-07 | 2012-09-18 | Nec Corporation | SiGe photodiode |
-
2013
- 2013-05-01 JP JP2013096162A patent/JP6318468B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014220267A (ja) | 2014-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6318468B2 (ja) | 導波路型半導体受光装置及びその製造方法 | |
US8750654B2 (en) | Photonic integrated circuit having a waveguide-grating coupler | |
US9735296B2 (en) | Semiconductor light receiving device | |
US20150381301A1 (en) | Wavelength division multiplexing optical receiver | |
US8466528B2 (en) | Semiconductor light-receiving element, optical communication device, optical interconnect module, and photoelectric conversion method | |
US20020076133A1 (en) | Guided wave optical switch based on an active semiconductor amplifier and a passive optical component | |
US10151877B2 (en) | Optical circuit module, optical transceiver using the same, and semiconductor photonic device | |
JP4318981B2 (ja) | 導波路型受光素子 | |
JP7422922B1 (ja) | 半導体受光素子 | |
JP4762834B2 (ja) | 光集積回路 | |
JP2010287623A (ja) | 半導体受光素子および半導体受光素子の製造方法 | |
JP4291085B2 (ja) | 導波路型受光素子 | |
JP6726248B2 (ja) | 半導体受光素子、及び光電融合モジュール | |
KR100265858B1 (ko) | 반도체 레이저와 광검출기가 단일칩에 집적된 파장 분할 다중화 소자 | |
WO2023214573A1 (ja) | 光検出装置及び光レシーバ | |
WO2023119364A1 (ja) | 光デバイス | |
Ye et al. | Fabrication and photo-response of monolithic 90° hybrid-photodetector array chip for QPSK detection | |
US7336855B1 (en) | Integration of a waveguide self-electrooptic effect device and a vertically coupled interconnect waveguide | |
Yamada et al. | Silicon-germanium-silica monolithic photonic integration platform for high-performance optical data communication systems | |
Chiaretti | Towards the industrial deployment of the Silicon Photonics technology | |
Fallahi et al. | WDM module research within the Canadian solid state optoelectronics consortium | |
JP5278429B2 (ja) | 半導体受光素子及びその製造方法 | |
JP3212840B2 (ja) | 半導体光波長弁別回路の製造方法 | |
JP2013257455A (ja) | 導波路集積化フォトダイオード | |
Kwon et al. | Low-cost, high-efficiency 40 Gb/s waveguide photodiodes with selective wet-etch processed spot-size-converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6318468 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |