JP3687700B2 - フォトダイオード - Google Patents
フォトダイオード Download PDFInfo
- Publication number
- JP3687700B2 JP3687700B2 JP08370496A JP8370496A JP3687700B2 JP 3687700 B2 JP3687700 B2 JP 3687700B2 JP 08370496 A JP08370496 A JP 08370496A JP 8370496 A JP8370496 A JP 8370496A JP 3687700 B2 JP3687700 B2 JP 3687700B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- type
- carrier
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はIII−Ｖ族化合物半導体、特にＩｎＧａＡｓＰ系材料を用いた長波長帯の広帯域フォトダイオードの素子構造に関する。
【０００２】
【従来の技術】
長波長帯（１.５μｍ帯）の広帯域フォトダイオードは、ＩｎＧａＡｓを光吸収層とするｐｉｎ形ダイオード（ｐｉｎ−ＰＤ）が一般的であり、この光吸収層は電流を誘起するキャリア走行領域を共用する。ここでは、発生したキャリアが電界で即座に加速されるべく、ＩｎＧａＡｓ光吸収層は動作状態で空乏化するように設計され、構造的にはＩｎＧａＡｓ光吸収層をｐ形およびｎ形のＩｎＰなどで挾んだ、いわゆるダブルヘテロｐｉｎ構造が採用される。これまでの例では、ＩｎＧａＡｓ光吸収層の厚さが０.２μｍ程度の面光入射形素子、および通常の導波路形の素子において、３ｄＢ帯域（ｆ3dB）として１１０ＧＨｚが報告されている。
帯域を制限する主な要因は、キャリアの走行に伴う周波数応答の低下とＣＲ時定数である（Ｃはダイオードの接合容量、Ｒは、素子寄生抵抗＋線路特性インピーダンス）。光吸収層厚の変化に伴って容量も変化するので、キャリア走行時間とＣＲ時定数はトレードオフ関係にある。この関係のため、面光入射形素子においては、一定のダイオード接合面積に対して、帯域が最大となる光吸収層厚が存在する。また、光吸収層厚が減少する際に、キャリア走行時間は改善されるが内部量子効率は低下するので、この両者もトレードオフ関係にある。
導波路形素子は導波路に沿って光を導入するため、面光入射形素子にくらべ、内部量子効率を高くできる利点があり、キャリア走行時間と内部量子効率とのトレードオフは改善できるが、キャリア走行時間とＣＲ時定数とのトレードオフは基本的に変わらない。
結局、キャリアの走行速度を増大しないかぎり、面光入射形素子の量子効率とＣＲ時定数を保ちながら（導波路形素子ではＣＲ時定数を保ちながら）、周波数応答（３ｄＢ帯域、ｆ3dB）を大幅に伸ばすことは困難である。これは、基本的には半導体の物性に由来する。直接遷移形のIII−Ｖ族化合物半導体は「ホールのドリフト速度が遅い」という性質があり、そのために実行的なキャリアの走行時間は、ホールのドリフト速度で支配されてしまう。すなわち、電子のドリフト速度が高いにもかかわらず、「ホールがキャリア走行時間を決定する」ことが、この種のフォトダイオードの基本的な問題である。
一方、可能な出力電流を増大させることも、光通信のレシーバなどにフォトダイオードを応用する場合には重要である。高出力を得るためには、キャリア走行領域のキャリア濃度を増大させなければならない。しかしながら、ダイオードの応答は、内部の空間電荷の発生に伴う電界変調の影響のため、高光入力となると劣化する。すなわち、電子濃度に比べ残留するホール濃度が高くなり、その正電荷により走行層の電界が平坦化し、ホールの引き抜きが悪くなるのである。ここでも、ホールのドリフト速度が遅いことが制限要因となっている。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、上述の従来技術における問題点を解消するものであって、有効な内部量子効率とＣＲ時定数を確保しつつ周波数応答と飽和出力を改善するための素子構造を有するフォトダイオードを提供することにある。
【０００４】
【課題を解決するための手段】
上記本発明の課題を達成するために、本発明は特許請求の範囲に記載のような構成とするものである。すなわち、
本発明は請求項１に記載のように、ｐ形の第１の半導体層と、ｎ形の第２の半導体層と、これらの半導体層に挾まれ、上記第１の半導体層および第２の半導体層よりも低いドーピング濃度を持つ第３の半導体層と、上記第１の半導体層に接して上記第３の半導体層の反対側に配設された上記第１の半導体層よりもバンドギャップエネルギーが大きいｐ形の第４の半導体層とを備えた半導体ｐｎ接合構造を有するダイオードにおいて、
上記第１の半導体層がおおむね電荷中性条件を保つようにドーピング濃度が設定され、かつ光吸収層として機能するようにバンドギャップエネルギーが設定され、上記第３の半導体層がキャリア走行層として機能するようにおおむね空乏化するようにドーピング濃度が設定され、かつ上記第２および第３の半導体層が光吸収層として機能しないように上記第１の半導体層よりも大きいバンドギャップエネルギーに設定されている構造のフォトダイオードとするものである。このような構成とすることにより、従来型が光吸収層とキャリア走行層は同一の空乏化した半導体層を用いるのに対して、本発明ではキャリアの発生と走行を分離することができるようになるので、走行速度の大きなキャリアのみを使用することができ、応答速度や出力振幅特性を改善できる効果がある。すなわち、本発明のフォトダイオードの構成手法によれば、ドリフト速度の遅いホールが電流発生に関与することを排除し、その結果、従来の電子とホールの両キャリアを使用するフォトダイオードに比べ、より高速な動作が可能となる。特に、本発明のフォトダイオードでは、吸収層が比較的薄い、いわゆる超高速フォトダイオードへの応用で顕著な応答特性の改善効果がある。
また、本発明ではキャリアの発生と走行を分離できる構造であるので、直接遷移型のIII−Ｖ族化合物半導体のホールのドリフト速度が遅く、従来型構造における制約、すなわち、「実行的なキャリアの走行時間はホールのドリフト速度で支配され、電子のドリフト速度が高いにもかかわらずホールがキャリア走行時間を決定する」という問題を解消できる。本発明では、走行速度の大きなキャリアのみを使用することができるので、応答速度が速く、出力振幅特性に優れたフォトダイオードが実現できる効果がある。
本発明のフォトダイオードの基本的な構成を図１（ａ）、（ｂ）に示す。なお、図１（ａ）は、面光入射形フォトダイオードの断面構造を示す模式図、図１（ｂ）は、図１（ａ）の素子のバンドダイアグラムである。１１はｐ形光吸収層、１２はｎ形電極層、１３はキャリア走行層、１４はｐ形キャリアブロック層である。１５はアノード電極、１６はカソード電極、１７は半絶縁性基板である。
光吸収層は、バイアス状態で空乏化しないように、一定以上のドーピング濃度とし、ＩｎＰキャリア走行層は空乏化させるべく低いドーピング濃度に設定する。光吸収層は、ほとんどの領域が中性となることが好ましいが、一部は空乏化しても構わない。フォトダイオードを動作させる際は、−０.５Ｖから−２.５Ｖ程度に逆バイアスする。ただし、出力電流レベルが小さい時は０バイアスでも良い。
素子の光応答は、以下に示す通りに行われる。
まず、半絶縁性基板１７側から入射した光は、ｎ形電極層１２とキャリア走行層１３を通過し、ｐ形光吸収層１１で吸収される。発生した電子とホールのうち、電子はキャリア走行層１３に拡散し外部回路に誘導電流を発生する。ホールは直接アノード電極１５に流れ込むので、走行層中の誘導電流にはほとんど寄与しない。
ここで、本発明のフォトダイオードの従来技術との相違点について説明する。図５（ａ）は、従来のダブルヘテロｐｉｎ−ＰＤの断面構造を示す模式図で、図５（ｂ）に、そのバンドダイアグラムを示す。図において、５１はｐ形電極層、５２はｎ形電極層、５３はキャリア走行層、５５はアノード電極、５６はカソード電極、５７は半絶縁性基板である。この従来型のフォトダイオードでは、光吸収層とキャリア走行層は同一の空乏化した半導体層を用いるので、等しい数の電子とホールが生成され、それぞれｎ形電極層とｐ形電極層に到達する間、共に誘導電流を外部回路に発生させる。ここで、誘導電流は、電子とホールの２種類の電流成分の和の形で生じ、それがダイオードの周波数応答を決定する。
ＩｎＧａＡｓ等の化合物半導体では、両キャリアのドリフト速度が４〜８倍程度異なり、ドリフト速度の遅いホールによって走行遅延時間特性がほとんど決まってしまう。３ｄＢ帯域ｆ３ｄＢは、τｈをホールの走行時間、ｖｈをホールドリフト速度、ＷＴを空乏層幅とすると、
ｆ３ｄＢ＝3.5/(2πτｈ)＝3.5ｖｈ/(2πＷＴ）……（数１）
で近似的に表わすことができる。
一方、本発明のｐｉｎ−ＰＤ〔図１（ａ）〕は、ドリフト速度の遅いキャリアが素子動作に直接関与しない構造としている。光吸収とキャリア走行を機能的に分離しているので、全体の光応答はキャリア注入と誘導電流発生の二段階のプロセスとなる。キャリアドリフト速度に違いが無い場合には、従来型のｐｉｎ−ＰＤよりも応答が遅くなる。しかしながら、キャリアドリフト速度に一定以上の違いが有る場合には、速度の速いキャリア（一般的には電子）を選択的に使うことにより、逆に応答が早くなる。
以下に、本発明のｐｉｎ−ＰＤの動作を説明する。まず、光吸収層で生成された電子とホールのうち、電子はキャリア走行層に拡散する。ホールは光吸収層電荷中性条件を保つように、単に電子の挙動に合わせて電気的に応答する。このホールの応答時間は、誘電緩和時間のそれであり極めて短いものである。走行層へのキャリア注入の応答時間τＡｂｓは、光吸収層内の電子の拡散時間で決まるが、これは全光吸収層の厚さをＷＡｂｓ、走行時間をτｅＡｂｓ、電子の移動度をμｅとすると、バイポーラトランジスタのベース走行時間の類推から、ベース走行時間として見積もられるの１／２すなわち、
で近似できる。ここで、キャリア発生層の応答時間は、層厚の２乗に比例する。 ｆ３ｄＢ帯域は拡散の伝達関数：１／（１＋ｊωτ）の特性から、
ｆ３ｄＢ＝4/(2πτｅＡｂｓ）……（数３）
となる。上式と（数１）式を比較すると、τｈとτｅＡｂｓが等しい場合には、従来型と本発明の違いは少ないが、電子の拡散速度がホールドリフト速度よりも大きくなる構造においては、本発明の場合の方がはるかにｆ３ｄＢは大きくなる。
走行層の応答時間τＴは、
コンデンサ内走行キャリアの伝達関数：｛１−ｅｘｐ（−ｊωτ）｝／（ｊωτ）の特性から、電子のドリフト速度をｖｅ、電子の走行時間をτｅＴ、走行層幅をＷＴとして、
τＴ＝ＷＴ/2ｖｅ＝1/2τｅＴ……（数４）
また対応するｆ３ｄＢ帯域は、
ｆ３ｄＢ＝2.4/(2πτｅＴ）……（数５）
となる。上式と（数１）式を比較すると、ｖｈ＝ｖｅの場合には、従来型の方が３.５／２.４倍帯域が広いが、電子速度がホール速度に対して３.５／２.４倍以上となる際には、そのｆ３ｄＢの関係は逆転する。
周波数応答と共に、出力振幅特性もｐｉｎ−ＰＤの重要な特性指標である。出力飽和は、内部の空間電荷の発生に伴う電界変調により生じるものであり、電子のみをキャリアとして使うことにより、一定のキャリア濃度に対して、速度が高い分だけ、より高い電流密度を許容し、したがって、より高い出力振幅を可能とする。
結局、従来型と本発明のｐｉｎ−ＰＤとの差異は、従来型が「光吸収層とキャリア走行層は同一の空乏化した半導体層を用いる」のに対して、本発明では「キャリアの発生と走行を分離」することにある。これにより「走行速度の大きなキャリアのみを使う」ことにより、応答速度や出力振幅特性を改善するものである。
【０００５】
【発明の実施の形態】
〈第１の実施の形態〉
図２に、本実施の形態で例示する面光入射形フォトダイオードのバンドダイアグラムを示す。図において、２１はｐ形のＩｎ0.53Ｇａ0.47Ａｓ光吸収層、２２はｎ形のＩｎＰ電極層、２３はアンドープのＩｎＰキャリア走行層、２４はｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層、２５はアノード電極である。Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層２１は、バイアス状態で空乏化しないように一定以上のドーピング濃度とし、ＩｎＰキャリア走行層２３は空乏化させるべく低いドーピング濃度に設定する。Ｉｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層２４のバンドギャップエネルギーはＩｎ0.53Ｇａ0.47Ａｓ光吸収層２１のそれよりも２００ｍｅＶ大きいので、少数キャリアとしての電子が電極側に拡散するのをブロックする。
一例として、ドーピング濃度ｐ＝２×１０18／ｃｍ2の
ｐ形Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層を考える場合、均一な光吸収の近似における応答時間τAは、電子移動度μe＝４０００ｃｍ2／Ｖｓ、ＷAbs＝０.２μｍとして、（数２）式からτA＝１ｐｓ、また、（数３）式から帯域は
ｆ3dB＝３２０ＧＨｚとなる。また、ＩｎＰキャリア走行層中の電子走行速度をｖe＝４×１０7ｃｍ／ｓ、ＷT＝０.２μｍとして、（数４）式から応答時間は
τT＝０.２５ｐｓ、帯域は（数５）式からｆ3dB＝７６４ＧＨｚとなる。全体の帯域は（１／ｆ3dB 2）total＝Σ（１／ｆ3dB 2）の関係から、２９５ＧＨｚと計算される。従来型のｐｉｎ−ＰＤでは、同一の走行層厚（＝同一の量子効率）
ＷT＝０.２μｍに対して、ＩｎＧａＡｓ中のホール速度を
ｖh＝５×１０6ｃｍ／ｓとして、帯域はｆ3dB＝１４０ＧＨｚと計算される。本発明の構造では、これに比べ２倍大きい。
【０００６】
〈第２の実施の形態〉
図３に、本実施の形態で例示する面光入射形フォトダイオードのバンドダイアグラムを示す。３１はｐ形の傾斜バンドギャップＩｎＧａＡｓＰ光吸収層、３２はｎ形のＩｎＰ電極層、３３はアンドープのＩｎＰキャリア走行層、３４はｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層、３５はアノード電極である。ＩｎＧａＡｓＰ光吸収層はバイアス状態で空乏化しないように一定以上のドーピング濃度とし、ＩｎＰキャリア走行層は空乏化させるべく低いドーピング濃度に設定する。
【０００７】
〈第３の実施の形態〉
図４に、本実施の形態で例示する面光入射形フォトダイオードのバンドダイアグラムを示す。４１はｐ形のドーピング濃度を走行層側に向けて傾斜させた
Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層、４２はｎ形のＩｎＰ電極層、４３はアンドープのＩｎＰキャリア走行層、４４はｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層、４５はアノード電極である。Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層はバイアス状態で空乏化しないように一定以上のドーピング濃度とし、ＩｎＰキャリア走行層は空乏化させるべく低いドーピング濃度に設定する。
図３、図４で示したいずれの実施の形態も、光吸収層に擬電界（中性域で少数キャリアのみに働く電界）を発生させるための構造である。例えば、図３の構造において、５ｋＶ／ｃｍの擬電界を誘起させるためには、ＷAbs＝０.２μｍの吸収層厚にわたって１００ｍｅＶのバンドギャップ傾斜が必要であり、具体的にはＩｎＧａＡｓＰの組成を変えることにより実現できる。また、図４の構造において５ｋＶ／ｃｍの電界を誘起させるためには、ＷAbs＝０.２μｍの吸収層厚にわたって１００ｍｅＶのフェルミ準位傾斜が必要であり、具体的にはＩｎＧａＡｓのドーピング濃度を４７倍変えることにより実現できる。
擬電界は、光吸収層内の電子を電界ドリフトにより加速し応答時間τeAbsを低減する効果がある。拡散に対してドリフト効果が支配的とする近似では、吸収層内の電子速度は一定であり、光吸収層の厚さをＷAbs、電界強度をＥ、電位変化をΔＶG、電子の移動度をμeとすると、走行時間は、
τeAbs＝ＷAbs/(μeＥ)＝ＷAbs/(μeＥΔＶG/ＷAbs)∝ＷAbs 2……（数６）
となる。ここで、キャリア発生層の応答時間は、層厚の２乗に比例する。均一な光吸収の近似における伝達関数は、ここでは導出の詳細は省くが、
｛１−ｅｘｐ（−ｊωτ）｝／（ｊωτ）と求められ、応答時間は、
τA＝τeAbs/2……（数７）
さらに、帯域ｆ3dBは、
ｆ3dB＝2.4/(2πτeAbs）……（数８）
となる。
一例として、光吸収層厚ＷAbs＝０.２μｍ、内部電界Ｅ＝５ｋＶ／ｃｍの場合、電子移動度μe＝４０００ｃｍ2／Ｖｓとして応答時間を計算すると、
τA＝τeAbs／２＝０．５ｐｓとなる。帯域はｆ3dB＝2.4／（2πτeAbs）＝
３８２ＧＨｚと計算される。図２の第１の実施の形態の場合（キャリア拡散ケース）に比べて応答時間が改善されることがわかる。内部電界効果が拡散効果と同程度（例えば、Ｅ＝５ｋＶ／ｃｍ）の場合は、両効果が相乗的に働くので、現実には、このｆ3dB帯域値よりも大きくなるものと予測される。吸収層厚を薄くすると効果はいっそう顕著となる。ＷAbs＝０.１４μｍに対して、
τA＝０.２５ｐｓ、ｆ3dB＝2.4／(2πτeAbs）＝７６４ＧＨｚとなり、大幅な改善が見込める。この場合走行層の応答が第１の実施の形態と同様であるとすると、全体の帯域はｆ3dB＝５４０ＧＨｚとなる。
【０００８】
【発明の効果】
以上詳細に説明したように、本発明のフォトダイオードの構成手法によれば、ドリフト速度の遅いホールが電流発生に関与することを排除し、その結果、従来の「電子とホールの両キャリアを使用する」フォトダイオードに比べ、より高速な動作が可能となる。特に、本発明のフォトダイオードでは、吸収層が比較的薄い、いわゆる超高速フォトダイオードへの応用で顕著な応答特性の改善効果がある。一定のバンドギャップを持つ典型的な吸収層（厚さ０.２μｍ）の例では、従来型の帯域限界１４０ＧＨｚに対して、本発明で２９５ＧＨｚが見込まれる。また、擬電界を光吸収層に内蔵する構造（厚さ０.１４μｍ）では、帯域限界５４０ＧＨｚに達する。
さらに、キャリアの空間電荷による走行層の電界変調が、電子速度／ホール速度に逆比例して抑制できるので、より高い電流密度を許容し、より高い飽和出力を与えるものである。
結局、本発明のフォトダイオードが持つ基本的利点は高速動作にあり、１００Ｇｂ／ｓおよびそれ以上の光信号の検出に有効に活用できるものである。高飽和出力の利点は、光通信のレシーバにおけるビット誤り率の改善に寄与できる。
なお、本発明の実施の形態において、主にＩｎＧａＡｓＰ系材料を用いた面光入射形のフォトダイオードについて述べたが、同様の構成手法は導波路型のフォトダイオードにおいても、また、他のIII−Ｖ族化合物半導体材料を用いたフォトダイオードにおいても適用することができる。
【図面の簡単な説明】
【図１】本発明のフォトダイオードの基本構成およびバンドダイアグラムを示す図。
【図２】本発明の第１の実施の形態で例示したフォトダイオードのバンドダイアグラムを示す図。
【図３】本発明の第２の実施の形態で例示したフォトダイオードのバンドダイアグラムを示す図。
【図４】本発明の第３の実施の形態で例示したフォトダイオードのバンドダイアグラムを示す図。
【図５】従来型のフォトダイオードの構成およびバンドダイアグラムを示す図。
【符号の説明】
１１…ｐ形光吸収層
１２…ｎ形電極層
１３…キャリア走行層
１４…ｐ形キャリアブロック層
１５…アノード電極
１６…カソード電極
１７…半絶縁性基板
２１…ｐ形のＩｎ0.53Ｇａ0.47Ａｓ光吸収層
２２…ｎ形のＩｎＰ電極層
２３…アンドープのＩｎＰキャリア走行層
２４…ｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層
２５…アノード電極
３１…ｐ形の傾斜バンドギャップＩｎＧａＡｓＰ光吸収層
３２…ｎ形のＩｎＰ電極層
３３…アンドープのＩｎＰキャリア走行層
３４…ｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層
３５…アノード電極
４１…ｐ形のドーピング濃度を走行層側に向けて傾斜させた
Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層
４２…ｎ形のＩｎＰ電極層
４３…アンドープのＩｎＰキャリア走行層
４４…ｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層
４５…アノード電極
５１…ｐ形電極層
５２…ｎ形電極層
５３…キャリア走行層
５５…アノード電極
５６…カソード電極
５７…半絶縁性基板
【発明の属する技術分野】
本発明はIII−Ｖ族化合物半導体、特にＩｎＧａＡｓＰ系材料を用いた長波長帯の広帯域フォトダイオードの素子構造に関する。
【０００２】
【従来の技術】
長波長帯（１.５μｍ帯）の広帯域フォトダイオードは、ＩｎＧａＡｓを光吸収層とするｐｉｎ形ダイオード（ｐｉｎ−ＰＤ）が一般的であり、この光吸収層は電流を誘起するキャリア走行領域を共用する。ここでは、発生したキャリアが電界で即座に加速されるべく、ＩｎＧａＡｓ光吸収層は動作状態で空乏化するように設計され、構造的にはＩｎＧａＡｓ光吸収層をｐ形およびｎ形のＩｎＰなどで挾んだ、いわゆるダブルヘテロｐｉｎ構造が採用される。これまでの例では、ＩｎＧａＡｓ光吸収層の厚さが０.２μｍ程度の面光入射形素子、および通常の導波路形の素子において、３ｄＢ帯域（ｆ3dB）として１１０ＧＨｚが報告されている。
帯域を制限する主な要因は、キャリアの走行に伴う周波数応答の低下とＣＲ時定数である（Ｃはダイオードの接合容量、Ｒは、素子寄生抵抗＋線路特性インピーダンス）。光吸収層厚の変化に伴って容量も変化するので、キャリア走行時間とＣＲ時定数はトレードオフ関係にある。この関係のため、面光入射形素子においては、一定のダイオード接合面積に対して、帯域が最大となる光吸収層厚が存在する。また、光吸収層厚が減少する際に、キャリア走行時間は改善されるが内部量子効率は低下するので、この両者もトレードオフ関係にある。
導波路形素子は導波路に沿って光を導入するため、面光入射形素子にくらべ、内部量子効率を高くできる利点があり、キャリア走行時間と内部量子効率とのトレードオフは改善できるが、キャリア走行時間とＣＲ時定数とのトレードオフは基本的に変わらない。
結局、キャリアの走行速度を増大しないかぎり、面光入射形素子の量子効率とＣＲ時定数を保ちながら（導波路形素子ではＣＲ時定数を保ちながら）、周波数応答（３ｄＢ帯域、ｆ3dB）を大幅に伸ばすことは困難である。これは、基本的には半導体の物性に由来する。直接遷移形のIII−Ｖ族化合物半導体は「ホールのドリフト速度が遅い」という性質があり、そのために実行的なキャリアの走行時間は、ホールのドリフト速度で支配されてしまう。すなわち、電子のドリフト速度が高いにもかかわらず、「ホールがキャリア走行時間を決定する」ことが、この種のフォトダイオードの基本的な問題である。
一方、可能な出力電流を増大させることも、光通信のレシーバなどにフォトダイオードを応用する場合には重要である。高出力を得るためには、キャリア走行領域のキャリア濃度を増大させなければならない。しかしながら、ダイオードの応答は、内部の空間電荷の発生に伴う電界変調の影響のため、高光入力となると劣化する。すなわち、電子濃度に比べ残留するホール濃度が高くなり、その正電荷により走行層の電界が平坦化し、ホールの引き抜きが悪くなるのである。ここでも、ホールのドリフト速度が遅いことが制限要因となっている。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、上述の従来技術における問題点を解消するものであって、有効な内部量子効率とＣＲ時定数を確保しつつ周波数応答と飽和出力を改善するための素子構造を有するフォトダイオードを提供することにある。
【０００４】
【課題を解決するための手段】
上記本発明の課題を達成するために、本発明は特許請求の範囲に記載のような構成とするものである。すなわち、
本発明は請求項１に記載のように、ｐ形の第１の半導体層と、ｎ形の第２の半導体層と、これらの半導体層に挾まれ、上記第１の半導体層および第２の半導体層よりも低いドーピング濃度を持つ第３の半導体層と、上記第１の半導体層に接して上記第３の半導体層の反対側に配設された上記第１の半導体層よりもバンドギャップエネルギーが大きいｐ形の第４の半導体層とを備えた半導体ｐｎ接合構造を有するダイオードにおいて、
上記第１の半導体層がおおむね電荷中性条件を保つようにドーピング濃度が設定され、かつ光吸収層として機能するようにバンドギャップエネルギーが設定され、上記第３の半導体層がキャリア走行層として機能するようにおおむね空乏化するようにドーピング濃度が設定され、かつ上記第２および第３の半導体層が光吸収層として機能しないように上記第１の半導体層よりも大きいバンドギャップエネルギーに設定されている構造のフォトダイオードとするものである。このような構成とすることにより、従来型が光吸収層とキャリア走行層は同一の空乏化した半導体層を用いるのに対して、本発明ではキャリアの発生と走行を分離することができるようになるので、走行速度の大きなキャリアのみを使用することができ、応答速度や出力振幅特性を改善できる効果がある。すなわち、本発明のフォトダイオードの構成手法によれば、ドリフト速度の遅いホールが電流発生に関与することを排除し、その結果、従来の電子とホールの両キャリアを使用するフォトダイオードに比べ、より高速な動作が可能となる。特に、本発明のフォトダイオードでは、吸収層が比較的薄い、いわゆる超高速フォトダイオードへの応用で顕著な応答特性の改善効果がある。
また、本発明ではキャリアの発生と走行を分離できる構造であるので、直接遷移型のIII−Ｖ族化合物半導体のホールのドリフト速度が遅く、従来型構造における制約、すなわち、「実行的なキャリアの走行時間はホールのドリフト速度で支配され、電子のドリフト速度が高いにもかかわらずホールがキャリア走行時間を決定する」という問題を解消できる。本発明では、走行速度の大きなキャリアのみを使用することができるので、応答速度が速く、出力振幅特性に優れたフォトダイオードが実現できる効果がある。
本発明のフォトダイオードの基本的な構成を図１（ａ）、（ｂ）に示す。なお、図１（ａ）は、面光入射形フォトダイオードの断面構造を示す模式図、図１（ｂ）は、図１（ａ）の素子のバンドダイアグラムである。１１はｐ形光吸収層、１２はｎ形電極層、１３はキャリア走行層、１４はｐ形キャリアブロック層である。１５はアノード電極、１６はカソード電極、１７は半絶縁性基板である。
光吸収層は、バイアス状態で空乏化しないように、一定以上のドーピング濃度とし、ＩｎＰキャリア走行層は空乏化させるべく低いドーピング濃度に設定する。光吸収層は、ほとんどの領域が中性となることが好ましいが、一部は空乏化しても構わない。フォトダイオードを動作させる際は、−０.５Ｖから−２.５Ｖ程度に逆バイアスする。ただし、出力電流レベルが小さい時は０バイアスでも良い。
素子の光応答は、以下に示す通りに行われる。
まず、半絶縁性基板１７側から入射した光は、ｎ形電極層１２とキャリア走行層１３を通過し、ｐ形光吸収層１１で吸収される。発生した電子とホールのうち、電子はキャリア走行層１３に拡散し外部回路に誘導電流を発生する。ホールは直接アノード電極１５に流れ込むので、走行層中の誘導電流にはほとんど寄与しない。
ここで、本発明のフォトダイオードの従来技術との相違点について説明する。図５（ａ）は、従来のダブルヘテロｐｉｎ−ＰＤの断面構造を示す模式図で、図５（ｂ）に、そのバンドダイアグラムを示す。図において、５１はｐ形電極層、５２はｎ形電極層、５３はキャリア走行層、５５はアノード電極、５６はカソード電極、５７は半絶縁性基板である。この従来型のフォトダイオードでは、光吸収層とキャリア走行層は同一の空乏化した半導体層を用いるので、等しい数の電子とホールが生成され、それぞれｎ形電極層とｐ形電極層に到達する間、共に誘導電流を外部回路に発生させる。ここで、誘導電流は、電子とホールの２種類の電流成分の和の形で生じ、それがダイオードの周波数応答を決定する。
ＩｎＧａＡｓ等の化合物半導体では、両キャリアのドリフト速度が４〜８倍程度異なり、ドリフト速度の遅いホールによって走行遅延時間特性がほとんど決まってしまう。３ｄＢ帯域ｆ３ｄＢは、τｈをホールの走行時間、ｖｈをホールドリフト速度、ＷＴを空乏層幅とすると、
ｆ３ｄＢ＝3.5/(2πτｈ)＝3.5ｖｈ/(2πＷＴ）……（数１）
で近似的に表わすことができる。
一方、本発明のｐｉｎ−ＰＤ〔図１（ａ）〕は、ドリフト速度の遅いキャリアが素子動作に直接関与しない構造としている。光吸収とキャリア走行を機能的に分離しているので、全体の光応答はキャリア注入と誘導電流発生の二段階のプロセスとなる。キャリアドリフト速度に違いが無い場合には、従来型のｐｉｎ−ＰＤよりも応答が遅くなる。しかしながら、キャリアドリフト速度に一定以上の違いが有る場合には、速度の速いキャリア（一般的には電子）を選択的に使うことにより、逆に応答が早くなる。
以下に、本発明のｐｉｎ−ＰＤの動作を説明する。まず、光吸収層で生成された電子とホールのうち、電子はキャリア走行層に拡散する。ホールは光吸収層電荷中性条件を保つように、単に電子の挙動に合わせて電気的に応答する。このホールの応答時間は、誘電緩和時間のそれであり極めて短いものである。走行層へのキャリア注入の応答時間τＡｂｓは、光吸収層内の電子の拡散時間で決まるが、これは全光吸収層の厚さをＷＡｂｓ、走行時間をτｅＡｂｓ、電子の移動度をμｅとすると、バイポーラトランジスタのベース走行時間の類推から、ベース走行時間として見積もられるの１／２すなわち、
ｆ３ｄＢ＝4/(2πτｅＡｂｓ）……（数３）
となる。上式と（数１）式を比較すると、τｈとτｅＡｂｓが等しい場合には、従来型と本発明の違いは少ないが、電子の拡散速度がホールドリフト速度よりも大きくなる構造においては、本発明の場合の方がはるかにｆ３ｄＢは大きくなる。
走行層の応答時間τＴは、
コンデンサ内走行キャリアの伝達関数：｛１−ｅｘｐ（−ｊωτ）｝／（ｊωτ）の特性から、電子のドリフト速度をｖｅ、電子の走行時間をτｅＴ、走行層幅をＷＴとして、
τＴ＝ＷＴ/2ｖｅ＝1/2τｅＴ……（数４）
また対応するｆ３ｄＢ帯域は、
ｆ３ｄＢ＝2.4/(2πτｅＴ）……（数５）
となる。上式と（数１）式を比較すると、ｖｈ＝ｖｅの場合には、従来型の方が３.５／２.４倍帯域が広いが、電子速度がホール速度に対して３.５／２.４倍以上となる際には、そのｆ３ｄＢの関係は逆転する。
周波数応答と共に、出力振幅特性もｐｉｎ−ＰＤの重要な特性指標である。出力飽和は、内部の空間電荷の発生に伴う電界変調により生じるものであり、電子のみをキャリアとして使うことにより、一定のキャリア濃度に対して、速度が高い分だけ、より高い電流密度を許容し、したがって、より高い出力振幅を可能とする。
結局、従来型と本発明のｐｉｎ−ＰＤとの差異は、従来型が「光吸収層とキャリア走行層は同一の空乏化した半導体層を用いる」のに対して、本発明では「キャリアの発生と走行を分離」することにある。これにより「走行速度の大きなキャリアのみを使う」ことにより、応答速度や出力振幅特性を改善するものである。
【０００５】
【発明の実施の形態】
〈第１の実施の形態〉
図２に、本実施の形態で例示する面光入射形フォトダイオードのバンドダイアグラムを示す。図において、２１はｐ形のＩｎ0.53Ｇａ0.47Ａｓ光吸収層、２２はｎ形のＩｎＰ電極層、２３はアンドープのＩｎＰキャリア走行層、２４はｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層、２５はアノード電極である。Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層２１は、バイアス状態で空乏化しないように一定以上のドーピング濃度とし、ＩｎＰキャリア走行層２３は空乏化させるべく低いドーピング濃度に設定する。Ｉｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層２４のバンドギャップエネルギーはＩｎ0.53Ｇａ0.47Ａｓ光吸収層２１のそれよりも２００ｍｅＶ大きいので、少数キャリアとしての電子が電極側に拡散するのをブロックする。
一例として、ドーピング濃度ｐ＝２×１０18／ｃｍ2の
ｐ形Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層を考える場合、均一な光吸収の近似における応答時間τAは、電子移動度μe＝４０００ｃｍ2／Ｖｓ、ＷAbs＝０.２μｍとして、（数２）式からτA＝１ｐｓ、また、（数３）式から帯域は
ｆ3dB＝３２０ＧＨｚとなる。また、ＩｎＰキャリア走行層中の電子走行速度をｖe＝４×１０7ｃｍ／ｓ、ＷT＝０.２μｍとして、（数４）式から応答時間は
τT＝０.２５ｐｓ、帯域は（数５）式からｆ3dB＝７６４ＧＨｚとなる。全体の帯域は（１／ｆ3dB 2）total＝Σ（１／ｆ3dB 2）の関係から、２９５ＧＨｚと計算される。従来型のｐｉｎ−ＰＤでは、同一の走行層厚（＝同一の量子効率）
ＷT＝０.２μｍに対して、ＩｎＧａＡｓ中のホール速度を
ｖh＝５×１０6ｃｍ／ｓとして、帯域はｆ3dB＝１４０ＧＨｚと計算される。本発明の構造では、これに比べ２倍大きい。
【０００６】
〈第２の実施の形態〉
図３に、本実施の形態で例示する面光入射形フォトダイオードのバンドダイアグラムを示す。３１はｐ形の傾斜バンドギャップＩｎＧａＡｓＰ光吸収層、３２はｎ形のＩｎＰ電極層、３３はアンドープのＩｎＰキャリア走行層、３４はｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層、３５はアノード電極である。ＩｎＧａＡｓＰ光吸収層はバイアス状態で空乏化しないように一定以上のドーピング濃度とし、ＩｎＰキャリア走行層は空乏化させるべく低いドーピング濃度に設定する。
【０００７】
〈第３の実施の形態〉
図４に、本実施の形態で例示する面光入射形フォトダイオードのバンドダイアグラムを示す。４１はｐ形のドーピング濃度を走行層側に向けて傾斜させた
Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層、４２はｎ形のＩｎＰ電極層、４３はアンドープのＩｎＰキャリア走行層、４４はｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層、４５はアノード電極である。Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層はバイアス状態で空乏化しないように一定以上のドーピング濃度とし、ＩｎＰキャリア走行層は空乏化させるべく低いドーピング濃度に設定する。
図３、図４で示したいずれの実施の形態も、光吸収層に擬電界（中性域で少数キャリアのみに働く電界）を発生させるための構造である。例えば、図３の構造において、５ｋＶ／ｃｍの擬電界を誘起させるためには、ＷAbs＝０.２μｍの吸収層厚にわたって１００ｍｅＶのバンドギャップ傾斜が必要であり、具体的にはＩｎＧａＡｓＰの組成を変えることにより実現できる。また、図４の構造において５ｋＶ／ｃｍの電界を誘起させるためには、ＷAbs＝０.２μｍの吸収層厚にわたって１００ｍｅＶのフェルミ準位傾斜が必要であり、具体的にはＩｎＧａＡｓのドーピング濃度を４７倍変えることにより実現できる。
擬電界は、光吸収層内の電子を電界ドリフトにより加速し応答時間τeAbsを低減する効果がある。拡散に対してドリフト効果が支配的とする近似では、吸収層内の電子速度は一定であり、光吸収層の厚さをＷAbs、電界強度をＥ、電位変化をΔＶG、電子の移動度をμeとすると、走行時間は、
τeAbs＝ＷAbs/(μeＥ)＝ＷAbs/(μeＥΔＶG/ＷAbs)∝ＷAbs 2……（数６）
となる。ここで、キャリア発生層の応答時間は、層厚の２乗に比例する。均一な光吸収の近似における伝達関数は、ここでは導出の詳細は省くが、
｛１−ｅｘｐ（−ｊωτ）｝／（ｊωτ）と求められ、応答時間は、
τA＝τeAbs/2……（数７）
さらに、帯域ｆ3dBは、
ｆ3dB＝2.4/(2πτeAbs）……（数８）
となる。
一例として、光吸収層厚ＷAbs＝０.２μｍ、内部電界Ｅ＝５ｋＶ／ｃｍの場合、電子移動度μe＝４０００ｃｍ2／Ｖｓとして応答時間を計算すると、
τA＝τeAbs／２＝０．５ｐｓとなる。帯域はｆ3dB＝2.4／（2πτeAbs）＝
３８２ＧＨｚと計算される。図２の第１の実施の形態の場合（キャリア拡散ケース）に比べて応答時間が改善されることがわかる。内部電界効果が拡散効果と同程度（例えば、Ｅ＝５ｋＶ／ｃｍ）の場合は、両効果が相乗的に働くので、現実には、このｆ3dB帯域値よりも大きくなるものと予測される。吸収層厚を薄くすると効果はいっそう顕著となる。ＷAbs＝０.１４μｍに対して、
τA＝０.２５ｐｓ、ｆ3dB＝2.4／(2πτeAbs）＝７６４ＧＨｚとなり、大幅な改善が見込める。この場合走行層の応答が第１の実施の形態と同様であるとすると、全体の帯域はｆ3dB＝５４０ＧＨｚとなる。
【０００８】
【発明の効果】
以上詳細に説明したように、本発明のフォトダイオードの構成手法によれば、ドリフト速度の遅いホールが電流発生に関与することを排除し、その結果、従来の「電子とホールの両キャリアを使用する」フォトダイオードに比べ、より高速な動作が可能となる。特に、本発明のフォトダイオードでは、吸収層が比較的薄い、いわゆる超高速フォトダイオードへの応用で顕著な応答特性の改善効果がある。一定のバンドギャップを持つ典型的な吸収層（厚さ０.２μｍ）の例では、従来型の帯域限界１４０ＧＨｚに対して、本発明で２９５ＧＨｚが見込まれる。また、擬電界を光吸収層に内蔵する構造（厚さ０.１４μｍ）では、帯域限界５４０ＧＨｚに達する。
さらに、キャリアの空間電荷による走行層の電界変調が、電子速度／ホール速度に逆比例して抑制できるので、より高い電流密度を許容し、より高い飽和出力を与えるものである。
結局、本発明のフォトダイオードが持つ基本的利点は高速動作にあり、１００Ｇｂ／ｓおよびそれ以上の光信号の検出に有効に活用できるものである。高飽和出力の利点は、光通信のレシーバにおけるビット誤り率の改善に寄与できる。
なお、本発明の実施の形態において、主にＩｎＧａＡｓＰ系材料を用いた面光入射形のフォトダイオードについて述べたが、同様の構成手法は導波路型のフォトダイオードにおいても、また、他のIII−Ｖ族化合物半導体材料を用いたフォトダイオードにおいても適用することができる。
【図面の簡単な説明】
【図１】本発明のフォトダイオードの基本構成およびバンドダイアグラムを示す図。
【図２】本発明の第１の実施の形態で例示したフォトダイオードのバンドダイアグラムを示す図。
【図３】本発明の第２の実施の形態で例示したフォトダイオードのバンドダイアグラムを示す図。
【図４】本発明の第３の実施の形態で例示したフォトダイオードのバンドダイアグラムを示す図。
【図５】従来型のフォトダイオードの構成およびバンドダイアグラムを示す図。
【符号の説明】
１１…ｐ形光吸収層
１２…ｎ形電極層
１３…キャリア走行層
１４…ｐ形キャリアブロック層
１５…アノード電極
１６…カソード電極
１７…半絶縁性基板
２１…ｐ形のＩｎ0.53Ｇａ0.47Ａｓ光吸収層
２２…ｎ形のＩｎＰ電極層
２３…アンドープのＩｎＰキャリア走行層
２４…ｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層
２５…アノード電極
３１…ｐ形の傾斜バンドギャップＩｎＧａＡｓＰ光吸収層
３２…ｎ形のＩｎＰ電極層
３３…アンドープのＩｎＰキャリア走行層
３４…ｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層
３５…アノード電極
４１…ｐ形のドーピング濃度を走行層側に向けて傾斜させた
Ｉｎ0.53Ｇａ0.47Ａｓ光吸収層
４２…ｎ形のＩｎＰ電極層
４３…アンドープのＩｎＰキャリア走行層
４４…ｐ形のＩｎ0.73Ｇａ0.27Ａｓ0.6Ｐ0.4キャリアブロック層
４５…アノード電極
５１…ｐ形電極層
５２…ｎ形電極層
５３…キャリア走行層
５５…アノード電極
５６…カソード電極
５７…半絶縁性基板
Claims (1)
- ｐ形の第１の半導体層と、ｎ形の第２の半導体層と、これらの半導体層に挾まれ、上記第１の半導体層および第２の半導体層よりも低いドーピング濃度を持つ第３の半導体層と、上記第１の半導体層に接して上記第３の半導体層の反対側に配設された上記第１の半導体層よりもバンドギャップエネルギーが大きいｐ形の第４の半導体層とを備えた半導体ｐｎ接合構造を有するダイオードにおいて、
上記第１の半導体層がおおむね電荷中性条件を保つようにドーピング濃度が設定され、かつ光吸収層として機能するようにバンドギャップエネルギーが設定され、上記第３の半導体層がキャリア走行層として機能するようにおおむね空乏化するようにドーピング濃度が設定され、かつ上記第２および第３の半導体層が光吸収層として機能しないように上記第１の半導体層よりも大きいバンドギャップエネルギーに設定されていることを特徴とするフォトダイオード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08370496A JP3687700B2 (ja) | 1996-04-05 | 1996-04-05 | フォトダイオード |
| US08/832,297 US5818096A (en) | 1996-04-05 | 1997-04-03 | Pin photodiode with improved frequency response and saturation output |
| EP97105610A EP0800219B1 (en) | 1996-04-05 | 1997-04-04 | Heterojunction pin photodiode |
| DE69714117T DE69714117T2 (de) | 1996-04-05 | 1997-04-04 | Heteroübergang-PIN-Photodiode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08370496A JP3687700B2 (ja) | 1996-04-05 | 1996-04-05 | フォトダイオード |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003115323A Division JP3699961B2 (ja) | 2003-04-21 | 2003-04-21 | フォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275224A JPH09275224A (ja) | 1997-10-21 |
| JP3687700B2 true JP3687700B2 (ja) | 2005-08-24 |
Family
ID=13809889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08370496A Expired - Lifetime JP3687700B2 (ja) | 1996-04-05 | 1996-04-05 | フォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687700B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756609B2 (en) | 2001-05-02 | 2004-06-29 | Anritsu Corporation | Semiconductor light receiving element provided with acceleration spacer layers between plurality of light absorbing layers and method for fabricating the same |
| JP4061057B2 (ja) | 2001-12-04 | 2008-03-12 | Ｎｔｔエレクトロニクス株式会社 | フォトダイオード |
| CN100474634C (zh) * | 2002-02-01 | 2009-04-01 | 派克米瑞斯公司 | 改进的光电探测器 |
| JP4282573B2 (ja) | 2004-09-03 | 2009-06-24 | シャープ株式会社 | 半導体光増幅駆動装置 |
| JP2006229156A (ja) * | 2005-02-21 | 2006-08-31 | Ntt Electornics Corp | フォトダイオード |
| JP4350757B2 (ja) | 2007-01-23 | 2009-10-21 | シャープ株式会社 | 半導体光増幅素子および半導体光増幅素子駆動装置 |
| EP2466649A1 (en) | 2010-12-16 | 2012-06-20 | Alcatel Lucent | A double-collector uni-travelling-carrier photodiode |
| JP2018148209A (ja) * | 2017-03-03 | 2018-09-20 | 住友電工デバイス・イノベーション株式会社 | 光導波路型受光素子 |
| JP2019153671A (ja) * | 2018-03-02 | 2019-09-12 | 住友電工デバイス・イノベーション株式会社 | 光導波路型受光素子 |
| JP7059771B2 (ja) * | 2018-04-19 | 2022-04-26 | 日本電信電話株式会社 | 受光素子 |
| JP7443672B2 (ja) | 2019-04-05 | 2024-03-06 | 富士通オプティカルコンポーネンツ株式会社 | 光半導体素子及び光伝送装置 |
-
1996
- 1996-04-05 JP JP08370496A patent/JP3687700B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09275224A (ja) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0800219B1 (en) | Heterojunction pin photodiode | |
| Ishibashi et al. | Uni-traveling-carrier photodiodes | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| JP3687700B2 (ja) | フォトダイオード | |
| US7723754B2 (en) | Ge photodetectors | |
| JPH05160426A (ja) | 半導体受光素子 | |
| JP4093304B2 (ja) | アバランシ・フォトダイオード | |
| CN112563351A (zh) | 一种大功率InGaAs/InP单行载流子光电探测器的设计方法 | |
| US6107652A (en) | Metal-semiconductor-metal photodetector | |
| JPH0661521A (ja) | アバランシェホトダイオード | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JPH0433148B2 (ja) | ||
| JP2002231992A (ja) | 半導体受光素子 | |
| KR960001467B1 (ko) | 초격자구조(superlattice)의 증폭층을 갖는 애벌란체 포토다이오드(APD:Avalanche Photodiode) | |
| JP3699961B2 (ja) | フォトダイオード | |
| US4816890A (en) | Optoelectronic device | |
| JP3688909B2 (ja) | 半導体受光素子 | |
| JPH11330536A (ja) | 半導体受光素子 | |
| JP5303793B2 (ja) | フォトダイオード | |
| JP3708758B2 (ja) | 半導体受光素子 | |
| JP3739273B2 (ja) | 半導体光検出器 | |
| JP2011176094A (ja) | フォトダイオード | |
| US20240154053A1 (en) | Ge on si photodetector with gain | |
| US20230253516A1 (en) | Photodetector | |
| JPS59232470A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |