JP4217855B2 - 半導体受光素子 - Google Patents

半導体受光素子 Download PDF

Info

Publication number
JP4217855B2
JP4217855B2 JP2000134122A JP2000134122A JP4217855B2 JP 4217855 B2 JP4217855 B2 JP 4217855B2 JP 2000134122 A JP2000134122 A JP 2000134122A JP 2000134122 A JP2000134122 A JP 2000134122A JP 4217855 B2 JP4217855 B2 JP 4217855B2
Authority
JP
Japan
Prior art keywords
light
incident
semiconductor
layer
guide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000134122A
Other languages
English (en)
Other versions
JP2001320076A (ja
Inventor
剛 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000134122A priority Critical patent/JP4217855B2/ja
Publication of JP2001320076A publication Critical patent/JP2001320076A/ja
Application granted granted Critical
Publication of JP4217855B2 publication Critical patent/JP4217855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体受光素子に関し、特に光通信システムの受信モジュール等に用いられる、基板面に対して平行に入射する光を利用する半導体受光素子に関するものである。
【0002】
【従来の技術】
入射光が半導体基板と平行な方向から入射する形態の素子(導波路型受光素子)は、高速、高感度の素子であり、光通信システムの受信モジュールに用いる半導体受光素子に、特に幹線系高速光通信用受光素子に適している。しかし、光吸収層が光入射端面に接する形態の在来型の導波路型受光素子では、光電流が入射端面近傍に集中しやすく、例えばエルビウムドープトファイバアンプ(EDFA)からの出射光のように強度の高い光を入射した場合に入射端面が破壊されやすいという問題点があった。そこで、透明な半導体層である光ガイド層に光を入射し、その入射部から数十ミクロン以上離れた位置に形成された光電変換部まで光を導波させ、光電変換部においてガイド層から層厚方向に染み出した光(エバネッセント波)を、光吸収層で光電変換する形態の素子(装荷型受光素子)が提案され、現在、研究・開発が進められている。
【0003】
図6は、「1999年秋季、第60回応用物理学会学術講演会講演予稿集第3分冊、985頁、講演番号1p−ZC−8」(以下、文献1と記す)にて報告された装荷型受光素子を示す断面図である。同図に示されるように、結晶層構造は、半絶縁性InP基板101上に、n+−InPクラッド層102、波長組成1.3μm、層厚1μmのn+−InAlGaAsガイド層103、層厚0.5μmのi−InGaAs光吸収層104およびp+−InPクラッド層105が、順次エピタキシャル成長されたされたものである。
【0004】
そして、エピタキシャル成長結晶層に対して選択的にエッチングが施され、導波路となる領域は、メサ構造に加工されている。さらに、メサ構造の入射端面側の光吸収層104およびp+ −InPクラッド層105は除去されており、そのガイド層103の露出した部分は、光電変換の行われない受動導波路部108になされている。そして、メサ構造の残りの部分が入射光を光電変換する光電変換部106となる。
ガイド層103の入射端面より入射された光は、ガイド層103内を伝播する途中で光吸収層104に染み出してそこで光電変換される。光電変換されることなく後端側端面に到達した光は外部に放出され損失となる。また、光電変換により生成された光電流は、n側およびp側に形成された電極(図示なし)を介して外部に取り出される。
【0005】
【発明が解決しようとする課題】
上記文献1には、提案された装荷型導波路型素子構造では、光電流10mAという高光入力状態においても素子の劣化が見られないことが報告されているが、上記素子構造では、ガイド層と光吸収層との光学的結合が弱く、充分に光電変換が行われないため、量子効率が低いことが問題となる。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、高い量子効率を有する導波路型半導体受光素子を提供できるようにすることである。
【0006】
【課題を解決するための手段】
上記の目的を達成するため、本発明によれば、半導体基板と、前記半導体基板上に形成され、入射光波長よりも短いバンドギャップを有する半導体からなり、光が入射する入射端面とこれに対向する後端側端面とを有する光ガイド層と、前記光ガイド層に接して、あるいは近接して形成され、入射光波長と等しいかあるいは長いバンドギャップを有する半導体からなる光吸収層と、前記後端側端面に形成され、入射光を反射する反射ミラーと、を備え、前記反射ミラーのなす平面が、入射光と反射光との半導体基板面上での投影像が一致しないように、前記入射端面に対して傾いていることを特徴とする半導体受光素子、が提供される。
【0007】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。
図1(a)は、本発明の第一、第二の実施の形態を説明するための平面図であり、図1(b)、(c)は、それぞれ図1(a)のA−A′線、B−B′線での断面図である。同図に示されるように、結晶層構造は、分子線エピタキシャル成長(MBE)法を用いて、半絶縁性InP基板(以下、基板と記す)1上に、層厚0.5μmのn+−InPクラッド層(以下、nクラッド層と記す)2、波長組成1.3μm、層厚1μmのn+−InAlGaAsガイド層(以下、ガイド層と記す)3、層厚0.5μmのi−InGaAs光吸収層(以下、光吸収層と記す)4および層厚1μmのp+−InPクラッド層(以下、pクラッド層と記す)5を、順次エピタキシャル成長させて形成したものである。
【0008】
そして、エピタキシャル成長層の導波路となる領域は、深さの異なる複数回のエッチングにより、メサ構造に加工されている。すなわち、基板1が露出するまでエッチングされた領域、nクラッド層2が露出するまでエッチングされた領域、ガイド層3が露出するまでエッチングされた領域、および、エッチングを施さず、pクラッド層5が残った領域があり、pクラッド層5が残った領域が、入射光を光電変換する光電変換部6となり、また、ガイド層3が露出するまでエッチングされた領域は、入射光を光電変換部6に導波するための受動導波路部8となる。
【0009】
そして、光電変換部6の後端の端面は、斜め反射ミラー7を形成するために入射光の方向と直交しないように導波路方向に対して傾けて形成されている。これらのエッチング工程後の素子上面に、酸化など不要な化学反応を抑制し、素子の寿命を延ばすパッシベーション膜としての窒化シリコン膜9が形成される。また、光電変換部6の後方に、寄生容量低減のためのポリイミド膜10が形成されている。さらに、電極引き出しのために窒化シリコン膜9に窓開けが行われ、pクラッド層5上にはp側電極としてのAuZnアロイ電極11が、nクラッド層2上にはn側電極としてのAuGeNiアロイ電極12が形成される。そして、アロイ電極11、12を拡大、延長する形でTiPtAu電極13a、13b、13cが形成される。さらに、劈開により露出された素子の入射端面には反射防止膜として窒化シリコン膜14が形成される。
【0010】
図2は、本発明の第一、第二実施の形態の動作を説明するために、図1の半導体結晶の部分を模式的に表したレイアウト図である。
まず、受光素子としての基本的な動作について述べる。図1(a)、(b)に矢印で示した位置から信号光を入射する。この入射信号光の波長は、光通信で通常用いられる波長帯である1.55μm帯を想定している。入射された光はガイド層3を光導波のためのコア層として伝播し、光電変換部6に達し、そこで光電変換され、その光電流はTiPtAu電極13a、13b、13cに接続された外部の電気回路に電気信号として取り出される。
【0011】
次に、図1を参照してより詳細に説明する。素子に入射された信号光はガイド層3中を伝播し、その光パワーの一部は光電変換部6の光吸収層4で吸収され光電変換されるが、一部は吸収されずに光電変換部6の後端まで達する。従来はこの吸収されなかった光パワー成分はそのまま損失となり、量子効率を低下させる原因となっていた。一方、本実施の形態では、図2に模式的に示すように、吸収されなかった光パワー成分は斜め反射ミラー7で反射され、次に光電変換部6の側方のメサ側壁で反射され、さらに反対側のメサ側壁でも反射され、以降これを繰り返す。そして、このように光が反射されながら伝播している間、常にそのパワーの一部が光吸収層4に吸収され、光電変換される。即ち、斜め反射ミラー7および光電変換部6の側方のメサ側壁での反射により、光電変換部6の実効的な長さが延長され、素子の光電変換効率、即ち量子効率が向上するという効果が得られる。
【0012】
図2では、入射光の入射方向と斜め反射ミラー7の面の法線とのなす角(すなわち入射角)θAが35度となるよう設計されている。ガイド層3の屈折率をn1=3.39、窒化シリコン膜9とポリイミド膜10の屈折率はほぼ等しいとして、これをn2=1.8とすれば、斜め反射ミラー7において、光の反射率がほぼ100%の反射、すなわち全反射を起こすための臨界角はスネルの法則により、sin-1(n2/n1)=32.1度と計算され、θA=35度はこれよりも大きい。したがって、斜め反射ミラー7での反射は全反射となり、反射ミラー7を透過して失われる光の損失分は極めて少ない。また、斜め反射ミラー7で反射された光が光電変換部6の側方のメサ側壁へ入射するときの入射角θBは、θB=90度−2×θAより、20度である。このメサ側壁上には窒化シリコン膜9が形成されているが、その外側は空気であり、その屈折率を1とすれば、メサ側壁で光が全反射するための臨界角は、sin-1(1/n1 )=17.2度と計算され、θBはこれよりも大きい。したがって、このメサ側壁での反射も全反射となり、透過光による損失分が極めて少ない。即ち、本実施の形態では、ガイド層3の屈折率3.39、窒化シリコン膜9とポリイミド膜10の屈折率1.8に対してθAを35度と設計することにより、斜め反射ミラー7、及び光電変換部6の側方のメサ側壁での反射が全反射となり、損失が少なく、量子効率が顕著に改善されるという効果が得られる。
【0013】
従来の装荷型受光素子では、在来型の導波路型受光素子と比べれば入射端近傍への光電流集中が緩和され、素子が劣化し破壊することは抑制されるものの、上記文献1にも記述が見られるように、光電流分布は依然、光電変換部の前方に偏っていた。これに対し、本実施の形態では斜め反射ミラー7が形成されていることにより、光電流の偏りが平均化され、素子がより劣化、破壊しにくくなるという効果が得られる。その理由は、従来の装荷型受光素子と比べて量子効率が改善され、同じパワーの光を入射したとき、より大きな光電流が素子から取り出されることとなるが、この光電流の増加は、おもに光電変換部6の後方での増加によるものであるためである。これは、斜め反射ミラー7は光電変換部6の後方に形成されているため、その反射光により、擬似的に光電変換部6の後方から光を入射した状態となるためである。
【0014】
なお、以上、第一の実施の形態の説明においては、光を直線で近似して幾何学的な説明を行ったが、この近似は、素子内での入射光の広がり角が4〜4.5度と、小さいことに基づいており、実験結果と比較的よく一致する近似である。また、第一の実施の形態では、n1=3.39、n2=1.8、θA=35度、θB=20度である例を示したが、これら以外の値でも、第一の実施の形態と同様の全反射条件を満たす数値の組み合わせであれば、同等の効果が得られる。さらに、必ずしも厳密に全反射条件が満たされなくても、近い数値であればほぼ同等の効果が得られる。
【0015】
次に、本発明の第二の実施の形態について説明する。本実施の形態が第一の実施の形態と異なる点は、ポリイミド膜10の屈折率が1.6であり、窒化シリコン膜9の屈折率1.8よりも屈折率が小さい材料を用いている点、および、窒化シリコン膜9の層厚が特に0.56μmに設計されている点、および、図2において、θA=20度、θB=50度と設計されている点である。他の素子構造は第一の実施の形態と同様である。
一般に、それぞれ異なる屈折率を有する誘電体の多層構造に光が入射(斜め入射も含む)するとき、その反射率は誘電体の層厚、屈折率により変化することが知られている。本実施の形態では、斜め反射ミラー7での反射率が極大となる様、窒化シリコン膜9の層厚が設計されている。即ち、斜め反射ミラー7への入射角は20度であり、全反射条件は満たされないものの、窒化シリコン膜9の層厚が最適に設計されているので高い反射率が得られ、第一の実施の形態と同様に量子効率の顕著な改善が得られる。ここで、光電変換部6の側方のメサ側壁での反射については、第一の実施の形態と同様、本実施の形態においても全反射条件が満たされている。
【0016】
なお、本実施の形態においてはポリイミド膜10の屈折率が1.6、窒化シリコン膜9の屈折率が1.8、層厚が0.56μm、θA=20度、θB=50度である例を示したが、これら以外の値でも、反射ミラー7での反射率が極大となる設計であれば、同等の効果が得られる。さらに、必ずしも反射率が厳密に極大となる設計値でなくても、近い設計値であればほぼ同様の効果が得られる。
また、本実施の形態では光電変換部6の後方の斜め反射ミラー7の外側にポリイミド膜10が形成されている素子構造の例を示したが、この構造に限らず、たとえば光電変換部6側方のメサ側壁の外側にポリイミド膜が形成された構造に対しても、このメサ側壁での反射率が極大となるよう、窒化シリコン膜9の層厚を設計することが可能であり、その場合も量子効率の顕著な改善が得られる。
【0017】
また、本実施の形態においてはポリイミド膜10の屈折率が窒化シリコン膜9の屈折率よりも小さい例を示したが、逆に、大きい場合でも、反射率を極大とするように窒化シリコン膜9の膜厚を設計することができ、同様の効果を得ることができる。
また、本実施の形態において、ポリイミド膜10の代わりに、ポリイミドと比較して、吸湿性が低いベンゾシクロブテン膜(BCB膜)、あるいは金属膜など、ポリイミド以外の材料を用いた場合でも、反射率を極大とするように窒化シリコン膜9の膜厚を設計することができ、同様の効果を得ることができる。
また、本実施の形態においてはθAが0度でない場合を示したが、θAを0度とした場合にも反射率を極大とするように窒化シリコン膜9の膜厚を設計することができる。この時も光電変換部6の実効的な長さが延長されるという効果は同様であり、量子効率の顕著な改善が得られる。
【0018】
次に、図3は、本発明の第三の実施の形態を説明するためのレイアウト図であって、第一の実施の形態における図2に対応する図である。本実施の形態が第一の実施の形態と異なる点は、図3に示したように、斜め反射ミラー7が二つの面から構成されている点である。これら二つの面はいずれも、その法線と入射光の入射方向とのなす角θAが35度となるよう設計されている。他の素子構造は第一の実施の形態と同様である。
本実施の形態では斜め反射ミラー7が二つの面から構成されているため、第一の実施の形態において図2に示したメサの鋭角部分がなくなる。したがって、素子作製プロセスにおいて、メサの鋭角部分におけるレジスト被覆性が悪くなったり、素子が破損しやすいという問題がなくなり、素子のプロセス歩留りが向上するという効果が得られる。
【0019】
図4は、本発明の第四の実施の形態を説明するための断面図であって、第一の実施の形態における図1(b)に対応する図である。本実施の形態が第一の実施の形態と異なる点は、図4に示したように、斜め反射ミラー7が基板1の面に対して垂直ではなく、逆メサ状にθC=2度傾けて形成されている点である。このように逆メサ状に傾けた構造は、例えばドライエッチングプロセスで、基板を傾けた状態でエッチングを行うことなどにより形成できる。他の素子構造は第一の実施の形態と同様である。
本実施の形態では斜め反射ミラー7が逆メサ状に傾けて形成されているため、斜め反射ミラー7での反射光は光吸収層4へ近づく方向へ向かう。従って、斜め反射ミラー7および光電変換部6の側方のメサ側壁において反射を繰り返しながら反射光が進む際に、基板1の方向に放射されて損失となる光の成分が少なくなる。したがって、より顕著な量子効率改善効果を得ることができる。
【0020】
図5(a)〜(c)は、本発明の第五の実施の形態を説明するための平面図と断面図とレイアウト図であって、第一の実施の形態における図1(a)、(b)および図2(c)に対応する図である。本実施の形態が第一の実施の形態と異なる点は、受動導波路部8が形成されておらず、光電変換部6に基板1と平行な方向から直接光を入射する点である。他の素子構造は第一の実施の形態と同様である。
本実施の形態の素子は光電変換部6に基板1と平行な方向から直接光を入射する形態の導波路型受光素子であるので、装荷型受光素子と比べると光電流密度分布の入射端面近傍への偏りが大きく、入射端面が劣化、破壊しやすい。しかしながら本実施の形態では斜め反射ミラー7が形成されているので、第一の実施の形態と同様に光電流密度分布が平均化され、通常の導波路型受光素子よりは入射端面が劣化、破壊しにくいという効果が得られる。この効果の他、斜め反射ミラー7および光電変換部6の側方のメサ側壁での反射により、光電変換部6の実効的な長さが延長され、素子の量子効率が向上するという効果などについても第一の実施の形態と同様である。なお、同様に、第二、第三、第四の実施の形態も通常の導波路型受光素子に適用が可能である。
【0021】
以上、第一から第五の実施の形態では、ガイド層3の上に直接光吸収層4が形成されている例を示したが、必ずしも両者は直接接している必要はなく、両者の間に、バンド不連続を緩和するための半導体層など、他の半導体層が挿入されていても、前記実施の形態と同等の効果が得られる。
また、第一から第五の実施の形態では、光電変換部6のフォトダイオードとしての構造が、いわゆるPINフォトダイオード構造である場合の例を示したが、この構造に限らず、光吸収層の上層、あるいは下層にフォトキャリアをアバランシェ増倍させるための増倍層を挿入したアバランシェ・フォトダイオード(APD)構造、あるいは光吸収層の上部にショットキー電極を形成したショットキーフォトダイオード構造などであっても、前記実施の形態と同等の効果が得られる。
【0022】
【発明の効果】
以上説明したように、本発明の半導体受光素子は、光電変換部後方に反射ミラーを形成したものであるので、導波路型受光素子において、光電変換部後方で反射された光をも光電変換に利用することができ、光電変換部の実効的な長さを延長して、素子の光電変換効率、即ち量子効率を向上させることができる。
さらに、光電変換部の側方のメサ側壁で光を多重反射させたり、反射ミラーでの反射光が光吸収部に向かうように反射ミラーを傾けたりすることにより、より高い量子効率の受光素子を得ることができる。
【図面の簡単な説明】
【図1】本発明の第一、第二の実施の形態を説明するための半導体受光素子の平面図と断面図。
【図2】本発明の第一および第二の実施の形態における半導体受光素子のレイアウト図。
【図3】本発明の第三の実施の形態における半導体受光素子のレイアウト図。
【図4】本発明の第四の実施の形態を説明するための半導体受光素子の断面図。
【図5】本発明の第五の実施の形態を説明するための半導体受光素子の平面図、断面図およびレイアウト図。
【図6】従来の半導体受光素子の断面図。
【符号の説明】
1、101 半絶縁性InP基板(基板)
2、102 n+−InPクラッド層(nクラッド層)
3、103 n+−InAlGaAsガイド層(ガイド層)
4、104 i−InGaAs光吸収層(光吸収層)
5、105 p+−InPクラッド層(pクラッド層)
6、106 光電変換部
7 斜め反射ミラー
8、108 受動導波路部
9、14 窒化シリコン膜
10 ポリイミド膜
11 AuZnアロイ電極
12 AuGeNiアロイ電極
13a、13b、13c TiPtAu電極
θA 入射光の入射方向と斜め反射ミラー面の法線とのなす角度
θB 斜め反射ミラーで反射された光が光電変換部の側方のメサ側壁に入射するときの入射角度
θC 斜め反射ミラーの半絶縁性InP基板面に対する傾き角度

Claims (11)

  1. 半導体基板と、
    前記半導体基板上に形成され、入射光波長よりも短いバンドギャップを有する半導体からなり、光が入射する入射端面とこれに対向する後端側端面とを有する光ガイド層と、
    前記光ガイド層に接して、あるいは近接して形成され、入射光波長と等しいかあるいは長いバンドギャップを有する半導体からなる光吸収層と、
    前記後端側端面に形成され、入射光を反射する反射ミラーと、を備え、
    前記反射ミラーのなす平面が、入射光と反射光との半導体基板面上での投影像が一致しないように、前記入射端面に対して傾いていることを特徴とする半導体受光素子。
  2. 前記光吸収層が前記光ガイド層の全長にわたって形成されていることを特徴とする請求項1記載の半導体受光素子。
  3. 前記光吸収層は、その後端側端面が前記光ガイド層の後端側端面に接しており、かつ、前記光ガイド層の入射端面から所定の距離の間は形成されておらず、入射端面から離して形成されていることを特徴とする請求項1記載の半導体受光素子。
  4. 前記光ガイド層が、メサ状に加工されてメサ側壁を備えており、前記反射ミラーで反射された光が、前記光ガイド層のメサ側壁へ入射し、該メサ側壁で再度反射されることを特徴とする請求項1〜の何れかに記載の半導体受光素子。
  5. 前記光ガイド層のメサ側壁での反射が、複数回繰り返されることを特徴とする請求項記載の半導体受光素子。
  6. 前記反射ミラー、および/または、前記光ガイド層のメサ側壁、に入射する光の入射角が、全反射の臨界角と等しいかそれより大きいことを特徴とする請求項1〜の何れかに記載の半導体受光素子。
  7. 前記反射ミラー、および/または、前記光ガイド層のメサ側壁、の面上に誘電体膜が形成されており、それぞれの誘電体膜の膜厚が、前記反射ミラーまたは前記光ガイド層のメサ側壁における光の反射率が極大となるよう設計されていることを特徴とする請求項1〜の何れかに記載の半導体受光素子。
  8. 前記反射ミラーが複数の面より構成されていることを特徴とする請求項1〜の何れかに記載の半導体受光素子。
  9. 前記反射ミラー面における反射光が前記光吸収層に向かうように、前記反射ミラー面が前記半導体基板面に対して傾いていることを特徴とする請求項1〜の何れかに記載の半導体受光素子。
  10. 前記光吸収層で生成されたフォトキャリアが注入されアバランシェ増倍を起こす増倍層を備えたことを特徴とする請求項1〜の何れかに記載の半導体受光素子。
  11. 前記光吸収層上にショットキー電極を備えたことを特徴とする請求項1〜の何れかに記載の半導体受光素子。
JP2000134122A 2000-05-08 2000-05-08 半導体受光素子 Expired - Fee Related JP4217855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000134122A JP4217855B2 (ja) 2000-05-08 2000-05-08 半導体受光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000134122A JP4217855B2 (ja) 2000-05-08 2000-05-08 半導体受光素子

Publications (2)

Publication Number Publication Date
JP2001320076A JP2001320076A (ja) 2001-11-16
JP4217855B2 true JP4217855B2 (ja) 2009-02-04

Family

ID=18642459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000134122A Expired - Fee Related JP4217855B2 (ja) 2000-05-08 2000-05-08 半導体受光素子

Country Status (1)

Country Link
JP (1) JP4217855B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909160B2 (en) 2002-07-16 2005-06-21 Anritsu Corporation Semiconductor light-receiving module capable of converting light into current efficiently at light absorbing layer
WO2005060010A1 (ja) * 2003-12-18 2005-06-30 Nec Corporation 受光素子およびそれを用いた光受信機
JP3729271B2 (ja) 2004-01-08 2005-12-21 セイコーエプソン株式会社 光素子およびその製造方法
JP5742344B2 (ja) 2011-03-20 2015-07-01 富士通株式会社 受光素子、光受信器及び光受信モジュール
JP6514904B2 (ja) * 2015-02-05 2019-05-15 富士通株式会社 光半導体素子

Also Published As

Publication number Publication date
JP2001320076A (ja) 2001-11-16

Similar Documents

Publication Publication Date Title
JP3221916B2 (ja) 集積型光学ガイドと、光検出器とを備えたオプトエレクトロニックデバイス
US7358585B2 (en) Silicon-based Schottky barrier infrared optical detector
US8472494B2 (en) Semiconductor laser silicon waveguide substrate, and integrated device
JP3544352B2 (ja) 半導体受光素子
JP2982619B2 (ja) 半導体光導波路集積型受光素子
US5121182A (en) Integrated optical semiconductor device
JP5747592B2 (ja) 受光装置
JP2010010450A (ja) 導波路型受光素子
US20060034576A1 (en) Superluminescent diodes having high output power and reduced internal reflections
US6020620A (en) Semiconductor light-receiving device with inclined multilayer structure
US20130207140A1 (en) Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof
JP3284994B2 (ja) 半導体光集積素子及びその製造方法
US6646317B2 (en) High power photodiode
JP4217855B2 (ja) 半導体受光素子
JP3452005B2 (ja) 装荷型半導体受光素子
JP3589878B2 (ja) 裏面入射型受光装置およびその作製方法
JP2965139B2 (ja) 導波路型半導体受光素子
JP2003174186A (ja) 半導体受光素子
US7071524B2 (en) Semiconductor light receiving device for repeatedly propagating incident light in light absorption layer and method for manufacturing the same
JPS6132804A (ja) 光導波路一体化受光素子およびその製造方法
JP2970575B2 (ja) 導波路型半導体受光素子
JP3381661B2 (ja) 導波路型半導体受光素子及びその製造方法
US20220276439A1 (en) Waveguide structure for a photonic integrated circuit
JPH0410582A (ja) 半導体光素子
JP2011165848A (ja) 面入射型フォトダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees