WO2017199501A1 - 受光素子、光通信装置、および受光素子の製造方法 - Google Patents

受光素子、光通信装置、および受光素子の製造方法 Download PDF

Info

Publication number
WO2017199501A1
WO2017199501A1 PCT/JP2017/006257 JP2017006257W WO2017199501A1 WO 2017199501 A1 WO2017199501 A1 WO 2017199501A1 JP 2017006257 W JP2017006257 W JP 2017006257W WO 2017199501 A1 WO2017199501 A1 WO 2017199501A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductivity type
constricted portion
type layer
light receiving
Prior art date
Application number
PCT/JP2017/006257
Other languages
English (en)
French (fr)
Inventor
勇志 増井
慎吾 金子
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2018518088A priority Critical patent/JP7006588B2/ja
Priority to US16/301,363 priority patent/US10937919B2/en
Publication of WO2017199501A1 publication Critical patent/WO2017199501A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H01L31/145—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the semiconductor device sensitive to radiation being characterised by at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier formed in, or on, a common substrate

Definitions

  • the present disclosure relates to a light receiving element, an optical communication device, and a method for manufacturing the light receiving element.
  • a mesa-type PIN photodiode (p-intrinsic-n-photodiode) is known as a light-receiving element for optical communication (see, for example, Patent Document 1).
  • a PIN structure photodiode including a first conductivity type layer, a light absorption layer, and a second conductivity type layer having a light incident surface is provided in a column-shaped mesa portion.
  • the semiconductor layer is formed.
  • the semiconductor layer has a constricted portion that is most constricted (narrowed) in the vicinity of the interface between the first conductive type layer and the light absorbing layer among the first conductive type layers. The edge of the interface is exposed on the inner surface of the constricted portion.
  • the first optical communication apparatus includes one or a plurality of light receiving elements.
  • the one or more light receiving elements provided in the first optical communication device have the same components as the first light receiving element.
  • the manufacturing method of the 1st light receiving element concerning one embodiment of this indication includes the following processes.
  • a semiconductor layer having a PIN structure photodiode including a first conductivity type layer, a light absorption layer, and a second conductivity type layer is etched to form a semiconductor layer in a mesa shape;
  • the most constricted portion in the vicinity of the interface between the first conductivity type layer and the light absorption layer is formed in the mesa and the edge of the interface is exposed on the inner surface of the constricted portion.
  • the first light receiving element among the first conductive type layers, the first conductive type layer and the light absorbing layer.
  • the constricted portion that is most constricted in the vicinity of the interface is formed in the mesa portion, and the edge of the interface is exposed on the inner surface of the constricted portion.
  • the parasitic capacitance of the element can be reduced as compared with the case where the constricted portion is not formed in the mesa portion. Even when the mesa diameter is increased, an increase in parasitic capacitance of the element can be suppressed.
  • a second light receiving element includes a semiconductor in which a PN-structure photodiode including a first conductivity type layer and a second conductivity type layer having a light incident surface is formed in a columnar mesa portion. With layers.
  • the semiconductor layer has a constricted portion most constricted in the vicinity of the interface between the first conductive type layer and the second conductive type layer among the first conductive type layers. The edge of the interface is exposed on the inner surface of the constricted portion.
  • the second optical communication apparatus includes one or a plurality of light receiving elements.
  • One or more light receiving elements provided in the second optical communication device have the same components as the second light receiving element.
  • the manufacturing method of the 2nd light receiving element concerning one embodiment of this indication includes the following processes.
  • a semiconductor layer having a P-type photodiode including a first conductivity type layer and a second conductivity type layer is etched to form a semiconductor layer in a mesa shape. Forming a constricted portion most constricted in the vicinity of the interface between the first conductive type layer and the second conductive type layer in the mesa and exposing an edge of the interface to the inner surface of the constricted portion
  • the first conductivity type layer and the second conductivity among the first conductivity type layers are formed in the mesa portion, and the edge of the interface is exposed on the inner surface of the constricted portion.
  • the parasitic capacitance of the element can be reduced as compared with the case where the constricted portion is not formed in the mesa portion. Even when the mesa diameter is increased, an increase in parasitic capacitance of the element can be suppressed.
  • the first conductive type layer and the light among the first conductive type layers are formed in the mesa part, and the edge of the interface is exposed on the inner surface of the constricted part, so that both mounting ease and high-speed response can be achieved.
  • the first conductive type layer and the first conductive type layer among the first conductive type layers are formed in the mesa part, and the edge of the interface is exposed on the inner surface of the constricted part, so that both mounting ease and high-speed response are achieved. Can do.
  • FIG. 4 is a diagram illustrating an example of a manufacturing process subsequent to FIG. 3. It is a figure showing an example of the manufacturing process following FIG. It is a figure showing an example of the manufacturing process following FIG. It is a figure showing an example of the manufacturing process following FIG. It is a figure showing an example of the manufacturing process following FIG. It is a figure which expands and represents the modification of the cross-sectional structure of the constriction formation layer vicinity of FIG.
  • FIG. 12 is a diagram illustrating an example of a manufacturing process subsequent to FIG. 11.
  • FIG. 13 is a diagram illustrating an example of a manufacturing process subsequent to FIG. 12. It is a figure showing an example of the manufacturing process following FIG. It is a figure showing an example of the manufacturing process following FIG. It is a figure showing the cross-sectional structural example of the light receiving element which concerns on 2nd Embodiment of this indication.
  • FIG. 20 is a diagram illustrating an example of a manufacturing process following FIG. 19.
  • FIG. 21 is a diagram illustrating an example of a manufacturing process subsequent to FIG. 20. It is a figure which expands and represents the modification of the cross-sectional structure of the constriction formation layer vicinity of FIG. It is a figure which expands and represents the modification of the cross-sectional structure of the constriction formation layer vicinity of FIG.
  • FIG. 17 is a diagram illustrating a modification of the cross-sectional configuration of the light receiving element in FIG. 16. It is a figure showing the cross-sectional structural example of the optical communication apparatus which concerns on 3rd Embodiment of this indication.
  • First embodiment (light receiving element) 1.
  • Example in which the constriction-forming layer is omitted Example in which the constriction-forming layer is composed of a plurality of layers
  • Example in which a constricted portion is provided in a back-illuminated type light receiving element Modified example of second embodiment (light receiving element) Example in which the constriction forming layer is omitted Example in which the constriction forming layer is composed of a plurality of layers Example in which the light absorption layer is omitted Etchant variation Modified example of third embodiment (optical communication apparatus) Examples in which the light receiving elements according to the above-described embodiments and their modifications are provided in an optical communication device
  • FIG. 1 illustrates a cross-sectional configuration example of a light receiving element 1 according to the present embodiment.
  • the light receiving element 1 can be suitably applied to an optical communication apparatus that performs signal transmission (optical transmission) between semiconductor chips such as LSIs.
  • the light receiving element 1 is a top-incident light receiving element, and includes, for example, a semiconductor layer 20 on a substrate 10.
  • the substrate 10 is made of, for example, an undoped GaAs substrate.
  • the semiconductor layer 20 has, for example, an element structure in which a first conductivity type layer 21, a light absorption layer 23, and a second conductivity type layer 24 are stacked in this order from the substrate 10 side.
  • the first conductivity type layer 21 (specifically, the upper portion of the first conductivity type layer 21), the light absorption layer 23, and the second conductivity type layer 24 constitute a columnar mesa portion 25.
  • the columnar mesa 25 has, for example, a cylindrical shape extending in the normal direction of the substrate 10.
  • the side surface of the columnar mesa portion 25 may be parallel to the normal line of the substrate 10, or may be a forward taper shape or a reverse taper shape.
  • the upper surface of the second conductivity type layer 24 (the surface of the second conductivity type layer 24 opposite to the light absorption layer 23) constitutes the upper surface of the mesa portion 25, and light from which light from the outside is incident It is an incident surface 20A.
  • the first conductivity type layer 21 and the second conductivity type layer 24 are composed of semiconductor materials having different conductivity types.
  • the first conductivity type layer 21 is made of n-type AlGaAs, for example.
  • Examples of the n-type impurity contained in the n-type GaAs include silicon (Si) and selenium (Se).
  • the second conductivity type layer 24 is made of, for example, p-type AlGaAs.
  • Examples of the p-type impurity contained in the p-type AlGaAs include zinc (Zn), magnesium (Mg), and beryllium (Be).
  • the light absorption layer 23 absorbs light incident on the light incident surface 20A and converts it into an electric signal (photocurrent) corresponding to the output level of the absorbed light.
  • the light absorption layer 23 is made of, for example, undoped GaAs or undoped InGaAs.
  • a photodiode having a PIN structure including a first conductivity type layer 21 (specifically, an upper portion of the first conductivity type layer 21), a light absorption layer 23, and a second conductivity type layer 24 has a columnar shape. It is formed in the mesa portion 25. That is, the light receiving element 1 includes a mesa PIN photodiode.
  • the electrical signal generated in the light absorption layer 23 is input as an optical communication signal to an optical communication arithmetic circuit (not shown) connected to a first electrode 31 and a second electrode 32 described later, and this optical communication arithmetic circuit Is used to determine the signal level of the light incident on the light incident surface 20A.
  • the light receiving element 1 further includes, for example, a first electrode 31 and a second electrode 32.
  • the first electrode 31 is electrically connected to the first conductivity type layer 21 and is formed, for example, in contact with the periphery of the mesa portion 25 (specifically, the flat surface of the first conductivity type layer 21).
  • the first electrode 31 has a structure in which an alloy of gold (Au) and germanium (Ge), nickel (Ni), and gold (Au) are stacked in this order from the first conductivity type layer 21 side.
  • the second electrode 32 is electrically connected to the second conductivity type layer 24, and is formed, for example, in contact with the upper surface of the second conductivity type layer 24.
  • the second electrode 32 has, for example, a ring shape and has an opening. A portion of the upper surface of the second conductivity type layer 24 exposed in the opening of the second electrode 32 is a light incident surface 20A.
  • the second electrode 32 may have a continuous ring shape, or may have a ring shape in which one or more portions are interrupted.
  • the second electrode 32 has a structure in which, for example, titanium (Ti), platinum (Pt), and gold (Au) are stacked in this order from the second conductivity type layer 24 side.
  • the semiconductor layer 20 has the constricted portion 26 that is most constricted in the vicinity of the interface 21 ⁇ / b> A between the first conductive type layer 21 and the light absorption layer 23 in the first conductive type layer 21.
  • the constricted portion 26 is rotationally symmetric with respect to the center axis of the mesa portion 25 (a line segment that is parallel to the optical axis of the light receiving element 1 and passes through the center of the mesa portion 25).
  • the constricted portion 26 is formed along the outer edge of the mesa portion 25 and is formed so as to avoid at least a part of the region facing the light incident surface 20A. That is, the constricted portion 26 is formed in a manner that does not divide the current path in the semiconductor layer 20.
  • the constricted portion 26 has a wedge shape that becomes thinner as it approaches the central axis of the mesa portion 25, and the edge of the interface 21 ⁇ / b> A is exposed on the inner surface of the constricted portion 26.
  • the area of the interface 21A is smaller than the area of the interface between the first conductivity type layer 21 and the light absorption layer 23 when it is assumed that the constricted portion 26 is not formed.
  • the diameter of the most constricted portion of the constricted portion 26 (constricted diameter R1) is smaller than the light receiving diameter R2 of the light incident surface 20A.
  • the depth (depth) of the most constricted portion of the constricted portion 26 is, for example, 2 ⁇ m or more and 20 ⁇ m or less.
  • the effect of reducing the area of the interface 21A is very small.
  • the current path in the semiconductor layer 20 of the photoelectrons generated near the side surface of the mesa portion 25 in the light absorbing layer 23 is the mesa portion in the light absorbing layer 23. This is significantly longer than the current path in the semiconductor layer 20 of the photoelectrons generated at the center of 25, which may adversely affect the high-speed response.
  • FIG. 2 shows an enlarged cross-sectional configuration example in the vicinity of the constricted portion 26.
  • the first conductivity type layer 21 is formed of a material having a relatively high etching rate at the most constricted portion of the constricted portion 26 as compared with the portions of the first conductive type layer 21 other than the constricted portion 26.
  • a formation layer 22 is provided.
  • the constriction forming layer 22 is made of, for example, n-type AlAs or n-type AlGaInP.
  • the etching rate of AlAs is higher than the etching rates of AlGaAs and GaAs. Further, when a mixed solution of hydrochloric acid and water is used as an etchant, the etching rate of AlGaInP is higher than the etching rates of AlGaAs and GaAs.
  • the thickness of the first conductivity type layer 21 is about 2 ⁇ m and the thickness of the light absorption layer 23 is about 2 ⁇ m
  • the thickness of the constriction formation layer 22 is, for example, 10 nm or more and 100 nm or less. In the first conductivity type layer 21, the thickness between the interface 21A and the constriction formation layer 22 is, for example, about 100 nm.
  • the light receiving element 1 further includes, for example, insulating members (embedded layer 27 and insulating film 28) that protect the constricted portion 26.
  • the embedded layer 27 is formed so as to embed the constricted portion 26, and is made of a resin material such as polyimide, for example.
  • the insulating film 28 is formed so as to cover the surface of the buried layer 27 and the surface of the mesa portion 25, and is made of an insulating material. Examples of the insulating material used for the insulating film 28 include SiO 2 and SiN.
  • FIG. 3 shows an example of the manufacturing process of the light receiving element 1.
  • FIG. 4 shows an example of the manufacturing process following FIG.
  • FIG. 5 shows an example of the manufacturing process following FIG.
  • FIG. 6 shows an example of the manufacturing process following FIG.
  • FIG. 7 shows an example of the manufacturing process following FIG.
  • a compound semiconductor is collectively formed on a substrate 10 made of, for example, GaAs by an epitaxial crystal growth method such as a MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • a methyl organic metal gas such as trimethylaluminum (TMAl), trimethylgallium (TMGa), trimethylindium (TMIn), arsine (AsH 3 ), or the like is used.
  • TMAl trimethylaluminum
  • TMGa trimethylgallium
  • TMIn trimethylindium
  • arsine AsH 3
  • hydrogen selenide H 2 Se
  • DMZn dimethyl zinc
  • the first conductivity type layer 21 ⁇ / b> D is made of the same material as the first conductivity type layer 21.
  • the constriction forming layer 22 ⁇ / b> D is composed of the same material as the constriction forming layer 22.
  • the light absorption layer 23 ⁇ / b> D is made of the same material as the light absorption layer 23.
  • the second conductivity type layer 24 ⁇ / b> D is composed of the same material as the second conductivity type layer 24.
  • a first conductivity type layer 21D eg, n-type AlGaAs
  • a light absorption layer 23D eg, non-doped GaAs
  • a second conductivity type layer 24D are formed on the substrate 10.
  • p-type AlGaAs are formed in this order from the substrate 10 side
  • a constriction forming layer 22D for example, n-type AlAs or n-type AlGaInP
  • the second conductivity type layer 24D and the light absorption layer 23D are selectively etched using the resist layer as a mask.
  • the semiconductor layer is formed into a mesa shape. To do. At this time, wet etching is used.
  • the constriction forming layer 22D is composed of n-type AlAs
  • a solution in which phosphoric acid, hydrogen peroxide solution, and water are mixed at a ratio of 3: 1: 50 as an etchant is used.
  • the constriction formation layer 22D is composed of n-type AlGaInP, a mixed solution of hydrochloric acid and water is used as an etchant.
  • the constriction formation layer 22D for example, as shown in FIG. 5, the interface between the first conductivity type layer 21D and the light absorption layer 23 in the first conductivity type layer 21D.
  • the constricted portion 26 that is most constricted in the vicinity of 21A is formed in the mesa (mesa portion 25), and the edge of the interface 21A is exposed on the inner surface of the constricted portion 26.
  • the mesa portion 25 having the constricted portion 26 on the side surface is formed.
  • a buried layer 27 that protects the constricted portion 26 is formed.
  • the insulating film 28, the first electrode 31, and the second electrode 32 are formed.
  • the substrate 10 is thinned by polishing the substrate 10. In this way, the light receiving element 1 according to the present embodiment is manufactured.
  • a light receiving element for communication is required to be easy to mount and high-speed response.
  • ease of mounting In order to increase the positional deviation tolerance of fibers, lenses, etc. to facilitate mounting, it is desirable to increase the light receiving area as much as possible.
  • the cross-sectional area of the PIN junction is defined by the mesa diameter.
  • the area (light receiving area) of the opening portion of the ring electrode is reduced by the amount that the mesa diameter is reduced.
  • the most constricted portion 26 in the vicinity of the interface 21 ⁇ / b> A between the first conductivity type layer 21 and the light absorption layer 23 is formed in the mesa portion 25.
  • the edge of the interface 21 ⁇ / b> A is exposed on the inner surface of the constricted portion 26.
  • Layer 22 is formed.
  • the constricted portion 26 can be easily formed by utilizing selective etching by wet etching. Therefore, it is possible to achieve both mounting ease and high-speed response with a simple method.
  • the diameter of the most constricted portion of the constricted portion 26 (constricted diameter R1) is smaller than the light receiving diameter R2 on the light incident surface 20A.
  • the depth (depth) of the most constricted portion of the constricted portion 26 is, for example, 2 ⁇ m or more and 20 ⁇ m or less.
  • an insulating member (embedded layer 27 or insulating film 28) that protects the constricted portion 26 is provided. Thereby, the fall of the reliability by forming the narrow part 26 can be suppressed.
  • the constriction forming layer 22 may be omitted, and the constricted portion 26 may be formed near the interface 21 ⁇ / b> A in the semiconductor layer 20.
  • the constricted portion 26 may be formed by the following method. For example, in the manufacturing process, after forming a mask having an opening at a position where the constricted portion 26 is to be formed on the side surfaces of the first conductivity type layer 21 and the light absorption layer 23 etched into a mesa shape, The constricted portion 26 is formed by selectively etching the mold layer 21 and the light absorption layer 23 through the opening of the mask. Also in the present modification, both the ease of mounting and high-speed response can be achieved in the same manner as in the above embodiment.
  • the constriction forming layer 22 may be composed of a plurality of layers.
  • the constriction forming layer 22 may be a laminate of two constriction formation layers 22A and 22B.
  • the constriction forming layer 22 ⁇ / b> A is formed near the substrate 10
  • the constriction forming layer 22 ⁇ / b> B is formed near the light absorption layer 23.
  • the etching rate of the constriction formation layer 22B is higher than the etching rate of the constriction formation layer 22A.
  • the constriction formation layer 22B is etched faster than the constriction formation layer 22A. It is formed in the constriction forming layer 22B near the light absorption layer 23. As a result, the position of the edge of the interface 21A can be easily brought close to the center of the light receiving element 1. Therefore, not only the ease of mounting and high-speed response can be achieved, but also high high-speed response can be easily obtained.
  • the light absorption layer 23 may be omitted.
  • the semiconductor layer 20 includes a first conductivity type layer 21 (specifically, an upper portion of the first conductivity type layer 21) and a second conductivity type layer 24.
  • a photodiode having the structure is formed in the columnar mesa portion 25. That is, in this modification, the light receiving element 1 includes a mesa PN photodiode.
  • the semiconductor layer 20 has a constricted portion 26 that is most constricted in the vicinity of the interface 21 ⁇ / b> A between the first conductive type layer 21 and the second conductive type layer 24 among the first conductive type layer 21.
  • the constricted portion 26 has a wedge shape that becomes thinner as it approaches the central axis of the mesa portion 25, and the edge of the interface 21 ⁇ / b> A is exposed on the inner surface of the constricted portion 26.
  • the area of the interface 21A is smaller than the area of the interface between the first conductivity type layer 21 and the second conductivity type layer 24 when it is assumed that the constricted portion 26 is not formed.
  • the diameter of the most constricted portion of the constricted portion 26 (constricted diameter R1) is smaller than the light receiving diameter R2 of the light incident surface 20A.
  • the depth (depth) of the most constricted portion of the constricted portion 26 is, for example, 2 ⁇ m or more and 20 ⁇ m or less. When the depth of the constricted portion 26 is smaller than 2 ⁇ m, the effect of reducing the area of the interface 21A is very small. In the case where the depth of the constricted portion 26 is larger than 20 ⁇ m, in the depletion region formed in the region including the interface 21A between the first conductivity type layer 21 and the second conductivity type layer 24, in the vicinity of the side surface of the mesa portion 25.
  • the current path in the semiconductor layer 20 of the generated photoelectrons is significantly longer than the current path in the semiconductor layer 20 of the photoelectrons generated in the center of the mesa portion 25 in the depletion region, which adversely affects high-speed response. It might be.
  • FIG. 11 shows an example of a manufacturing process of the light receiving element 1 according to this modification.
  • FIG. 12 shows an example of the manufacturing process following FIG.
  • FIG. 13 shows an example of the manufacturing process following FIG.
  • FIG. 14 shows an example of the manufacturing process following FIG.
  • FIG. 15 shows an example of the manufacturing process following FIG.
  • a first conductivity type layer 21D (n-type AlGaAs) and a second conductivity type layer 24D (p-type AlGaAs) are formed on a substrate 10 from the substrate 10 side.
  • the constriction formation layer 22D (n-type AlAs or n-type AlGaInP)) is formed in the first conductivity type layer 21D.
  • the second conductivity type layer 24D is selectively etched using the resist layer as a mask. At this time, it is preferable to use, for example, RIE using a Cl-based gas.
  • RIE reactive etching
  • the semiconductor layer including the first conductivity type layer 21D, the constriction formation layer 22D, and the second conductivity type layer 24 is etched to make the semiconductor layer mesa shape.
  • wet etching is used.
  • the constriction forming layer 22D is composed of n-type AlAs
  • a solution in which phosphoric acid, hydrogen peroxide solution, and water are mixed at a ratio of 3: 1: 50 as an etchant is used.
  • the constriction formation layer 22D is composed of n-type AlGaInP
  • a mixed solution of hydrochloric acid and water is used as an etchant.
  • the constriction forming layer 22D for example, as shown in FIG. 13, among the first conductivity type layer 21D, the first conductivity type layer 21D and the second conductivity type layer 24
  • the constricted portion 26 that is most constricted in the vicinity of the interface 21A is formed in the mesa (mesa portion 25), and the edge of the interface 21A is exposed on the inner surface of the constricted portion 26.
  • the mesa portion 25 having the constricted portion 26 on the side surface is formed.
  • a buried layer 27 that protects the constricted portion 26 is formed.
  • the insulating film 28, the first electrode 31, and the second electrode 32 are formed.
  • the substrate 10 is thinned by polishing the substrate 10. In this way, the light receiving element 1 according to this modification is manufactured.
  • the constricted portion 26 that is most constricted in the vicinity of the interface 21A between the first conductivity type layer 21 and the second conductivity type layer 24 is provided in the first conductivity type layer 21 as in the above embodiment. ing. As a result, both ease of mounting and high-speed response can be achieved.
  • a constriction formed of a material having a relatively high etching rate compared with the portions other than the constricted portion 26 in the first conductivity type layer 21 is formed in the constricted portion 26 in the most constricted portion.
  • Layer 22 is formed.
  • the diameter of the most constricted portion of the constricted portion 26 (constricted diameter R1) is smaller than the light receiving diameter R2 on the light incident surface 20A.
  • the depth (depth) of the most constricted portion of the constricted portion 26 is, for example, 2 ⁇ m or more and 20 ⁇ m or less.
  • an insulating member (embedded layer 27 or insulating film 28) that protects the constricted portion 26 is provided. Thereby, the fall of the reliability by forming the narrow part 26 can be suppressed.
  • the substrate 10 may be composed of an InP substrate.
  • the first conductivity type layer 21 is made of, for example, n-type InGaAsP
  • the second conductivity type layer 24 is made of, for example, p-type InGaAsP.
  • the light absorption layer 23 is made of, for example, non-doped InGaAs.
  • the constriction forming layer 22 is made of, for example, n-type InP.
  • the etching rate of InP is higher than the etching rates of InGaAsP and InGaAs.
  • the constriction forming layer 22 made of a material having a relatively high etching rate as compared with the portions other than the constricted portion 26 in the first conductivity type layer 21 is formed in the most constricted portion of the constricted portion 26. Is formed.
  • the constricted portion 26 can be easily formed by utilizing selective etching by wet etching. Therefore, it is possible to achieve both mounting ease and high-speed response with a simple method.
  • the substrate 10 may be formed of an InP substrate.
  • the first conductivity type layer 21 is made of, for example, n-type InP
  • the second conductivity type layer 24 is made of, for example, p-type InP.
  • the light absorption layer 23 is made of, for example, non-doped InGaAsP.
  • the constriction forming layer 22 is made of, for example, n-type InAlAs.
  • the constriction forming layer 22 made of a material having a relatively high etching rate as compared with the portions other than the constricted portion 26 in the first conductivity type layer 21 is formed in the most constricted portion of the constricted portion 26. Is formed.
  • the constricted portion 26 can be easily formed by utilizing selective etching by wet etching. Therefore, it is possible to achieve both mounting ease and high-speed response with a simple method.
  • FIG. 16 illustrates a cross-sectional configuration example of the light receiving element 2 according to the present embodiment.
  • the light receiving element 2 can be suitably applied to an optical communication apparatus that performs signal transmission (optical transmission) between semiconductor chips such as LSIs.
  • the light receiving element 2 is a back-illuminated light receiving element, and includes, for example, a semiconductor layer 50.
  • the semiconductor layer 50 has, for example, an element structure in which a second conductivity type layer 51, a light absorption layer 52, and a first conductivity type layer 53 are stacked in this order from the light incident surface 50A side.
  • the second conductivity type layer 51 (specifically, the lower portion of the second conductivity type layer 51), the light absorption layer 52, and the first conductivity type layer 53 constitute a columnar mesa portion 55.
  • the columnar mesa portion 55 has, for example, a cylindrical shape extending in the normal direction of the light incident surface 50A.
  • the side surface of the columnar mesa portion 55 may be parallel to the normal line of the light incident surface 50A, or may be a forward tapered shape or a reverse tapered shape.
  • the upper surface of the second conductivity type layer 51 (the surface of the second conductivity type layer 51 opposite to the light absorption layer 52) is a light incident surface 50A on which light from the outside is incident.
  • the lower surface of the first conductivity type layer 53 (the surface of the first conductivity type layer 53 opposite to the light absorption layer 52) constitutes the lower surface of the mesa portion 55.
  • the second conductivity type layer 51 and the first conductivity type layer 53 are made of semiconductor materials having different conductivity types.
  • the second conductivity type layer 51 is made of n-type AlGaAs, for example.
  • Examples of the n-type impurity contained in the n-type GaAs include silicon (Si) and selenium (Se).
  • the first conductivity type layer 53 is made of, for example, p-type AlGaAs.
  • Examples of the p-type impurity contained in the p-type AlGaAs include zinc (Zn), magnesium (Mg), and beryllium (Be).
  • the light absorption layer 52 absorbs the light incident on the light incident surface 50A and converts it into an electric signal (photocurrent) corresponding to the output level of the absorbed light.
  • the light absorption layer 52 is made of, for example, undoped GaAs or undoped InGaAs.
  • a photodiode having a PIN structure including a second conductivity type layer 51 (specifically, a lower portion of the second conductivity type layer 51), a light absorption layer 52, and a first conductivity type layer 53 is formed in a columnar shape. It is formed in the mesa portion 55. That is, the light receiving element 2 includes a mesa PIN photodiode.
  • the electrical signal generated in the light absorption layer 52 is input as an optical communication signal to an optical communication arithmetic circuit (not shown) connected to a second electrode 61 and a first electrode 62 described later, and this optical communication arithmetic circuit Is used to determine the signal level of the light incident on the light incident surface 50A.
  • the light receiving element 2 further includes, for example, a second electrode 61 and a first electrode 62.
  • the second electrode 61 is electrically connected to the second conductivity type layer 51, and is formed, for example, in contact with the periphery of the mesa portion 55 (specifically, the flat surface of the second conductivity type layer 51).
  • the second electrode 61 has a structure in which, for example, an alloy of gold (Au) and germanium (Ge), nickel (Ni), and gold (Au) are stacked in this order from the second conductivity type layer 51 side.
  • the first electrode 62 is electrically connected to the first conductivity type layer 53, and is formed, for example, in contact with the lower surface of the first conductivity type layer 53.
  • the first electrode 62 has a disk shape, for example, and covers the lower surface of the first conductivity type layer 53.
  • the first electrode 62 has, for example, a structure in which titanium (Ti), platinum (Pt), and gold (Au) are stacked in this order from the first conductivity type layer 53 side.
  • the semiconductor layer 50 has the constricted portion 56 which is the most constricted in the vicinity of the interface 53 ⁇ / b> A between the first conductive type layer 53 and the light absorption layer 52 among the first conductive type layers 53.
  • the constricted portion 56 is rotationally symmetric with respect to the center axis of the mesa portion 55 (a line segment parallel to the optical axis of the light receiving element 2 and passing through the center of the mesa portion 55).
  • the constricted portion 56 is formed along the outer edge of the mesa portion 55, and is formed so as to avoid at least a part of the region facing the light incident surface 50A. That is, the constricted portion 56 is formed in a manner that does not divide the current path in the semiconductor layer 50.
  • the constricted portion 56 has a wedge shape that becomes thinner as it approaches the central axis of the mesa portion 55, and the edge of the interface 53 ⁇ / b> A is exposed on the inner surface of the constricted portion 56.
  • the area of the interface 53A is smaller than the area of the interface between the first conductivity type layer 53 and the second conductivity type layer 51 when it is assumed that the constricted portion 56 is not formed.
  • the depth (depth) of the most constricted portion of the constricted portion 56 is, for example, 2 ⁇ m or more and 20 ⁇ m or less. When the depth of the constricted portion 56 is smaller than 2 ⁇ m, the effect of reducing the area of the interface 53A (parasitic capacitance reduction effect) is very small.
  • the current path in the semiconductor layer 50 of the photoelectrons generated near the side surface of the mesa portion 55 in the light absorbing layer 52 is the mesa portion in the light absorbing layer 52.
  • the photoelectron generated at the center of 55 is much longer than the current path in the semiconductor layer 50, which may adversely affect the high-speed response.
  • FIG. 17 shows an enlarged cross-sectional configuration example in the vicinity of the constricted portion 56.
  • the first conductive type layer 53 is formed in a constricted portion made of a material having a relatively high etching rate at the most constricted portion of the constricted portion 56 as compared with the portions of the first conductive type layer 53 other than the constricted portion 56. It has a layer 54.
  • the constriction formation layer 54 is made of, for example, n-type AlAs or n-type AlGaInP.
  • the etching rate of AlAs is higher than the etching rates of AlGaAs and GaAs. Further, when a mixed solution of hydrochloric acid and water is used as an etchant, the etching rate of AlGaInP is higher than the etching rates of AlGaAs and GaAs.
  • the thickness of the first conductivity type layer 53 is about 2 ⁇ m and the thickness of the light absorption layer 52 is about 2 ⁇ m
  • the thickness of the constriction formation layer 54 is, for example, 10 nm or more and 100 nm or less. In the first conductivity type layer 53, the thickness between the interface 53A and the constriction formation layer 54 is, for example, about 100 nm.
  • the light receiving element 2 further includes, for example, an insulating member (an embedded layer 27 and an insulating film 28) that protects the constricted portion 26.
  • the embedded layer 27 is formed so as to embed the constricted portion 26, and is made of a resin material such as polyimide, for example.
  • the insulating film 28 is formed so as to cover the surface of the buried layer 27 and the surface of the mesa portion 25, and is made of an insulating material. Examples of the insulating material used for the insulating film 28 include SiO 2 and SiN.
  • FIG. 18 shows an example of the manufacturing process of the light receiving element 2.
  • FIG. 19 shows an example of the manufacturing process following FIG.
  • FIG. 20 shows an example of the manufacturing process following FIG.
  • FIG. 21 shows an example of the manufacturing process following FIG.
  • a compound semiconductor is collectively formed on the substrate 40 made of, for example, GaAs by an epitaxial crystal growth method such as an MOCVD method.
  • a methyl organic metal gas such as trimethylaluminum (TMAl), trimethylgallium (TMGa), trimethylindium (TMIn), arsine (AsH 3 ), or the like is used.
  • TMAl trimethylaluminum
  • TMGa trimethylgallium
  • TMIn trimethylindium
  • AsH 3 arsine
  • hydrogen selenide H 2 Se
  • an acceptor impurity raw material for example, dimethyl zinc (DMZn) is used. Is used.
  • the first conductivity type layer 53D is made of the same material as the first conductivity type layer 53.
  • the constriction forming layer 54 ⁇ / b> D is made of the same material as the constriction forming layer 54.
  • the light absorption layer 52D is made of the same material as the light absorption layer 52.
  • the second conductivity type layer 51 ⁇ / b> D is composed of the same material as the second conductivity type layer 51.
  • a second conductivity type layer 51D (n-type AlGaAs), a light absorption layer 52D (non-doped GaAs), and a first conductivity type layer 53D (p Are formed in this order from the substrate 40 side, and a constriction formation layer 54D (n-type AlAs or n-type AlGaInP) is formed in the first conductivity type layer 53D.
  • a circular resist layer (not shown) is formed, the first conductivity type layer 53D, the constriction formation layer 54D, the light absorption layer 52D, and the second conductivity are formed using this resist layer as a mask.
  • the semiconductor layer By etching the semiconductor layer including the mold layer 51D, the semiconductor layer is formed into a mesa shape. At this time, wet etching is used.
  • the constriction forming layer 54D is composed of n-type AlAs
  • the etchant a solution in which phosphoric acid, hydrogen peroxide solution, and water are mixed in a ratio of 3: 1: 50 is used.
  • a mixed solution of hydrochloric acid and water is used as an etchant.
  • the interface between the first conductivity type layer 53 and the light absorption layer 52 in the first conductivity type layer 53 is obtained.
  • the constricted portion 56 that is most constricted in the vicinity of 21A is formed in the mesa (mesa portion 55), and the edge of the interface 53A is exposed on the inner surface of the constricted portion 56.
  • the mesa portion 55 having the constricted portion 56 on the side surface is formed.
  • a buried layer 57 for protecting the constricted portion 56 is formed.
  • the insulating film 58, the first electrode 62, and the second electrode 61 are formed.
  • the substrate 40 is removed by polishing the substrate 40, for example. In this way, the light receiving element 2 according to the present embodiment is manufactured.
  • the constricted portion 56 that is most constricted in the vicinity of the interface 53A between the first conductivity type layer 53 and the light absorbing layer 52 is formed in the mesa portion 55.
  • the edge of the interface 53A is exposed.
  • Layer 54 is formed.
  • the constricted portion 56 can be easily formed by utilizing selective etching by wet etching. Therefore, it is possible to achieve both mounting ease and high-speed response with a simple method.
  • the depth (depth) of the most constricted portion of the constricted portion 56 is, for example, 2 ⁇ m or more and 20 ⁇ m or less.
  • an insulating member (embedded layer 57 or insulating film 58) that protects the constricted portion 56 is provided. Thereby, the fall of the reliability by having formed the narrow part 56 can be suppressed.
  • the constriction forming layer 54 may be omitted, and the constricted portion 56 may be formed in the vicinity of the interface 53 ⁇ / b> A in the semiconductor layer 50.
  • the constricted portion 56 may be formed by the following method. For example, in the manufacturing process, after forming a mask having an opening at a location where the constricted portion 56 is to be formed on the side surfaces of the first conductivity type layer 53 and the light absorption layer 52 etched into a mesa shape, The constricted portion 56 is formed by selectively etching the mold layer 53 and the light absorption layer 52 through the opening of the mask. Also in the present modification, both the ease of mounting and high-speed response can be achieved in the same manner as in the above embodiment.
  • the constriction forming layer 54 may be composed of a plurality of layers.
  • the constriction forming layer 54 may be a laminate of two constriction formation layers 54A and 54B.
  • the constriction formation layer 54A is formed near the first electrode 62
  • the constriction formation layer 54B is formed near the light absorption layer 52.
  • the etching rate of the constriction formation layer 54B is higher than the etching rate of the constriction formation layer 54A.
  • the constriction formation layer 54B is etched faster than the constriction formation layer 54A. It is formed in the constriction formation layer 54B near the light absorption layer 52. As a result, the position of the edge of the interface 53A can be easily brought close to the center of the light receiving element 2. Therefore, not only the ease of mounting and high-speed response can be achieved, but also high high-speed response can be easily obtained.
  • the light absorption layer 52 may be omitted.
  • the semiconductor layer 50 includes a second conductivity type layer 51 (specifically, a lower portion of the second conductivity type layer 51) and a first conductivity type layer 53.
  • a photodiode having the structure is formed in the columnar mesa portion 55.
  • the light receiving element 2 includes a mesa PN photodiode.
  • the semiconductor layer 50 has a constricted portion 56 that is most constricted in the vicinity of the interface 53 ⁇ / b> A between the first conductive type layer 53 and the second conductive type layer 51 among the first conductive type layers 53.
  • the constricted portion 56 has a wedge shape that becomes thinner as it approaches the central axis of the mesa portion 55, and the edge of the interface 53 ⁇ / b> A is exposed on the inner surface of the constricted portion 56.
  • the area of the interface 53A is smaller than the area of the interface between the first conductivity type layer 53 and the second conductivity type layer 51 when it is assumed that the constricted portion 56 is not formed.
  • the depth (depth) of the most constricted portion of the constricted portion 56 is, for example, 2 ⁇ m or more and 20 ⁇ m or less.
  • the depth of the constricted portion 56 is smaller than 2 ⁇ m, the effect of reducing the area of the interface 53A is very small.
  • the depth of the constricted portion 56 is larger than 20 ⁇ m, in the depletion region formed in the region including the interface 53A between the first conductivity type layer 53 and the second conductivity type layer 51, in the vicinity of the side surface of the mesa portion 55.
  • the current path in the semiconductor layer 50 of the generated photoelectrons is significantly longer than the current path in the semiconductor layer 50 of the photoelectrons generated in the center of the mesa portion 55 in the depletion region, which adversely affects high-speed response. It might be.
  • the manufacturing method of the light receiving element 2 according to this modification is in accordance with the manufacturing method of the light receiving element 1 according to Modification C.
  • the most constricted portion 56 in the vicinity of the interface 53A between the first conductivity type layer 53 and the second conductivity type layer 51 is provided. As a result, both ease of mounting and high-speed response can be achieved.
  • Layer 54 is formed.
  • the constricted portion 56 can be easily formed by utilizing selective etching by wet etching. Therefore, it is possible to achieve both mounting ease and high-speed response with a simple method.
  • the depth (depth) of the most constricted portion of the constricted portion 56 is, for example, 2 ⁇ m or more and 20 ⁇ m or less.
  • an insulating member (embedded layer 57 or insulating film 58) that protects the constricted portion 56 is provided. Thereby, the fall of the reliability by having formed the narrow part 56 can be suppressed.
  • the substrate 40 may be composed of an InP substrate.
  • the second conductivity type layer 51 is made of, for example, n-type InGaAsP
  • the first conductivity type layer 53 is made of, for example, p-type InGaAsP.
  • the light absorption layer 52 is made of, for example, non-doped InGaAs.
  • the constriction forming layer 54 is made of, for example, n-type InP.
  • the etching rate of InP is higher than the etching rates of InGaAsP and GaAsP.
  • a constriction forming layer 54 made of a material having a relatively high etching rate as compared with the portions other than the constricted portion 56 of the first conductivity type layer 53 is formed at the most constricted portion of the constricted portion 56. Is formed.
  • the constricted portion 56 can be easily formed by utilizing selective etching by wet etching. Therefore, it is possible to achieve both mounting ease and high-speed response with a simple method.
  • the substrate 40 may be composed of an InP substrate.
  • the second conductivity type layer 51 is made of, for example, n-type InP
  • the first conductivity type layer 53 is made of, for example, p-type InP.
  • the light absorption layer 52 is provided, the light absorption layer 52 is made of, for example, non-doped InGaAsP.
  • the constriction formation layer 54 is made of, for example, n-type InAlAs.
  • a solution obtained by mixing sulfuric acid, hydrogen peroxide solution, and water is used as an etchant, the etching rate of InAlAs is higher than the etching rates of InP and InGaAsP.
  • a constriction forming layer 54 made of a material having a relatively high etching rate as compared with the portions other than the constricted portion 56 of the first conductivity type layer 53 is formed at the most constricted portion of the constricted portion 56. Is formed.
  • the constricted portion 56 can be easily formed by utilizing selective etching by wet etching. Therefore, it is possible to achieve both mounting ease and high-speed response with a simple method.
  • FIG. 25 illustrates an example of a cross-sectional configuration of the optical communication device 3 according to the present embodiment.
  • two LSI chips 72 and 73 are mounted on a printed wiring board 71.
  • a light emitting element 74 such as a semiconductor laser is disposed on the surface of one LSI chip 72, and an electric signal from the LSI chip 72 is converted into an optical signal by the light emitting element 74, and the optical signal is output from the light emitting element 74. Is done.
  • the light receiving elements 1 and 2 On the surface of the other LSI chip 73, the light receiving elements 1 and 2 according to the above-described embodiments and modifications thereof are arranged. An optical signal input to the light receiving elements 1 and 2 is received by the light receiving elements 1 and 2. Is converted into an electric signal, and the electric signal is input to the LSI chip 73.
  • Lenses 75 are provided at both ends of the light emitting surface of the light emitting element 74, the light incident surfaces 20 ⁇ / b> A and 50 ⁇ / b> A of the light receiving elements 1 and 2, and the optical waveguide 78.
  • the lens 75 is, for example, a collimating lens that converts divergent light into parallel light or collects parallel light.
  • a cylindrical male connector 76 that covers the light emitting element 74 and the light receiving elements 1 and 2 is provided on the upper surfaces of the LSI chips 72 and 73.
  • An opening 76A is provided on the upper surface of the male connector 76, and a female connector 77 that closes the opening 76A and fits with the male connector 76 is provided.
  • the female connector 77 is provided along the optical waveguide 78 and has a function of supporting the optical waveguide 78.
  • the male connector 76 and the female connector 77 are connected to each other and then the light emitting element 74 is driven, light is emitted from the light emitting element 74, and the light is guided through the lens 75.
  • the light enters one end of the waveguide 78.
  • the light that has entered the optical waveguide 78 is guided through the optical waveguide 78, then output from the other end of the optical waveguide 78, and enters the light receiving elements 1 and 2 through the lens 75.
  • the light incident on the light receiving elements 1 and 2 is converted into an electrical signal (photocurrent) corresponding to the output level of the incident light, and then the electrical signal is output to the LSI chip 73.
  • the light receiving elements 1 and 2 according to the above-described embodiments and their modifications are used in the optical communication device 3. Thereby, mounting of the light receiving elements 1 and 2 is facilitated, so that the optical communication device 3 can be manufactured at low cost. Further, since the light receiving elements 1 and 2 have high high-speed response, high-speed optical communication can be performed.
  • the optical communication apparatus 3 may include a plurality of light emitting elements 74. In the third embodiment, the optical communication apparatus 3 includes a plurality of light emitting elements 74.
  • the first optical communication apparatus according to an embodiment of the present disclosure that may be provided may include a plurality of light receiving elements 1 or a plurality of light receiving elements 2.
  • a PIN structure photodiode including a first conductivity type layer, a light absorption layer, and a second conductivity type layer having a light incident surface includes a semiconductor layer formed in a columnar mesa portion, The semiconductor layer has a constricted portion that is most constricted in the vicinity of the interface between the first conductivity type layer and the light absorption layer among the first conductivity type layers; An edge of the interface is exposed on the inner surface of the constricted portion.
  • the first conductivity type layer is formed in a constriction formed of a material having a relatively high etching rate in the most constricted portion of the constricted portion as compared with a portion other than the constricted portion in the first conductivity type layer.
  • the light receiving element according to (1) including a layer.
  • the depth of the most constricted portion in the constricted portion is 2 ⁇ m or more and 20 ⁇ m or less.
  • a PN-structure photodiode including a first conductivity type layer and a second conductivity type layer having a light incident surface includes a semiconductor layer formed in a columnar mesa portion, The semiconductor layer has a constricted portion that is most constricted in the vicinity of the interface between the first conductive type layer and the second conductive type layer among the first conductive type layers, An edge of the interface is exposed on the inner surface of the constricted portion.
  • the first conductivity type layer is formed in a constriction formed of a material having a relatively high etching rate in the most constricted portion of the constricted portion as compared with a portion other than the constricted portion in the first conductivity type layer. It has a layer.
  • (8) The light receiving element according to (6) or (7), wherein a diameter of the most constricted portion of the constricted portion is smaller than a light receiving diameter on the light incident surface.
  • the depth of the most constricted portion in the constricted portion is 2 ⁇ m or more and 20 ⁇ m or less.
  • (6) The light receiving element according to any one of (8).
  • 10 The light receiving element according to any one of (6) to (9), further including an insulating member that protects the constricted portion.
  • the one or more light receiving elements are: A PIN structure photodiode including a first conductivity type layer, a light absorption layer, and a second conductivity type layer having a light incident surface has a semiconductor layer formed in a columnar mesa portion, The semiconductor layer has a constricted portion that is most constricted in the vicinity of the interface between the first conductivity type layer and the light absorption layer among the first conductivity type layers; An optical communication apparatus, wherein an edge of the interface is exposed on an inner surface of the constricted portion.
  • a PN-structure photodiode including a first conductivity type layer and a second conductivity type layer having a light incident surface includes a semiconductor layer formed in a columnar mesa portion, The semiconductor layer has a constricted portion that is most constricted in the vicinity of the interface between the first conductive type layer and the second conductive type layer among the first conductive type layers, An optical communication apparatus, wherein an edge of the interface is exposed on an inner surface of the constricted portion.
  • Etching is performed on a semiconductor layer having a PIN structure photodiode including a first conductivity type layer, a light absorption layer, and a second conductivity type layer, so that the semiconductor layer is formed into a mesa shape.
  • a constricted portion that is most constricted in the vicinity of the interface between the first conductive type layer and the light absorbing layer is formed in the mesa portion, and an edge of the interface is formed on the inner surface of the constricted portion.
  • the manufacturing method of the light receiving element including the etching process which exposes.
  • the first conductivity type layer is formed of a material having a relatively fast etching rate in the vicinity of the interface of the first conductivity type layer, compared with a portion other than the constriction portion of the first conductivity type layer. Having a forming layer, In the etching step, the constricted portion is formed by selectively etching the constricted formation layer.
  • Etching is performed on a semiconductor layer having a PN-structure photodiode including a first conductivity type layer and a second conductivity type layer, thereby forming the semiconductor layer in a mesa shape, and further, the first conductivity type layer.
  • the manufacturing method of a light receiving element including an etching process.
  • the first conductivity type layer is formed of a material having a relatively fast etching rate in the vicinity of the interface of the first conductivity type layer, compared with a portion other than the constriction portion of the first conductivity type layer. Having a forming layer, The method for manufacturing a light receiving element according to (15), wherein in the etching step, the constricted portion is formed by selectively etching the constricted formation layer.

Abstract

本開示の一実施の形態の受光素子（１）は、第１導電型層（２１）と、光吸収層（２３）と、光入射面を有する第２導電型層（２４）とを含むＰＩＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層（２０）を備えている。受光素子（１）において、半導体層（２０）は、第１導電型層（２１）のうち、当該第１導電型層（２１）と光吸収層（２３）との界面近傍で最も括れた括れ部（２６）を有している。この括れ部（２６）の内面には、上記の界面の端縁が露出している。

Description

受光素子、光通信装置、および受光素子の製造方法
　本開示は、受光素子、光通信装置、および受光素子の製造方法に関する。
　光通信用の受光素子として、例えば、メサ型のＰＩＮフォトダイオード（p-intrinsic-n photo diode）が知られている（例えば特許文献１参照）。
特開２００９－１８８１７１号公報
　光通信用の受光素子では、実装容易性と高速応答性の両立が要求される。実装容易性と高速応答性を両立させることの可能な受光素子、光通信装置、および受光素子の製造方法を提供することが望ましい。
　本開示の一実施形態に係る第１の受光素子は、第１導電型層と、光吸収層と、光入射面を有する第２導電型層とを含むＰＩＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を備えている。第１の受光素子において、半導体層は、第１導電型層のうち、当該第１導電型層と光吸収層との界面近傍で最も括れた（くびれた）括れ部を有している。この括れ部の内面には、上記の界面の端縁が露出している。
　本開示の一実施形態に係る第１の光通信装置は、１または複数の受光素子を備えている。第１の光通信装置に設けられた１または複数の受光素子は、上記の第１の受光素子と同一の構成要素を有している。
　本開示の一実施形態に係る第１の受光素子の製造方法は、以下の工程を含んでいる。
（１）第１導電型層と、光吸収層と、第２導電型層とを含むＰＩＮ構造のフォトダイオードを有する半導体層に対して、エッチングを行うことにより、半導体層をメサ形状にし、さらに、第１導電型層のうち、当該第１導電型層と光吸収層との界面近傍で最も括れた括れ部をメサ内に形成するとともに、括れ部の内面に、界面の端縁を露出させる工程
　本開示の一実施形態に係る第１の受光素子、第１の光通信装置、および第１の受光素子の製造方法では、第１導電型層のうち、当該第１導電型層と光吸収層との界面近傍で最も括れた括れ部がメサ部に形成されており、括れ部の内面には、界面の端縁が露出している。これにより、括れ部がメサ部に形成されていない場合と比べて、素子の寄生容量を小さくすることができる。また、メサ径を大きくした場合であっても、素子の寄生容量の増大を抑えることができる。
　本開示の一実施形態に係る第２の受光素子は、第１導電型層と、光入射面を有する第２導電型層とを含むＰＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を備えている。第２の受光素子において、半導体層は、第１導電型層のうち、当該第１導電型層と第２導電型層との界面近傍で最も括れた括れ部を有している。この括れ部の内面には、上記の界面の端縁が露出している。
　本開示の一実施形態に係る第２の光通信装置は、１または複数の受光素子を備えている。第２の光通信装置に設けられた１または複数の受光素子は、上記の第２の受光素子と同一の構成要素を有している。
　本開示の一実施形態に係る第２の受光素子の製造方法は、以下の工程を含んでいる。
（１）第１導電型層と、第２導電型層とを含むＰ型のフォトダイオードを有する半導体層に対して、エッチングを行うことにより、半導体層をメサ形状にし、さらに、第１導電型層のうち、当該第１導電型層と第２導電型層との界面近傍で最も括れた括れ部をメサ内に形成するとともに、括れ部の内面に、界面の端縁を露出させる工程
　本開示の一実施形態に係る第２の受光素子、第２の光通信装置、および第２の受光素子の製造方法では、第１導電型層のうち、当該第１導電型層と第２導電型層との界面近傍で最も括れた括れ部がメサ部に形成されており、括れ部の内面には、界面の端縁が露出している。これにより、括れ部がメサ部に形成されていない場合と比べて、素子の寄生容量を小さくすることができる。また、メサ径を大きくした場合であっても、素子の寄生容量の増大を抑えることができる。
　本開示の一実施形態に係る第１の受光素子、第１の光通信装置、および第１の受光素子の製造方法によれば、第１導電型層のうち、当該第１導電型層と光吸収層との界面近傍で最も括れた括れ部をメサ部に形成するとともに、括れ部の内面に界面の端縁が露出するようにしたので、実装容易性と高速応答性を両立させることができる。
　本開示の一実施形態に係る第２の受光素子、第２の光通信装置、および第２の受光素子の製造方法によれば、第１導電型層のうち、当該第１導電型層と第２導電型層との界面近傍で最も括れた括れ部をメサ部に形成するとともに、括れ部の内面に界面の端縁が露出するようにしたので、実装容易性と高速応答性を両立させることができる。
　なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
本開示の第１の実施の形態に係る受光素子の断面構成例を表す図である。 図１の括れ形成層近傍の断面構成例を拡大して表す図である。 図１の受光素子の製造過程の一例を表す図である。 図３に続く製造過程の一例を表す図である。 図４に続く製造過程の一例を表す図である。 図５に続く製造過程の一例を表す図である。 図６に続く製造過程の一例を表す図である。 図２の括れ形成層近傍の断面構成の一変形例を拡大して表す図である。 図２の括れ形成層近傍の断面構成の一変形例を拡大して表す図である。 図１の受光素子の断面構成の一変形例を表す図である。 図１０の受光素子の製造過程の一例を表す図である。 図１１に続く製造過程の一例を表す図である。 図１２に続く製造過程の一例を表す図である。 図１３に続く製造過程の一例を表す図である。 図１４に続く製造過程の一例を表す図である。 本開示の第２の実施の形態に係る受光素子の断面構成例を表す図である。 図１６の括れ形成層近傍の断面構成例を拡大して表す図である。 図１６の受光素子の製造過程の一例を表す図である。 図１８に続く製造過程の一例を表す図である。 図１９に続く製造過程の一例を表す図である。 図２０に続く製造過程の一例を表す図である。 図１７の括れ形成層近傍の断面構成の一変形例を拡大して表す図である。 図１７の括れ形成層近傍の断面構成の一変形例を拡大して表す図である。 図１６の受光素子の断面構成の一変形例を表す図である。 本開示の第３の実施の形態に係る光通信装置の断面構成例を表す図である。
　以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比などについても、それらに限定されるものではない。なお、説明は、以下の順序で行う。

　　１．第１の実施の形態（受光素子）
　　　　　上面入射型の受光素子に括れ部を設けた例
　　２．第１の実施の形態の変形例（受光素子）
　　　　　括れ形成層が省略されている例
　　　　　括れ形成層が複数の層で構成されている例
　　　　　光吸収層が省略されている例
　　　　　エッチャントのバリエーション
　　３．第２の実施の形態（受光素子）
　　　　　裏面入射型の受光素子に括れ部を設けた例
　　４．第２の実施の形態の変形例（受光素子）
　　　　　括れ形成層が省略されている例
　　　　　括れ形成層が複数の層で構成されている例
　　　　　光吸収層が省略されている例
　　　　　エッチャントのバリエーション
　　５．第３の実施の形態の変形例（光通信装置）
　　　　　上記実施の形態およびそれらの変形例に係る受光素子を
　　　　　光通信装置に設けた例
＜１．第１の実施の形態＞
[構成]
　本開示の第１の実施の形態に係る受光素子１の構成について説明する。図１は、本実施の形態に係る受光素子１の断面構成例を表したものである。受光素子１は、ＬＳＩ等の半導体チップ間の信号伝送（光伝送）を行う光通信装置に好適に適用可能なものである。受光素子１は、上面入射型の受光素子であり、例えば、基板１０上に半導体層２０を備えている。基板１０は、例えば、アンドープのＧａＡｓ基板からなる。半導体層２０は、例えば、第１導電型層２１、光吸収層２３および第２導電型層２４が基板１０側からこの順に積層された素子構造を有している。
　第１導電型層２１（具体的には第１導電型層２１の上部）、光吸収層２３および第２導電型層２４が柱状のメサ部２５を構成している。柱状のメサ部２５は、例えば、基板１０の法線方向に延在する円柱状の形状となっている。柱状のメサ部２５の側面は、基板１０の法線と平行となっていてもよいし、順テーパー状、または、逆テーパー状となっていてもよい。第２導電型層２４の上面（第２導電型層２４のうち、光吸収層２３とは反対側の面）が、メサ部２５の上面を構成しており、外部からの光が入射する光入射面２０Ａとなっている。
　第１導電型層２１および第２導電型層２４は、互いに異なる導電型の半導体材料によって構成されている。第１導電型層２１は、例えば、ｎ型のＡｌＧａＡｓによって構成されている。ｎ型のＧａＡｓに含まれるｎ型不純物としては、例えばケイ素（Ｓｉ）またはセレン（Ｓｅ）などが挙げられる。第２導電型層２４は、例えば、ｐ型のＡｌＧａＡｓによって構成されている。ｐ型のＡｌＧａＡｓに含まれるｐ型不純物としては、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などが挙げられる。
　光吸収層２３は、光入射面２０Ａに入射した光を吸収し、吸収した光の出力レベルに応じた電気信号（フォトカレント）に変換する。光吸収層２３は、例えば、アンドープのＧａＡｓまたはアンドープのＩｎＧａＡｓによって構成されている。半導体層２０において、第１導電型層２１（具体的には第１導電型層２１の上部）と、光吸収層２３と、第２導電型層２４とを含むＰＩＮ構造のフォトダイオードが柱状のメサ部２５内に形成されている。つまり、受光素子１は、メサ型のＰＩＮフォトダイオードを備えている。なお、光吸収層２３で生じた電気信号は、後述の第１電極３１および第２電極３２に接続された光通信演算回路（図示せず）に光通信信号として入力され、この光通信演算回路において光入射面２０Ａに入射した光の信号レベルを判定するために用いられる。
　受光素子１は、さらに、例えば、第１電極３１および第２電極３２を備えている。第１電極３１は、第１導電型層２１に電気的に接続されており、例えば、メサ部２５の周縁（具体的には第１導電型層２１の平坦面）に接して形成されている。第１電極３１は、例えば、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金，ニッケル（Ｎｉ）および金（Ａｕ）とを第１導電型層２１側からこの順に積層した構造を有している。第２電極３２は、第２導電型層２４に電気的に接続されており、例えば、第２導電型層２４の上面に接して形成されている。第２電極３２は、例えば、環形状となっており、開口部を有している。第２導電型層２４の上面のうち、第２電極３２の開口部内に露出している部分が、光入射面２０Ａとなっている。第２電極３２は、切れ目のない環形状となっていてもよいし、１または複数の箇所が途切れた環形状となっていてもよい。第２電極３２は、例えば、チタン（Ｔｉ），白金（Ｐｔ）および金（Ａｕ）を第２導電型層２４側からこの順に積層した構造を有している。
　ところで、半導体層２０は、第１導電型層２１のうち、当該第１導電型層２１と光吸収層２３との界面２１Ａ近傍で最も括れた括れ部２６を有している。括れ部２６は、例えば、メサ部２５の中心軸（受光素子１の光軸と平行であって、かつメサ部２５の中心を通る線分）を回転中心とする回転対称となっている。括れ部２６は、メサ部２５の外縁に沿って形成されており、光入射面２０Ａと対向する領域の少なくとも一部を避けて形成されている。つまり、括れ部２６は、半導体層２０内の電流経路を分断しない態様で形成されている。
　括れ部２６は、メサ部２５の中心軸に近づくにつれて薄くなる楔形状となっており、括れ部２６の内面には、界面２１Ａの端縁が露出している。界面２１Ａの面積は、括れ部２６が形成されていないと仮定したときの、第１導電型層２１と光吸収層２３との界面の面積よりも小さい。括れ部２６のうち最も括れた箇所の径（括れ径Ｒ１）は、光入射面２０Ａにおける受光径Ｒ２よりも小さい。括れ部２６のうち最も括れた箇所の深さ（奥行き）は、例えば、２μｍ以上２０μｍ以下となっている。括れ部２６の奥行きが２μｍよりも小さい場合には、界面２１Ａの面積の縮小による効果（寄生容量の低減効果）が非常に小さい。括れ部２６の奥行きが２０μｍよりも大きい場合には、光吸収層２３のうち、メサ部２５の側面近傍で発生した光電子の半導体層２０内の電流経路が、光吸収層２３のうち、メサ部２５の中央で発生した光電子の半導体層２０内の電流経路よりも大幅に長くなり、高速応答性に悪影響を及ぼしかねない。
　図２は、括れ部２６近傍の断面構成例を拡大して表したものである。第１導電型層２１は、括れ部２６のうち最も括れた箇所に、当該第１導電型層２１のうち括れ部２６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層２２を有している。第１導電型層２１がｎ型のＡｌＧａＡｓによって構成されている場合には、括れ形成層２２は、例えば、ｎ型のＡｌＡｓ、または、ｎ型のＡｌＧａＩｎＰによって構成されている。リン酸と、過酸化水素水と、水とを３：１：５０の割合で混合した溶液をエッチャントとしたときに、ＡｌＡｓのエッチングレートは、ＡｌＧａＡｓ、ＧａＡｓのエッチングレートよりも大きい。また、塩酸と、水との混合溶液をエッチャントとしたときに、ＡｌＧａＩｎＰのエッチングレートは、ＡｌＧａＡｓ、ＧａＡｓのエッチングレートよりも大きい。第１導電型層２１の厚さが程度２μｍとなっており、光吸収層２３の厚さが２μｍ程度となっているときに、括れ形成層２２の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下となっており、第１導電型層２１のうち、界面２１Ａと括れ形成層２２との間の厚さは、例えば、１００ｎｍ程度となっている。
　受光素子１は、さらに、例えば、括れ部２６を保護する絶縁性の部材（埋め込み層２７および絶縁膜２８）を備えている。埋め込み層２７は、括れ部２６を埋め込むようにして形成されており、例えば、ポリイミドなどの樹脂材料によって構成されている。絶縁膜２８は、埋め込み層２７の表面やメサ部２５の表面を覆うようにして形成されており、絶縁性の材料によって構成されている。絶縁膜２８に用いられる絶縁性の材料としては、例えば、ＳｉＯ2、ＳｉＮなどが挙げられる。
[製造方法]
　次に、本実施の形態に係る受光素子１の製造方法について説明する。図３は、受光素子１の製造過程の一例を表したものである。図４は、図３に続く製造過程の一例を表したものである。図５は、図４に続く製造過程の一例を表したものである。図６は、図５に続く製造過程の一例を表したものである。図７は、図６に続く製造過程の一例を表したものである。
　受光素子１を製造するためには、例えばＧａＡｓからなる基板１０上に、化合物半導体を、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属気相成長）法などのエピタキシャル結晶成長法により一括に形成する。この際、化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、アルシン(ＡｓＨ3)などのメチル系有機金属ガスを用い、ドナー不純物の原料としては、例えばセレン化水素（Ｈ2Ｓｅ）を用い、アクセプタ不純物の原料としては、例えばジメチル亜鉛（ＤＭＺｎ）を用いる。
　なお、図３において、第１導電型層２１Ｄは、第１導電型層２１と同一の材料によって構成されたものである。括れ形成層２２Ｄは、括れ形成層２２と同一の材料によって構成されたものである。光吸収層２３Ｄは、光吸収層２３と同一の材料によって構成されたものである。第２導電型層２４Ｄは、第２導電型層２４と同一の材料によって構成されたものである。
　まず、例えば、図３に示したように、基板１０上に、第１導電型層２１Ｄ（例えばｎ型のＡｌＧａＡｓ）と、光吸収層２３Ｄ（例えばノンドープのＧａＡｓ）と、第２導電型層２４Ｄ（例えばｐ型のＡｌＧａＡｓ）とを基板１０側からこの順に形成すると共に、第１導電型層２１Ｄ内に括れ形成層２２Ｄ（例えば、ｎ型のＡｌＡｓまたはｎ型のＡｌＧａＩｎＰ））を形成する。次に、例えば、円形状のレジスト層（図示せず）を形成したのち、このレジスト層をマスクとして、第２導電型層２４Ｄおよび光吸収層２３Ｄを選択的にエッチングする。このとき、例えばＣｌ系ガスによるＲＩＥ（Reactive Ion Etching）を用いることが好ましい。これにより、このレジスト層の直下に、例えば、図４に示したように、第２導電型層２４および光吸収層２３の側面が露出する柱状のメサ部２５Ｄが形成される。
　続いて、第１導電型層２１Ｄと、括れ形成層２２Ｄと、光吸収層２３と、第２導電型層２４とを含む半導体層に対して、エッチングを行うことにより、半導体層をメサ形状にする。このとき、ウエットエッチングを用いる。ここで、括れ形成層２２Ｄが、ｎ型のＡｌＡｓによって構成されている場合には、エッチャントとして、リン酸と、過酸化水素水と、水とを３：１：５０の割合で混合した溶液を用いる。括れ形成層２２Ｄが、ｎ型のＡｌＧａＩｎＰによって構成されている場合には、エッチャントとして、塩酸と、水との混合溶液を用いる。これにより、括れ形成層２２Ｄを選択的にエッチングすることにより、例えば、図５に示したように、第１導電型層２１Ｄのうち、当該第１導電型層２１Ｄと光吸収層２３との界面２１Ａ近傍で最も括れた括れ部２６をメサ（メサ部２５）内に形成するとともに、括れ部２６の内面に、界面２１Ａの端縁を露出させる。その結果、側面に括れ部２６を有するメサ部２５が形成される。
　次に、例えば、図６に示したように、括れ部２６を保護する埋め込み層２７を形成する。続いて、例えば、図７に示したように、絶縁膜２８、第１電極３１および第２電極３２を形成する。最後に、例えば、基板１０を研磨することにより、基板１０を薄くする。このようにして、本実施の形態に係る受光素子１が製造される。
[効果]
　次に、本実施の形態に係る受光素子１の効果について説明する。
　一般に、通信用の受光素子には、実装容易性と高速応答性が求められる。しかし、実装容易性と高速応答性とには、トレードオフの関係がある。ファイバやレンズなどの位置ずれトレランスを大きくして実装を容易にするためには、受光面積をできるだけ大きくすることが望まれる。一方、高速応答性を向上させるためには、素子の寄生容量をできるだけ小さくすることが望まれる。素子の寄生容量を小さくするためには、受光面積（ＰＩＮ接合の断面積）を小さくする必要がある。
　一般的な受光素子では、メサの上面にリング電極が設けられるので、メサ径によってＰＩＮ接合の断面積が規定される。ＰＩＮ接合の断面積を小さくするためには、メサ径を小さくすることが必要となるが、メサ径を小さくした分だけ、リング電極の開口部分の面積（受光面積）が小さくなる。
　一方、本実施の形態では、第１導電型層２１のうち、当該第１導電型層２１と光吸収層２３との界面２１Ａ近傍で最も括れた括れ部２６がメサ部２５に形成されており、括れ部２６の内面には、界面２１Ａの端縁が露出している。これにより、括れ部２６がメサ部２５に形成されていない場合と比べて、素子の寄生容量を小さくすることができる。また、メサ径を大きくした場合であっても、素子の寄生容量の増大を抑えることができる。従って、実装容易性と高速応答性を両立させることができる。
　また、本実施の形態では、括れ部２６のうち最も括れた箇所に、第１導電型層２１のうち括れ部２６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層２２が形成されている。これにより、ウエットエッチングによる選択エッチングを活用することにより、容易に括れ部２６を形成することができる。従って、簡易な方法で、実装容易性と高速応答性を両立させることができる。
　また、本実施の形態では、括れ部２６のうち最も括れた箇所の径（括れ径Ｒ１）が、光入射面２０Ａにおける受光径Ｒ２よりも小さい。括れ部２６のうち最も括れた箇所の深さ（奥行き）が、例えば、２μｍ以上２０μｍ以下となっている。これにより、実装容易性と高速応答性を両立させることができる。
　また、本実施の形態では、括れ部２６を保護する絶縁性部材（埋め込み層２７または絶縁膜２８）が設けられている。これにより、括れ部２６が形成されたことによる信頼性の低下を抑制することができる。
＜２．第１の実施の形態の変形例＞
　次に、上記実施の形態に係る受光素子１の変形例について説明する。
[変形例Ａ]
　上記実施の形態において、例えば、図８に示したように、括れ形成層２２が省略され、半導体層２０のうち界面２１Ａ近傍に括れ部２６が形成されていてもよい。ただし、その場合には、例えば、以下のような方法で括れ部２６を形成してもよい。例えば、製造過程において、メサ形状にエッチングした、第１導電型層２１および光吸収層２３の側面に、括れ部２６を形成することとなる箇所に開口を有するマスクを形成したのち、第１導電型層２１および光吸収層２３を、そのマスクの開口を介して選択的にエッチングすることにより、括れ部２６を形成する。本変形例においても、上記の実施の形態と同様に、実装容易性と高速応答性を両立させることができる。
[変形例Ｂ]
　上記実施の形態およびその変形例において、括れ形成層２２は、複数の層によって構成されていてもよい。括れ形成層２２は、例えば、図９に示したように、２つの括れ形成層２２Ａ、２２Ｂの積層体となっていてもよい。このとき、括れ形成層２２Ａは、基板１０寄りに形成されており、括れ形成層２２Ｂは、光吸収層２３寄りに形成されている。同一のエッチャントに対して、括れ形成層２２Ｂのエッチングレートは、括れ形成層２２Ａのエッチングレートよりも大きい。そのため、同一のエッチャントを用いて、括れ形成層２２Ａ、２２Ｂをエッチングすると、括れ形成層２２Ｂの方が、括れ形成層２２Ａよりも速くエッチングされるので、括れ部２６のうち最も括れた部分が、光吸収層２３寄りの括れ形成層２２Ｂに形成される。その結果、界面２１Ａの端縁の位置を受光素子１の中心に容易に近づけることができる。従って、実装容易性と高速応答性を両立させることができるだけでなく、高い高速応答性を容易に得ることができる。
[変形例Ｃ] 
　上記実施の形態およびその変形例において、光吸収層２３が省略されていてもよい。このとき、例えば、図１０に示したように、半導体層２０において、第１導電型層２１（具体的には第１導電型層２１の上部）と、第２導電型層２４とを含むＰＮ構造のフォトダイオードが柱状のメサ部２５内に形成されている。つまり、本変形例では、受光素子１は、メサ型のＰＮフォトダイオードを備えている。
　本変形例では、半導体層２０は、第１導電型層２１のうち、当該第１導電型層２１と第２導電型層２４との界面２１Ａ近傍で最も括れた括れ部２６を有している。括れ部２６は、メサ部２５の中心軸に近づくにつれて薄くなる楔形状となっており、括れ部２６の内面には、界面２１Ａの端縁が露出している。界面２１Ａの面積は、括れ部２６が形成されていないと仮定したときの、第１導電型層２１と第２導電型層２４との界面の面積よりも小さい。括れ部２６のうち最も括れた箇所の径（括れ径Ｒ１）は、光入射面２０Ａにおける受光径Ｒ２よりも小さい。括れ部２６のうち最も括れた箇所の深さ（奥行き）は、例えば、２μｍ以上２０μｍ以下となっている。括れ部２６の奥行きが２μｍよりも小さい場合には、界面２１Ａの面積の縮小による効果が非常に小さい。括れ部２６の奥行きが２０μｍよりも大きい場合には、第１導電型層２１と第２導電型層２４との界面２１Ａを含む領域に形成される空乏領域のうち、メサ部２５の側面近傍で発生した光電子の半導体層２０内の電流経路が、上記空乏領域のうち、メサ部２５の中央で発生した光電子の半導体層２０内の電流経路よりも大幅に長くなり、高速応答性に悪影響を及ぼしかねない。
[製造方法]
　次に、本変形例に係る受光素子１の製造方法について説明する。図１１は、本変形例に係る受光素子１の製造過程の一例を表したものである。図１２は、図１１に続く製造過程の一例を表したものである。図１３は、図１２に続く製造過程の一例を表したものである。図１４は、図１３に続く製造過程の一例を表したものである。図１５は、図１４に続く製造過程の一例を表したものである。
　まず、例えば、図１１に示したように、基板１０上に、第１導電型層２１Ｄ（ｎ型のＡｌＧａＡｓ）と、第２導電型層２４Ｄ（ｐ型のＡｌＧａＡｓ）とを基板１０側からこの順に形成すると共に、第１導電型層２１Ｄ内に括れ形成層２２Ｄ（ｎ型のＡｌＡｓまたはｎ型のＡｌＧａＩｎＰ））を形成する。次に、例えば、円形状のレジスト層（図示せず）を形成したのち、このレジスト層をマスクとして、第２導電型層２４Ｄを選択的にエッチングする。このとき、例えばＣｌ系ガスによるＲＩＥを用いることが好ましい。これにより、このレジスト層の直下に、例えば、図１２に示したように、第２導電型層２４の側面が露出する柱状のメサ部２５Ｄが形成される。
　続いて、第１導電型層２１Ｄと、括れ形成層２２Ｄと、第２導電型層２４とを含む半導体層に対して、エッチングを行うことにより、半導体層をメサ形状にする。このとき、ウエットエッチングを用いる。ここで、括れ形成層２２Ｄが、ｎ型のＡｌＡｓによって構成されている場合には、エッチャントとして、リン酸と、過酸化水素水と、水とを３：１：５０の割合で混合した溶液を用いる。括れ形成層２２Ｄが、ｎ型のＡｌＧａＩｎＰによって構成されている場合には、エッチャントとして、塩酸と、水との混合溶液を用いる。これにより、括れ形成層２２Ｄを選択的にエッチングすることにより、例えば、図１３に示したように、第１導電型層２１Ｄのうち、当該第１導電型層２１Ｄと第２導電型層２４との界面２１Ａ近傍で最も括れた括れ部２６をメサ（メサ部２５）内に形成するとともに、括れ部２６の内面に、界面２１Ａの端縁を露出させる。その結果、側面に括れ部２６を有するメサ部２５が形成される。
　次に、例えば、図１４に示したように、括れ部２６を保護する埋め込み層２７を形成する。続いて、例えば、図１５に示したように、絶縁膜２８、第１電極３１および第２電極３２を形成する。最後に、例えば、基板１０を研磨することにより、基板１０を薄くする。このようにして、本変形例に係る受光素子１が製造される。
　本変形例では、上記実施の形態と同様、第１導電型層２１のうち、当該第１導電型層２１と第２導電型層２４との界面２１Ａ近傍で最も括れた括れ部２６が設けられている。これにより、実装容易性と高速応答性を両立させることができる。
　また、本変形例では、括れ部２６のうち最も括れた箇所に、当該第１導電型層２１のうち括れ部２６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層２２が形成されている。これにより、ウエットエッチングによる選択エッチングを活用することにより、容易に括れ部２６を形成することができる。従って、簡易な方法で、実装容易性と高速応答性を両立させることができる。
　また、本変形例では、括れ部２６のうち最も括れた箇所の径（括れ径Ｒ１）が、光入射面２０Ａにおける受光径Ｒ２よりも小さい。括れ部２６のうち最も括れた箇所の深さ（奥行き）が、例えば、２μｍ以上２０μｍ以下となっている。これにより、実装容易性と高速応答性を両立させることができる。
　また、本変形例では、括れ部２６を保護する絶縁性部材（埋め込み層２７または絶縁膜２８）が設けられている。これにより、括れ部２６が形成されたことによる信頼性の低下を抑制することができる。
[変形例Ｄ] 
　上記実施の形態およびその変形例において、基板１０がＩｎＰ基板で構成されていてもよい。この場合、第１導電型層２１は、例えば、ｎ型のＩｎＧａＡｓＰによって構成されており、第２導電型層２４は、例えば、ｐ型のＩｎＧａＡｓＰによって構成されている。光吸収層２３が設けられている場合には、光吸収層２３は、例えば、ノンドープのＩｎＧａＡｓによって構成されている。この場合には、括れ形成層２２は、例えば、ｎ型のＩｎＰによって構成されている。リン酸と塩酸との混合溶液をエッチャントとしたときに、ＩｎＰのエッチングレートは、ＩｎＧａＡｓＰ、ＩｎＧａＡｓのエッチングレートよりも大きい。
　本変形例では、括れ部２６のうち最も括れた箇所に、第１導電型層２１のうち括れ部２６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層２２が形成されている。これにより、ウエットエッチングによる選択エッチングを活用することにより、容易に括れ部２６を形成することができる。従って、簡易な方法で、実装容易性と高速応答性を両立させることができる。
[変形例Ｅ] 
　上記実施の形態および変形例Ａ～Ｄにおいて、基板１０がＩｎＰ基板で構成されていてもよい。この場合、第１導電型層２１は、例えば、ｎ型のＩｎＰによって構成されており、第２導電型層２４は、例えば、ｐ型のＩｎＰによって構成されている。光吸収層２３が設けられている場合には、光吸収層２３は、例えば、ノンドープのＩｎＧａＡｓＰによって構成されている。この場合には、括れ形成層２２は、例えば、ｎ型のＩｎＡｌＡｓによって構成されている。硫酸と、過酸化水素水と、水とを混合した溶液をエッチャントとしたときに、ＩｎＡｌＡｓのエッチングレートは、ＩｎＰおよびＩｎＧａＡｓＰのエッチングレートよりも大きい。
　本変形例では、括れ部２６のうち最も括れた箇所に、第１導電型層２１のうち括れ部２６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層２２が形成されている。これにより、ウエットエッチングによる選択エッチングを活用することにより、容易に括れ部２６を形成することができる。従って、簡易な方法で、実装容易性と高速応答性を両立させることができる。
＜３．第２の実施の形態＞
[構成]
　次に、本開示の第２の実施の形態に係る受光素子２の構成について説明する。図１６は、本実施の形態に係る受光素子２の断面構成例を表したものである。受光素子２は、ＬＳＩ等の半導体チップ間の信号伝送（光伝送）を行う光通信装置に好適に適用可能なものである。受光素子２は、裏面入射型の受光素子であり、例えば、半導体層５０を備えている。半導体層５０は、例えば、第２導電型層５１、光吸収層５２および第１導電型層５３が光入射面５０Ａ側からこの順に積層された素子構造を有している。
　第２導電型層５１（具体的には第２導電型層５１の下部）、光吸収層５２および第１導電型層５３が柱状のメサ部５５を構成している。柱状のメサ部５５は、例えば、光入射面５０Ａの法線方向に延在する円柱状の形状となっている。柱状のメサ部５５の側面は、光入射面５０Ａの法線と平行となっていてもよいし、順テーパー状、または、逆テーパー状となっていてもよい。第２導電型層５１の上面（第２導電型層５１のうち、光吸収層５２とは反対側の面）が、外部からの光が入射する光入射面５０Ａとなっている。第１導電型層５３の下面（第１導電型層５３のうち、光吸収層５２とは反対側の面）が、メサ部５５の下面を構成している。
　第２導電型層５１および第１導電型層５３は、互いに異なる導電型の半導体材料によって構成されている。第２導電型層５１は、例えば、ｎ型のＡｌＧａＡｓによって構成されている。ｎ型のＧａＡｓに含まれるｎ型不純物としては、例えばケイ素（Ｓｉ）またはセレン（Ｓｅ）などが挙げられる。第１導電型層５３は、例えば、ｐ型のＡｌＧａＡｓによって構成されている。ｐ型のＡｌＧａＡｓに含まれるｐ型不純物としては、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などが挙げられる。
　光吸収層５２は、光入射面５０Ａに入射した光を吸収し、吸収した光の出力レベルに応じた電気信号（フォトカレント）に変換する。光吸収層５２は、例えば、アンドープのＧａＡｓまたはアンドープのＩｎＧａＡｓによって構成されている。半導体層５０において、第２導電型層５１（具体的には第２導電型層５１の下部）と、光吸収層５２と、第１導電型層５３とを含むＰＩＮ構造のフォトダイオードが柱状のメサ部５５内に形成されている。つまり、受光素子２は、メサ型のＰＩＮフォトダイオードを備えている。なお、光吸収層５２で生じた電気信号は、後述の第２電極６１および第１電極６２に接続された光通信演算回路（図示せず）に光通信信号として入力され、この光通信演算回路において光入射面５０Ａに入射した光の信号レベルを判定するために用いられる。
　受光素子２は、さらに、例えば、第２電極６１および第１電極６２を備えている。第２電極６１は、第２導電型層５１に電気的に接続されており、例えば、メサ部５５の周縁（具体的には第２導電型層５１の平坦面）に接して形成されている。第２電極６１は、例えば、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金，ニッケル（Ｎｉ）および金（Ａｕ）とを第２導電型層５１側からこの順に積層した構造を有している。第１電極６２は、第１導電型層５３に電気的に接続されており、例えば、第１導電型層５３の下面に接して形成されている。第１電極６２は、例えば、円板形状となっており、第１導電型層５３の下面を覆っている。第１電極６２は、例えば、チタン（Ｔｉ），白金（Ｐｔ）および金（Ａｕ）を第１導電型層５３側からこの順に積層した構造を有している。
　ところで、半導体層５０は、第１導電型層５３のうち、当該第１導電型層５３と光吸収層５２との界面５３Ａ近傍で最も括れた括れ部５６を有している。括れ部５６は、例えば、メサ部５５の中心軸（受光素子２の光軸と平行であって、かつメサ部５５の中心を通る線分）を回転中心とする回転対称となっている。括れ部５６は、メサ部５５の外縁に沿って形成されており、光入射面５０Ａと対向する領域の少なくとも一部を避けて形成されている。つまり、括れ部５６は、半導体層５０内の電流経路を分断しない態様で形成されている。
　括れ部５６は、メサ部５５の中心軸に近づくにつれて薄くなる楔形状となっており、括れ部５６の内面には、界面５３Ａの端縁が露出している。界面５３Ａの面積は、括れ部５６が形成されていないと仮定したときの、第１導電型層５３と第２導電型層５１との界面の面積よりも小さい。括れ部５６のうち最も括れた箇所の深さ（奥行き）は、例えば、２μｍ以上２０μｍ以下となっている。括れ部５６の奥行きが２μｍよりも小さい場合には、界面５３Ａの面積の縮小による効果（寄生容量の低減効果）が非常に小さい。括れ部５６の奥行きが２０μｍよりも大きい場合には、光吸収層５２のうち、メサ部５５の側面近傍で発生した光電子の半導体層５０内の電流経路が、光吸収層５２のうち、メサ部５５の中央で発生した光電子の半導体層５０内の電流経路よりも大幅に長くなり、高速応答性に悪影響を及ぼしかねない。
　図１７は、括れ部５６近傍の断面構成例を拡大して表したものである。第１導電型層５３は、括れ部５６のうち最も括れた箇所に、第１導電型層５３のうち括れ部５６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層５４を有している。第１導電型層５３がｎ型のＡｌＧａＡｓによって構成されている場合には、括れ形成層５４は、例えば、ｎ型のＡｌＡｓ、または、ｎ型のＡｌＧａＩｎＰによって構成されている。リン酸と、過酸化水素水と、水とを３：１：５０の割合で混合した溶液をエッチャントとしたときに、ＡｌＡｓのエッチングレートは、ＡｌＧａＡｓ、ＧａＡｓのエッチングレートよりも大きい。また、塩酸と、水との混合溶液をエッチャントとしたときに、ＡｌＧａＩｎＰのエッチングレートは、ＡｌＧａＡｓ、ＧａＡｓのエッチングレートよりも大きい。第１導電型層５３の厚さが程度２μｍとなっており、光吸収層５２の厚さが２μｍ程度となっているときに、括れ形成層５４の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下となっており、第１導電型層５３のうち、界面５３Ａと括れ形成層５４との間の厚さは、例えば、１００ｎｍ程度となっている。
　受光素子２は、さらに、例えば、括れ部２６を保護する絶縁性の部材（埋め込み層２７および絶縁膜２８）を備えている。埋め込み層２７は、括れ部２６を埋め込むようにして形成されており、例えば、ポリイミドなどの樹脂材料によって構成されている。絶縁膜２８は、埋め込み層２７の表面やメサ部２５の表面を覆うようにして形成されており、絶縁性の材料によって構成されている。絶縁膜２８に用いられる絶縁性の材料としては、例えば、ＳｉＯ2、ＳｉＮなどが挙げられる。
[製造方法] 
　次に、本実施の形態に係る受光素子２の製造方法について説明する。図１８は、受光素子２の製造過程の一例を表したものである。図１９は、図１８に続く製造過程の一例を表したものである。図２０は、図１９に続く製造過程の一例を表したものである。図２１は、図２０に続く製造過程の一例を表したものである。
　受光素子２を製造するためには、例えばＧａＡｓからなる基板４０上に、化合物半導体を、例えばＭＯＣＶＤ法などのエピタキシャル結晶成長法により一括に形成する。この際、化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、アルシン(ＡｓＨ3)な
どのメチル系有機金属ガスを用い、ドナー不純物の原料としては、例えばセレン化水素（Ｈ2Ｓｅ）を用い、アクセプタ不純物の原料としては、例えばジメチル亜鉛（ＤＭＺｎ）
を用いる。
　なお、図１８において、第１導電型層５３Ｄは、第１導電型層５３と同一の材料によって構成されたものである。括れ形成層５４Ｄは、括れ形成層５４と同一の材料によって構成されたものである。光吸収層５２Ｄは、光吸収層５２と同一の材料によって構成されたものである。第２導電型層５１Ｄは、第２導電型層５１と同一の材料によって構成されたものである。
　まず、例えば、図１８に示したように、基板４０上に、第２導電型層５１Ｄ（ｎ型のＡｌＧａＡｓ）と、光吸収層５２Ｄ（ノンドープのＧａＡｓ）と、第１導電型層５３Ｄ（ｐ型のＡｌＧａＡｓ）とを基板４０側からこの順に形成すると共に、第１導電型層５３Ｄ内に括れ形成層５４Ｄ（ｎ型のＡｌＡｓまたはｎ型のＡｌＧａＩｎＰ））を形成する。次に、例えば、円形状のレジスト層（図示せず）を形成したのち、このレジスト層をマスクとして、第１導電型層５３Ｄと、括れ形成層５４Ｄと、光吸収層５２Ｄと、第２導電型層５１Ｄとを含む半導体層に対して、エッチングを行うことにより、半導体層をメサ形状にする。このとき、ウエットエッチングを用いる。ここで、括れ形成層５４Ｄが、ｎ型のＡｌＡｓによって構成されている場合には、エッチャントとして、リン酸と、過酸化水素水と、水とを３：１：５０の割合で混合した溶液を用いる。括れ形成層５４Ｄが、ｎ型のＡｌＧａＩｎＰによって構成されている場合には、エッチャントとして、塩酸と、水との混合溶液を用いる。これにより、括れ形成層５４Ｄを選択的にエッチングすることにより、例えば、図１９に示したように、第１導電型層５３のうち、当該第１導電型層５３と光吸収層５２との界面２１Ａ近傍で最も括れた括れ部５６をメサ（メサ部５５）内に形成するとともに、括れ部５６の内面に、界面５３Ａの端縁を露出させる。その結果、側面に括れ部５６を有するメサ部５５が形成される。
　次に、例えば、図２０に示したように、括れ部５６を保護する埋め込み層５７を形成する。続いて、例えば、図２１に示したように、絶縁膜５８、第１電極６２および第２電極６１を形成する。最後に、例えば、基板４０を研磨することにより、基板４０を除去する。このようにして、本実施の形態に係る受光素子２が製造される。
[効果] 
　次に、本実施の形態に係る受光素子２の効果について説明する。
　本実施の形態では、第１導電型層５３のうち、当該第１導電型層５３と光吸収層５２との界面５３Ａ近傍で最も括れた括れ部５６がメサ部５５に形成されており、括れ部５６の内面には、界面５３Ａの端縁が露出している。これにより、括れ部５６がメサ部５５に形成されていない場合と比べて、素子の寄生容量を小さくすることができる。また、メサ径を大きくした場合であっても、素子の寄生容量の増大を抑えることができる。従って、実装容易性と高速応答性を両立させることができる。
　また、本実施の形態では、括れ部５６のうち最も括れた箇所に、第１導電型層５３のうち括れ部５６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層５４が形成されている。これにより、ウエットエッチングによる選択エッチングを活用することにより、容易に括れ部５６を形成することができる。従って、簡易な方法で、実装容易性と高速応答性を両立させることができる。
　また、本実施の形態では、括れ部５６のうち最も括れた箇所の深さ（奥行き）が、例えば、２μｍ以上２０μｍ以下となっている。これにより、実装容易性と高速応答性を両立させることができる。
　また、本実施の形態では、括れ部５６を保護する絶縁性部材（埋め込み層５７または絶縁膜５８）が設けられている。これにより、括れ部５６が形成されたことによる信頼性の低下を抑制することができる。
＜４．第２の実施の形態の変形例＞
　次に、第２の実施の形態に係る受光素子２の変形例について説明する。
[変形例Ｆ]
　第２の実施の形態において、例えば、図２２に示したように、括れ形成層５４が省略され、半導体層５０のうち界面５３Ａ近傍に括れ部５６が形成されていてもよい。ただし、その場合には、例えば、以下のような方法で括れ部５６を形成してもよい。例えば、製造過程において、メサ形状にエッチングした、第１導電型層５３および光吸収層５２の側面に、括れ部５６を形成することとなる箇所に開口を有するマスクを形成したのち、第１導電型層５３および光吸収層５２を、そのマスクの開口を介して選択的にエッチングすることにより、括れ部５６を形成する。本変形例においても、上記の実施の形態と同様に、実装容易性と高速応答性を両立させることができる。
[変形例Ｇ]
　第２の実施の形態およびその変形例において、括れ形成層５４は、複数の層によって構成されていてもよい。括れ形成層５４は、例えば、図２３に示したように、２つの括れ形成層５４Ａ、５４Ｂの積層体となっていてもよい。このとき、括れ形成層５４Ａは、第１電極６２寄りに形成されており、括れ形成層５４Ｂは、光吸収層５２寄りに形成されている。同一のエッチャントに対して、括れ形成層５４Ｂのエッチングレートは、括れ形成層５４Ａのエッチングレートよりも大きい。そのため、同一のエッチャントを用いて、括れ形成層５４Ａ、５４Ｂをエッチングすると、括れ形成層５４Ｂの方が、括れ形成層５４Ａよりも速くエッチングされるので、括れ部５６のうち最も括れた部分が、光吸収層５２寄りの括れ形成層５４Ｂに形成される。その結果、界面５３Ａの端縁の位置を受光素子２の中心に容易に近づけることができる。従って、実装容易性と高速応答性を両立させることができるだけでなく、高い高速応答性を容易に得ることができる。
[変形例Ｈ] 
　第２の実施の形態およびその変形例において、光吸収層５２が省略されていてもよい。このとき、例えば、図２４に示したように、半導体層５０において、第２導電型層５１（具体的には第２導電型層５１の下部）と、第１導電型層５３とを含むＰＮ構造のフォトダイオードが柱状のメサ部５５内に形成されている。つまり、本変形例では、受光素子２は、メサ型のＰＮフォトダイオードを備えている。
　本変形例では、半導体層５０は、第１導電型層５３のうち、当該第１導電型層５３と第２導電型層５１との界面５３Ａ近傍で最も括れた括れ部５６を有している。括れ部５６は、メサ部５５の中心軸に近づくにつれて薄くなる楔形状となっており、括れ部５６の内面には、界面５３Ａの端縁が露出している。界面５３Ａの面積は、括れ部５６が形成されていないと仮定したときの、第１導電型層５３と第２導電型層５１との界面の面積よりも小さい。括れ部５６のうち最も括れた箇所の深さ（奥行き）は、例えば、２μｍ以上２０μｍ以下となっている。括れ部５６の奥行きが２μｍよりも小さい場合には、界面５３Ａの面積の縮小による効果が非常に小さい。括れ部５６の奥行きが２０μｍよりも大きい場合には、第１導電型層５３と第２導電型層５１との界面５３Ａを含む領域に形成される空乏領域のうち、メサ部５５の側面近傍で発生した光電子の半導体層５０内の電流経路が、上記空乏領域のうち、メサ部５５の中央で発生した光電子の半導体層５０内の電流経路よりも大幅に長くなり、高速応答性に悪影響を及ぼしかねない。なお、本変形例に係る受光素子２の製造方法は、上記変形例Ｃに係る受光素子１の製造方法に準じる。
　本変形例では、上記第２の実施の形態と同様、第１導電型層５３のうち、当該第１導電型層５３と第２導電型層５１との界面５３Ａ近傍で最も括れた括れ部５６が設けられている。これにより、実装容易性と高速応答性を両立させることができる。
　また、本変形例では、括れ部５６のうち最も括れた箇所に、当該第１導電型層５３のうち括れ部５６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層５４が形成されている。これにより、ウエットエッチングによる選択エッチングを活用することにより、容易に括れ部５６を形成することができる。従って、簡易な方法で、実装容易性と高速応答性を両立させることができる。
　また、本変形例では、括れ部５６のうち最も括れた箇所の深さ（奥行き）が、例えば、２μｍ以上２０μｍ以下となっている。これにより、実装容易性と高速応答性を両立させることができる。
　また、本変形例では、括れ部５６を保護する絶縁性部材（埋め込み層５７または絶縁膜５８）が設けられている。これにより、括れ部５６が形成されたことによる信頼性の低下を抑制することができる。
[変形例Ｉ] 
　第２の実施の形態およびその変形例において、基板４０がＩｎＰ基板で構成されていてもよい。この場合、第２導電型層５１は、例えば、ｎ型のＩｎＧａＡｓＰによって構成されており、第１導電型層５３は、例えば、ｐ型のＩｎＧａＡｓＰによって構成されている。光吸収層５２が設けられている場合には、光吸収層５２は、例えば、ノンドープのＩｎＧａＡｓによって構成されている。この場合には、括れ形成層５４は、例えば、ｎ型のＩｎＰによって構成されている。リン酸と塩酸との混合溶液をエッチャントとしたときに、ＩｎＰのエッチングレートは、ＩｎＧａＡｓＰ、ＧａＡｓＰのエッチングレートよりも大きい。
　本変形例では、括れ部５６のうち最も括れた箇所に、第１導電型層５３のうち括れ部５６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層５４が形成されている。これにより、ウエットエッチングによる選択エッチングを活用することにより、容易に括れ部５６を形成することができる。従って、簡易な方法で、実装容易性と高速応答性を両立させることができる。
[変形例Ｊ] 
　第２の実施の形態および変形例Ｆ～Ｈにおいて、基板４０がＩｎＰ基板で構成されていてもよい。この場合、第２導電型層５１は、例えば、ｎ型のＩｎＰによって構成されており、第１導電型層５３は、例えば、ｐ型のＩｎＰによって構成されている。光吸収層５２が設けられている場合には、光吸収層５２は、例えば、ノンドープのＩｎＧａＡｓＰによって構成されている。この場合には、括れ形成層５４は、例えば、ｎ型のＩｎＡｌＡｓによって構成されている。硫酸と、過酸化水素水と、水とを混合した溶液をエッチャントとしたときに、ＩｎＡｌＡｓのエッチングレートは、ＩｎＰおよびＩｎＧａＡｓＰのエッチングレートよりも大きい。
　本変形例では、括れ部５６のうち最も括れた箇所に、第１導電型層５３のうち括れ部５６以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層５４が形成されている。これにより、ウエットエッチングによる選択エッチングを活用することにより、容易に括れ部５６を形成することができる。従って、簡易な方法で、実装容易性と高速応答性を両立させることができる。
＜５．第３の実施の形態＞
[構成]
　次に、本開示の第３の実施の形態に係る光通信装置３について説明する。図２５は、本実施の形態に係る光通信装置３の断面構成の一例を表すものである。光通信装置３は、プリント配線基板７１上に、２つのＬＳＩチップ７２，７３が実装されたものである。一方のＬＳＩチップ７２の表面上には、半導体レーザなどの発光素子７４が配置されており、ＬＳＩチップ７２からの電気信号が発光素子７４によって光信号に変換され、光信号が発光素子７４から出力される。他方のＬＳＩチップ７３の表面上には、上記各実施の形態およびその変形例に係る受光素子１，２が配置されており、受光素子１，２に入力された光信号が受光素子１，２で電気信号に変換され、電気信号がＬＳＩチップ７３に入力される。
　発光素子７４の光射出面と、受光素子１，２の光入射面２０Ａ，５０Ａと、光導波路７８の両端には、レンズ７５が設けられている。このレンズ７５は、例えば、発散光を平行光化したり、平行光を集光したりするコリメートレンズである。また、ＬＳＩチップ７２，７３の上面には、発光素子７４や受光素子１、２を覆う筒状のオス型コネクタ７６が設けられている。このオス型コネクタ７６の上面には、開口７６Ａが設けられており、この開口７６Ａを塞ぐと共にオス型コネクタ７６と嵌合するメス型コネクタ７７が設けられている。このメス型コネクタ７７は、光導波路７８に沿って設けられており、光導波路７８を支持する機能も有している。
　本実施の形態では、オス型コネクタ７６とメス型コネクタ７７とが互いに接続されたのち、発光素子７４が駆動されると、発光素子７４から光が射出され、その光がレンズ７５を介して光導波路７８の一端に入射する。光導波路７８に入射した光は、光導波路７８を導波したのち、光導波路７８の他端から出力され、レンズ７５を介して受光素子１，２に入射する。受光素子１，２に入射した光は、入射した光の出力レベルに応じた電気信号（フォトカレント）に変換されたのち、電気信号はＬＳＩチップ７３に出力される。
　ところで、本実施の形態では、上記各実施の形態およびそれらの変形例に係る受光素子１，２が光通信装置３に用いられている。これにより、受光素子１，２の実装が容易となるので、低コストで光通信装置３を製造することができる。また、受光素子１，２が高い高速応答性を有しているので、高速での光通信を行うことができる。
　上記第３の実施の形態において、光通信装置３は、複数の発光素子７４を備えていてもよい、また、上記第３の実施の形態において、光通信装置３は、複数の発光素子７４を備えていてもよい、本開示の一実施形態に係る第１の光通信装置は、複数の受光素子１または、複数の受光素子２を備えていてもよい。
　以上、複数の実施の形態およびそれらの変形例を挙げて本開示を説明したが、本開示は上記各実施の形態に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、例えば、本開示は以下のような構成を取ることができる。
（１）
　第１導電型層と、光吸収層と、光入射面を有する第２導電型層とを含むＰＩＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を備え、
　前記半導体層は、前記第１導電型層のうち、当該第１導電型層と前記光吸収層との界面近傍で最も括れた括れ部を有し、
　前記括れ部の内面には、前記界面の端縁が露出している
　受光素子。
（２）
　前記第１導電型層は、前記括れ部のうち最も括れた箇所に、当該第１導電型層のうち前記括れ部以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層を有する
　（１）に記載の受光素子。
（３）
　前記括れ部のうち最も括れた箇所の径は、前記光入射面における受光径よりも小さい
　（１）または（２）に記載の受光素子。
（４）
　前記括れ部のうち最も括れた箇所の深さは、２μｍ以上２０μｍ以下となっている
　（１）ないし（３）のいずれか１つに記載の受光素子。
（５）
　前記括れ部を保護する絶縁性部材をさらに備えた
　（１）ないし（４）のいずれか１つに記載の受光素子。
（６）
　第１導電型層と、光入射面を有する第２導電型層とを含むＰＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を備え、
　前記半導体層は、前記第１導電型層のうち、当該第１導電型層と前記第２導電型層との界面近傍で最も括れた括れ部を有し、
　前記括れ部の内面には、前記界面の端縁が露出している
　受光素子。
（７）
　前記第１導電型層は、前記括れ部のうち最も括れた箇所に、当該第１導電型層のうち前記括れ部以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層を有する
　（６）に記載の受光素子。
（８）
　前記括れ部のうち最も括れた箇所の径は、前記光入射面における受光径よりも小さい
　（６）または（７）に記載の受光素子。
（９）
　前記括れ部のうち最も括れた箇所の深さは、２μｍ以上２０μｍ以下となっている
　（６）ないし（８）のいずれか１つに記載の受光素子。
（１０）
　前記括れ部を保護する絶縁性部材をさらに備えた
　（６）ないし（９）のいずれか１つに記載の受光素子。
（１１）
　１または複数の受光素子を備え、
　１または複数の前記受光素子は、
　第１導電型層と、光吸収層と、光入射面を有する第２導電型層とを含むＰＩＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を有し、
　前記半導体層は、前記第１導電型層のうち、当該第１導電型層と前記光吸収層との界面近傍で最も括れた括れ部を有し、
　前記括れ部の内面には、前記界面の端縁が露出している
　光通信装置。
（１２）
　１または複数の受光素子を備え、
　１または複数の前記受光素子は、
　第１導電型層と、光入射面を有する第２導電型層とを含むＰＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を備え、
　前記半導体層は、前記第１導電型層のうち、当該第１導電型層と前記第２導電型層との界面近傍で最も括れた括れ部を有し、
　前記括れ部の内面には、前記界面の端縁が露出している
　光通信装置。
（１３）
　第１導電型層と、光吸収層と、第２導電型層とを含むＰＩＮ構造のフォトダイオードを有する半導体層に対して、エッチングを行うことにより、前記半導体層をメサ形状にし、さらに、前記第１導電型層のうち、当該第１導電型層と前記光吸収層との界面近傍で最も括れた括れ部を前記メサ部内に形成するとともに、前記括れ部の内面に、前記界面の端縁を露出させるエッチング工程
　を含む
　受光素子の製造方法。
（１４）
　前記第１導電型層は、前記第１導電型層における前記界面近傍に、当該第１導電型層のうち前記括れ部以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層を有し、
　前記エッチング工程において、前記括れ形成層を選択的にエッチングすることにより、前記括れ部を形成する
　（１３）に記載の受光素子の製造方法。
（１５）
　第１導電型層と、第２導電型層とを含むＰＮ構造のフォトダイオードを有する半導体層に対して、エッチングを行うことにより、前記半導体層をメサ形状にし、さらに、前記第１導電型層のうち、当該第１導電型層と前記第２導電型層との界面近傍で最も括れた括れ部を前記メサ部内に形成するとともに、前記括れ部の内面に、前記界面の端縁を露出させるエッチング工程
　を含む
　受光素子の製造方法。
（１６）
　前記第１導電型層は、前記第１導電型層における前記界面近傍に、当該第１導電型層のうち前記括れ部以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層を有し、
　前記エッチング工程において、前記括れ形成層を選択的にエッチングすることにより、前記括れ部を形成する
　（１５）に記載の受光素子の製造方法。
　本出願は、日本国特許庁において２０１６年５月１６日に出願された日本特許出願番号第２０１６－０９７７９９号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (16)

  1. 　第１導電型層と、光吸収層と、光入射面を有する第２導電型層とを含むＰＩＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を備え、
    　前記半導体層は、前記第１導電型層のうち、当該第１導電型層と前記光吸収層との界面近傍で最も括れた括れ部を有し、
    　前記括れ部の内面には、前記界面の端縁が露出している
    　受光素子。
  2. 　前記第１導電型層は、前記括れ部のうち最も括れた箇所に、当該第１導電型層のうち前記括れ部以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層を有する
    　請求項１に記載の受光素子。
  3. 　前記括れ部のうち最も括れた箇所の径は、前記光入射面における受光径よりも小さい
    　請求項１に記載の受光素子。
  4. 　前記括れ部のうち最も括れた箇所の深さは、２μｍ以上２０μｍ以下となっている
    　請求項１に記載の受光素子。
  5. 　前記括れ部を保護する絶縁性部材をさらに備えた
    　請求項１に記載の受光素子。
  6. 　第１導電型層と、光入射面を有する第２導電型層とを含むＰＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を備え、
    　前記半導体層は、前記第１導電型層のうち、当該第１導電型層と前記第２導電型層との界面近傍で最も括れた括れ部を有し、
    　前記括れ部の内面には、前記界面の端縁が露出している
    　受光素子。
  7. 　前記第１導電型層は、前記括れ部のうち最も括れた箇所に、当該第１導電型層のうち前記括れ部以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層を有する
    　請求項６に記載の受光素子。
  8. 　前記括れ部のうち最も括れた箇所の径は、前記光入射面における受光径よりも小さい
    　請求項６に記載の受光素子。
  9. 　前記括れ部のうち最も括れた箇所の深さは、２μｍ以上２０μｍ以下となっている
    　請求項６に記載の受光素子。
  10. 　前記括れ部を保護する絶縁性部材をさらに備えた
    　請求項６に記載の受光素子。
  11. 　１または複数の受光素子を備え、
    　１または複数の前記受光素子は、
    　第１導電型層と、光吸収層と、光入射面を有する第２導電型層とを含むＰＩＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を有し、
    　前記半導体層は、前記第１導電型層のうち、当該第１導電型層と前記光吸収層との界面近傍で最も括れた括れ部を有し、
    　前記括れ部の内面には、前記界面の端縁が露出している
    　光通信装置。
  12. 　１または複数の受光素子を備え、
    　１または複数の前記受光素子は、
    　第１導電型層と、光入射面を有する第２導電型層とを含むＰＮ構造のフォトダイオードが柱状のメサ部内に形成された半導体層を備え、
    　前記半導体層は、前記第１導電型層のうち、当該第１導電型層と前記第２導電型層との界面近傍で最も括れた括れ部を有し、
    　前記括れ部の内面には、前記界面の端縁が露出している
    　光通信装置。
  13. 　第１導電型層と、光吸収層と、第２導電型層とを含むＰＩＮ構造のフォトダイオードを有する半導体層に対して、エッチングを行うことにより、前記半導体層をメサ形状にし、さらに、前記第１導電型層のうち、当該第１導電型層と前記光吸収層との界面近傍で最も括れた括れ部をメサ内に形成するとともに、前記括れ部の内面に、前記界面の端縁を露出させるエッチング工程
    　を含む
    　受光素子の製造方法。
  14. 　前記第１導電型層は、前記第１導電型層における前記界面近傍に、当該第１導電型層のうち前記括れ部以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層を有し、
    　前記エッチング工程において、前記括れ形成層を選択的にエッチングすることにより、前記括れ部を形成する
    　請求項１３に記載の受光素子の製造方法。
  15. 　第１導電型層と、第２導電型層とを含むＰＮ構造のフォトダイオードを有する半導体層に対して、エッチングを行うことにより、前記半導体層をメサ形状にし、さらに、前記第１導電型層のうち、当該第１導電型層と前記第２導電型層との界面近傍で最も括れた括れ部をメサ内に形成するとともに、前記括れ部の内面に、前記界面の端縁を露出させるエッチング工程
    　を含む
    　受光素子の製造方法。
  16. 　前記第１導電型層は、前記第１導電型層における前記界面近傍に、当該第１導電型層のうち前記括れ部以外の箇所と比べてエッチングレートの相対的に速い材料で構成された括れ形成層を有し、
    　前記エッチング工程において、前記括れ形成層を選択的にエッチングすることにより、前記括れ部を形成する
    　請求項１５に記載の受光素子の製造方法。
PCT/JP2017/006257 2016-05-16 2017-02-21 受光素子、光通信装置、および受光素子の製造方法 WO2017199501A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018518088A JP7006588B2 (ja) 2016-05-16 2017-02-21 受光素子、光通信装置、および受光素子の製造方法
US16/301,363 US10937919B2 (en) 2016-05-16 2017-02-21 Light receiving element, optical communication device, and method for manufacturing a light receiving element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-097799 2016-05-16
JP2016097799 2016-05-16

Publications (1)

Publication Number Publication Date
WO2017199501A1 true WO2017199501A1 (ja) 2017-11-23

Family

ID=60324935

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/006257 WO2017199501A1 (ja) 2016-05-16 2017-02-21 受光素子、光通信装置、および受光素子の製造方法

Country Status (3)

Country Link
US (1) US10937919B2 (ja)
JP (1) JP7006588B2 (ja)
WO (1) WO2017199501A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289905A (ja) * 2001-03-28 2002-10-04 Kyocera Corp 半導体受光素子
JP2003046110A (ja) * 2001-07-30 2003-02-14 Kyocera Corp 半導体受光素子
US20030194827A1 (en) * 2002-04-11 2003-10-16 Agere Systems Inc. Optoelectronic device and method of manufacture thereof
JP2005260118A (ja) * 2004-03-15 2005-09-22 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
JP2008244368A (ja) * 2007-03-29 2008-10-09 Eudyna Devices Inc 光半導体モジュール及び受光素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253264A (en) * 1990-11-29 1993-10-12 Kabushiki Kaisha Toshiba Optical semiconductor device
EP0627799B1 (en) * 1993-06-04 1997-10-08 Sharp Kabushiki Kaisha Semiconductor light-emitting device with third cladding layer
US5550081A (en) * 1994-04-08 1996-08-27 Board Of Trustees Of The University Of Illinois Method of fabricating a semiconductor device by oxidizing aluminum-bearing 1H-V semiconductor in water vapor environment
JP2005049830A (ja) * 2003-07-14 2005-02-24 Fuji Photo Film Co Ltd 光信号伝送システム
JP2005108955A (ja) 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法、光通信モジュール
JP4460473B2 (ja) * 2005-02-23 2010-05-12 シャープ株式会社 半導体レーザ装置の製造方法
JP4586856B2 (ja) 2008-02-06 2010-11-24 ソニー株式会社 半導体受光素子およびその製造方法ならびに光通信装置
JP2011100753A (ja) 2009-11-03 2011-05-19 Epson Imaging Devices Corp 撮像装置、エックス線撮像装置および撮像装置の製造方法
JP2011165848A (ja) 2010-02-09 2011-08-25 Hitachi Ltd 面入射型フォトダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289905A (ja) * 2001-03-28 2002-10-04 Kyocera Corp 半導体受光素子
JP2003046110A (ja) * 2001-07-30 2003-02-14 Kyocera Corp 半導体受光素子
US20030194827A1 (en) * 2002-04-11 2003-10-16 Agere Systems Inc. Optoelectronic device and method of manufacture thereof
JP2005260118A (ja) * 2004-03-15 2005-09-22 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
JP2008244368A (ja) * 2007-03-29 2008-10-09 Eudyna Devices Inc 光半導体モジュール及び受光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHI JIN-WEI ET AL.: "GaAs/In0.5 Ga0. 5P Laser Power Converter With Undercut Mesa for Simultaneous High-Speed Data Detection and DC Electrical Power Generation", IEEE ELECTRON DEVICE LETTERS, vol. 33, no. 4, April 2012 (2012-04-01), pages 561 - 563, XP011437259, DOI: doi:10.1109/LED.2011.2181970 *

Also Published As

Publication number Publication date
US10937919B2 (en) 2021-03-02
US20190198700A1 (en) 2019-06-27
JPWO2017199501A1 (ja) 2019-03-14
JP7006588B2 (ja) 2022-01-24

Similar Documents

Publication Publication Date Title
US5633527A (en) Unitary lens semiconductor device
US7085300B2 (en) Integral vertical cavity surface emitting laser and power monitor
KR100642230B1 (ko) 면발광 레이저, 면발광 레이저의 제조 방법, 및 수광소자, 수광 소자의 제조 방법, 및 광전송 모듈
US8637951B2 (en) Semiconductor light receiving element and optical communication device
US7791085B2 (en) Semiconductor light emitting apparatus
US20210175688A1 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP5022795B2 (ja) 半導体受光素子およびその製造方法
US20200106242A1 (en) High speed high bandwidth vertical-cavity surface-emitting laser
JPH09199795A (ja) 半導体受発光装置
JP5197930B2 (ja) 半導体受光素子の製造方法
US7875905B2 (en) Semiconductor optical receiver device, optical receiver module, and method for manufacturing semiconductor optical receiver device
WO2017199501A1 (ja) 受光素子、光通信装置、および受光素子の製造方法
JPH0582829A (ja) 半導体受光素子
US7884386B2 (en) Semiconductor light-emitting device
JP4586856B2 (ja) 半導体受光素子およびその製造方法ならびに光通信装置
US20230006421A1 (en) Vertical cavity surface emitting laser element, vertical cavity surface emitting laser element array, vertical cavity surface emitting laser module, and method of producing vertical cavity surface emitting laser element
CN115461944A (zh) 具有受控波长的集成垂直发射器结构
WO2017221520A1 (ja) 半導体発光素子、光通信装置、および半導体発光素子の製造方法
JP2017054859A (ja) 半導体発光デバイス
Strzelecka et al. VCSEL-based modules for optical interconnects
JP2005197468A (ja) 光半導体素子及びその製造方法
JP2017174838A (ja) 半導体受光デバイス
JP6502697B2 (ja) 半導体受光素子、受信モジュール及びそれらの製造方法
JP2007109925A (ja) 光半導体素子及びその製造方法
KR100873780B1 (ko) 화합물 반도체의 선택적 식각을 이용한 마이크로렌즈 및마이크로렌즈가 집적된 광전소자 제조 방법

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018518088

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17798939

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17798939

Country of ref document: EP

Kind code of ref document: A1