JPH10107041A - 化合物半導体装置 - Google Patents

化合物半導体装置

Info

Publication number
JPH10107041A
JPH10107041A JP25709196A JP25709196A JPH10107041A JP H10107041 A JPH10107041 A JP H10107041A JP 25709196 A JP25709196 A JP 25709196A JP 25709196 A JP25709196 A JP 25709196A JP H10107041 A JPH10107041 A JP H10107041A
Authority
JP
Japan
Prior art keywords
layer
collector layer
sub
compound semiconductor
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25709196A
Other languages
English (en)
Inventor
Tetsuo Asano
哲郎 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP25709196A priority Critical patent/JPH10107041A/ja
Publication of JPH10107041A publication Critical patent/JPH10107041A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 MMICに内蔵された抵抗素子の抵抗値のバ
ラツキを減らし、その製造を容易なものとして、良好な
製造歩留で製造することができる化合物半導体装置を提
供する。 【解決手段】 ヘテロ接合バイポーラトランジスタ30
と抵抗素子31とを半絶縁性化合物半導体基板11上に
形成した化合物半導体装置において、前記へテロ接合バ
イポーラトランジスタ30は、コレクタ層13と、該コ
レクタ層と同一導電型で高濃度のサブコレクタ層12と
を備え、前記抵抗素子31は前記へテロ接合バイポーラ
トランジスタのサブコレクタ層と同一の材質19からな
るものであり、前記サブコレクタ層12,19はコレク
タ層側表面に異材質の薄いエッチングストップ層20を
備え、該エッチングストップ層はその片側又は両側に、
コレクタ層、又は、サブコレクタ層の組成に連続的に変
化する遷移層を設けた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、化合物半導体装置
に係り、特にヘテロ接合バイポーラトランジスタ(HB
T)と抵抗素子とを、半絶縁性化合物半導体基板上に搭
載したマイクロウェーブモノリシックICに関する。
【0002】
【従来の技術】近年、携帯電話等の超高周波帯で動作す
る機器の普及に伴い、GHz帯で動作する高出力素子の
開発が要請されている。ヘテロ接合バイポーラトランジ
スタ(HBT)は、例えばエミッタ/ベース接合に、A
lGaAs又はGaInP/GaAs等の異材質の接合
を用いることにより、電子の移動度が高く且つエミッタ
のバンドギャップがベースのバンドギャップより大きい
ことから電子の注入効率が高く取れる。このためGHz
帯で数W程度の高出力特性が得られ、上記要請に適合す
るものとして注目されている。
【0003】例えば、文献(IEEE ELECTRON DEVICE LET
TERS, Vol 14, No10, October 1990PP493〜495)、特許
第2522280号公報等によれば、化合物半導体材料
を用いたヘテロ接合バイポーラトランジスタの一例が開
示されている。これは半絶縁性GaAs基板上にn+-
GaAsサブコレクタ層、n−GaAsコレクタ層、p
+-GaAsベース層、n−AlGaAsエミッタ層、
n+-GaAsエミッタコンタクト層等が積層されてい
る。
【0004】ところで、このようなヘテロ接合バイポー
ラトランジスタに抵抗素子を組み込み、モノリシックI
C化される傾向にある。モノリシックIC化される場合
には、サブコレクタ層は不純物濃度が高いため、AuG
e/Ni/Au等の配線金属と容易にオーミック接触が
とれるので、抵抗素子としてはサブコレクタ層が所要の
寸法にパターン加工されて抵抗体として用いられる。
又、サブコレクタ層は不純物濃度の制御も容易であるた
め、シート抵抗は数十Ω/□程度に制御でき、パターン
形状の選択により任意の抵抗値の抵抗体を形成すること
が可能である。
【0005】図3は、係る従来のヘテロ接合バイポーラ
トランジスタと抵抗素子とを集積化したマイクロウェー
ブモノリシックICの断面構造の一例を示す。半絶縁性
GaAs基板11上にヘテロ接合バイポーラトランジス
タ30と抵抗素子31とが形成されている。ヘテロ接合
バイポーラトランジスタ30は、n+型GaAs層から
なるサブコレクタ層12上に、n型GaAs層からなる
コレクタ層13が形成され、その上層はp型GaAs層
からなるベース層14が形成され、更にその上層には異
種材料であるn型AlGaAs層からなるエミッタ層1
6が形成されている。電極21,21はコレクタ層の取
り出し電極であり、電極22,22はベースの取り出し
電極であり、電極23はエミッタ層の取り出し電極であ
る。
【0006】一方で抵抗素子31は、ヘテロ接合バイポ
ーラトランジスタのサブコレクタ層12と同一材質の層
を用いて抵抗体19が形成され、電極24,24がその
取り出し電極となっている。尚、この図においては、ト
ランジスタと抵抗素子の接続配線は図示が省略されてい
る。
【0007】図4は、ヘテロ接合バイポーラトランジス
タ及び抵抗素子を形成する前の化合物半導体基板を示
す。この基板は、下側より半絶縁性GaAs基板11上
に、サブコレクタ層となるn+型GaAs層12、コレ
クタ層となるn型GaAs層13、ベース層となるp型
GaAs層14、エミッタ層となるn型AlGaAs層
16等がそれぞれエピ成長により積層されている。図3
に示すヘテロ接合バイポーラトランジスタ30及び抵抗
素子31は各エピ成長層が段階的にホトリソグラフィに
より、パターニングされ、エッチングされてメサ状に形
成される。
【0008】
【発明が解決しようとする課題】しかしながら、ヘテロ
接合バイポーラトランジスタのサブコレクタ層を用いて
抵抗体19を形成するためには、エッチングによりその
上層であるコレクタ層となるn型GaAs層13を除去
しなければならない。ところが、コレクタ層13とサブ
コレクタ層12とはいずれも同材質のn型GaAs層か
ら構成されており、その濃度が異なるのみである。この
ため、エッチングの終点検出が難しく、オーバエッチに
なると抵抗体19の厚みが薄くなりすぎ、抵抗値を狂わ
せる原因となる。また、アンダーエッチの場合にはn型
GaAs層が残ることになり、抵抗の取り出し電極2
4,24と抵抗体19とのオーミック接触が取れなくな
り、同様に抵抗値を狂わせる原因となる。
【0009】このため、従来のヘテロ接合バイポーラト
ランジスタと抵抗素子とを集積したマイクロウェーブモ
ノリシックICにおいては、抵抗素子の抵抗値のバラツ
キが大きく、その許容範囲を逸脱する場合もあり、製造
歩留の低下の一因となっていた。
【0010】本発明は上述した事情に鑑みて為されたも
ので、ヘテロ接合バイポーラトランジスタと抵抗素子と
を集積したマイクロウェーブモノリシックICにおい
て、抵抗素子の抵抗値のバラツキを減らし、その製造を
容易なものとして、良好な製造歩留で製造することがで
きる化合物半導体装置の構造を提供することを目的とす
る。
【0011】
【課題を解決するための手段】本発明の化合物半導体装
置は、ヘテロ接合バイポーラトランジスタと抵抗素子と
を半絶縁性化合物半導体基板上に形成した化合物半導体
装置において、前記へテロ接合バイポーラトランジスタ
は、コレクタ層と、該コレクタ層と同一導電型で高濃度
のサブコレクタ層とを備え、前記抵抗素子は前記へテロ
接合バイポーラトランジスタのサブコレクタ層と同一の
材質からなるものであり、前記サブコレクタ層はコレク
タ層側表面に異材質の薄いエッチングストップ層を備え
たことを特徴とする。
【0012】上述した本発明の構成によれば、抵抗体を
構成するトランジスタのサブコレクタ層がそのコレクタ
層側表面に異材質の薄いエッチングストップ層を備えた
ので、コレクタ層をエッチングするエッチャントは、サ
ブコレクタ層を構成する半導体層をエッチングしないよ
うに、異材質のエッチングストップ層でエッチングの進
行を止めることができる。このようなエッチャントの材
質の選択性により、コレクタ層のエッチングはスムーズ
に進行して、コレクタ層のエッチングが終了すると異材
質のエッチングストップ層が表面に露出する。この層は
エッチングされないので、当該エッチャントによるエッ
チングはそこで終了させることができる。これにより、
サブコレクタ層、即ち、抵抗体の厚みが変動することな
く、又、コレクタ層の残留物で接触不良が生じることな
く、サブコレクタ層が本来有するシート抵抗値に基づく
抵抗体の抵抗値が得られる。
【0013】尚、エッチングストップ層はコレクタ層及
びサブコレクタ層と異材質であるので、その部分でバン
ドギャップが異なる。しかしながら、その厚さが例えば
100Å程度と極めて薄いので、ドリフト電界により走
行してくる電子はそのバンドギャップの変化部分をトン
ネル効果で通過することが出きる。このため、エッチン
グストップ層の存在にもかかわらず、ヘテロ接合バイポ
ーラトランジスタのコレクタ抵抗の増大を防止でき、高
周波特性が劣化しないようにすることができる。又、エ
ッチングストップ層は抵抗素子の抵抗体表面にも存在す
るが、厚さが極めて薄いため取出電極のアロイにより、
十分な半導体層との接触が得られ、抵抗値の上昇という
問題を生じない。
【0014】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。
【0015】図1は、本発明の一実施形態の化合物半導
体装置の一断面構成を示す。半絶縁性GaAs基板11
上にヘテロ接合バイポーラトランジスタ30と抵抗素子
31とが搭載されている点は、従来の技術と同様であ
る。ヘテロ接合バイポーラトランジスタ30のサブコレ
クタ層と抵抗素子31の抵抗体19とはコレクタ層と同
材質のGaAsで構成されている。この層は、n+型の
3x1018/cm3程度の不純物濃度を有したもので、
厚さ10,000Å程度である。
【0016】サブコレクタ層12のコレクタ層側表面に
は、異材質であるGaInP又はAlGaAsのエッチ
ングストップ層20を備えている。この層は、厚さが1
00Å程度と極めて薄い。このエッチングストップ層2
0は、GaAs層をエッチングするエッチャントの選択
性により、コレクタ層13のエッチングがサブコレクタ
層12に進行するのを止めるためのものである。
【0017】コレクタ層13及びベース層14は、共に
GaAsで構成され、その厚さはコレクタ層13は5,
000Åであり、ベース層14は1,000Åである。
コレクタ層は5x1016/cm3のn型の不純物濃度を
有し、ベース層は4x1019/cm3のp型の不純物濃
度を有する。
【0018】エミッタ層16はベース層14とヘテロ接
合を形成する異材質の層であり、ベース層のGaAsよ
りバンドギャップの大きなAlGaAsが用いられてい
る。具体的には、Al0.25Ga0.75Asのn型の
4x1017/cm3程度の不純物濃度を有する層であ
り、その両側にGaAsへの遷移層15,17を有して
いる。それぞれの遷移層15,17の厚みは300Å、
500Å程度である。
【0019】エミッタ層の最上層はキャップ層18であ
り、材料はGaAsであり、不純物濃度5x1018/c
m3のn+型であり、厚さが1,000Å程度である。
この層はAuGe/Ni/Auからなるエミッタ電極2
3とオーミック接触を取るための層である。ベース層1
4にはTi/Pt/Auからなるベース電極22,22
が配置され、サブコレクタ層12にはAuGe/Ni/
Auで構成されるコレクタ層の取り出し電極21,21
が配置されている。抵抗体19の両端部にもAuGe/
Ni/Auからなる取り出し電極24,24が配置され
ている。
【0020】サブコレクタ層19の本来有するシート抵
抗値は、エピ成長技術の進歩により、1%程度の誤差で
制御可能である。上記構造によれば、コレクタ層のエッ
チングの際にサブコレクタ層(抵抗体19)がエッチン
グされることが無いので、抵抗素子31の抵抗値はサブ
コレクタ層19のシート抵抗値と横方向のホトリソグラ
フィの誤差のみで決まってくる。抵抗値のバラツキを小
さく抑えることができる。又、トランジスタ30は化合
物半導体のヘテロ接合構造を有するので、GHz帯で1
〜2W程度の高出力特性を得ることが可能である。
【0021】次にこの化合物半導体装置の製造方法につ
いて説明する。まず図2(A)に示す半絶縁性基板上に
各種化合物半導体材料をエピタキシャル成長した基板を
準備する。この基板は、半絶縁性GaAs基板11上に
サブコレクタ層12となるGaAs層がエピ成長され、
そのコレクタ側表面に薄いエッチングストップ層20と
なるGaInP又はAlGaAs層がエピ成長され、更
にその上層にコレクタ層13となるn型GaAs層がエ
ピ成長され、更にその上層にベース層14となるp型G
aAs層がエピ成長されたものである。
【0022】更にベース層14の上層にはGaAs層か
らAlGaAs層への遷移層15がエピ成長され、更に
その上層にはヘテロ接合バイポーラトランジスタの核心
となるベース層と比較してバンドギャップの大きなn型
AlGaAs層がエピ成長され、その上層はGaAsへ
の遷移層16がエピ成長され、更にその上層にはキャッ
プ層18となるn+型GaAs層がエピ成長されてい
る。
【0023】次に図2(B)に示すように、ホトリソグ
ラフィでパターニングして、エミッタ領域を形成するた
めの層15,16,17,18のメサエッチを行う。次
に、図2(C)に示すようにベース層14及びコレクタ
層13を同様にホトリソグラフィでパターンニングし
て、メサエッチを行う。
【0024】このエッチングは、ベース層14及びコレ
クタ層13の材料であるGaAsをエッチングし、エッ
チングストップ層20を構成するInGaP又はAlG
aAs層をエッチングしない、選択性を有するエッチャ
ントを用いる。例えばGaAsをエッチングし、InG
aPをエッチングしないエッチャントとしては、硫酸系
或いはリン酸系のエッチャントが好適である。また、G
aAsをエッチングし、AlGaAsをエッチングしな
いエッチャントとしては、クエン酸系のエッチャントが
ある。これらの選択性を有するエッチャントを用いるこ
とにより、コレクタ層13のエッチングが十分に進行す
ると、エッチングストップ層20が表面に露出し、サブ
コレクタ層12をエッチングすることなく、そこでエッ
チングの進行を完全に停止することができる。
【0025】次にサブコレクタ層12及び抵抗体19を
形成するためのメサエッチを行う。この工程もレジスト
塗布後ホトリソグラフィでパターニングして、まずエッ
チングストップ層20をエッチングするエッチャントを
用いてこの部分を除去してから、GaAs層からなるサ
ブコレクタ層12をエッチングするエッチャントを用い
てメサエッチを行う。
【0026】次に図1に示すように、エミッタ電極、コ
レクタ電極、抵抗電極等の電極付けを行う。これはホト
レジストを塗布後、ホトリソグラフィでパターニングを
行い、AuGe/Ni/Auを蒸着し、リフトオフによ
り所定の電極22,23,24を形成する。そして、ア
ロイにより半導体層との接触を確実にする。この際、サ
ブコレクタ層12及び抵抗体19の表面には、n型Ga
InP又はAlGaAsからなる層20が存在するが、
この層は100Å程度と極めて薄いため、抵抗値の増大
等の問題を生じない。
【0027】次にベース電極の電極付けを行う。これも
同様にホトリソグラフィでレジストに所定のパターンを
形成後、Ti/Pt/Auを蒸着し、リフトオフにより
所定の電極21を形成し、アロイにより半導体層との接
触を確実にする。
【0028】更に、全面にCVDで例えばSiN膜を
2,000Å程度被着して、ホトリソグラフィによりコ
ンタクト部分を開口するパターニングを行う。更に同様
にホトリソグラフィにより配線パターンのパターニング
を行った後に、Ti/Pt/Auを蒸着し、リフトオフ
により配線電極及びボンディングパッド電極等を形成す
る。これにより、ヘテロ接合バイポーラトランジスタと
抵抗素子間の配線接続等が行われ、マイクロウェーブモ
ノリシックICが完成する。
【0029】尚、以上の実施例はコレクタ層、サブコレ
クタ層としてGaAsを用い、エッチングストップ層に
InGaP又はAlGaAsからなる異種材料を用いた
例について説明したが、本発明の趣旨はこれに限定され
るものではない。コレクタ層を構成する材料をエッチン
グし、エッチングストップ層を構成する材料をエッチン
グしない選択性を有するエッチャントを用いることが可
能であり、異材質のエッチングストップ層でコレクタ層
のエッチングの終了を容易に且つ確実に行うことができ
るものであれば、本発明の趣旨が適用可能なことは勿論
である。このように、本発明の趣旨を逸脱することな
く、種々の変形実施例が可能である。
【0030】
【発明の効果】本発明は上述したようにヘテロ接合バイ
ポーラトランジスタと抵抗素子とを半絶縁性化合物半導
体基板上に形成した半導体装置において、ヘテロ接合バ
イポーラトランジスタのコレクタ層とサブコレクタ層の
間に異材質の薄いエッチングストップ層を設けたもので
ある。これにより、サブコレクタ層を用いて抵抗素子を
形成する際に、サブコレクタ層をエッチングすることな
くコレクタ層のみを完全にエッチング除去することがで
きる。従って、サブコレクタ層と同材質の材料をもって
形成される抵抗体のシート抵抗の変動を抑えることがで
き、容易に抵抗値が許容範囲に入る抵抗素子を形成する
ことができる。
【0031】サブコレクタ層とコレクタ層の間に異材質
のエッチングストップ層を有するが、この層は極めて薄
いのでドリフト電界で走行する電子をトンネル効果で通
過させることができる。これにより、コレクタ抵抗の増
大を防止することができ、バンドギャップの異なる異材
質の間挿に伴う高周波特性の劣化を防止することができ
る。
【0032】それ故、GHz帯でワットオーダの出力を
有するヘテロ接合バイポーラトランジスタと抵抗素子と
を搭載したマイクロウェーブモノリシックICを、容易
に、且つ良好な歩留で製造することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態の化合物半導体装置の断面
図。
【図2】上記化合物半導体装置の製造工程を示す説明
図。
【図3】従来の化合物半導体装置の断面図。
【図4】従来のエピ成長基板の説明図。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ヘテロ接合バイポーラトランジスタと抵
    抗素子とを半絶縁性化合物半導体基板上に形成した化合
    物半導体装置において、前記へテロ接合バイポーラトラ
    ンジスタは、コレクタ層と、該コレクタ層と同一導電型
    で高濃度のサブコレクタ層とを備え、前記抵抗素子は前
    記へテロ接合バイポーラトランジスタのサブコレクタ層
    と同一の材質からなるものであり、前記サブコレクタ層
    はコレクタ層側表面に異材質の薄いエッチングストップ
    層を備えたことを特徴とする化合物半導体装置。
JP25709196A 1996-09-27 1996-09-27 化合物半導体装置 Pending JPH10107041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25709196A JPH10107041A (ja) 1996-09-27 1996-09-27 化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25709196A JPH10107041A (ja) 1996-09-27 1996-09-27 化合物半導体装置

Publications (1)

Publication Number Publication Date
JPH10107041A true JPH10107041A (ja) 1998-04-24

Family

ID=17301623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25709196A Pending JPH10107041A (ja) 1996-09-27 1996-09-27 化合物半導体装置

Country Status (1)

Country Link
JP (1) JPH10107041A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261271A (ja) * 2001-03-01 2002-09-13 Nec Corp 半導体装置及びその製造方法
KR100396917B1 (ko) * 2000-12-21 2003-09-02 한국전자통신연구원 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
JP2015026690A (ja) * 2013-07-25 2015-02-05 富士通株式会社 化合物半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396917B1 (ko) * 2000-12-21 2003-09-02 한국전자통신연구원 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
JP2002261271A (ja) * 2001-03-01 2002-09-13 Nec Corp 半導体装置及びその製造方法
JP2015026690A (ja) * 2013-07-25 2015-02-05 富士通株式会社 化合物半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US20010023947A1 (en) Ultra high speed heterojunction bipolar transistor having a cantilevered base
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JP4895421B2 (ja) ヘテロ接合型バイポーラトランジスタの製造方法
JP3507828B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US5739062A (en) Method of making bipolar transistor
US20040155262A1 (en) Self-aligned bipolar transistor
JP2851044B2 (ja) 半導体装置の製造方法
JPH10107041A (ja) 化合物半導体装置
JP2002299603A (ja) 半導体装置
JPH1050720A (ja) 半導体装置の製造方法
JPH05136159A (ja) ヘテロ接合型バイポーラトランジスタ及びその製造方法
JPH10107042A (ja) 化合物半導体装置
JPH10107040A (ja) 化合物半導体装置
JP2005026242A (ja) 半導体素子及び半導体素子の製造方法
JP2000223504A (ja) 電界効果型半導体装置およびその製造方法
US20050133820A1 (en) Heterojunction bipolar transistor and method of fabricating the same
JPH10107039A (ja) 化合物半導体装置
JPH09246280A (ja) ヘテロ接合バイポーラトランジスタ
CN209785942U (zh) 异质接面双极性晶体管
JP4092597B2 (ja) 半導体装置及びその製造方法
JPH09246281A (ja) ヘテロ接合バイポーラトランジスタ
JP2005159112A (ja) 半導体装置および半導体装置の製造方法
JPH0536709A (ja) 半導体装置の製造方法
JPH05243257A (ja) 完全自己整合InP系HBT
JP3558881B2 (ja) 半導体素子の製造方法