JP2019192721A - 集積回路およびその製造方法 - Google Patents

集積回路およびその製造方法 Download PDF

Info

Publication number
JP2019192721A
JP2019192721A JP2018082023A JP2018082023A JP2019192721A JP 2019192721 A JP2019192721 A JP 2019192721A JP 2018082023 A JP2018082023 A JP 2018082023A JP 2018082023 A JP2018082023 A JP 2018082023A JP 2019192721 A JP2019192721 A JP 2019192721A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
region
bipolar transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018082023A
Other languages
English (en)
Other versions
JP6965819B2 (ja
Inventor
井田　実
Minoru Ida
実 井田
悠太 白鳥
Yuta Shiratori
悠太 白鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2018082023A priority Critical patent/JP6965819B2/ja
Priority to PCT/JP2019/016116 priority patent/WO2019208294A1/ja
Priority to US17/046,032 priority patent/US11557551B2/en
Publication of JP2019192721A publication Critical patent/JP2019192721A/ja
Application granted granted Critical
Publication of JP6965819B2 publication Critical patent/JP6965819B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】熱伝導率の高い基板の上にヘテロ接合バイポーラトランジスタおよび抵抗素子を集積させた集積回路の製造工程を、より短くできるようにする。【解決手段】基板１０１の上に形成された抵抗材料層１０２と、抵抗材料層１０２の上に形成された金属層１０３と、基板１０１の上に形成されたバイポーラトランジスタ１０４と、基板１０１の上に形成された抵抗素子１０５とを備える。バイポーラトランジスタ１０４は、第１領域１５１における金属層１０３をサブコレクタ層１０７とし、また、サブコレクタ層１０７の上に形成されたコレクタ層１０８を備える。抵抗素子１０５は、第２領域１５２における抵抗材料層１０２から構成されている。【選択図】 図１

Description

本発明は、バイポーラトランジスタと抵抗素子とが集積された集積回路およびその製造方法に関する。
ヘテロ接合バイポーラトランジスタの高速動作化を図るためには、素子の内部容量の充放電時間を短縮させることが重要となり、このためには、ヘテロ接合バイポーラトランジスタの動作電流を増加させることが効果的である。しかしながら、動作電流を増加させると、ヘテロ接合バイポーラトランジスタ内での自己発熱によって素子温度が上昇する。
素子温度の上昇は、素子内での電子輸送特性の劣化を招き、ヘテロ接合バイポーラトランジスタの電子走行時間の増大を招き、高電流注入による充放電時間短縮の効果をある程度打ち消してしまうことになる。更に、素子温度の上昇は、ヘテロ接合バイポーラトランジスタの動作寿命を短縮させてしまうという深刻な問題も生じさせる。
よって、ヘテロ接合バイポーラトランジスタの動作電流を増加させる場合は、放熱が円滑に行われる構造となるように配慮する必要がある。
通常、ヘテロ接合バイポーラトランジスタ素子で発生する熱は、ヘテロ接合バイポーラトランジスタに接続された配線や、素子直下の基板を通じて散逸させている。特に、基板を通じての放熱が重要であり、この対策として熱伝導率の高い基板を用いることが有効である。例えば、ＩｎＰ系やＧａＡｓ系の半導体から構成したヘテロ接合バイポーラトランジスタの場合、ＩｎＰより熱伝導率が高いＳｉ基板の上に、上述した半導体をエピタキシャル成長させてヘテロ接合バイポーラトランジスタを形成する試みが報告されている。
しかしながら、異種基板上へのエピタキシャル成長は、格子定数や熱膨張係数が異なることに起因して転移や欠陥が発生して十分な結晶品質が得られないという問題が生じる。異種基板上に品質の良い結晶成長を行うには、ヘテロ接合バイポーラトランジスタ構造をエピタキシャル成長する前に格子定数差を緩和するためのバッファ層を厚く成長する必要が生じる。このようなバッファ層は、基板よりも熱伝導率が低いため、結果的に結晶品質と高い放熱性は両立できないという本質的な問題がある。
良好な結晶品質と高放熱性を両立可能なヘテロ接合バイポーラトランジスタの結晶構造を得る方法として、次に示す方法が提案されている。まず、格子整合する化合物半導体基板の上に、上下反転でサブコレクタ層を除くヘテロ接合バイポーラトランジスタ層構造のエピタキシャル成長を行う。次に、これらを、高放熱基板にウエハレベルで貼り付け、化合物半導体基板を除去し、層構造を加工してヘテロ接合バイポーラトランジスタを形成する（非特許文献１参照）。
この方法では、通常のヘテロ接合バイポーラトランジスタではエピタキシャル成長層で構成されるサブコレクタ層を、高熱伝導率の金属から構成し、金属から構成したサブコレクタ層を接着（接合）層として用いることにより、良好な貼り合わせ特性を得ている。
このヘテロ接合バイポーラトランジスタが集積された集積回路の一例について、図４を参照して説明する（特許文献１参照）。この集積回路は、高放熱基板３０１の上に、ヘテロ接合バイポーラトランジスタ３０２と、抵抗素子３０３とを集積している。ヘテロ接合バイポーラトランジスタ３０２は、金属から構成したサブコレクタ層３０４、コレクタ層３０５、ベース層３０６、エミッタ層３０７、エミッタキャップ層３０８、エミッタ電極３０９、ベース電極３１０を備える。また、抵抗素子３０３には、配線３１１、配線３１２が接続している。
ヘテロ接合バイポーラトランジスタ３０２は、素子保護膜３１３で覆われて保護されている。また、素子保護膜３１３で覆われたヘテロ接合バイポーラトランジスタ３０２、および抵抗素子３０３は、層間絶縁膜３１４に覆われている。素子保護膜３１３および層間絶縁膜３１４は、例えば有機樹脂から構成されている。
また、層間絶縁膜３１４の上には、貫通孔を介してエミッタ電極３０９および配線３１１に接続する接続配線３１５、貫通孔を介して配線３１２に接続する引き出し配線３１６などが形成されている。
ヘテロ接合バイポーラトランジスタの内部では、主にコレクタ層において自己発熱が発生するが、これに接して形成されているサブコレクタ層、更にサブコレクタ層に接している基板が、ともに高熱伝導材料となっているため、結果的に極めて良好な放熱特性が得られている。また、素子部を構成する化合物半導体の結晶品質についても、格子整合する化合物半導体基板上にエピタキシャル成長を行うため全く問題が生じない。
特開２００１−０７７２０４号公報
A. Thiam et al., "InP HBT Thermal Management by Transferring to High Thermal Conductivity Silicon Substrate", IEEE Electron Device Letters, vol. 35, no. 10, pp. 1010-1012, 2014.
金属サブコレクタ層を接着層に用いて、高熱伝導支持基板とヘテロ接合バイポーラトランジスタ層構造を堆積したウエハを貼り合わせる方法は、良好な結晶品質と高い放熱特性を両立するのに有効な手段であるが、通常のヘテロ接合バイポーラトランジスタ作製工程と比較すると、サブコレクタ層用の金属膜の堆積、貼り合わせ、化合物半導体基板のエッチングなどの工程が追加となっており、作製工程が長くなるという問題がある。
また、ヘテロ接合バイポーラトランジスタに抵抗素子などを集積した集積回路を作製する場合、更に工程が長くなるという問題がある。前述したように、抵抗素子を集積する場合、一般には、ヘテロ接合バイポーラトランジスタを作製した後、窒化タングステン・ケイ素（ＷＳｉＮ）などの抵抗材料を、基板の全域に堆積して抵抗材料層を形成し、この抵抗材料層をパターニングして抵抗素子を形成している。抵抗材料層は、ヘテロ接合バイポーラトランジスタに接触させることはできないので、図４を用いて説明したように、ヘテロ接合バイポーラトランジスタ３０２を覆う素子保護膜３１３を形成した後、抵抗材料層を形成して抵抗素子３０３を形成している。
このように、従来では、良好な放熱性を得るために熱伝導率の高い基板の上にヘテロ接合バイポーラトランジスタを作製し、更に抵抗素子などを集積させる場合、工程が増加して製造工程が長くなるという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、熱伝導率の高い基板の上にヘテロ接合バイポーラトランジスタおよび抵抗素子を集積させた集積回路の製造工程を、より短くできるようにすることを目的とする。
本発明に係る集積回路は、基板の上に形成されて、各々独立した第１領域および第２領域を備え、抵抗材料から構成された抵抗材料層と、第１領域と、第２領域の中の一部の第３領域とにおいて、抵抗材料層の上に接して形成されて金属から構成された金属層と、第１領域における金属層をサブコレクタ層としてサブコレクタ層の上に形成されたコレクタ層を備えるバイポーラトランジスタと、第２領域における抵抗材料層からなる抵抗素子と、第３領域における金属層からなり、抵抗素子に接続する配線とを備える。
上記集積回路において、基板は、バイポーラトランジスタを構成する半導体より高い放熱性を有している材料から構成されていればよい。
上記集積回路において、金属は、金から構成されているとよい。
上記集積回路において、抵抗材料は、タングステンを含んだ材料から構成されているとよい。
また、本発明に係る集積回路の製造方法は、基板の上に抵抗材料から構成された抵抗材料層を形成する第１工程と、金属から構成された金属層を抵抗材料層の上に接した状態で形成する第２工程と、第１領域における抵抗材料層の上に、コレクタ層を備えるバイポーラトランジスタを形成する第３工程と、第１領域においてコレクタ層に接続するサブコレクタ層、および第１領域とは異なる第２領域の範囲の一部の第３領域に配置される配線を、金属層をパターニングして形成する第４工程と、サブコレクタ層および配線を形成した後で、第２領域において配線に接続する抵抗素子を、抵抗材料層をパターニングして形成する第５工程とを備える。
上記集積回路の製造方法において、基板は、バイポーラトランジスタを構成する半導体より高い放熱性を備える材料から構成すればよい。
上記集積回路の製造方法において、金属は、金から構成するとよい。
上記集積回路の製造方法において、抵抗材料は、タングステンを含んだ材料から構成するとよい。
以上説明したように、本発明によれば、ヘテロ接合バイポーラトランジスタより基板の側に配置している抵抗材料層より抵抗素子を構成するので、熱伝導率の高い基板の上にヘテロ接合バイポーラトランジスタおよび抵抗素子を集積させた集積回路の製造工程が、より短くできるという優れた効果が得られる。
図１は、本発明の実施の形態における集積回路の構成を示す断面図である。 図２Ａは、本発明の実施の形態おける集積回路の製造方法を説明するための途中工程の状態を示す断面図である。 図２Ｂは、本発明の実施の形態おける集積回路の製造方法を説明するための途中工程の状態を示す断面図である。 図２Ｃは、本発明の実施の形態おける集積回路の製造方法を説明するための途中工程の状態を示す断面図である。 図２Ｄは、本発明の実施の形態おける集積回路の製造方法を説明するための途中工程の状態を示す断面図である。 図２Ｅは、本発明の実施の形態おける集積回路の製造方法を説明するための途中工程の状態を示す断面図である。 図３Ａは、本発明の実施の形態おける集積回路の他の製造方法を説明するための途中工程の状態を示す断面図である。 図３Ｂは、本発明の実施の形態おける集積回路の他の製造方法を説明するための途中工程の状態を示す断面図である。 図３Ｃは、本発明の実施の形態おける集積回路の他の製造方法を説明するための途中工程の状態を示す断面図である。 図３Ｄは、本発明の実施の形態おける集積回路の他の製造方法を説明するための途中工程の状態を示す断面図である。 図４は、従来の集積回路の構成を示す断面図である。
以下、本発明の実施の形態おける集積回路について図１を参照して説明する。この集積回路は、基板１０１と、基板１０１の上に形成された抵抗材料層１０２と、抵抗材料層１０２の上に形成された金属層１０３と、基板１０１の上に形成されたバイポーラトランジスタ１０４と、基板１０１の上に形成された抵抗素子１０５とを備える。
抵抗材料層１０２は、後述する抵抗素子１０５を構成するための抵抗材料から構成されたものであり、例えば、ＷＳｉＮなどのタングステンを含む材料などから構成されている。また、抵抗材料層１０２は、各々独立した第１領域１５１および第２領域１５２に形成されている。
金属層１０３は、Ａｕなどの金属から構成され、抵抗材料層１０２の上に接して形成されている。また、金属層１０３は、第１領域１５１と、第２領域１５２の中の一部の第３領域１５３に形成されている。また、実施の形態では、金属層１０３は、第２領域１５２の中の一部の第４領域１５４にも形成されている。第３領域１５３は、第２領域１５２より小さい面積で、第２領域１５２の領域内に形成されている。
バイポーラトランジスタ１０４は、第１領域１５１に形成されている。バイポーラトランジスタ１０４は、サブコレクタ層１０７、コレクタ層１０８、ベース層１０９，エミッタ層１１０、エミッタキャップ層１１１を備えている。また、エミッタキャップ層１１１の上には、エミッタ電極１１２が形成され、エミッタ層１１０の周囲のベース層１０９の上には、ベース電極１１３が形成されている。また、サブコレクタ層１０７は、第１領域１５１における金属層１０３から構成されている。バイポーラトランジスタ１０４は、公知の化合物半導体から構成されたヘテロ接合バイポーラトランジスタである。
抵抗素子１０５は、第２領域１５２における抵抗材料層１０２から構成されている。なお、サブコレクタ層１０７の下には、第１領域１５１における抵抗材料層１０２から構成された抵抗層１０２ａが形成されている。また、配線１０６は、第３領域１５３における金属層１０３からなり、抵抗素子１０５の一端に接続している。また、実施の形態では、抵抗素子１０５の他端に、配線１１６が接続している。配線１１６は、第４領域１５４における抵抗材料層１０２から構成されている。
また、実施の形態では、バイポーラトランジスタ１０４、抵抗素子１０５、配線１０６、および配線１１６を覆って形成された層間絶縁膜１１５を備える。また、層間絶縁膜１１５の上には、層間絶縁膜１１５に形成されている貫通孔を介し、エミッタ電極１１２および配線１０６に接続する接続配線１１７が形成されている。また、層間絶縁膜１１５の上には、層間絶縁膜１１５に形成されている貫通孔を介し、配線１１６に接続する引き出し配線１１８が形成されている。
次に、本発明の実施の形態における集積回路の製造方法について、図２Ａ〜図２Ｅを参照して説明する。
まず、図２Ａに示すように、ＩｎＰやＧａＡｓなどの化合物半導体からなる成長基板２０１を用意し、成長基板２０１の上に、第１半導体層２０２、第２半導体層２０３、第３半導体層２０４、第４半導体層２０５、第５半導体層２０６を順次に形成する。
第１半導体層２０２は、成長基板２０１の側をＩｎＧａＡｓの層から構成し、第２半導体層２０３の側をＩｎＰの層から構成する。第１半導体層２０２は、エッチング停止のための層である。第２半導体層２０３は、エミッタキャップ層とする層であり、例えば、高濃度にｎ型ドープされたＩｎＧａＡｓから構成する。第３半導体層２０４は、エミッタ層とする層であり、例えばＩｎＰから構成する。第４半導体層２０５は、ベース層とする層であり、例えば、高濃度にｐ型ドープされたＩｎＧａＡｓから構成する。第５半導体層２０６は、コレクタ層とする層であり、例えばＩｎＰから構成する。これらは、よく知られた有機金属気相成長法により、順次にエピタキシャル成長させることで形成すればよい。
また、第５半導体層２０６に上に、第１金属層１０３ａを形成する。第１金属層１０３ａは、サブコレクタ層１０７とするための層であり、例えば、ＡｕまたはＡｕの合金から構成する。また、第１金属層１０３ａは、複数の種類の金属による合金から構成してもよく、複数の金属による多層膜でも良い。特に、コレクタ層となる第５半導体層２０６に接する側は、半導体と良好なコンタクト特性が得られる材料から構成するとよく、例えば、チタンや、白金、タングステン、モリブデンやそれらが含まれる合金から構成するとよい。一方、第１金属層１０３ａの表面側は、後述する貼り合わせのための面（貼り合わせ面）となるため、良好な密着性が得られやすいＡｕやＡｕの合金から構成するとよい。第１金属層１０３ａは、スパッタリング法もしくは真空蒸着法により形成すればよい。
一方、図２Ｂに示すように、基板１０１の上に、抵抗材料層１０２を形成する（第１工程）。基板１０１は、高抵抗で熱伝導率が高いＳｉやＳｉＣから構成する。基板１０１は、バイポーラトランジスタを構成する半導体より高い放熱性（熱伝導率）を有した材料から構成すればよい。抵抗材料層１０２は、ＷＳｉＮなどのタングステンを含む材料を、スパッタリング法などにより堆積することで形成すればよい。
次に、抵抗材料層１０２の上に接して第２金属層１０３ｂを形成する。第２金属層１０３ｂは、第１金属層１０３ａと同様であり、ＡｕやＡｕの合金から構成するとよい。特に、貼り合わせ面となる表面側は、良好な密着性が得られやすいＡｕやＡｕの合金から構成するとよい。
次に、図２Ｃに示すように、第１金属層１０３ａと第２金属層１０３ｂとを接合することで、成長基板２０１と基板１０１とを貼り合わせる。例えば、よく知られた表面活性化接合法により、上述した接合を実施すればよい。この接合により、基板１０１の上には、接合した第１金属層１０３ａと第２金属層１０３ｂとによる金属層１０３が形成された状態となる（第２工程）。
次に、成長基板２０１を除去する。例えば、塩酸系のエッチャントを用い、ＩｎＰからなる成長基板２０１を選択的にエッチング除去する。このエッチング処理では、第１半導体層２０２の成長基板２０１の側のＩｎＧａＡｓの層が、エッチング停止層として機能する。なお、よく知られた研磨法などにより成長基板２０１を研削研磨してある程度薄くした後で、上述した選択エッチングを実施してもよい。次に、クエン酸系エッチング液を用い、第１半導体層２０２のＩｎＧａＡｓの層を選択的にエッチング除去する。このエッチングでは、第１半導体層２０２のＩｎＰの層がエッチング停止層となる。次に、再度、塩酸系のエッチャントを用い、第１半導体層２０２のＩｎＰの層を選択的にエッチング除去する。このエッチングでは、ＩｎＧａＡｓからなる第２半導体層２０３がエッチング停止層となる。
次に、第１半導体層２０２、第２半導体層２０３、第３半導体層２０４、第４半導体層２０５、第５半導体層２０６の各々を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、図２Ｄに示すように、コレクタ層１０８、ベース層１０９，エミッタ層１１０、エミッタキャップ層１１１を形成する。各層のエッチング処理は、選択ウエットエッチング法や誘導結合プラズマ（ＩＣＰ）エッチング法などを用いればよい。また、エミッタ電極１１２、ベース電極１１３を形成し、バイポーラトランジスタ１０４を形成する（第３工程）。エミッタ電極１１２、ベース電極１１３の形成は、例えば、真空蒸着法とリフトオフ法を用いればよい。
次に、金属層１０３をパターニングすることで、サブコレクタ層１０７、配線１０６、および配線１１６を同時に形成する（第４工程）。前述したように、サブコレクタ層１０７は、第１領域１５１においてコレクタ層１０８に接続し、配線１０６は、第３領域１５３に配置される。
このパターニングで用いるエッチング処理では、下層の抵抗材料層１０２がエッチングされない十分な選択比が得られるエッチング方法を用いることが重要である。例えば、金属層１０３をＡｕから構成し、抵抗材料層１０２を、タングステンを主成分とした合金から構成する場合、アルゴンガスと酸素ガスを用いた反応性イオンエッチングにより、金属層１０３が選択的にエッチングされるようにする。また、選択ウエットエッチングを用いても良い。
以上のようにサブコレクタ層１０７、配線１０６、および配線１１６を形成した後で、抵抗材料層１０２をパターニングすることで、図２Ｅに示すように、第２領域１５２において配線１０６に接続する抵抗素子１０５を形成する（第５工程）。このパターニングで用いるエッチング処理には、例えば、よく知られた反応性イオンエッチングを用いればよい。なお、このパターニングでは、サブコレクタ層１０７の下に、第１領域１５１における抵抗材料層１０２から構成された抵抗層１０２ａが形成される。
以上のように、バイポーラトランジスタ１０４、配線１０６（配線１１６）、および抵抗素子１０５を形成した後、図１に示すように、層間絶縁膜１１５を形成し、層間絶縁膜１１５の所定箇所のコンタクトホールを形成し、この後、接続配線１１７，引き出し配線を形成する。これらは、よく知られた半導体装置の製造方法により作製すればよい。
上述したように、実施の形態によれば、すでに抵抗材料層１０２が形成されている状態で、バイポーラトランジスタ１０４を作製するので、バイポーラトランジスタ１０４の素子部のみを保護するための素子保護膜を形成する必要が無く、この作製工程を省略することができる。この結果、熱伝導率の高い基板の上にヘテロ接合バイポーラトランジスタおよび抵抗素子を集積させた集積回路の製造工程を、より短くできる。
次に、本発明の実施の形態における集積回路の他の製造方法について、図３Ａ〜図３Ｄを参照して説明する。
まず、図３Ａに示すように、ＩｎＰやＧａＡｓなどの化合物半導体からなる成長基板２０１を用意し、成長基板２０１の上に、第１半導体層２０２、第２半導体層２０３、第３半導体層２０４、第４半導体層２０５、第５半導体層２０６を順次に形成する。これは、図２Ａを用いて説明した製造方法と同様である。この例では、第５半導体層２０６に上に、金属層１０３を形成する。
次に、金属層１０３をパターニングすることで、図３Ｂに示すように、サブコレクタ層１０７、配線１０６、および配線１１６を同時に形成する。
一方、図３Ｃに示すように、基板１０１の上に、抵抗材料層１０２を形成する。
次に、図３Ｄに示すように、サブコレクタ層１０７、配線１０６、および配線１１６が形成されている金属層１０３と、抵抗材料層１０２とを接合することで、成長基板２０１と基板１０１とを貼り合わせる。十分な密着性が得られる場合は、このように、サブコレクタ層１０７、配線１０６、および配線１１６が形成されている金属層１０３と、抵抗材料層１０２とを接合すようにしてもよい。この例では、図２Ｂを用いて説明した第２金属層１０３ｂの形成が必要ないため、皿の工程の短縮が見込める。
次に、前述同様に、成長基板２０１を除去し、第１半導体層２０２を除去する。次に、前述同様に、第１半導体層２０２、第２半導体層２０３、第３半導体層２０４、第４半導体層２０５、第５半導体層２０６の各々を、公知のリソグラフィー技術およびエッチング技術によりパターニングし、エミッタ電極１１２、ベース電極１１３を形成することで、バイポーラトランジスタ１０４を形成する。この例では、この段階で、すでに、サブコレクタ層１０７、配線１０６、および配線１１６が形成されている。
次に、前述同様に、抵抗材料層１０２をパターニングすることで、配線１０６に接続する抵抗素子１０５を形成し、層間絶縁膜１１５を形成し、層間絶縁膜１１５の所定箇所のコンタクトホールを形成し、この後、接続配線１１７，引き出し配線１１８を形成する。
この製造法例においても、すでに抵抗材料層１０２が形成されている状態で、バイポーラトランジスタ１０４を作製するので、バイポーラトランジスタ１０４の素子部のみを保護するための素子保護膜を形成する必要が無く、この作製工程を省略することができる。この結果、熱伝導率の高い基板の上にヘテロ接合バイポーラトランジスタおよび抵抗素子を集積させた集積回路の製造工程を、より短くできる。
以上に説明したように、本発明によれば、ヘテロ接合バイポーラトランジスタより基板の側に配置している抵抗材料層より抵抗素子を構成するので、熱伝導率の高い基板の上にヘテロ接合バイポーラトランジスタおよび抵抗素子を集積させた集積回路の製造工程が、より短くできるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
１０１…基板、１０２…抵抗材料層、１０２ａ…抵抗層、１０３…金属層、１０４…バイポーラトランジスタ、１０５…抵抗素子、１０６…配線、１０７…サブコレクタ層、１０８…コレクタ層、１０９…ベース層、１１０…エミッタ層、１１１…エミッタキャップ層、１１２…エミッタ電極、１１３…ベース電極、１１５…層間絶縁膜、１１６…配線、１１７…接続配線、１１８…引き出し配線、１５１…第１領域、１５２…第２領域、１５３…第３領域、１５４…第４領域。

Claims (8)

  1. 基板の上に形成されて、各々独立した第１領域および第２領域を備え、抵抗材料から構成された抵抗材料層と、
    前記第１領域と、前記第２領域の中の一部の第３領域とにおいて、前記抵抗材料層の上に接して形成されて金属から構成された金属層と、
    前記第１領域における前記金属層をサブコレクタ層として前記サブコレクタ層の上に形成されたコレクタ層を備えるバイポーラトランジスタと、
    前記第２領域における前記抵抗材料層からなる抵抗素子と、
    前記第３領域における前記金属層からなり、前記抵抗素子に接続する配線と
    を備えることを特徴とする集積回路。
  2. 請求項１記載の集積回路において、
    前記基板は、前記バイポーラトランジスタを構成する半導体より高い放熱性を有している材料から構成されていることを特徴とする集積回路。
  3. 請求項１または２記載の集積回路において、
    前記金属は、金から構成されていることを特徴とする集積回路。
  4. 請求項１〜３のいずれか１項に記載の集積回路において、
    前記抵抗材料は、タングステンを含んだ材料から構成されている特徴とする集積回路。
  5. 基板の上に抵抗材料から構成された抵抗材料層を形成する第１工程と、
    金属から構成された金属層を前記抵抗材料層の上に接した状態で形成する第２工程と、
    第１領域における前記抵抗材料層の上に、コレクタ層を備えるバイポーラトランジスタを形成する第３工程と、
    前記第１領域において前記コレクタ層に接続するサブコレクタ層、および前記第１領域とは異なる第２領域の範囲の一部の第３領域に配置される配線を、前記金属層をパターニングして形成する第４工程と、
    前記サブコレクタ層および前記配線を形成した後で、前記第２領域において前記配線に接続する抵抗素子を、前記抵抗材料層をパターニングして形成する第５工程と
    を備えることを特徴とする集積回路の製造方法。
  6. 請求項５記載の集積回路の製造方法において、
    前記基板は、前記バイポーラトランジスタを構成する半導体より高い放熱性を備える材料から構成することを特徴とする集積回路の製造方法。
  7. 請求項５または６記載の集積回路の製造方法において、
    前記金属は、金から構成することを特徴とする集積回路の製造方法。
  8. 請求項５〜７のいずれか１項に記載の集積回路の製造方法において、
    前記抵抗材料は、タングステンを含んだ材料から構成することを特徴とする集積回路の製造方法。
JP2018082023A 2018-04-23 2018-04-23 集積回路およびその製造方法 Active JP6965819B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018082023A JP6965819B2 (ja) 2018-04-23 2018-04-23 集積回路およびその製造方法
PCT/JP2019/016116 WO2019208294A1 (ja) 2018-04-23 2019-04-15 集積回路およびその製造方法
US17/046,032 US11557551B2 (en) 2018-04-23 2019-04-15 Integrated circuit with a resistive material layer and a bipolar transistor, and production method of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018082023A JP6965819B2 (ja) 2018-04-23 2018-04-23 集積回路およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019192721A true JP2019192721A (ja) 2019-10-31
JP6965819B2 JP6965819B2 (ja) 2021-11-10

Family

ID=68293833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018082023A Active JP6965819B2 (ja) 2018-04-23 2018-04-23 集積回路およびその製造方法

Country Status (3)

Country Link
US (1) US11557551B2 (ja)
JP (1) JP6965819B2 (ja)
WO (1) WO2019208294A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116434A1 (ja) * 2022-11-28 2024-06-06 日本電信電話株式会社 半導体装置の製造方法
US12009359B2 (en) 2020-11-18 2024-06-11 Murata Manufacturing Co., Ltd. Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
US11575020B2 (en) * 2020-06-22 2023-02-07 Teledyne Scientific & Imaging, Llc Method of forming a bipolar transistor with a vertical collector contact
JP7521405B2 (ja) * 2020-12-15 2024-07-24 株式会社村田製作所 電力増幅器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150530A (ja) * 1998-11-09 2000-05-30 Nec Corp ヘテロバイポーラトランジスタを有する半導体装置及びその製造方法
JP2001156179A (ja) * 1999-11-26 2001-06-08 Nec Corp 化合物半導体集積回路の製造方法
JP2004127971A (ja) * 2002-09-30 2004-04-22 New Japan Radio Co Ltd 半導体装置
US8860092B1 (en) * 2008-09-22 2014-10-14 Hrl Laboratories, Llc Metallic sub-collector for HBT and BJT transistors
JP2015211049A (ja) * 2014-04-23 2015-11-24 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ
JP2015211182A (ja) * 2014-04-30 2015-11-24 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2017152550A (ja) * 2016-02-25 2017-08-31 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470065B2 (ja) 1999-07-01 2003-11-25 日本電信電話株式会社 半導体集積回路とその製造方法
JP2009076694A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
US10515872B1 (en) * 2008-09-22 2019-12-24 Hrl Laboratories, Llc Metallic sub-collector for HBT and BJT transistors
US10396188B1 (en) * 2018-04-25 2019-08-27 Qualcomm Incorporated Heterojunction bipolar transistors and method of fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150530A (ja) * 1998-11-09 2000-05-30 Nec Corp ヘテロバイポーラトランジスタを有する半導体装置及びその製造方法
JP2001156179A (ja) * 1999-11-26 2001-06-08 Nec Corp 化合物半導体集積回路の製造方法
JP2004127971A (ja) * 2002-09-30 2004-04-22 New Japan Radio Co Ltd 半導体装置
US8860092B1 (en) * 2008-09-22 2014-10-14 Hrl Laboratories, Llc Metallic sub-collector for HBT and BJT transistors
JP2015211049A (ja) * 2014-04-23 2015-11-24 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ
JP2015211182A (ja) * 2014-04-30 2015-11-24 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2017152550A (ja) * 2016-02-25 2017-08-31 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009359B2 (en) 2020-11-18 2024-06-11 Murata Manufacturing Co., Ltd. Semiconductor device
WO2024116434A1 (ja) * 2022-11-28 2024-06-06 日本電信電話株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20210028130A1 (en) 2021-01-28
WO2019208294A1 (ja) 2019-10-31
US11557551B2 (en) 2023-01-17
JP6965819B2 (ja) 2021-11-10

Similar Documents

Publication Publication Date Title
JP6965819B2 (ja) 集積回路およびその製造方法
JP5667109B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2008078486A (ja) 半導体素子
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
JP6348451B2 (ja) ヘテロ接合バイポーラトランジスタ
JP3974402B2 (ja) ＳｉＧｅヘテロ接合バイポーラ・トランジスタ及びその製造方法
JP3507828B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US9679996B2 (en) Semiconductor device having buried region beneath electrode and method to form the same
JP2006237430A (ja) 窒化物半導体装置
JP2008182036A (ja) 半導体装置の製造方法
JP2016171172A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2015211182A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2015211049A (ja) ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ
JP6611182B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP6791828B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
US7019340B2 (en) Bipolar transistor device and method for fabricating the same
JP6447322B2 (ja) 半導体素子及び半導体素子の製造方法
US20100230821A1 (en) Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
JP7480854B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
US20240194561A1 (en) Hetero-junction bipolar transistor and method of manufacturing the same
US11798995B2 (en) Hetero-junction bipolar transistor and method for manufacturing the same
JP3209443B2 (ja) バイポーラトランジスタの製造方法
JP6235451B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP6605977B2 (ja) 半導体集積回路および半導体集積回路の製造方法
JP2006210633A (ja) ヘテロ接合半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6965819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150