JP2009502035A - ヘテロ接合バイポーラトランジスタを製造する方法 - Google Patents

Abstract

本発明は、支持部と、この支持部からエピタキシャル成長した、それぞれ少なくとも１つのコレクタ又はエミッタレイヤと、少なくとも１つのベースレイヤ（Ｂ）と、それぞれ少なくとも１つのエミッタ又はコレクタレイヤと、を有するヘテロ接合バイポーラトランジスタに関するものである。それぞれコレクタ又はエミッタレイヤは、それぞれエミッタ又はコレクタレイヤと実質的に同一の組成を有する、ベースレイヤと接触状態にある少なくとも１つのアンダーコート（Ｃ１）と、この第１アンダーコートとの関係においてベースレイヤとは反対側の面上の少なくとも１つの第２アンダーコード（Ｃ２）と、を有している。

Description

本発明は、エピタキシャル半導体レイヤを積層することによってヘテロ接合バイポーラトランジスタを製造する方法に関するものであり、更に詳しくは、支持部から、それぞれ少なくとも１つのコレクタレイヤ（Ｅアップ構成の場合）又は１つのエミッタレイヤ（Ｃアップ構成の場合）と、少なくとも１つのベースレイヤと、それぞれ少なくとも１つのエミッタレイヤ又は１つのコレクタレイヤと、をエピタキシャル成長させる段階を有するこの種の方法に関するものである。

ヘテロ接合バイポーラトランジスタは、エミッタ、ベース、及びコレクタという３つの半導体領域の積層体から構成されており、エミッタは、ベースよりも広い禁止エネルギーギャップを具備している。その（先行領域のプレーンのそれぞれにおける）横方向の延長は、２つのゾーンから構成されている。１つは、イントリンシック又はアクティブゾーンと呼ばれ、エミッタ−ベース接合の表面によって定義されている。他方は、エクストリンシック又は寄生ゾーンと呼ばれ、前者の周辺部において、これとトランジスタの電気接点（ベース及びコレクタ）との間に配置されている。ＨＢＴの速度は、一方においては、エミッタとコレクタとの間のキャリアの移動時間を、他方においては、エクストリンシックゾーンと関連した寄生効果（直列抵抗器及びコンデンサ）を共に低減することによって最適化される。

移動時間は、ベース内におけるバリスティック注入（タイプＩの急峻なヘテロ接合）、薄いベース、ベース内におけるドーピング及び／又は濃度勾配（準電界）、薄いコレクタ、コレクタ内におけるバリスティック注入（タイプＩＩの急峻なヘテロ接合）、並びに、ショットキーコレクタなど、既存の文献に広範に記述されている様々な方法を通じて低減可能である。

寄生効果の低減は、一般的には、周辺ゾーンの幅を低減すると共に適切な材料（即ち、アクセス抵抗器における小さな抵抗値、コンデンサにおける小さな誘電率）を使用することによって得ることができる。本発明によれば、前述の移動時間の低減によってベース−コレクタ容量を低減可能である。

本発明によれば、具体的には、薄く且つ制限されたベースと、深くアンダーエッチングされたベース−コレクタ接合の両方を具備したＧａＡｓＳｂのベースレイヤを有するＨＢＴを効果的に製造可能である。これまでは、同一のトランジスタ内において両立されてはいないこれら２つの点により、その動的性能を大幅に改善可能である。第１の点は、主に、電子移動の状態（エミッタ−ベースインターフェイスにおけるバンドの不連続性、キャリアの有効質量、ベースの抵抗値、ベースコンタクトの抵抗値など）に対して影響を及ぼし、第２の点は、ベース−コレクタ寄生容量（即ち、ベース−コレクタ接合のエクストリンシック部分と関連したもの）の劇的な低減を可能にしており、この寄生容量は、ＨＢＴの動作周波数を制限している。

ＧａＡｓＳｂのＨＢＴについては、C. R. Bolog nesi、M. W. Dvorak、N. Matine、O. J. Pitts、及びS. P. Watkinsによる「Ultra-high performance staggered lineup (”Type-II”) InP/GaAsSb/InP npn Double Heterojunction Bipolar Transistor」（Jpn. J. Appl. Phys. Vol. 41 Part 1(2B) 1131 （2002年））という文献に記述されている。これらのトランジスタは、ＩｎＰ／ＩｎＧａＡｓ構造によって得られる当時の最新技術と比べて、顕著な結果（ｆ_T＝ｆ_max＝３００ＧＨｚ）と、明らかな進歩と、を示すものであった。著者らは、ベースレイヤ内において使用されたアンチモン組成が、ＩｎＰとの格子整合を保証する濃度よりも相当に低かったことを示している（［Ｓｂ］＝０．５）。使用された技術は、コレクタレイヤのアンダーエッチングを、ベースコンタクトの下の７５０ｎｍに制限しており、後者は、１．５μｍだけ、エミッタフィンガに突き出している。実験結果とシミュレーションの結果得られた内容の比較は、エミッタ−ベース及びベース−コレクタ接合エリアのユニットレポートにおける明らかに優れた性能（即ち、＞５００ＧＨｚ）を示している。最後に、トランジスタの速度に対するＧａＡｓＳｂの寄与が明らかに立証されている。

又、W. Hafez、Jie-Wei Lai、及びM. Fengによる「InP/InGaAs SHBTs with 75 nm collector and fT > 500 GHz」（Electron. Lett. 39(20) （2003年））という文献も、５００ＧＨｚを上回る周波数を実現可能なＩｎＰ／ＩｎＧａＡｓ積層体について記述している。これらの結果は、様々な半導体レイヤの（特に、コレクタレイヤの）厚さを低減することによる電子移動時間と、コンポーネントの横方向寸法と、の両方を低減することの重要性を示している。

ＧａＡｓＳｂのＨＢＴは、通常、後記する表１に示されている構造を具備している。

トランジスタの製造の全体を通じて、ベース−コレクタ容量を低減するべく、コレクタのＩｎＰレイヤを横方向にかなりの深さにエッチングしている。このエッチングは、化学的手段によってのみ可能である。この理由は、このためには、ドライエッチングが十分な異方性を有していないためである。例えば、Ｈ₃ＰＯ₄：ＨＣｌの溶液中におけるヒ化物（この場合には、ＧａＡｓＳｂ及びＩｎＧａＡｓ）と比較したＩｎＰ化学エッチングの非常に高い選択性を使用している。

ベースは、非常に薄いことから（通常、２０〜５０ｎｍの間）、十分な長さ（通常、１．５〜２μｍ）にわたって自身を支持するのに十分な剛性を有してはいない。従って、既知の製造プロセスにおいては、コレクタＣ内に配置されたＩｎＰレイヤをアンダーエッチングする際に、ベースＢと同一の寸法を有するエミッタレイヤＥを保持する段階を想定している（図１ａ）。

ＧａＡｓＳｂのベースが、５０％を下回るアンチモン含有量を具備している場合には、これまで知られている構造は、本方法の進行におけるこの段階において大きく損傷することになる。実際に、エミッタ（ＩｎＰ又はＩｎＧａＡｌＡｓ）は、必然的に、ＩｎＰとの格子整合状態においてエピタキシャル成長させなければならないことから、ＩｎＰのアンダーエッチングに突き出しているベースのオーバーハングを構成する２つのレイヤ（図１ａのＥ及びＢ）間には格子パラメータの大きなギャップ（格子整合の欠如）が存在している。この束縛の作用により、オーバーハングが変形し（図１ｂ）、ベースとコレクタの間に短絡を生成可能であると共に、いずれにしても、ベースレイヤとコレクタコンタクトレイヤＣＣ間における樹脂の導入が困難になる。

これらの理由から、当業者は、一般に、自身を、それらの間に格子整合を具備する材料から製造された積層体、即ち、なんらの束縛をも具備していない積層体をエッチングすることにのみ制限している。

これが、コレクタ内にＩｎＧａＡｌＡｓという４成分の新しいレイヤを導入することによって本発明が解決しようとしている欠点である。ベースのオーバーハング内におけるレイヤ積層体の（近似的なものをも含む）対称性により、束縛のバランスが取れると共に、変形が大幅に低減される。

更には、トランジスタのアクティブゾーン内における電子移動特性を大幅に変更するべく、半導体の組成を変更してベースレイヤを製造することも知られている。

本発明は、深いアンダーエッチングの性能とベースレイヤ内における束縛の存在の間の両立性を保証している。

又、本発明は、エミッタ又はコレクタレイヤが必要とする格子整合に（合金の組成に応じた）分子配列が対応していない半導体合金から構成されたベースをＨＢＴ内において使用できるようにすることも、目的としている。例えば、本発明は、５０％を上回る又は下回るアンチモン比率を有するＧａＡｓＳｂ合金から製造されたベースの使用をサポートしている。

従来技術においては、米国特許出願公開第２００４／０２２７１５５号（ＵＳ２００４／０２２７１５５Ａ１）が知られており、これは、ＨＢＴの特性を改善するべく、ベースレイヤとコレクタレイヤの間にＩｎＧａＡｓＳｂアンダーレイヤを導入することを提案している。このように製造されたＨＢＴは、アンダーレイヤを導入する前の段階においても、格子整合の欠如に関係したなんらの束縛をも具備していない。

又、米国特許出願公開第２００４／０２１４４０１号（ＵＳ２００４／０２１４４０１Ａ１）も知られており、これは、その全体表面上における半導体のエピタキシーによってＨＢＴを不動態化する方法について記述している。

最後に、米国特許第６，１６５，８５９号（ＵＳ６，１６５，８５９）が知られており、これは、Ｐｄ／Ｐｔ／Ａｕを使用した低抵抗値コンタクトの製造について記述している。

本発明は、以上のすべてを、エピタキシャル成長した半導体レイヤを積層することによってヘテロ接合バイポーラトランジスタを製造する方法に関係付けており、この方法は、支持部から、それぞれ少なくとも１つのコレクタレイヤ又は１つのエミッタレイヤと、少なくとも１つのベースレイヤと、それぞれ少なくとも１つのエミッタレイヤ又は１つのコレクタレイヤと、をエピタキシャル成長させる段階を有しており、これらのレイヤは、変形を引き起こす格子整合不良を生成する組成を具備している。本発明によれば、それぞれコレクタレイヤ又はエミッタレイヤをエピタキシャル成長させる段階は、束縛のバランスを取ると共に変形を低減するべく、ベースレイヤと接触した状態において少なくとも１つのアンダーレイヤ、具体的には、それぞれエミッタレイヤ又はコレクタレイヤと実質的に同一の組成を有するアンダーレイヤと、この第１のアンダーレイヤとの関係においてベースレイヤとは反対側の面上に少なくとも１つの第２アンダーレイヤをエピタキシャル成長させるサブ段階を有している。

それぞれエミッタレイヤ又はコレクタレイヤが、ベースレイヤと接触状態にある第１アンダーレイヤと、この第１アンダーレイヤとの関係においてベースレイヤとは反対側の面上の第２アンダーレイヤと、を有しているトランジスタを製造するための本発明の特定の実施例においては、それぞれコレクタ又はエミッタの第１アンダーレイヤは、それぞれエミッタ又はコレクタの第１アンダーレイヤと実質的に同一の組成物を具備している。

又、本発明は、支持部と、この支持部からエピタキシャル成長した、
・それぞれ少なくとも１つのコレクタレイヤ又は１つのエミッタレイヤと、
・少なくとも１つのベースレイヤと、
・それぞれ少なくとも１つのエミッタレイヤ又は１つのコレクタレイヤと、を有するヘテロ接合バイポーラトランジスタにも関係しており、これらのレイヤは、変形を引き起こす格子整合不良を生成する組成を具備している。

本発明によれば、それぞれコレクタレイヤ又はエミッタレイヤは、
・それぞれエミッタレイヤ又はコレクタレイヤによって引き起こされる束縛のバランスを取るべくベースレイヤと接触状態にある少なくとも１つの第１アンダーレイヤ、具体的には、それぞれエミッタレイヤ又はコレクタレイヤと実質的に同一の組成を有するアンダーレイヤと、
・第１レイヤとの関係においてベースレイヤとは反対側の面上に少なくとも１つの第２アンダーレイヤと、を有している。

特定の実施例においては、第２アンダーレイヤは、ベースの横方向の延長と、それぞれエミッタ−ベース又はコレクタ−ベース接合の横方向の延長との間における最小限の横方向の延長にアンダーエッチングされている。

最適には、この横方向の延長は、それぞれエミッタ−ベース又はコレクタ−ベース接合の横方向の延長のレベルとなる。但し、実際には、これは、わずかに長くなるが、当然のことながら、ベースの横方向の長さよりは短くなる。

又、特定の実施例においては、それぞれエミッタレイヤ又はコレクタレイヤは、
・実質的に前述の組成を有する、ベースレイヤと接触した状態にある少なくとも１つの第１アンダーレイヤと、
・第１アンダーレイヤとの関係においてベースレイヤとは反対側の面上に少なくとも１つの第２アンダーレイヤと、を有している。

特定の実施例においては、第２アンダーレイヤは、それぞれエミッタ−ベース又はコレクタ−ベース接合の横方向の延長のレベルである横方向の延長にアンダーエッチングされている。

それぞれエミッタレイヤ又はコレクタレイヤは、具体的には、
・実質的に前述の組成を有する、ベースレイヤと接触状態にある少なくとも１つの第１アンダーレイヤと、
・第１アンダーレイヤとの関係においてベースレイヤとは反対側の面上に少なくとも１つの第２アンダーレイヤと、を有することができる。

又、本発明は、前述のものなどのトランジスタを製造する方法にも関係しており、この方法は、
・前述のレイヤ及びアンダーレイヤをエピタキシャル成長させる段階と、
・それぞれエミッタレイヤ又はコレクタレイヤの上のレイヤをエッチングする段階と、を有している。

又、本方法は、
・それぞれコレクタ又はエミッタの第２アンダーレイヤをアンダーエッチングする段階と、
・それぞれコレクタ又はエミッタの第１アンダーレイヤと、第２アンダーレイヤの下に配置されたレイヤとの間のアンダーエッチングによって残された空間を絶縁材料によって充填する段階と、
・それぞれエミッタレイヤ又はコレクタレイヤをエッチングする段階と、をも有している。

それぞれエミッタ又はコレクタのコンタクトレイヤと、金属コンタクトと、を有するトランジスタを製造するための特定の一実施例においては、本方法は、それぞれエミッタ又はコレクタのコンタクトと、金属コンタクトと、を材料内にカプセル化することにより、エッチングから保護する段階を有している。

第１アンダーレイヤがベースレイヤとの接触状態にあり、且つ、第２アンダーレイヤが、第１アンダーレイヤとの関係においてベースレイヤとは反対側の面上に位置している２つのアンダーレイヤをそれぞれエミッタレイヤ又はコレクタレイヤが有するトランジスタを製造するべく、それぞれエミッタ又はコレクタレイヤの上のレイヤをエッチングする段階の後に、それぞれエミッタ又はコレクタの第２アンダーレイヤをエッチングする段階が続いている。

特定の実施例においては、カプセル化段階は、それぞれエミッタ又はコレクタの第１アンダーレイヤとそれぞれエミッタ又はコレクタのコンタクトレイヤとの間に配置されたそれぞれエミッタ又はコレクタの第２アンダーレイヤの非エッチング部分をカプセル化する段階を含んでいる。

又、本発明は、前述のものなどのトランジスタにも関係しており、この場合に、
・ベースレイヤは、ＧａＡｓＳｂから構成されており、
・第１アンダーレイヤは、ＩｎＧａＡｌＡｓから構成されており、
・第２アンダーレイヤは、ＩｎＰから構成されている。

最後に、本発明は、互いに上下に積層されたエピタキシャル成長したレイヤによって生成される束縛のバランスを取るためのアンダーレイヤの使用法にも関係しており、この積層体は、その組成に起因した、更に具体的には、ベースレイヤの組成に起因したエピタキシャル成長レイヤ間における格子整合不良を具備している。

以下、非限定的な例として、添付の図面を参照し、本発明による特定のトランジスタを製造する方法について説明することとする。

以下、超高速ヘテロ接合バイポーラトランジスタ（ＨＢＴ）（ｆ＞５００ＧＨｚ）を製造するアプリケーションの方法について説明するが、これは、その他のデバイスの製造にも適用可能である。

本方法は、全体的に、エピタキシャル成長した積層体を製造する段階と、金属コンタクトを製造する段階と、半導体レイヤをエッチングする段階と、という主要な３つのグループの段階を有している。

（エピタキシャル成長した積層体の製造）
Ｅアップ構成（最上部にエミッタが位置するもの）の状況において本明細書に記述されている本発明による方法の第１段階は、ＨＢＴを製造するべく使用される半導体材料を周知の方式によってエピタキシャル成長させる段階を有している。これらの段階は、構造全体にその結晶格子を強いている基板（この場合には、ＩｎＰ）上において、レイヤごとに実装されている。これらの様々なレイヤの特性の一例を次の表に提供している。

以下の詳細な説明は、ベースレイヤに隣接して配置されたレイヤにのみ関するものである。

ベースレイヤは、ＧａＡｓＳｂから構成されている。これは、炭素によって非常に高密度にｐ型ドーピングされている（＞５ｘ１０¹⁹ｃｍ^-3）。この厚さは、選択したドーピングレベルに依存しており、２０〜５０ｎｍの間で変化可能である。これは、任意のアンチモン含有量を具備可能である（通常は、２５〜７５％の間である）。アンチモン含有量は、ドーピングレベルと同様に、ベース内における電子移動時間を低減するべく、変化度を具備可能である。

ＧａＡｓＳｂは、以下の理由から、特に好適な材料である。

・ｋ_BＴは、ベースのドーピングレベル及びエミッタ内における使用材料とは無関係に、ベース内に注入された電子によって流れる電流と比べて、エミッタ内に注入されたホールによる電流を無視可能にするが、このｋ_BＴと比べて、ＩｎＰ基板上で利用可能な広い禁止エネルギーギャップを有する材料との間に価電子帯において非常に高い不連続性（ＩｎＰとの間には、０．７９ｅＶ、ＩｎＡｌＡｓとの間には、０．６３ｅＶ）を具備している。

・Ｖサイト原子を炭素原子によって置換する非常に高レベルのｐ型ドーピングを具備可能である。炭素ドーピング限度は、２ｘ１０²⁰ｃｍ^-3を上回っている。このドーピング範囲内においては、ホール効果によって計測されるホールのモビリティは、一定である。従って、ドーピングの増大により、結果的に、ベースレイヤ内における導電性の等価な増大がもたらされる。ＧａＡｓＳｂ内における炭素拡散係数は、非常に小さいことから、エピタキシーの後のドーピングプロファイルは、急峻であり、（例えば、ベリリウムなどの）その他のドーパントにおいて観察されるトランジスタのエージング効果は、無視可能であると考えられる。

・ＩｎＧａＡｌＡｓという４成分合金の場合に、アルミニウム含有量（すべてのＩＩＩサイトとの関係における濃度）が３８．５％を上回る際には、正の（即ち、タイプＩの）、そうでない場合には、負の（即ち、タイプＩＩの）伝導帯内における不連続性を具備している。この結果、大きな柔軟性が構造の設計に導入される。

・価電子帯から０．２２ｅＶの禁止エネルギーギャップ内に配置された表面上におけるフェルミレベルのトラッピングを具備しており、一方においては、このレイヤ上に製造されたオーム性コンタクト（ベースコンタクト）の比抵抗値が非常に小さく（ρ_c＜１０^-6Ωｃｍ²）、且つ、他方においては、表面再結合速度（エクストリンシックベースの表面上における再結合）が無視可能であるというＨＢＴ用の２つの主要な結果を具備している。

・直下の半導体レイヤによって強いられた結晶格子に対する非常に良好な適合性を具備している。この特性は、アンチモンの存在に起因するものであり、この結果、ＩｎＰとの格子整合を具備した半導体上において、大きく変化可能なアンチモン含有量を有するＧａＡｓＳｂレイヤをエピタキシャル成長させることが可能である。５０％（ＩｎＰとの間の格子整合）、２５％（ＩｎＰ上における高圧状態）、及び７５％（ＩｎＰ上における圧縮状態）の間の範囲をとることが可能なＧａＡｓＳｂのベース内におけるアンチモン含有量を具備したＨＢＴ内において、トランジスタ効果が示されている。この非常に大きな柔軟性（これは、ＩＩＩ−Ｖ半導体のすべてにおいて固有のものである）は、ＨＢＴの性能に大きな影響を与える基本的な格子パラメータ（有効質量、バンドの不連続性、有用期間など）を変更する大きな可能性を提供している。具体的には、前述の特性のそれぞれについて、最適な効果を保証する濃度が存在している。

ベースレイヤに隣接するエミッタレイヤは、ＩｎＰ、又はＩｎＧａＡｌＡｓという４成分合金、或いは、場合によっては、この場合と同様に、２つのアンダーレイヤの形態において、即ち、ベースレイヤと接触した状態のＩｎＧａＡｌＡｓの４成分合金から構成された第１アンダーレイヤと、この第１アンダーレイヤとの関係においてベースレイヤの反対側に位置する第２のＩｎＰアンダーレイヤから、構成されている。ＩｎＧａＡｌＡｓという４成分は、好ましくは、ベース内の電子のバリスティック注入を生成するべく、３８．５％を上回るアルミニウム含有量を有するように（例えば、ＩｎＡｌＡｓ）、選択されている。このドーピングレベルは、３〜１０ｘ１０¹⁷ｃｍ^-3の間において選択されている。この厚さは、非常に広い範囲内において変化可能であり、代表的な値は、約３０〜７０ｎｍである。

コレクタレイヤは、２つの材料から構成されている。ベースに隣接した第１アンダーレイヤは、ＩｎＧａＡｌＡｓという４成分合金から構成されている。これは、タイプＩのヘテロ接合の選択的なコレクションに関係した問題を回避するべく、３８．５％を下回るアルミニウム含有量を具備している。ベース−コレクタ接合内における電子のバリスティック注入を生成するべく、好ましくは、約２５〜３０％のアルミニウム含有量が選択されている（ΔＥｃは、９０〜１５０ｍｅＶの間に位置している）。このドーピングレベル（通常は、５ｘ１０¹⁶ｃｍ^-3）は、Ｋｉｒｋ効果の閾値における電流密度が、所望の周波数を実現するのに必要なコレクタ電流密度を上回るように、選択されている。この厚さ（通常は、５０〜１００ｎｍの間）は、トランジスタの速度（薄く、従って、短い移動時間）と、ベースのオーバーハングの機械的な強度、並びに、トランジスタの高圧に対する抵抗の間における妥協の結果である。

コレクタレイヤの第２アンダーレイヤは、ＩｎＰから構成されている。これは、後程観察するように、ＨＢＴのベース−コレクタ容量を低減するべく、高密度にアンダーエッチング（選択的な化学エッチング）される部分である。これは、高密度にｎ型ドーピングされている（通常は、１ｘ１０¹⁹ｃｍ^-3である）。この厚さ（通常は、１００〜２００ｎｍの間である）は、化学エッチング用の適切な条件を保証するのに十分なものになっている。

積層体のその他のレイヤは、基板と第２コレクタアンダーレイヤの間に、ＩｎＧａＡｓから構成されたコレクタコンタクトレイヤと、それぞれＩｎＰ及びＩｎＧａＡｓから構成された第１及び第２エッチングストップレイヤ、並びに、第２エミッタアンダーレイヤの上に、エミッタコンタクトレイヤを有している。

（金属コンタクトの製造）
本方法の後続の段階は、エミッタコンタクトレイヤ上に金属コンタクトを製造する段階を有している。

まず、最初に、後でＨＢＴがエッチングされることになるエピタキシャル成長したレイヤの積層体（又は、任意のその他の半導体レイヤの積層体）の表面上にタングステンのレイヤを均等に堆積させる。タングステンは、次のいつくかの理由から選択されている。

・これは、Ｅアップ又はＣアップ構成におけるＨＢＴ積層体の最上部に配置された非常に高密度にｎ型ドーピングされた半導体（通常は、ＩｎＧａＡｓ）との間に、低い比抵抗値を有するオーム性コンタクトを形成する。

・これは、Ｃアップ構成におけるＨＢＴ積層体の最上部に配置された低密度にｎ型ドーピングされた半導体との間に、卓越したショットキーコンタクト（即ち、小漏洩電流）を形成する。

・その耐熱特性が、温度上昇に対する非常に良好な抵抗力を保証している。これは、それ自体又は直下の半導体に対するなんらかの損傷をも伴うことなしに、（可能なイオン注入及びその高温のアニーリング（＞７００℃）を含む）トランジスタ製造プロセスに固有の様々なアニーリングに耐えることができる。

・半導体内におけるその非常に小さな拡散係数に起因し、コンポーネントの信頼性を向上させるための完全な候補となっており、従って、産業的なインパクトを有している。尚、本方法は、タングステンを上回るその導電性に起因し、シリコン産業において広く使用されている材料であるタングステンシリサイドＷＳｉのレイヤと共に使用することも可能である。

半導体技術において既知の多数の方法の中の１つを使用することにより、タングステンの表面上にマスク１を製造している（図２ａ）。例えば、ＵＶフォトリソグラフィによって定義された形状を有する感光性樹脂マスクを使用可能である。マスク用の材料の選択肢は、実際には非常に広く（電気感応性樹脂、多数の金属、及び誘電体）、この理由は、（この例の場合には）、まず、タングステンを、次いで、半導体をエッチングするべく後で使用される２つの化学溶液に抵抗するだけで十分であるためである。この点に起因し、複雑なデバイス製造チェーン内における本方法の挿入が円滑に実行される。

タングステンレイヤの最初のエッチングにより、マスクの形状がタングステンレイヤに転写される（図２ｂ）。反応性ドライエッチングを使用することにより（フッ素イオン）、表面の垂線との関係においてわずかに傾斜した側面を得ることができるようにしている。次いで、その形状の第１のアウトライン２を定義するべく、選択的な化学的手段（既知のＫＯＨベースの溶液）により、タングステンレイヤをアンダーエッチングしている（図２ｃ）。

このアウトラインは、「略円筒形」であるが、すべてのケースにおいて、これらのエッチングの結果として得られるタングステンの側面は、わずかに外向きである。化学的な反応性ドライエッチング（ＲＩＥ）プロセスの完全な最適化により、ほとんど垂直の側面を得ることができると仮定可能である。これが、内向きの側面をもたらすことは、決してないであろう。これらの外向きの側面は、超高速ＨＢＴを製造するのに必要なセルフアライメントされる技術とは相容れないものである。実際に、ベース又はコレクタのオーム性コンタクト又はコンタクト出力ブリッジを構成する金属堆積物を製造する際には、このプロファイルは、結果的に、エミッタとベース間における短絡の出現をもたらすことになろう。

次の段階は、選択的な化学的手段により、エピタキシャル積層体の第１半導体レイヤ３をエッチングした後に、アンダーエッチングする段階を有している（図２ｄ）。この結果、これらのレイヤの積層体の作成に束縛が導入されることになる。ＩｎＰダイのＨＢＴの場合には、この束縛は、非常に小さく、その理由は、コンタクトレイヤが、依然として、ＩｎＧａＡｓから構成されているためである（これは、これによって製造可能なオーム性コンタクトの非常に小さな抵抗値のためである）。次いで、コンポーネントの電気特性に影響を与えることなしに、化学的エッチング用のエッチングストップレイヤとして機能することになる半導体レイヤをＩｎＧａＡｓレイヤの下に配置することになる。ところで、このレイヤは、その他の半導体レイヤとの格子整合を具備した広い禁止エネルギーギャップ（ＨＢＴの原理）を有する半導体の中から選択する必要がある。これらの半導体（ＩｎＰダイにおけるＩｎＰ、ＩｎＧａＡｌＡｓ、ＩｎＧａＡｓＰ、或いは、ＧａＡｓダイにおけるＡｌＧａＡｓ、ＩｎＧａＰ）のそれぞれについて、これらの材料との関係においてＩｎＧａＡｓをエッチングするのに非常に好ましい化学的溶液が周知である。

次の段階は、タングステンレイヤの側面を化学エッチングして所望のプロファイル及び寸法を得る段階を有している（図２ｅ）。ＩｎＧａＡｓレイヤのアンダーエッチングの存在により、化学溶液は、その下部表面上においてタングステンをエッチング可能である。この下部面と側面の同時エッチングにより、所望のプロファイルを得ることができる。タングステンレイヤの厚さ（例えば、４００又は６００ｎｍの厚さ）の設定が完了したら、エッチング時間を制御することにより、プロファイルの寸法を得ている（図３）。この場合に、この制御の品質は、使用する化学溶液のエッチング速度と、エッチング後のタングステンの側面の粗度に関係している。

前述の特定のエピタキシャル積層体の状況におけるエミッタの（又は、Ｃアップ構成の場合には、コレクタの）金属コンタクトを製造する前述の方法は、次のタイプの従来の積層体にも適用可能であることを観察可能である。

又、前述の方法は、次の積層体にも適用可能である。

（半導体レイヤのエッチング）
エクストリンシックベースの寸法は、任意の既知の方法によって定義されている。トランジスタの製造は、以下の段階によって継続される。

エミッタのＩｎＰレイヤＥ２をエッチングしている（図４ｂ）。Ｈ₃ＰＯ₄：ＨＣｌ化学溶液を使用するが、これは、この構造の他の半導体との間で非常に高い選択性を具備している。コレクタのＩｎｐレイヤＣ２も部分的にエッチングしている（Ｃ２レイヤは、Ｅ２レイヤよりも厚くなるように選択されている）。

感光性樹脂を使用することにより、Ｅ２のエミッタコンタクトレイヤＥＣとＥ２レイヤの残りの部分、並びに、金属コンタクトを保護するための横方向のカプセル化４を実行している。このカプセル化は、この場合にはタングステンから製造されているエミッタコンタクト内におけるオーバーハングの存在により、その実行が相対的に容易であることに留意されたい。

ＩｎＰコレクタレイヤＣ２の深いアンダーエッチングを実行している（図４ｃ）。Ｈ₃ＰＯ₄：ＨＣｌ化学溶液を使用しているが、これは、この構造の他の半導体との間で非常に高い選択性を具備している。従って、その他のレイヤ、特に、４成分合金から構成されたＣ１と、ＩｎＧａＡｓから構成されたＣ３という２つの隣接レイヤは、エッチングされてはいない。ＩｎＰエミッタレイヤＥ２は、横方向の感光性樹脂によるカプセル化によって保護される。

次いで、深いアンダーエッチングをカプセル化している（図４ｄ）。ベースのオーバーハングの下に形成されている空洞は、この空洞を充填するのに十分な低い粘度、半導体表面に対する良好な接着力、並びに、ベースのオーバーハングの機械的強度を増大させるべく配置された際の硬化の可能性を具備した材料によって充填されている。

感光性樹脂を使用しており、次いで、これを、例えば、１７０℃において１時間にわたってアニーリングすることにより、重合させている。ポリイミドやＢＣＢなどのその他の材料も市販されている。

エミッタのＩｎＧａＡｌＡｓレイヤＥ１をエッチングしている（図４ｅ）。このレイヤは、エミッタの不可欠な部分である（ｎ型）。ベース上にオーム性コンタクトを堆積させることができるように、これを除去しなければならない。ＧａＡｓＳｂとの関係においてＩｎＧａＡｌＡｓの４成分合金を選択的にエッチングする（例えば、クエン酸：Ｈ₂Ｏ₂などの）化学溶液を使用している（ベースレイヤは、ベースのアクセス抵抗値を増大させないように、その初期の厚さを保持する必要がある）。コレクタのＩｎＧａＡｓストップエッチングレイヤＣ３も、このエッチング段階においてエッチングしている。コレクタのＩｎＰストップエッチングレイヤＣ４は、エッチングしてはいない。エミッタフィンガが、Ｅ２レイヤのレベルよりもＥ１レイヤのレベルにおいて広くなるように、Ｅ１レイヤの横方向のエッチングを極小化可能である。これらの状態においては、Ｅ１レイヤの過剰な厚さは、キャリアの完全な空乏状態となり、この結果、これは、エクストリンシックベースの表面上におけるマイノリティ電子の再結合を低減する作用を具備することになる。

コレクタのＩｎＰストップエッチングレイヤＣ４をエッチングすることにより、コレクタのオーム性コンタクトが堆積されることになるＣ５コレクタコンタクトレイヤを露出させている（図４ｆ）。Ｈ₃ＰＯ₄：ＨＣｌ化学溶液を使用しており、これは、この構造の他の半導体との間で非常に高い選択性を具備している（その他のＩｎＰレイヤは、保護されている）。

Ｃ５及び直下のレイヤ（図示されてはいない）の深いエッチングにより、トランジスタを電気的に絶縁している。

オーム性コンタクトを堆積している（図４ｇ）。一方においては、（コンタクトのテーパー化された形状に起因した）エミッタとベースの間の、他方においては、ベースとコレクタの間のオーバーハングを使用することにより、ベース及びコレクタのコンタクト５及び６を一度に生成している（エミッタの場合には、これは、タングステンコンタクトの厚さの増大を伴っている）。このセルフアライメントにより、ベースコンタクトとトランジスタのアクティブゾーン間の距離（これは、通常、１００〜２００ｎｍの間である）を制御された方式によって低減可能である。金属の堆積を最適化することにより、ＧａＡｓＳｂレイヤ上におけるコンタクトの抵抗値を低減している。このために、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ積層体を使用可能である。

この段階で、トランジスタが完成する。次いで、これをコンタクト出力又は回路のその他のコンポーネントに電気的に接続することになる。

前述の方法は、一回のフォトリソグラフィを必要としている。完全にセルフアライメントされていることから、これは、マスクアライメント装置によって発生する束縛を克服することにより、略サブミクロンの寸法を有するデバイスの低コストにおける製造を実現している。

最新技術を示す図であり、寸法は、一例として（μｍを単位として）付与されているに過ぎない。 金属コンタクトを製造する方法における各段階を示す図である。 図２ｆに示されている段階の全体を通じたコンタクト形状の進化を示す図である。 半導体レイヤをエッチングする各段階を示す図である。

Claims (12)

1. エピタキシャル成長した半導体レイヤを積層することによってヘテロ接合バイポーラトランジスタを製造する方法であって、
   支持部から、それぞれ少なくとも１つのコレクタレイヤ又は１つのエミッタレイヤと、少なくとも１つのベースレイヤと、それぞれ少なくとも１つのエミッタレイヤ又は１つのコレクタレイヤと、をエピタキシャル成長させる段階を有しており、
   前記レイヤは、変形を引き起こす格子整合不良を生成する組成を具備している、方法において、
   それぞれ前記コレクタレイヤ又は前記エミッタレイヤをエピタキシャル成長させる前記段階は、
   束縛のバランスを取ると共に前記変形を低減するべく、前記ベースレイヤとの接触状態において、少なくとも１つの第１アンダーレイヤ（Ｃ１）と、前記第１アンダーレイヤとの関係において前記ベースレイヤとは反対側の面上に少なくとも１つの第２アンダーレイヤ（Ｃ２）と、をエピタキシャル成長させるサブ段階を有することを特徴とする方法。
2. 前記第１アンダーレイヤ（Ｃ１）は、それぞれ前記エミッタレイヤ又はコレクタレイヤと実質的に同一の組成を具備している請求項１記載の方法。
3. それぞれ前記エミッタレイヤ又は前記コレクタレイヤが、前記ベースレイヤと接触状態にある第１アンダーレイヤ（Ｅ１）と、前記第１アンダーレイヤとの関係において前記ベースレイヤとは反対側の面上の第２アンダーレイヤ（Ｅ２）と、を含む２つのアンダーレイヤを有しており、それぞれ前記コレクタ又はエミッタの前記第１アンダーレイヤは、それぞれ前記エミッタ又は前記コレクタの前記第１アンダーレイヤと同一の組成を具備している、トランジスタを製造するための請求項１記載の方法。
4. 支持部と、
   前記支持部からエピタキシャル成長した、
   それぞれ少なくとも１つのコレクタレイヤ又は１つのエミッタレイヤと、
   少なくとも１つのベースレイヤ（Ｂ）と、
   それぞれ少なくとも１つのエミッタレイヤ又は１つのコレクタレイヤと、
   を有し、
   前記レイヤは、変形を引き起こす格子整合不良を生成する組成を具備している、ヘテロ接合バイポーラトランジスタにおいて、
   それぞれ前記コレクタレイヤ又はエミッタレイヤは、
   束縛のバランスを取ると共に前記変形を低減するための前記ベースレイヤと接触状態にある少なくとも１つの第１アンダーレイヤ（Ｃ１）と、
   前記第１アンダーレイヤとの関係において前記ベースレイヤとは反対側の面上の少なくとも１つの第２アンダーレイヤ（Ｃ２）と、
   を有する、ことを特徴とするトランジスタ。
5. 前記第１アンダーレイヤ（Ｃ１）は、それぞれ前記エミッタレイヤ又はコレクタレイヤと実質的に同一の組成を具備している請求項４記載のトランジスタ。
6. 前記第２アンダーレイヤは、前記ベースの横方向の延長と、それぞれ前記エミッタ−ベース又はコレクタ−ベース接合の横方向の延長との間における最小限の横方向の延長にアンダーエッチングされている請求項４又は５の中のいずれか一項記載のトランジスタ。
7. それぞれ前記エミッタレイヤ又はコレクタレイヤは、
   実質的に前記組成を有する、前記ベースレイヤと接触状態にある少なくとも１つの第１アンダーレイヤ（Ｅ１）と、
   前記第１アンダーレイヤとの関係において前記ベースレイヤとは反対側の面上の少なくとも１つの第２アンダーレイヤ（Ｅ２）と、
   を有する請求項４〜６の中のいずれか一項記載のトランジスタ。
8. 前記ベースレイヤは、ＧａＡｓＳｂから構成されており、
   前記第１アンダーレイヤは、ＩｎＧａＡｌＡｓから構成されており、
   前記第２アンダーレイヤは、ＩｎＰから構成されている請求項４〜７の中のいずれか一項記載のトランジスタ。
9. 前記レイヤ及びアンダーレイヤをエピタキシャル成長させる段階と、
   それぞれ前記エミッタレイヤ又はコレクタレイヤの上の前記レイヤをエッチングする段階と、
   を有する、請求項４〜８の中のいずれか一項記載のトランジスタを製造する方法であって、
   それぞれ前記コレクタ又はエミッタの前記第２アンダーレイヤをアンダーエッチングする段階と、
   それぞれ前記コレクタ又はエミッタの前記第１アンダーレイヤと、前記第２アンダーレイヤの下に配置されたレイヤとの間の、前記アンダーエッチングによって残された空間を絶縁材料によって充填する段階と、
   それぞれ前記エミッタレイヤ又はコレクタレイヤをエッチングする段階と、
   を有することを特徴とする、方法。
10. それぞれ前記エミッタ又はコレクタのコンタクトレイヤと、金属コンタクトと、を有するトランジスタを製造する方法であって、それぞれ前記エミッタコンタクト又はコレクタコンタクトと、前記金属コンタクトと、を材料（４）内にカプセル化することにより、エッチングから保護する段階を有する請求項９記載の方法。
11. それぞれ前記エミッタレイヤ又はコレクタレイヤが、第１アンダーレイヤは、前記ベースレイヤと接触した状態であり、第２アンダーレイヤは、前記第１アンダーレイヤとの関係において前記ベースレイヤとは反対側の面上に存在している、２つのアンダーレイヤを有するトランジスタを製造する方法であって、それぞれ前記エミッタレイヤ又はコレクタレイヤの上の前記レイヤをエッチングする前記段階の後に、それぞれ前記エミッタ又はコレクタの前記第２アンダーレイヤをエッチングする段階が続いている請求項９又は１０の中のいずれか一項記載の方法。
12. 前記カプセル化段階は、それぞれ前記エミッタ又はコレクタの前記第１アンダーレイヤとそれぞれ前記エミッタ又はコレクタの前記コンタクトレイヤとの間に配置されたそれぞれ前記エミッタ又はコレクタの前記第２アンダーレイヤの非エッチング部分をカプセル化する段階を含む請求項１０及び１１の両項記載の方法。

Images