JPH04188629A - ヘテロ接合バイポーラトランジスタ及びその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH04188629A JPH04188629A JP31355090A JP31355090A JPH04188629A JP H04188629 A JPH04188629 A JP H04188629A JP 31355090 A JP31355090 A JP 31355090A JP 31355090 A JP31355090 A JP 31355090A JP H04188629 A JPH04188629 A JP H04188629A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- base
- base electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 5
- 238000005530 etching Methods 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は 高周波特性に優れたヘテロ接合バイポーラト
ランジスタ及びその製造方法に関するものであム 従来の技術 超高周波での通信や超高速デジタル回路などにおいてキ
ーデバイスとなる超高速バイポーラトランジスタの開発
が盛んに行なわれていも その生態 ベースを形成する
半導体よりもバンドギャップの大きい半導体をエミッタ
に用いるペテロ接合バイポーラトランジスタ（以下ｒＨ
ＢＴＪと称す）は ベースのキャリア濃度をエミッタの
キャリア濃度より高くしてＬ 十分な電流利得を得るこ
とができる。その結果 ベース抵抗とエミッタ容量を小
さくできるなどの利点があるたぬ 超高速超高周波トラ
ンジスタとして極めて有望である。
ランジスタ及びその製造方法に関するものであム 従来の技術 超高周波での通信や超高速デジタル回路などにおいてキ
ーデバイスとなる超高速バイポーラトランジスタの開発
が盛んに行なわれていも その生態 ベースを形成する
半導体よりもバンドギャップの大きい半導体をエミッタ
に用いるペテロ接合バイポーラトランジスタ（以下ｒＨ
ＢＴＪと称す）は ベースのキャリア濃度をエミッタの
キャリア濃度より高くしてＬ 十分な電流利得を得るこ
とができる。その結果 ベース抵抗とエミッタ容量を小
さくできるなどの利点があるたぬ 超高速超高周波トラ
ンジスタとして極めて有望である。
このような 従来のＨＢＴの製造方法について（ヨトラ
ンザクションズ オン エレクトロンデバイシイズ３４
（１９８７年）第２４０５頁から第２４１１頁（ＩＥ
ＥＥ Ｔｒａｎｓ、 Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ ｖｏｌ。ＥＤ−３４，（１９８７）ｐｐ２４０５−
２４１１）に発表されていも これを第４図を参照し７
ながら説明すも 第４図（ａ）に示すように 半絶縁性
ＧａＡｓ基板３７上に ｎ”−ＧａＡｓコレクタコンタ
クト層３５． ｎ−ＧａＡｓコレクタ層３４． ｐ
−ＧａＡｓベース層３３．、 ｎ−ＡｌＧａＡｓｘミ
ッタ層３２． ｎ”−ＧａＡｓエミッタコンタクト層
３１をエビタキンー形成した多層構造材料にＨ゛イオン
注入より素子分離領域３６を形成する。次に 同図（ｂ
）に示すように８１０２をマスクとした湿式エツチング
により、ベース層３３を露出する。次に フォトリソグ
ラフィーによりコレクタ電極のパターン出Ｌ ０２プラ
ズマによるＳｊ、０２の頭出し コレクタコンタクト層
３５の湿式エツチングによる露（Ｂ、 ５ｉ（ｈの除
去を行うと同図（ｅ）に示す形状が得られる。その後、
同図（ｄ）に示すよう圏 蒸着・リフトオフ法でエミッ
タ電極４０とコレクタ電極４１を形成する。最後（ミフ
ォトリソグラフィーを行いエミッタ電極４０をマスクと
した蒸着・リフトオフ法で、同図（ｅ）に示すように
ベース電極４２を形成する。第５図にその平面図を示す
。この図において、素子分離領域境界５０の外側にある
エミッタ電極４８とベース電極４９はそれぞれの電極の
引出し部とな本発明が解決しようとする課題 しかしながら、前述のようなＨＢＴ及びその製造方法に
おいて（よ 第４図（ｅ）に示すベース電極４２とエミ
ッタ電極４０が電気的ショートを起こし易く、それを防
ぐためにはベース電極の厚さに限界があム 実験的には
エミッタメサの高さが３５００ｍの場合、ベース電極
の厚さの上限は約１５０ｎｎ＋であ、！＋ ＨＢＴを
高周波大電力用素子として用いる場合などでエミッタ長
（第５図における縦方向の長さ）が長くなると、それに
伴いベース電極も長くなり、ベース電極の抵抗が増大し
てしまうという課題があった 本発明は このような課題を解決し、で、ベース電極と
エミッタ電極の電気的ショートを起こさずに ベース電
極の抵抗が低減したＨＢＴ及びその製造方法を提供する
ものである。
ンザクションズ オン エレクトロンデバイシイズ３４
（１９８７年）第２４０５頁から第２４１１頁（ＩＥ
ＥＥ Ｔｒａｎｓ、 Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ ｖｏｌ。ＥＤ−３４，（１９８７）ｐｐ２４０５−
２４１１）に発表されていも これを第４図を参照し７
ながら説明すも 第４図（ａ）に示すように 半絶縁性
ＧａＡｓ基板３７上に ｎ”−ＧａＡｓコレクタコンタ
クト層３５． ｎ−ＧａＡｓコレクタ層３４． ｐ
−ＧａＡｓベース層３３．、 ｎ−ＡｌＧａＡｓｘミ
ッタ層３２． ｎ”−ＧａＡｓエミッタコンタクト層
３１をエビタキンー形成した多層構造材料にＨ゛イオン
注入より素子分離領域３６を形成する。次に 同図（ｂ
）に示すように８１０２をマスクとした湿式エツチング
により、ベース層３３を露出する。次に フォトリソグ
ラフィーによりコレクタ電極のパターン出Ｌ ０２プラ
ズマによるＳｊ、０２の頭出し コレクタコンタクト層
３５の湿式エツチングによる露（Ｂ、 ５ｉ（ｈの除
去を行うと同図（ｅ）に示す形状が得られる。その後、
同図（ｄ）に示すよう圏 蒸着・リフトオフ法でエミッ
タ電極４０とコレクタ電極４１を形成する。最後（ミフ
ォトリソグラフィーを行いエミッタ電極４０をマスクと
した蒸着・リフトオフ法で、同図（ｅ）に示すように
ベース電極４２を形成する。第５図にその平面図を示す
。この図において、素子分離領域境界５０の外側にある
エミッタ電極４８とベース電極４９はそれぞれの電極の
引出し部とな本発明が解決しようとする課題 しかしながら、前述のようなＨＢＴ及びその製造方法に
おいて（よ 第４図（ｅ）に示すベース電極４２とエミ
ッタ電極４０が電気的ショートを起こし易く、それを防
ぐためにはベース電極の厚さに限界があム 実験的には
エミッタメサの高さが３５００ｍの場合、ベース電極
の厚さの上限は約１５０ｎｎ＋であ、！＋ ＨＢＴを
高周波大電力用素子として用いる場合などでエミッタ長
（第５図における縦方向の長さ）が長くなると、それに
伴いベース電極も長くなり、ベース電極の抵抗が増大し
てしまうという課題があった 本発明は このような課題を解決し、で、ベース電極と
エミッタ電極の電気的ショートを起こさずに ベース電
極の抵抗が低減したＨＢＴ及びその製造方法を提供する
ものである。
課題を解決するための手段
上記課題を解決するた数 本発明で（よ エミッタ電極
をマスクとする蒸着により第一のベース電極を形成して
、その上にフォトリソグラフィーのマスク合わせにより
位置が決まる第二のベース電極を形成することを特徴と
する。
をマスクとする蒸着により第一のベース電極を形成して
、その上にフォトリソグラフィーのマスク合わせにより
位置が決まる第二のベース電極を形成することを特徴と
する。
作用
上記ＨＢＴ及びその製造方法では 第一のベース電極は
エミッタ電極をマスクとする自己整合で形成するた臥
エミッタ長と垂直方向のベース抵抗が低減できる。第二
のベース電極はベース電極の厚さを厚くすることが可能
なたべ エミッタ長と平行方向のべ一′ス電極の抵抗が
低減できる。従って、ベース抵抗の低減に大きく寄与す
る。
エミッタ電極をマスクとする自己整合で形成するた臥
エミッタ長と垂直方向のベース抵抗が低減できる。第二
のベース電極はベース電極の厚さを厚くすることが可能
なたべ エミッタ長と平行方向のべ一′ス電極の抵抗が
低減できる。従って、ベース抵抗の低減に大きく寄与す
る。
実施例
以下本発明の一実施例のＨＢＴ及びその製造方法につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
第３図（ａ）から（ｅ）に示すように 従来例と同様に
エミッタメ＋ｊ（エミッタ電極９、コレクタ電極１２．
第一のベース電極１０を形成する。その後、ＳｉＮ膜８
を全面に形成して、フォトリソグラフィーとエツチング
を行ｂＸ、同図（ｆ）に示すようｆＱ第一のベース電極
Ｊ−に穴開けを行う。この穴の位置はフォトリソグラフ
ィーのマスク合わせにより決ま２１ｏ 最後に 電界
メツキ法により、第二のベース電極を形成してＨＢＴを
作製する。その完成図の断面図を第１図に 平面図を第
２図に示す。
エミッタメ＋ｊ（エミッタ電極９、コレクタ電極１２．
第一のベース電極１０を形成する。その後、ＳｉＮ膜８
を全面に形成して、フォトリソグラフィーとエツチング
を行ｂＸ、同図（ｆ）に示すようｆＱ第一のベース電極
Ｊ−に穴開けを行う。この穴の位置はフォトリソグラフ
ィーのマスク合わせにより決ま２１ｏ 最後に 電界
メツキ法により、第二のベース電極を形成してＨＢＴを
作製する。その完成図の断面図を第１図に 平面図を第
２図に示す。
実施例においては エミッタを上部に設けたエミッタア
ップ型ＨＢＴについて説明した力（コレクタアップ型Ｈ
ＢＴでも可能であ本 発明の効果 以上に記したように 本発明の構成のＨＢＴの製造方法
では エミッタ長を長くしてもベース電極の抵抗を小さ
くすることができ、それによって高周波特性もよくなる
。
ップ型ＨＢＴについて説明した力（コレクタアップ型Ｈ
ＢＴでも可能であ本 発明の効果 以上に記したように 本発明の構成のＨＢＴの製造方法
では エミッタ長を長くしてもベース電極の抵抗を小さ
くすることができ、それによって高周波特性もよくなる
。
第１図は本発明の一実施例におけるＨＢＴを示す断面＠
第２図はその平面図 第３図（ａ）〜（ｆ）はその製
造方法を示す断面＠ 第４図（ａ）〜（ｅ）は従来のＨ
ＢＴの製造方法を示す断面医 第５図は第４図（ｅ）の
平面図であも Ｉ・・・・・・エミッタコンタクト領域 ２・・・・・
・エミッタ領域 ３・・・・・・ベース領域 ４・・・
・・・コレクタ領域５・・・・・・コレクタコンタクト
領域 ６・・・・・・素子分離頭板 ７・・・・・・半
絶縁性ＧａＡｓ基板、 ８・・・・・・ＳｉＮ ［１９
・・・・・・エミッタ電板１０・・・・・・第一のベー
ス電極１１・・・・・・第二のベース電極１２・・・・
・・コレクタ電極２１・・・・・・ｎ型窩ドープＧａＡ
ｓ胤２２・・・・・・ｎ型ＡＩＧａＡｓＭＬ２３・・・
・・・ｐ型Ｇ ａ Ａ ｓ 慰２４・・・・・・ｎ型Ｇ
ａＡｓ［２５・・・・・・ｎ型窩ドープＧ ａＡ ｓ
＃２６・・・・・・５ｉＯ２ＷＬ２７・・・・・・フォ
トレジスト、２８・・・・・・エミッタ電極とその引出
し脈２９・・・・・・第一のベース電極とベース電極引
出し拡３０・・・・・・素子分離領域境見 代理人の氏名 弁理士 小鍜治 明 ほか２名２９（ｔ
の ２／、 ２５ −−ｆＬ Ｖｌｊｎ ドープ０ａＡＳ
Ｘ２２− ｎ、 ＭＬ Ａｌ ＆ｔｔＡｓ層２６− Ｓ
ｔθ２顆 ２７ ７オ）レジスト （ａン 第３図 ｑ ３４．３５−ｙｔＶオロト−７’１）ａＡｓ）’＠。 Ｎ −−ｎ Ｖ ６ａ Ａ ｓ層 ３６− 衆１背漿電域 ６ ベース領域 帳 コレクタ軸ｊへ 范 ４ 区 Ｃｔ） （ε） ４−エミッタｔＳ乙ｔす５１出し叶 ４ｑ −Ｎ−スス電極ｔ＋ｔｖ′ｇ１出し峠９−を１
分Ａｌｌ領域１艶界 第 ５ 区 ４ｑ（４２） ／
第２図はその平面図 第３図（ａ）〜（ｆ）はその製
造方法を示す断面＠ 第４図（ａ）〜（ｅ）は従来のＨ
ＢＴの製造方法を示す断面医 第５図は第４図（ｅ）の
平面図であも Ｉ・・・・・・エミッタコンタクト領域 ２・・・・・
・エミッタ領域 ３・・・・・・ベース領域 ４・・・
・・・コレクタ領域５・・・・・・コレクタコンタクト
領域 ６・・・・・・素子分離頭板 ７・・・・・・半
絶縁性ＧａＡｓ基板、 ８・・・・・・ＳｉＮ ［１９
・・・・・・エミッタ電板１０・・・・・・第一のベー
ス電極１１・・・・・・第二のベース電極１２・・・・
・・コレクタ電極２１・・・・・・ｎ型窩ドープＧａＡ
ｓ胤２２・・・・・・ｎ型ＡＩＧａＡｓＭＬ２３・・・
・・・ｐ型Ｇ ａ Ａ ｓ 慰２４・・・・・・ｎ型Ｇ
ａＡｓ［２５・・・・・・ｎ型窩ドープＧ ａＡ ｓ
＃２６・・・・・・５ｉＯ２ＷＬ２７・・・・・・フォ
トレジスト、２８・・・・・・エミッタ電極とその引出
し脈２９・・・・・・第一のベース電極とベース電極引
出し拡３０・・・・・・素子分離領域境見 代理人の氏名 弁理士 小鍜治 明 ほか２名２９（ｔ
の ２／、 ２５ −−ｆＬ Ｖｌｊｎ ドープ０ａＡＳ
Ｘ２２− ｎ、 ＭＬ Ａｌ ＆ｔｔＡｓ層２６− Ｓ
ｔθ２顆 ２７ ７オ）レジスト （ａン 第３図 ｑ ３４．３５−ｙｔＶオロト−７’１）ａＡｓ）’＠。 Ｎ −−ｎ Ｖ ６ａ Ａ ｓ層 ３６− 衆１背漿電域 ６ ベース領域 帳 コレクタ軸ｊへ 范 ４ 区 Ｃｔ） （ε） ４−エミッタｔＳ乙ｔす５１出し叶 ４ｑ −Ｎ−スス電極ｔ＋ｔｖ′ｇ１出し峠９−を１
分Ａｌｌ領域１艶界 第 ５ 区 ４ｑ（４２） ／
Claims (2)
- （１）コレクタ領域と、ベース領域と、禁制帯幅がベー
ス領域を形成する半導体よりも大きい半導体からなるエ
ミッタ領域とを有するヘテロ接合バイポーラトランジス
タにおいて、前記ベース領域上にメサ状の前記エミッタ
または前記コレクタ領域を有し、前記エミッタまたは前
記コレクタ領域の両側の前記ベース領域上に第一のベー
ス電極を有し、前記第一のベース電極上に第二のベース
電極を有することを特徴とするヘテロ接合バイポーラト
ランジスタ。 - （２）コレクタ領域と、ベース領域と、禁制帯幅がベー
ス領域を形成する半導体よりも大きい半導体からなるエ
ミッタ領域とを有するヘテロ接合バイポーラトランジス
タの製造方法において、前記ベース領域上にメサ状の前
記エミッタまたは前記コレクタ領域を形成する工程と、
前記エミッタまたは前記コレクタ領域上に電極を形成す
る工程と、前記エミッタまたは前記コレクタ電極をマス
クとして蒸着により前記メサ状の前記エミッタまたは前
記コレクタ領域の両側の前記ベース領域上に自己整合的
に第一のベース電極を形成する工程と、前記第一のベー
ス電極上に第二のベース電極を形成する工程とを有する
ことを特徴とするヘテロ接合バイポーラトランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31355090A JPH04188629A (ja) | 1990-11-19 | 1990-11-19 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31355090A JPH04188629A (ja) | 1990-11-19 | 1990-11-19 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188629A true JPH04188629A (ja) | 1992-07-07 |
Family
ID=18042672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31355090A Pending JPH04188629A (ja) | 1990-11-19 | 1990-11-19 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188629A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165636A (ja) * | 1988-10-31 | 1990-06-26 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタの製造方法 |
| JPH02188964A (ja) * | 1989-01-17 | 1990-07-25 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1990
- 1990-11-19 JP JP31355090A patent/JPH04188629A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165636A (ja) * | 1988-10-31 | 1990-06-26 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタの製造方法 |
| JPH02188964A (ja) * | 1989-01-17 | 1990-07-25 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298438A (en) | Method of reducing extrinsic base-collector capacitance in bipolar transistors | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPS6230360A (ja) | 超高周波集積回路装置 | |
| JPH03292744A (ja) | 化合物半導体装置およびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2001093913A (ja) | 電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法 | |
| JPH04188629A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JP2664527B2 (ja) | 半導体装置 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JP4494739B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| WO2002009189A1 (en) | Method for manufacturing hetero junction bipolar transistor | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JP2504785B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0460340B2 (ja) | ||
| JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JP3002291B2 (ja) | 半導体装置 | |
| JP2718115B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH02116135A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6265462A (ja) | ヘテロ接合バイポ−ラ半導体装置の製造方法 | |
| JPH02116133A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ |