CN102479705B - 半导体器件和用于制造半导体器件的方法 - Google Patents

半导体器件和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN102479705B
CN102479705B CN201110386627.1A CN201110386627A CN102479705B CN 102479705 B CN102479705 B CN 102479705B CN 201110386627 A CN201110386627 A CN 201110386627A CN 102479705 B CN102479705 B CN 102479705B
Authority
CN
China
Prior art keywords
opening
mask layer
insulating barrier
doped region
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110386627.1A
Other languages
English (en)
Other versions
CN102479705A (zh
Inventor
A.梅泽尔
T.奥斯特曼
G.普雷希特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102479705A publication Critical patent/CN102479705A/zh
Application granted granted Critical
Publication of CN102479705B publication Critical patent/CN102479705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及半导体器件和用于制造半导体器件的方法。根据实施例，提供了一种用于制造半导体器件的方法。该方法包括提供掩模层，当形成掺杂区域时该掩模层用作注入掩模并且当形成开口以及开口中形成的接触元件时该掩模层用作刻蚀掩模。接触元件与掺杂区域接触。

Description

半导体器件和用于制造半导体器件的方法
技术领域
这里描述的实施例涉及半导体器件，并且更具体地，涉及具有相对于与掺杂区域电接触的接触元件对准的掺杂区域的半导体器件及其制造方法。
背景技术
诸如双极型晶体管的半导体器件用于许多应用。双极型晶体管常常因工艺变化而具有不足的发射极效率。例如，发射极接触部和发射极之间的横向失准导致了横向发射极宽度的减小，这可能导致发射极接触处的增加的复合速率。发射极接触部与发射极边缘越近，则复合速率越高。高复合速率还使发射极效率劣化并且减小双极型晶体管的增益。此外，其他晶体管参数也可能变化。典型地，在用于补偿这些效应的尝试中需要费力的设计规则，例如借助增加所使用的芯片面积，这还增加了生产成本。
发明内容
根据一个实施例，提供了一种用于制造半导体器件的方法。该方法包括：提供包括第一表面的半导体衬底；在半导体衬底的第一表面上形成第一绝缘层；在第一绝缘层上形成具有第一开口的掩模层，掩模层的第一开口限定了第一掺杂区域的位置；使用掩模层作为注入掩模执行第一注入步骤以在半导体衬底中形成第一掺杂区域；通过使用掩模层作为刻蚀掩模在第一绝缘层中形成第一开口，相对于掩模层有选择地刻蚀第一绝缘层以使第一掺杂区域的部分暴露；在掩模层上形成第二绝缘层以覆盖掩模层中的第一开口，第一和第二绝缘层的材料可相对于掩模层的材料被有选择地刻蚀；在第二绝缘层上形成刻蚀掩模，以至少限定掩模层的第一开口上方的第二绝缘层中的第一开口；相对于刻蚀掩模和掩模层有选择地刻蚀第二绝缘层以在第二绝缘层中形成第一开口，第二绝缘层的第一开口使掩模层中的第一开口暴露；以及淀积传导材料以形成至少一个接触元件，其设置在第一绝缘层中形成的第一开口、第二绝缘层中形成的第一开口以及掩模层中形成的第一开口中，接触元件与第一掺杂区域和掩模层接触。
根据一个实施例，提供了一种半导体器件。该半导体器件包括具有第一表面和第一掺杂区域的半导体衬底。具有第一开口的第一绝缘层设置在半导体衬底的第一表面上，第一开口被布置在第一掺杂区域上方。第一绝缘层上的掩模层包括第一开口。第一绝缘层中的第一开口和掩模层中的第一开口相对于第一掺杂区域横向居中。掩模层上的第二绝缘层包括掩模层的第一开口上方的第一开口。至少第一接触元件布置在第二绝缘层的第一开口、掩模层的第一开口和第一绝缘层的第一开口中。第一接触元件使第一掺杂区域与掩模层电连接。
根据一个实施例，提供了一种用于制造半导体器件的方法。该方法包括：提供半导体衬底，其具有第一表面、第一掺杂区域和与第一掺杂区域横向分隔的第二掺杂区域、半导体衬底的第一表面上的第一绝缘层、以及至少具有第一绝缘层上的第一开口和与第一开口隔开的第二开口的传导掩模层，传导掩模层的第一开口布置在第一掺杂区域上方并且传导掩模层的第二开口布置在第二掺杂区域上方；在传导掩模层上形成第二绝缘层以覆盖传导掩模层中的第一和第二开口，第一和第二绝缘层的材料可相对于传导掩模层的材料被有选择地刻蚀；在第二绝缘层上形成刻蚀掩模，以限定第二绝缘层的第一开口和第二开口；相对于刻蚀掩模和传导掩模层有选择地刻蚀第二绝缘层以形成第二绝缘层的第一开口和第二开口，第二绝缘层的第一开口使传导掩模层中的第一开口暴露，第二绝缘层的第二开口使传导掩模层中的第二开口暴露；使用传导掩模层作为刻蚀掩模刻蚀第一绝缘层以在第一绝缘层中形成第一和第二开口，从而至少使第一和第二掺杂区域的相应部分暴露；以及淀积传导材料以形成第一接触元件和第二接触元件，第一接触元件设置在第一绝缘层中形成的第一开口、第二绝缘层中形成的第一开口以及传导掩模层中形成的第一开口中，第二接触元件设置在第一绝缘层中形成的第二开口、第二绝缘层中形成的第二开口和传导掩模层中形成的第二开口中，第一接触元件与第一掺杂区域和传导掩模层电接触，并且第二接触元件与第二掺杂区域和传导掩模层电接触。
根据一个实施例，提供了一种半导体器件。该半导体器件包括半导体衬底，其具有第一表面、第一掺杂区域以及与第一掺杂区域横向隔开的第二掺杂区域。第一绝缘层被布置在半导体衬底的第一表面上并且包括第一开口和第二开口。第一绝缘层上的传导掩模层具有第一开口和第二开口。传导掩模层的第一开口被布置在第一绝缘层的第一开口上方并且传导掩模层的第二开口被布置在第一绝缘层的第二开口上方。传导掩模层上的第二绝缘层具有第一开口和第二开口。第二绝缘层的第一开口被布置在传导掩模层的第一开口上方，并且第二绝缘层的第二开口被布置在传导掩模层的第二开口上方。第一接触元件被设置在第一绝缘层的第一开口、传导掩模层的第一开口以及第二绝缘层的第一开口中，并且第二接触元件设置在第一绝缘层的第二开口、传导掩模层的第二开口以及第二绝缘层的第二开口中。第一接触元件与第一掺杂区域并且与传导掩模层电接触，并且第二接触元件与第二掺杂区域并且与传导掩模层电接触。
根据一个实施例，提供了一种半导体器件。该半导体器件包括半导体衬底，其具有第一表面、第一传导类型的掺杂区、布置在半导体衬底的掺杂区中的第二传导类型的第一掺杂区域、以及在第一表面处布置在第一掺杂区域中的第二传导类型的接触掺杂区域。接触掺杂区域具有比第一掺杂区域高的掺杂浓度。第一绝缘层位于半导体衬底的第一表面上。第一绝缘层包括接触掺杂区域上方的第一开口。第一绝缘层上的掩模层包括第一开口。第一绝缘层中的第一开口和掩模层中的第一开口相对于接触掺杂区域横向居中。掩模层上的第二绝缘层包括掩模层的第一开口上方的第一开口。至少一个接触元件被布置在第二绝缘层的第一开口中、掩模层的第一开口中以及第一绝缘层的第一开口中。接触元件使接触掺杂区域与掩模层电连接。
在阅读以下详细描述之后，并且在查看附图之后，本领域技术人员将认识到另外的特征和优点。
附图说明
图中的部件不一定依比例绘制，相反强调说明本发明的原理。此外，在附图中相同的附图标记表示对应的部分。在附图中：
图1A至1C图示了根据一个实施例的用于制造半导体器件的方法的过程；
图2A至2C图示了根据若干个实施例的横向双极型晶体管的设计；
图3A至3F图示了根据一个实施例的用于制造半导体器件的方法的过程；
图4A至4C图示了根据一个实施例的用于制造半导体器件的方法的过程；
图5图示了根据实施例的电连接的布局；
图6图示了根据实施例的具有两个横向双极型晶体管的半导体器件；
图7图示了根据实施例的具有带局部配线的两个横向双极型晶体管的半导体器件；以及
图8图示了根据实施例的具有横向双极型晶体管的半导体器件。
具体实施方式
在下面的详细描述中，参照形成其一部分的附图，并且附图中通过举例说明的方式示出了可以实施本发明的特定实施例。在这一点，参照所描述的图的取向使用了诸如“顶”、“底”、“前”、“后”、“头”、“尾”等方向术语。由于实施例的部件可以定位在许多不同的取向上，因此方向性术语用于说明的目的并且不作为限制。在不偏离本发明的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑上的修改。因此，下面的详细描述不应被视为限制，并且本发明的范围由所附权利要求限定。所描述的实施例使用特定的语言，其不应被解释为限制所附权利要求的范围。
除非另外明确指出，否则这里描述的各种示例性实施例的特征可以彼此组合。例如，被图示或描述为一个实施例的部分的特征可以结合其他实施例的特征使用以产生另一实施例。本描述旨在包括这种修改和变化。
如本说明书中使用的术语“横向”旨在描述与半导体衬底的主表面平行的取向。
如本说明书中使用的术语“竖直”旨在描述被布置为与半导体衬底的主表面垂直的取向。
在本说明书中，半导体衬底的第二表面被认为由半导体衬底的下表面或背面表面形成，而第一表面被认为由半导体衬底的上表面、前表面或主表面形成。因此如本说明书中使用的术语“上方”和“下方”描述了在考虑这种取向的情况下的结构特征与另一结构特征的相对位置。
当提到半导体器件时，意味着至少两端器件，示例是二极管。半导体器件也可以是三端器件，诸如双极型晶体管或场效应晶体管（FET）、绝缘栅双极型晶体管（IGBT）、结型场效应晶体管（JFET）和闸流管等。半导体器件还可以包括不止三个端子。根据实施例，半导体器件是功率器件。集成电路包括多个集成器件。
术语“电连接的”和“电连接”旨在描述元件或结构之间存在欧姆接触。
这里描述的特定实施例涉及，但不限于，具有至少一个，典型地具有两个或更多个双极型晶体管的半导体器件。
参照图1A至1C，描述了用于制造半导体器件的方法的第一实施例。提供半导体衬底或晶片10，其具有第一表面11和与第一表面11相对布置的第二表面12。半导体衬底或晶片10可以由适用于制造半导体器件的任何半导体材料制成。这些材料的示例包括，但不限于，诸如硅（Si）的元素半导体材料，诸如碳化硅（SiC）或锗化硅（SiGe）的族IV化合物半导体材料，诸如砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、氮化镓（GaN）、氮化铝镓（AlGaN）、磷化铟镓（InGaPa）或砷化磷化铟镓（InGaAsP）的二元、三元或四元III-V半导体材料，以及诸如碲化镉（CdTe）和碲化汞镉（HgCdTe）的二元或三元II-VI半导体材料等等。上述半导体材料还被称为同质结半导体材料。当组合两个不同的半导体材料时，形成了异质结半导体材料。异质结半导体材料的示例包括，但不限于，硅（SixC1-x）和SiGe异质结半导体材料。对于功率半导体应用，当前主要使用Si、SiC和GaN材料。
半导体衬底10可以包括n掺杂的掺杂区。半导体衬底10还可以由在p掺杂晶片上形成的n掺杂外延层形成。为了说明且非意味着限制，n型指的是第一掺杂类型，而p型指的是第二掺杂类型。本领域技术人员将认识到，还可以应用相反的掺杂条件。出于本实施例中说明的目的，半导体衬底10是n掺杂的。
例如通过热氧化或淀积，在半导体衬底10的第一表面11上形成第一绝缘层31。在第一绝缘层31上形成掩模层40。掩模层40包括至少一个开口41，其被称为第一开口41。可以使用光掩模（未示出）形成第一开口41。掩模层40可以是硬掩模层。根据一个实施例，掩模层40可以包括电传导材料。示例是多晶硅和硅化铬（CrSi2）。掩模层40可以是例如在半导体器件的其他区域中以横向端接结构用作场板的多晶硅场板。根据一个实施例，掩模层40可以包括介电材料。
第一绝缘层31可以包括可以相对于掩模层40被有选择地刻蚀的材料。
掩模层40用于形成第二传导类型的第一掺杂区域21，其在本实施例中被p掺杂。掩模层40用作注入掩模，开口41限定第一掺杂区域21的位置。可以通过第一绝缘层31注入掺杂剂，第一绝缘层31将用作散开氧化物以防止注入期间的隧穿（channelling）效应。可替选地，注入可以在没有第一绝缘层31的情况下进行，第一绝缘层31可以相对于掩模层40被有选择地刻蚀以在注入之前使半导体衬底10的第一表面11暴露。
可以进行注入工艺使得基本上没有掺杂剂穿透掩模层40。因此，针对半导体衬底10的注入仅在第一开口41的区域中进行。为此目的，可以适当地选择注入能量。使用掩模层40作为注入掩模的掺杂剂注入导致了以相对于掩模层40的第一开口41自对准的方式形成第一掺杂区域21。
第一掺杂区域21可以被退火，这典型地导致注入的掺杂剂进一步扩散到半导体衬底10中。此外，注入损伤被退火。在图1A中图示了得到的结构，图1A示出了自对准的，即相对于掩模层40的开口41居中的第一掺杂区域21。
术语“自对准”旨在描述彼此相对横向对准的结构。特别地，这些结构相对彼此横向居中。图1A示出了当在竖直横截面中查看时，第一掺杂区域21的中心位于与第一开口41的中心相同的竖直线上。当在竖直横截面中查看时，第一掺杂区域21的第一外缘与第一开口41的第一边缘之间的横向距离与第一掺杂区域21的第二外缘与第一开口41的第二边缘之间的横向距离相同。相应的横向距离由图1A中的箭头图示。在半导体衬底的第一表面上的平面视图中，第一掺杂区域21也呈现为相对于掩模层40的第一开口41居中。
在进一步的工艺中，第二绝缘层32在掩模层40上形成以覆盖掩模层40的第一开口41。第二绝缘层32可以包括可以相对于掩模层40被有选择地刻蚀的材料。例如，第二绝缘层32可以包括与第一绝缘层31相同的材料。第一和第二绝缘层31、32可以由例如氧化硅制成。
在第二绝缘层32上形成例如光刻胶掩模的刻蚀掩模33。刻蚀掩模33包括开口33a，其限定将在第二绝缘层32中形成的第一开口32a的位置。刻蚀掩模33的开口33a被布置在掩模层40的第一开口41上方并且其横向延伸大于掩模层40的第一开口41的横向延伸以确保掩模层40中的第一开口41变得完全暴露。
因为刻蚀掩模33的开口33a大于掩模层40的第一开口41，刻蚀掩模33相对于掩模层40的失准是不重要的。为了确保当以到半导体衬底10的第一表面11上的投影查看时，掩模层40的第一开口41被刻蚀掩模33的开口33a完全覆盖，刻蚀掩模33的开口33a的尺寸应考虑可能的失准公差。因此随后形成的第二绝缘掩模32的第一开口32a具有大于掩模层40中的第一开口41的横向延伸的横向延伸并且使掩模层40的第一开口41完全暴露。
使用刻蚀工艺形成第二绝缘层32的第一开口32a，该刻蚀工艺可以具有相对于掩模层40的材料和刻蚀掩模33的材料的选择性。图1B图示了刻蚀期间的中间阶段。刻蚀导致了移除由刻蚀掩模33的开口33a限定的区域内的第二绝缘层32的材料。由于开口33a大于掩模层40的开口41，因此掩模层40的被布置为与第一开口41相邻的部分也被暴露，即掩模层40的第一开口41被完全暴露。刻蚀还导致由掩模层40的第一开口41限定的台阶的形成。
当刻蚀进行时，填充掩模层40的第一开口41的第二绝缘层32的材料将与第一绝缘层31的材料一起被移除。由于刻蚀具有相对于掩模层40的材料的选择性，因此部分暴露的掩模层40用作第一绝缘层31的刻蚀掩模。因此，在第一绝缘层31中形成第一开口31a。第一开口31a相对于掩模层40的第一开口41对准并且因此还与第一掺杂区域21对准。
可替选地，可以在注入之前刻蚀第一绝缘层31的第一开口31a。在另一替选方案中，可以在注入之后并且在第二绝缘层32形成之前刻蚀第一开口31a。在任一情况下，掩模层40用作刻蚀掩模。根据一个实施例，第一绝缘层31中的第一开口31a通过公共刻蚀工艺与第二绝缘层32的第一开口32a一起形成。
在进一步的工艺中，淀积传导材料以形成至少一个接触元件50。接触元件50与第一掺杂区域21电接触并且从第一掺杂区域21的表面延伸，并且通过第一绝缘层31中的第一开口31a、掩模层40中的第一开口41以及第二绝缘层32中的第一开口32a填充第一掺杂区域21。接触元件50还与掩模层40接触，特别地与和第一开口41相邻的暴露部分接触。
接触元件50和第一掺杂区域21之间的接触区因此还与第一掺杂区域21横向对准。接触元件50可以相对于第一掺杂区域21居中。例如当考虑双极型晶体管时，这是有利的。第一掺杂区域21可以形成例如双极型晶体管的发射极，而接触元件50可以形成发射极接触部。由于此两者相对彼此居中，与通过不使用发射极接触部相对于发射极的自调整形成的其他工艺形成的器件不同，改进了发射极效率。自调整形成归因于掩模层40的使用，其形成了第一掺杂区域21的注入掩模以及用于刻蚀第一绝缘层31的刻蚀掩模。
发射极接触部和发射极的自对准形成维持发射极宽度并且因此提高发射极效率。此外，由于第一掺杂区域21和接触元件50两者相对彼此对准而与分离的光刻掩模之间的任何失准无关，因此显著减少了工艺变化。如上文所述，掩模层40是用于限定第一掺杂区域21（例如发射极）和接触元件50（例如发射极接触部）的位置的唯一掩模。因此避免了第一掺杂区域21和接触元件50之间的失准。换言之，掩模层40用于形成相对于第一掺杂区域21的自对准接触开口。
图2A至2C图示了根据若干个实施例的平面双极型晶体管的布局设计。图2A至2C的上面的图示示出了半导体衬底10的第一表面11上的相应的平面视图，而图2A至2C的下面的图示示出了沿线AA'的相应的横截面视图。仅出于说明的目的而非意味着限制，图2A至2C示出了pnp双极型晶体管。这里给出的所有细节也适用于npn双极型晶体管。
图2A图示了具有旋转对称布局的横向pnp双极型晶体管。圆形发射极区域21在由旋转对称的p掺杂集电极22围绕的双极型晶体管的中心区域中形成。p掺杂集电极22和p掺杂发射极21通过n掺杂基极区域25相对彼此横向隔开，n掺杂基极区域25由布置在p掺杂晶片15上的n掺杂外延区域14形成。n掺杂外延区域14和p掺杂晶片15一起形成半导体衬底10。基极区域25通过埋入的n掺杂区域23和n掺杂区域24接触，所述n掺杂区域24还被称为“n沉陷（sinker）”。双极型晶体管由延伸到p掺杂晶片15的p掺杂器件隔离部26横向围绕。
横向双极型晶体管不必如图2A中所示是圆形旋转对称的，而是还可以具有其他布局设计。图2B图示了旋转对称设计（相对于约90°的旋转的旋转对称），中心发射极21具有由集电极22围绕的方形形状。因此，形成第二掺杂区域的集电极区域22在半导体衬底10的第一表面上的平面视图中横向围绕形成第一掺杂区域的发射极区域21。
图2C图示了具有棒形发射极21以及与发射极21隔开的棒形集电极22的横向双极型晶体管。本领域技术人员将认识到，横向pnp晶体管可以具有可以根据特定需要选择的不同的布局。
参照图3A至3E描述用于制造具有横向pnp晶体管的半导体器件的方法的另一实施例。与结合图1A至1C描述的相似，提供诸如硅衬底的半导体衬底10，其具有第一表面11和第二表面12。半导体衬底10包括形成半导体衬底10的第二表面12的p掺杂晶片15和形成半导体衬底10的第一表面11的n掺杂外延层14。n掺杂埋入区域23在p掺杂晶片15和n掺杂外延层14之间的界面（pn结）处形成并且由n沉陷24连接。p掺杂器件隔离部26横向围绕双极型晶体管的区域。
在一些实施例中，埋入区域23和沉陷24是高度n掺杂的，而外延层14是轻度n掺杂的。晶片15是轻度p掺杂的，而器件隔离部26是高度p掺杂的。
例如通过导致氧化硅层的形成的热氧化在半导体衬底10的第一表面11上形成第一绝缘层31。随后如上文所述形成掩模层40。掩模层40包括限定随后形成的发射极区域的位置的第一开口41。掩模层40还包括与第一开口41横向隔开的第二开口42。第二开口42可以围绕第一开口41以获得具有围绕发射极区域的集电极区域的双极型晶体管。可以由掩模层40连同具有用于暴露掩模层40的大开口的辅助掩模层45一起限定第二开口42。辅助掩模层45的“内界”限定第二开口的“外缘”，而掩模层40的“外界”限定第二开口42的“内缘”。
可替选地，如图4A中所示，可以在没有辅助掩模层45的情况下使用掩模层40。图4A示出了仅在掩模层40中形成第二开口42。
第二开口42限定了将形成集电极区域的第二掺杂区域的位置。集电极区域可以围绕发射极区域或者可以与发射极区域横向隔开。
掩模层40可以包括诸如掺杂多晶硅的传导材料。当为掩模层40使用传导材料时，第一绝缘层31用于使传导掩模层40与半导体衬底10绝缘。当掩模层40包括绝缘材料时，可以省略第一绝缘层31。
使用掩模层40作为注入掩模将掺杂剂注入到半导体衬底10中。如图3B中所示，掩模层40的第一开口41限定了发射极区域21的位置，而第二开口42限定了集电极区域22的位置。图3A使用由掩模层40和辅助掩模层45形成的组合注入掩模，而图4A仅使用掩模层40作为注入掩模。例如，当使用如图2C中所示的“横向”布局设计时，可以使用如图3B中所示的组合注入掩模。当使用如图2A和2B中所示的旋转对称布局时，不需要额外的辅助掩模层并且仅使用掩模层40。图4B图示了用于形成图2A的布局设计的掩模层40的布局，第一开口41是由环形第二开口42围绕的中心开口，环形第二开口42通过掩模层40的环形掩模部分43与第一开口41隔开。
如图3C中所示，通过公共注入工艺形成第一掺杂区域21（发射极）和第二掺杂区域22（集电极）。在该实施例中第一和第二掺杂区域21、22是高度p掺杂区域。注入能量被选择为使得掺杂剂不会穿透掩模层40和辅助掩模层45。
在图3C的情况下移除辅助掩模层45之后，淀积第二绝缘层32。在如图4A至4C中所示的工艺的情况下，由于没有使用辅助掩模层45，因此不包括掩模移除步骤。第二绝缘层32可以由与第一绝缘层31相同的材料制成以形成绝缘层嵌入传导掩模层40。在图3C中，第一和第二绝缘层31、32之间的界面由虚线指示。
在进一步的工艺中，在第二绝缘层32上形成刻蚀掩模33。刻蚀掩模33包括布置在传导掩模层40的第一开口41上方的第一开口33a。在第二掺杂区域22上方形成第二开口33b，同时在n沉陷24上方形成第三开口33c。第二和第三开口33b、33c（可以被称为接触开口）被布置为使得当在到第一表面11上的投影中查看时，它们不在掩模层40的部分上方。这将确保随后在第一和第二绝缘层31、32中形成的开口不会覆盖掩模层40或成为其边界，从而开口和在以后的工艺中淀积的传导材料与传导掩模层40绝缘。
如上文所述，刻蚀掩模33的第一开口33a具有比掩模层40的第一开口41更大的横向宽度以确保第一开口41被完全暴露并且可以用作刻蚀掩模。
在进一步的工艺中，在公共刻蚀工艺中刻蚀第二和第一绝缘层32、31，该公共刻蚀工艺具有相对于掩模层40的材料的选择性。第二绝缘层32的第一开口32a使限定第一绝缘层31的第一开口31a的位置和大小的掩模层40的第一开口41完全暴露，如上文所述的。第一和第二绝缘层31、32的第二开口31b、32b向第二掺杂区域22延伸，而第一和第二绝缘层的第三开口31c、32c向n沉陷24延伸。第一和第二绝缘层31、32的第二开口31b、32b和第三开口31c、32c与掩模层40横向隔开。在图3D中示出了得到的结构。
图3E图示了移除刻蚀掩模33和淀积传导材料之后的结构，该传导材料形成了第一和第二绝缘层的第一开口31a、32a以及掩模层40的第一开口41中的第一接触元件51。由于第二绝缘层32的第一开口32a中的部分暴露的掩模层40（其导致台阶的形成），第一接触元件51使得不仅接触第一开口41的侧壁上的掩模层40，而且还接触掩模层40的上表面上的掩模层40。这改进了第一接触元件51和掩模层40之间的电接触。
因此第一接触元件51的下部分的横向延伸小于其上部分，在上部分和下部分之间形成了台阶部分。下部分设置在第一绝缘层31和掩模层40中。上部分设置在第二绝缘层32中。第一和第二绝缘层31、32嵌入掩模层40。第一接触元件51还可以被称为插头。
在第一和第二绝缘层31、32的第二开口31b、32b中形成第二接触元件52并且在第一和第二绝缘层31、32的第三开口31c、32c中形成第三接触元件53。与第一接触元件51不同，第二和第三接触元件52、53具有柱状形状并且不包括台阶部分，因为掩模层40与这些接触元件隔开。第二和第三接触元件52、53还可以被称为插头。第一、第二和第三接触元件51、52、53可以包括钨或（一种或多种）其他适当的传导材料。
在进一步的工艺中，如图3F中所示在第二绝缘层32上形成金属化区域61、62、63。金属化区域61与第一接触元件51电接触，金属化区域62与第二接触元件52电接触，而金属化区域63与第三接触元件53电接触。金属化区域61、62、63可以包括铝或（一种或多种）其他适当的传导材料。
可替选地，第一、第二和第三接触元件51、52、53可以与第一、第二和第三金属化区域一起形成。例如，可以溅射铝以填充开口33a、33b、33c并且在第二绝缘层上形成金属层。金属层随后被构造为形成金属化区域61、62、63。
第一接触元件51相对于第一掺杂区域21横向居中，这与第二和第三接触元件52、53不同，它们不需要分别相对于它们的掺杂区域22和24横向居中。
图4A至4C示出了图3A至3F中图示的工艺的变化方案。不同于图3A，图4A使用具有第一开口41和相对于第一开口41横向分隔开的第二开口42的掩模层40。因此，不需要辅助掩模层。第一开口41限定第一掺杂区域21的位置，而第二开口限定横向围绕第一掺杂区域21的第二掺杂区域22的位置。如上文所述在图4B中在平面视图中示出掩模层40。
可以如结合图3C至3F所描述的执行剩余的步骤。由于掩模层40还覆盖n沉陷的区域，可以添加额外的刻蚀步骤以从n沉陷24上方的区域移除掩模层40。如图4C中所示，第一接触元件51相对于例如形成发射极的第一掺杂区域21居中。此外，第一接触元件51与掩模层40直接接触。第二接触元件52与掩模层40绝缘以防止第一和第二掺杂区域21、22之间的短路。
图5图示了根据实施例的半导体器件的局部配线的平面视图。局部配线包括第一和第二过孔71、72。传导掩模层的部分44电连接第一和第二过孔71、72，第一和第二过孔71、72进一步与第一和第二金属化区域61、62电连接。传导掩模层44与金属线65交叉。
图6图示了具有两个横向分隔的双极型晶体管101、102以及在如图5中所示的双极型晶体管的发射极接触部之间形成的局部配线的半导体器件。每个双极型晶体管101、102包括形成发射极区域的中心的第一掺杂区域21、形成横向围绕发射极区域21的集电极区域的第二掺杂区域22、以及布置在发射极区域21和集电极区域22之间的基极区域25。每个双极型晶体管101、102包括相对于相应的发射极区域21居中的第一接触元件51。第二和第三接触元件52、53不必相对于它们相应的掺杂区域居中。每个第一接触元件51与在第二绝缘层32上形成的金属化区域61电连接。金属化区域61通过传导掩模层40的部分44和相应的过孔71、72彼此电连接。部分44与掩模层40的其他部分绝缘。因此，掩模层40也可以用于形成局部配线。
图6图示了两个发射极接触部51之间的电连接包括金属化部分61和过孔71、72。为了增加集成密度，还可以如结合图7所描述的，形成使用传导掩模层40的部分的局部配线。
图6还示出了第一和第二绝缘层31、32可以在掩模层40、44之外的区域中具有彼此的直接接触。此外，第一和第二绝缘层31、32可以具有如下开口，其仅延伸穿过第一和第二绝缘层31、32并且与在掩模层40中形成的开口隔开。接触元件52、53在这些开口中形成。
图7示出了具有两个横向双极型晶体管111、112的半导体器件。第一和第二双极型晶体管111、112具有与图6中所示的布置基本上相同的布置，不同之处在于它们被布置为相对彼此更加接近并且在相邻的双极型晶体管111、112之间形成一个器件隔离部26。可替选地，较之图6，可以被布置为更加接近到一起的两个器件隔离部26可以被布置在相邻的双极型晶体管111、112之间。晶体管111、112均包括相对于发射极区域21居中的发射极接触部51。两个发射极接触部51与传导掩模层40直接电接触，传导掩模层40的部分44从第一双极型晶体管111的接触元件51延伸到第二双极型晶体管112的接触元件51。因此，在没有额外的金属化部分和过孔的情况下形成了接触元件51之间的电连接。这允许减少与金属线65交叉所需的空间。
本领域技术人员将认识到，使用传导掩模层40的部分44形成局部配线不限于横向双极型晶体管，而是可用于任何器件。因此，局部配线可以包括相对于掺杂区域21居中的第一接触元件51和相对于另一掺杂区域21居中的第二接触元件51。掺杂区域21彼此横向分隔。接触元件51延伸穿过嵌入在绝缘层中的传导掩模层40。嵌入绝缘层可以包括传导掩模层40下方的第一绝缘层31和传导掩模层40上方的第二绝缘层32。第一和第二接触元件51包括延伸穿过掩模层40的下部分和在掩模层40上方形成的上部分。可以在下部分和上部分之间形成台阶部分。下部分电接触相应的掺杂区域。传导掩模层40和接触元件51可以由相同或不同材料制成。典型地，接触元件51具有与传导掩模层40不同的传导材料。例如，接触元件51可以由金属或金属硅化物制成，而传导掩模层40可以由多晶硅或金属硅化物制成。
上述局部配线在诸如功率器件的仅包括一个多晶硅级和一个金属化级的器件中是特别有用的。由传导掩模层40的部分44形成的多晶硅“桥”直接在相应的器件处开始并且特别地在器件的掺杂区域的接触元件处开始。
通过形成第一绝缘层31和传导掩模层40可以制造如图7中所示的局部配线。传导掩模层40包括至少两个开口，这些开口彼此隔开并且均可以限定在完成的器件中彼此隔开的相应的掺杂区域21的位置。使用传导掩模层40作为注入掩模形成掺杂区域21。第二绝缘层32在传导掩模层40上形成并且被刻蚀以形成至少两个开口，这些开口使传导掩模层40中的开口完全暴露。随后使用传导掩模层40作为刻蚀掩模刻蚀第一绝缘层31以获得第一绝缘层31中的相对于掺杂区域21居中的开口。这些开口填充有诸如金属的传导材料以形成接触元件，这些接触元件相对于掺杂区域居中并且使用传导掩模40作为电连接而彼此电连接。
接触元件不一定必须如上文所述相对于掺杂区域居中以用作局部配线的接触元件。因此局部配线还可以包括具有两个分隔的开口41的传导掩模层40以及延伸穿过传导掩模层40的开口41的接触元件51。接触元件51延伸到横向分隔的掺杂区域21。此外，如上文所述接触元件51可以包括下部分和上部分之间的台阶部分。传导掩模层40的开口41用于限定接触元件51的位置，因此传导掩模层40仅用作刻蚀掩模。
为了制造这样的局部配线，可以提供具有彼此隔开的相应的第一掺杂区域21的半导体衬底10。随后，形成第一绝缘层31、掩模层40和第二绝缘层32。掩模层40包括第一开口和第二开口。第一开口被布置在第一掺杂区域21中的第一个上方，而第二开口被布置在另一掺杂区域21上方。由于在提供第一掺杂区域21之后形成掩模层40，因此掩模层40的第一和第二开口未相对于掺杂区域对准或居中。在进一步的工艺中，如上文所述刻蚀第二绝缘层32以形成第一和第二开口并且使掩模层40的第一和第二开口暴露，当刻蚀进行时所述掩模层40用作刻蚀层以在第一绝缘层31中形成第一和第二开口。由此至少部分地使相应的第一掺杂区域21暴露。在进一步的工艺中，在相应的开口中形成接触元件51。每个接触元件51提供与其中一个第一掺杂区域21的电连接并且接触元件51与掩模层40电接触。掩模层40可以进一步用于在第一掺杂区域21中形成接触掺杂区域。接触掺杂区域可以具有比第一掺杂区域高的掺杂浓度并且典型地具有与第一掺杂区域相同的传导类型。此外，接触掺杂区域相对于掩模层40的开口居中。参照图8更详细地解释了接触掺杂区域的形成。如上文所述可以在第二绝缘层32上形成与接触元件51接触的金属化区域。上述局部配线可以在没有额外的工艺成本的情况下形成或者仅以微小的额外成本形成。此外，局部配线是节约空间的，其允许较高的集成密度。
图8图示了具有双极型晶体管的半导体器件的另一实施例。双极型晶体管包括在这里形成发射极的第一掺杂区域21。第一掺杂区域21可以被轻度p掺杂并且在半导体衬底10的n掺杂外延层14中形成。外延层14形成半导体衬底10的掺杂区。在半导体衬底10的第一表面11处在第一掺杂区域21中形成高度p掺杂的接触掺杂区域。可以如上文所述形成第一绝缘层31、掩模层40、第二绝缘层32和接触元件51。接触元件51至少相对于接触掺杂区域27居中。接触元件51还可以相对于掺杂区域21居中。当掩模层40被用作注入第一掺杂区域21和接触掺杂区域27的注入掩模时，这两个掺杂区域将相对于接触元件51居中。
图8的双极型晶体管是高电压器件。为了维持高阻断电压，发射极（第一掺杂区域21）仅被轻度掺杂，而接触掺杂区域27被高度掺杂。由于弱掺杂发射极具有低效率，因此提供高度掺杂的接触掺杂区域27。接触掺杂区域27的位置确定了发射极性能。因此，接触掺杂区域27相对于接触元件51居中。第一掺杂区域21不需要相对于接触元件51居中。接触掺杂区域27还提供针对接触元件51的低欧姆接触。因此接触掺杂区域27还提高了双极型晶体管的增益。
双极型晶体管进一步包括形成集电极区域22的第二掺杂区域22，其也被弱掺杂以维持高阻断电压。
图8的双极型晶体管可以以如上文所述的相似方式制造。掩模层40可以用于两种注入，即发射极区域21和接触掺杂区域27的注入。可以使用掩模层40形成集电极区域中的接触掺杂区域。可替选地，可以使用辅助掩模形成集电极区域中的接触掺杂区域。此外，通过将辅助掩模用作注入掩模的第一注入可以对发射极和集电极区域21、22进行注入，在形成掩模层40之前移除该辅助掩模以对接触掺杂区域27进行注入。
根据一个或多个实施例，提供了一种用于制造半导体器件的方法。该方法包括：提供包括第一表面的半导体衬底；在半导体衬底的第一表面上形成第一绝缘层；在第一绝缘层上形成具有第一开口的掩模层，掩模层的第一开口限定了第一掺杂区域的位置；使用掩模层作为注入掩模执行第一注入步骤以在半导体衬底中形成第一掺杂区域；通过使用掩模层作为刻蚀掩模在第一绝缘层中形成第一开口，相对于掩模层有选择地刻蚀第一绝缘层以使第一掺杂区域的部分暴露；以及淀积传导材料以形成至少一个接触元件，其设置在第一绝缘层的第一开口中和掩模层的第一开口中，接触元件与第一掺杂区域和掩模层接触。
根据一个或多个实施例，提供了一种半导体器件。该半导体器件包括具有第一表面和第一掺杂区域的半导体衬底。具有第一开口的第一绝缘层设置在半导体衬底的第一表面上，其中第一开口被布置在第一掺杂区域上方。掩模层设置在第一绝缘层上并且包括第一开口，其中第一绝缘层中的第一开口和掩模层中的第一开口相对于第一掺杂区域横向居中。至少第一接触元件布置在掩模层的第一开口和第一绝缘层的第一开口中。第一接触元件使第一掺杂区域与掩模层电连接。
根据一个或多个实施例，提供了一种用于制造半导体器件的方法。该方法包括：提供半导体衬底，其具有第一表面、第一掺杂区域和与第一掺杂区域横向分隔的第二掺杂区域、半导体衬底的第一表面上的第一绝缘层、以及至少具有第一绝缘层上的第一开口和与第一开口隔开的第二开口的传导掩模层，传导掩模层的第一开口布置在第一掺杂区域上方并且传导掩模层的第二开口布置在第二掺杂区域上方；使用传导掩模层作为刻蚀掩模刻蚀第一绝缘层以在第一绝缘层中形成第一和第二开口，从而至少使第一和第二掺杂区域的相应部分暴露；以及淀积传导材料以形成第一接触元件以及第二接触元件，第一接触元件设置在第一绝缘层的第一开口和传导掩模层的第一开口中，第二接触元件设置在第一绝缘层的第二开口和传导掩模层的第二开口中，第一接触元件与第一掺杂区域和传导掩模层电接触，并且第二接触元件与第二掺杂区域和传导掩模层电接触。
根据一个或多个实施例，提供了一种半导体器件。该半导体器件包括半导体衬底，其具有第一表面、第一掺杂区域以及与第一掺杂区域横向隔开的第二掺杂区域。第一绝缘层被布置在半导体衬底的第一表面上并且包括第一开口和第二开口。传导掩模层设置在第一绝缘层上并且具有第一开口和第二开口，其中传导掩模层的第一开口被布置在第一绝缘层的第一开口上方并且传导掩模层的第二开口被布置在第一绝缘层的第二开口上方。第一接触元件被设置在第一绝缘层的第一开口和传导掩模层的第一开口中，并且第二接触元件设置在第一绝缘层的第二开口和传导掩模层的第二开口中，其中第一接触元件与第一掺杂区域并且与传导掩模层电接触，并且第二接触元件与第二掺杂区域并且与传导掩模层电接触。
根据一个或多个实施例，提供了一种半导体器件。该半导体器件包括半导体衬底，其具有第一表面、第一传导类型的掺杂区、布置在半导体衬底的掺杂区中的第二传导类型的第一掺杂区域、以及在第一表面处布置在第一掺杂区域中的第二传导类型的接触掺杂区域，其中接触掺杂区域具有比第一掺杂区域高的掺杂浓度。第一绝缘层位于半导体衬底的第一表面上，其中第一绝缘层包括接触掺杂区域上方的第一开口。掩模层设置在第一绝缘层上并且包括第一开口，其中第一绝缘层中的第一开口和掩模层中的第一开口相对于接触掺杂区域横向居中。至少一个接触元件被布置在掩模层的第一开口中以及第一绝缘层的第一开口中，其中接触元件使接触掺杂区域与掩模层电连接。
根据一个或多个实施例，提供了一种用于制造半导体器件的方法。该方法包括：提供包括第一表面的半导体衬底；在半导体衬底中形成发射极区域；在半导体衬底的第一表面上形成第一绝缘层；在第一绝缘层上形成包括第一开口的掩模层，掩模层的第一开口限定了发射极接触区域的位置；使用掩模层作为注入掩模执行第一注入步骤以在半导体衬底的发射极区域中形成发射极接触区域；在掩模层上形成第二绝缘层以覆盖掩模层中的第一开口，第一和第二绝缘层的材料可相对于掩模层的材料被有选择地刻蚀；在第二绝缘层上形成刻蚀掩模，以至少限定掩模层的第一开口上方的第二绝缘层中的第一开口；相对于刻蚀掩模和掩模层有选择地刻蚀第二绝缘层以在第二绝缘层中形成第一开口，第二绝缘层的第一开口使掩模层中的第一开口暴露；通过使用掩模层作为刻蚀掩模形成第一绝缘层中的第一开口，相对于掩模层有选择地刻蚀第一绝缘层以使发射极接触区域的部分暴露；淀积传导材料以形成至少一个接触元件，其设置在第一绝缘层中形成的第一开口、第二绝缘层中形成的第一开口以及掩模层中形成的第一开口中，接触元件与发射极接触区域和掩模层接触。
这里描述了根据若干个实施例的用于制造半导体器件的方法，特别地用于制造横向双极型晶体管，其使用传导掩模层作为注入掩模并且作为刻蚀掩模来限定接触元件相对于通过注入形成的掺杂区域的位置。通过这样做，避免了调整公差并且减少了工艺变化。传导掩模可以是多晶硅场板。掺杂区域可以形成发射极区域而接触元件可以形成发射极接触部。中间氧化物可以淀积到传导掩模层上并且随后被刻蚀。由此使传导掩模部分暴露并且用作刻蚀掩模。因此，这样形成的接触开口相对于发射极区域对准。该方法还允许使用自对准接触元件和作为接触元件之间的局部配线的传导掩模层来形成面积最优化配线。
除非另外具体说明，否则这里描述的各种示例性实施例的特征可以彼此组合。
诸如“下面”、“下方”、“下”、“上方”、“上”等的空间关系术语用于使描述容易，以解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中所示的取向不同的取向之外的器件的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，并且也非旨在作为限制。在描述通篇中相同的术语表示相同的元件。
如这里使用的，术语“具有”、“包含”、“包括”、“含有”等是开放性术语，其指示所陈述的元件或特征的存在，但是并未排除另外的元件或特征。冠词“一”和“该”旨在包括复数和单数，除非上下文清楚地另有指示。
通过考虑以上变化和应用范围，应当理解，本发明不限于前面的描述，也不限于附图。相反地，本发明仅由所附权利要求及其法律等同物限定。

Claims (23)

1.一种用于制造双极型晶体管的方法，包括：
提供具有第一表面的半导体衬底；
在所述半导体衬底的所述第一表面上形成第一绝缘层；
在所述第一绝缘层上形成具有第一开口的掩模层，所述掩模层包括电传导材料，所述掩模层的第一开口限定了所述半导体衬底中要形成的第一掺杂区域的位置，所述第一掺杂区域是双极型晶体管的发射极区域；
使用所述掩模层作为注入掩模执行第一注入步骤以在所述半导体衬底中形成所述第一掺杂区域；
通过使用所述掩模层作为刻蚀掩模在所述第一绝缘层中形成第一开口，相对于所述掩模层有选择地刻蚀所述第一绝缘层以使所述第一掺杂区域的部分暴露；
在所述掩模层上形成第二绝缘层以覆盖所述掩模层中的第一开口，所述第一绝缘层和第二绝缘层的材料能够相对于所述掩模层的材料被有选择地刻蚀；
在所述第二绝缘层上形成刻蚀掩模，以至少限定所述掩模层的第一开口上方的所述第二绝缘层中的第一开口；
相对于所述刻蚀掩模和所述掩模层有选择地刻蚀所述第二绝缘层以在所述第二绝缘层中形成第一开口，所述第二绝缘层的第一开口使所述掩模层中的第一开口暴露；以及
淀积传导材料以形成至少一个接触元件，其设置在所述第一绝缘层中形成的第一开口、所述第二绝缘层中形成的第一开口以及所述掩模层中形成的第一开口中，所述接触元件与所述第一掺杂区域和所述掩模层直接电接触并且形成双极型晶体管的发射极接触，其中所述接触元件在所述掩模层中形成的第一开口的两个侧壁上与所述掩模层直接电接触。
2.根据权利要求1所述的方法，其中在刻蚀所述第二绝缘层中的第一开口之后刻蚀所述第一绝缘层中的第一开口。
3.根据权利要求1所述的方法，其中所述掩模层包括多晶硅或CrSi2。
4.根据权利要求1所述的方法，进一步包括：
在所述掩模层中形成与所述掩模层中的第一开口横向隔开的第二开口，所述掩模层中的第二开口限定所述半导体衬底中的第二掺杂区域的位置；
通过注入掺杂剂与所述第一掺杂区域一起在所述半导体衬底中形成所述第二掺杂区域。
5.根据权利要求4所述的方法，其中所述第二绝缘层覆盖所述掩模层中的第二开口，所述方法进一步包括：
在所述第一绝缘层和第二绝缘层中形成接触开口，所述接触开口延伸穿过所述掩模层的第二刀口并且与所述掩模层横向隔开。
6.根据权利要求4所述的方法，其中所述第二掺杂区域横向围绕所述第一掺杂区域。
7.根据权利要求1所述的方法，进一步包括：
在所述第一绝缘层上形成辅助掩模，所述辅助掩模限定与所述掩模层的第一开口横向隔开的所述掩模层的第二开口，该第二开口限定所述半导体衬底中的第二掺杂区域的位置；
通过使用所述掩模层和所述辅助掩模一起作为注入掩模的第一注入步骤，在所述半导体衬底中与所述第一掺杂区域一起形成所述第二掺杂区域。
8.根据权利要求1所述的方法，其中所述第一掺杂区域形成延伸到所述第一表面的发射极接触区域，所述方法进一步包括：
形成具有与所述发射极接触区域相同的传导性的发射极区域，其中所述发射极接触区域嵌入在所述发射极区域中并且具有比所述发射极区域高的掺杂浓度。
9.根据权利要求1所述的方法，进一步包括：
使用所述掩模层作为注入掩模，利用具有与第一注入步骤相同的传导类型的掺杂剂执行第二注入步骤，以在所述第一掺杂区域中形成接触掺杂区域，所述接触掺杂区域具有比所述第一掺杂区域高的掺杂浓度。
10.一种半导体器件，包括：
具有第一表面和第一掺杂区域的半导体衬底；
所述半导体衬底的所述第一表面上的第一绝缘层，所述第一绝缘层具有布置在第一掺杂区域上方的第一开口；
所述第一绝缘层上的且具有第一开口的掩模层，所述掩模层包括电传导材料，所述第一绝缘层中的第一开口和所述掩模层中的第一开口相对于所述第一掺杂区域横向居中，所述第一掺杂区域是半导体器件的发射极区域；
第二绝缘层，在所述掩模层上且具有所述掩模层的第一开口上方的第一开口；以及
至少第一接触元件，布置在所述第二绝缘层的第一开口、所述掩模层的第一开口和所述第一绝缘层的第一开口中，所述第一接触元件使所述第一掺杂区域与所述掩模层直接电连接并且形成半导体器件的发射极接触，其中所述第一接触元件在所述掩模层的第一开口的两个侧壁上与所述掩模层直接电接触。
11.根据权利要求10所述的半导体器件，其中所述半导体衬底进一步包括第一传导类型的掺杂区，其中所述第一掺杂区域具有第二传导类型并且布置在所述半导体衬底的掺杂区中。
12.根据权利要求11所述的半导体器件，其中所述接触元件包括与所述掩模层的传导材料不同的传导材料。
13.根据权利要求10所述的半导体器件，其中所述半导体器件是第一双极型晶体管且所述第一掺杂区域形成所述双极型晶体管的发射极区域。
14.根据权利要求13所述的半导体器件，进一步包括第二双极型晶体管，其具有发射极区域和与所述第二双极型晶体管的发射极区域电接触的接触元件，其中所述掩模层使所述第一双极型晶体管的第一接触元件与所述第二双极型晶体管的接触元件电连接。
15.根据权利要求10所述的半导体器件，进一步包括布置在所述第一掺杂区域中的接触掺杂区域，所述接触掺杂区域具有与所述第一掺杂区域相同的传导类型以及比所述第一掺杂区域高的掺杂浓度，所述接触掺杂区域相对于所述掩模层横向居中。
16.一种用于制造半导体器件的方法，包括：
提供半导体衬底，其具有第一表面、第一掺杂区域和与所述第一掺杂区域横向分隔的第二掺杂区域、所述半导体衬底的所述第一表面上的第一绝缘层、以及至少具有所述第一绝缘层上的第一开口和与所述第一开口隔开的第二开口的传导掩模层，所述传导掩模层的第一开口布置在所述第一掺杂区域上方并且所述传导掩模层的第二开口布置在所述第二掺杂区域上方；在所述传导掩模层上形成第二绝缘层以覆盖所述传导掩模层中的第一开口和第二开口，所述第一绝缘层和第二绝缘层的材料能够相对于所述传导掩模层的材料被有选择地刻蚀；
在所述第二绝缘层上形成刻蚀掩模，以限定所述第二绝缘层的第一开口和第二开口；
相对于所述刻蚀掩模和所述传导掩模层有选择地刻蚀所述第二绝缘层以形成所述第二绝缘层的第一开口和第二开口，所述第二绝缘层的第一开口使所述传导掩模层中的第一开口暴露，并且所述第二绝缘层的第二开口使所述传导掩模层中的第二开口暴露；
使用所述传导掩模层作为刻蚀掩模刻蚀所述第一绝缘层以在所述第一绝缘层中形成第一开口和第二开口，从而至少使所述第一掺杂区域和第二掺杂区域的相应部分暴露；以及
淀积传导材料以形成第一接触元件以及第二接触元件，第一接触元件设置在所述第一绝缘层中形成的第一开口、所述第二绝缘层中形成的第一开口和所述传导掩模层中形成的第一开口中，第二接触元件设置在所述第一绝缘层中形成的第二开口、所述第二绝缘层中形成的第二开口和所述传导掩模层中形成的第二开口中，所述第一接触元件与所述第一掺杂区域和所述传导掩模层直接电接触，并且所述第二接触元件与所述第二掺杂区域和所述传导掩模层直接电接触，其中所述第一接触元件在所述传导掩模层的第一开口的两个侧壁上与所述传导掩模层直接电接触，并且所述第二接触元件在所述传导掩模层的第二开口的两个侧壁上与所述传导掩模层直接电接触。
17.根据权利要求16所述的方法，其中所述传导掩模层中的第一开口限定所述第一掺杂区域的位置，并且所述传导掩模层中的第二开口限定第二开口的位置；所述方法进一步包括：使用所述传导掩模层作为注入掩模执行注入步骤以在所述半导体衬底中形成所述第一掺杂区域和所述第二掺杂区域。
18.根据权利要求16所述的方法，进一步包括：
在所述第二绝缘层上形成第一金属化区域和与所述第一金属化区域隔开的第二金属化区域，所述第一金属化区域与所述第一接触元件电接触并且所述第二金属化区域与所述第二接触元件电接触。
19.一种半导体器件，包括：
半导体衬底，具有第一表面、第一掺杂区域以及与所述第一掺杂区域横向隔开的第二掺杂区域；
第一绝缘层，在所述半导体衬底的所述第一表面上且具有第一开口和第二开口；
传导掩模层，在所述第一绝缘层上且具有第一开口和第二开口，所述传导掩模层的第一开口被布置在所述第一绝缘层的第一开口上方并且所述传导掩模层的第二开口被布置在所述第一绝缘层的第二开口上方；
第二绝缘层，在所述传导掩模层上且具有第一开口和第二开口，所述第二绝缘层的第一开口被布置在所述传导掩模层的第一开口上方，并且所述第二绝缘层的第二开口被布置在所述传导掩模层的第二开口上方；
第一接触元件，设置在所述第一绝缘层的第一开口、所述传导掩模层的第一开口以及所述第二绝缘层的第一开口中，所述第一接触元件与所述第一掺杂区域和所述传导掩模层直接电接触；以及
第二接触元件，设置在所述第一绝缘层的第二开口、所述传导掩模层的第二开口以及所述第二绝缘层的第二开口中，所述第二接触元件与所述第二掺杂区域和所述传导掩模层直接电接触，其中所述第一接触元件在所述传导掩模层的第一开口的两个侧壁上与所述传导掩模层直接电接触，并且所述第二接触元件在所述传导掩模层的第二开口的两个侧壁上与所述传导掩模层直接电接触。
20.根据权利要求19所述的半导体器件，进一步包括：
所述第二绝缘层上的第一金属化区域和与所述第一金属化区域隔开的第二金属化区域，所述第一金属化区域与所述第一接触元件电接触并且所述第二金属化区域与所述第二接触元件电接触。
21.根据权利要求19所述的半导体器件，其中所述第一掺杂区域相对于所述传导掩模层的第一开口横向居中，并且所述第二掺杂区域相对于所述传导掩模层的第二开口横向居中。
22.根据权利要求19所述的半导体器件，其中所述第一绝缘层和第二绝缘层在所述传导掩模层之外的区域中彼此接触，所述第一绝缘层和所述第二绝缘层具有第三开口以及与所述第一接触元件和第二接触元件隔开的第三接触元件。
23.一种半导体器件，包括：
半导体衬底，具有第一表面、第一传导类型的掺杂区、布置在所述掺杂区中的第二传导类型的第一掺杂区域、以及在所述第一表面处布置在所述第一掺杂区域中的第二传导类型的接触掺杂区域，所述接触掺杂区域具有比所述第一掺杂区域高的掺杂浓度；
所述半导体衬底的所述第一表面上的第一绝缘层，所述第一绝缘层具有所述接触掺杂区域上方的第一开口；
掩模层，在所述第一绝缘层上且具有第一开口，所述第一绝缘层中的第一开口和所述掩模层中的第一开口相对于所述接触掺杂区域横向居中；
第二绝缘层，在所述掩模层上且具有所述掩模层的第一开口上方的第一开口；以及
至少一个接触元件，布置在所述第二绝缘层的第一开口中、所述掩模层的第一开口中以及所述第一绝缘层的第一开口中，所述接触元件使所述接触掺杂区域与所述掩模层直接电连接，其中所述至少一个接触元件在所述掩模层的第一开口的两个侧壁上与所述掩模层直接电接触。
CN201110386627.1A 2010-11-29 2011-11-29 半导体器件和用于制造半导体器件的方法 Active CN102479705B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/955,195 US8735289B2 (en) 2010-11-29 2010-11-29 Method of contacting a doping region in a semiconductor substrate
US12/955195 2010-11-29

Publications (2)

Publication Number Publication Date
CN102479705A CN102479705A (zh) 2012-05-30
CN102479705B true CN102479705B (zh) 2016-02-10

Family

ID=46092286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110386627.1A Active CN102479705B (zh) 2010-11-29 2011-11-29 半导体器件和用于制造半导体器件的方法

Country Status (3)

Country Link
US (3) US8735289B2 (zh)
CN (1) CN102479705B (zh)
DE (1) DE102011055816B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006833B2 (en) * 2013-07-02 2015-04-14 Texas Instruments Incorporated Bipolar transistor having sinker diffusion under a trench
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
WO2016073957A1 (en) * 2014-11-06 2016-05-12 Ideal Power Inc. Circuits, methods, and systems with optimized operation of double-base bipolar junction transistors
CN109560084A (zh) * 2018-10-16 2019-04-02 天津大学 基于柔性衬底的柔性施密特电路
CN110010677B (zh) * 2019-04-25 2024-02-13 江苏新顺微电子股份有限公司 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法
US20240128333A1 (en) * 2022-10-17 2024-04-18 International Business Machines Corporation Direct backside self-aligned contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1184328A (zh) * 1996-10-25 1998-06-10 国际整流器公司 带有自对准单元的mos栅极器件的制造方法
CN1231506A (zh) * 1998-04-07 1999-10-13 日本电气株式会社 高速和低寄生电容的半导体器件及其制造方法
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252966A (ja) * 1985-09-02 1987-03-07 Toshiba Corp 半導体装置の製造方法
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
US4772566A (en) * 1987-07-01 1988-09-20 Motorola Inc. Single tub transistor means and method
US5404040A (en) 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
US5439848A (en) * 1992-12-30 1995-08-08 Sharp Microelectronics Technology, Inc. Method for fabricating a self-aligned multi-level interconnect
US5922515A (en) * 1998-02-27 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Approaches to integrate the deep contact module
GB9807115D0 (en) 1998-04-03 1998-06-03 Zetex Plc Alignment method
WO1999052131A1 (en) * 1998-04-03 1999-10-14 Zetex Plc Semiconductor contact fabrication method
FR2794285B1 (fr) * 1999-05-31 2001-08-10 St Microelectronics Sa Procede de fabrication de dispositifs bipolaires a jonction base-emetteur autoalignee
JP2001237408A (ja) * 2000-02-22 2001-08-31 Sharp Corp 固体撮像装置およびその製造方法
DE102004046697B4 (de) 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1184328A (zh) * 1996-10-25 1998-06-10 国际整流器公司 带有自对准单元的mos栅极器件的制造方法
CN1231506A (zh) * 1998-04-07 1999-10-13 日本电气株式会社 高速和低寄生电容的半导体器件及其制造方法
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch

Also Published As

Publication number Publication date
US20120133024A1 (en) 2012-05-31
DE102011055816B4 (de) 2016-02-25
US20210050434A1 (en) 2021-02-18
DE102011055816A1 (de) 2012-06-21
US8735289B2 (en) 2014-05-27
CN102479705A (zh) 2012-05-30
US20140210052A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
US7816229B2 (en) Semiconductor device with channel stop trench and method
CN102292812B (zh) 半导体结构、包括半导体结构的集成电路及制造半导体结构的方法
US20210050434A1 (en) Integrated Circuit and Bipolar Transistor
CN103311244B (zh) 半导体器件及用于制造半导体器件的方法
US8941217B2 (en) Semiconductor device having a through contact
CN102751192B (zh) 形成半导体器件和形成半导体晶体管的方法及半导体器件
CN110379807B (zh) 微电子器件及微电子器件制作方法
CN205004336U (zh) 基于iii族氮化物的半导体构件
CN103681866A (zh) 场效应半导体器件及其制造方法
US8956960B2 (en) Method for stress reduced manufacturing semiconductor devices
US20090166795A1 (en) Schottky diode of semiconductor device and method for manufacturing the same
US10490642B2 (en) Semiconductor device having silicide layers
CN102969288A (zh) 带有埋置电极的半导体器件
CN103208419B (zh) 具有沟槽触点的半导体晶体管及其形成方法
US20150155279A1 (en) Semiconductor Device with Bipolar Junction Transistor Cells
US9391179B2 (en) Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance
US11929440B2 (en) Fabrication method for JFET with implant isolation
CN114503261B (zh) 氮化物基半导体电路及其制造方法
CN118553781A (zh) 用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构
CN116960174A (zh) 一种p沟道半导体器件及其制备方法
WO2013007705A1 (en) Electronic device based on a gallium compound over a silicon substrate, and manufacturing method thereof
CN118156135A (zh) 功率元件及其制作方法
CN114450804A (zh) 氮化物基半导体电路及其制造方法
KR20160072762A (ko) 전계 완화 패턴층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant