DE102011055816A1 - Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102011055816A1
DE102011055816A1 DE102011055816A DE102011055816A DE102011055816A1 DE 102011055816 A1 DE102011055816 A1 DE 102011055816A1 DE 102011055816 A DE102011055816 A DE 102011055816A DE 102011055816 A DE102011055816 A DE 102011055816A DE 102011055816 A1 DE102011055816 A1 DE 102011055816A1
Authority
DE
Germany
Prior art keywords
opening
mask layer
layer
insulating layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011055816A
Other languages
English (en)
Other versions
DE102011055816B4 (de
Inventor
Gerhard Prechtl
Andreas Peter Meiser
Thomas Ostermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011055816A1 publication Critical patent/DE102011055816A1/de
Application granted granted Critical
Publication of DE102011055816B4 publication Critical patent/DE102011055816B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen einer Maskenschicht, die als Implantationsmaske verwendet wird, wenn ein Dotierungsbereich ausgebildet wird, und die als Ätzmaske verwendet wird, wenn eine Öffnung und ein in der Öffnung ausgebildetes Kontaktelement ausgebildet werden. Das Kontaktelement steht mit dem Dotierungsbereich in Kontakt.

Description

  • GEBIET DER ERFINDUNG
  • Die hier beschriebenen Ausführungsformen beziehen sich auf Halbleitervorrichtungen und insbesondere auf Halbleitervorrichtungen mit einem Dotierungsbereich, der in Bezug auf ein Kontaktelement in elektrischem Kontakt mit dem Dotierungsbereich ausgerichtet ist, und Verfahren zu ihrer Herstellung.
  • HINTERGRUND
  • Halbleitervorrichtungen wie z. B. Bipolartransistoren werden für viele Anwendungen verwendet. Bipolartransistoren weisen häufig eine unzureichende Emittereffizienz aufgrund von Prozessschwankungen auf. Eine seitliche Fehlausrichtung zwischen dem Emitterkontakt und dem Emitter führt beispielsweise zu einer Verringerung der seitlichen Emitterbreite, was zu einer erhöhten Rekombinationsrate am Emitterkontakt führen kann. Je näher der Emitterkontakt an einer Kante des Emitters liegt, desto höher ist die Rekombinationsrate. Eine hohe Rekombinationsrate verschlechtert auch die Emittereffizienz und verringert die Verstärkung des Bipolartransistors. Ferner können auch andere Transistorparameter variieren. Typischerweise sind arbeitsaufwändige Entwurfsregeln bei einem Versuch, diese Effekte zu kompensieren, beispielsweise durch Vergrößern der verwendeten Chipfläche, erforderlich, was auch die Produktionskosten erhöht.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche; das Ausbilden einer ersten Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats; das Ausbilden einer Maskenschicht mit einer ersten Öffnung auf der ersten Isolationsschicht, wobei die erste Öffnung der Maskenschicht einen Ort eines ersten Dotierungsbereichs definiert; das Durchführen eines ersten Implantationsschritts unter Verwendung der Maskenschicht als Implantationsmaske zum Ausbilden des ersten Dotierungsbereichs im Halbleitersubstrat; das Ätzen der ersten Isolationsschicht selektiv in Bezug auf die Maskenschicht, um einen Abschnitt des ersten Dotierungsbereichs durch Ausbilden einer ersten Öffnung in der ersten Isolationsschicht unter Verwendung der Maskenschicht als Ätzmaske freizulegen; das Ausbilden einer zweiten Isolationsschicht auf der Maskenschicht, um die erste Öffnung in der Maskenschicht zu bedecken, wobei das Material der ersten und der zweiten Isolationsschicht in Bezug auf das Material der Maskenschicht selektiv ätzbar ist; das Ausbilden einer Ätzmaske auf der zweiten Isolationsschicht zum Definieren mindestens einer ersten Öffnung in der zweiten Isolationsschicht über der ersten Öffnung der Maskenschicht; das Ätzen der zweiten Isolationsschicht selektiv in Bezug auf die Ätzmaske und die Maskenschicht, um die erste Öffnung in der zweiten Isolationsschicht auszubilden, wobei die erste Öffnung der zweiten Isolationsschicht die erste Öffnung in der Maskenschicht freilegt; und das Abscheiden eines leitfähigen Materials, um mindestens ein Kontaktelement auszubilden, das in der ersten Öffnung, die in der ersten Isolationsschicht ausgebildet ist, der ersten Öffnung, die in der zweiten Isolationsschicht ausgebildet ist, und der ersten Öffnung, die in der ersten Maskenschicht ausgebildet ist, angeordnet ist, wobei das Kontaktelement mit dem ersten Dotierungsbereich und der Maskenschicht in Kontakt steht.
  • Gemäß einer Ausführungsform wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einer ersten Oberfläche und einem ersten Dotierungsbereich. Eine erste Isolationsschicht mit einer ersten Öffnung ist auf der ersten Oberfläche des Halbleitersubstrats angeordnet, wobei die erste Öffnung über dem ersten Dotierungsbereich angeordnet ist. Eine Maskenschicht auf der ersten Isolationsschicht umfasst eine erste Öffnung. Die erste Öffnung in der ersten Isolationsschicht und die erste Öffnung in der Maskenschicht sind in Bezug auf den ersten Dotierungsbereich seitlich zentriert. Eine zweite Isolationsschicht auf der Maskenschicht umfasst eine erste Öffnung über der ersten Öffnung der Maskenschicht. Mindestens ein erstes Kontaktelement ist in der ersten Öffnung der zweiten Isolationsschicht, der ersten Öffnung der Maskenschicht und der ersten Öffnung der ersten Isolationsschicht angeordnet. Das erste Kontaktelement verbindet den ersten Dotierungsbereich elektrisch mit der Maskenschicht.
  • Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche, einem ersten Dotierungsbereich und einem zweiten Dotierungsbereich, der vom ersten Dotierungsbereich seitlich beabstandet ist, einer ersten Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats und einer leitfähigen Maskenschicht mit mindestens einer ersten Öffnung und einer zweiten Öffnung, die von der ersten Öffnung seitlich beabstandet ist, auf der ersten Isolationsschicht, wobei die erste Öffnung der leitfähigen Maskenschicht über dem ersten Dotierungsbereich angeordnet ist und die zweite Öffnung der leitfähigen Maskenschicht über dem zweiten Dotierungsbereich angeordnet ist; das Ausbilden einer zweiten Isolationsschicht auf der leitfähigen Maskenschicht, um die erste und die zweite Öffnung in der leitfähigen Maskenschicht zu bedecken, wobei das Material der ersten und der zweiten Isolationsschicht in Bezug auf das Material der leitfähigen Maskenschicht selektiv ätzbar ist; das Ausbilden einer Ätzmaske auf der zweiten Isolationsschicht zum Definieren einer ersten Öffnung und einer zweiten Öffnung der zweiten Isolationsschicht; das Ätzen der zweiten Isolationsschicht selektiv in Bezug auf die Ätzmaske und die leitfähige Maskenschicht, um die erste Öffnung und die zweite Öffnung der zweiten Isolationsschicht auszubilden, wobei die erste Öffnung der zweiten Isolationsschicht die erste Öffnung in der leitfähigen Maskenschicht freilegt, wobei die zweite Öffnung der zweiten Isolationsschicht die zweite Öffnung in der leitfähigen Maskenschicht freilegt; das Ätzen der ersten Isolationsschicht unter Verwendung der leitfähigen Maskenschicht als Ätzmaske, um eine erste und eine zweite Öffnung in der ersten Isolationsschicht zum Freilegen zumindest eines jeweiligen Abschnitts des ersten und des zweiten Dotierungsbereichs auszubilden; und das Abscheiden eines leitfähigen Materials, um ein erstes Kontaktelement, das in der ersten Öffnung, die in der ersten Isolationsschicht ausgebildet ist, in der ersten Öffnung, die in der zweiten Isolationsschicht ausgebildet ist, und in der ersten Öffnung, die in der leitfähigen Maskenschicht ausgebildet ist, angeordnet ist, und ein zweites Kontaktelement, das in der zweiten Öffnung, die in der ersten Isolationsschicht ausgebildet ist, in der zweiten Öffnung, die in der zweiten Isolationsschicht ausgebildet ist, und in der zweiten Öffnung, die in der leitfähigen Maskenschicht ausgebildet ist, angeordnet ist, auszubilden, wobei das erste Kontaktelement mit dem ersten Dotierungsbereich und der leitfähigen Maskenschicht in elektrischem Kontakt steht und das zweite Kontaktelement mit dem zweiten Dotierungsbereich und der leitfähigen Maskenschicht in elektrischem Kontakt steht.
  • Gemäß einer Ausführungsform wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einer ersten Oberfläche, einem ersten Dotierungsbereich und einem zweiten Dotierungsbereich, der vom ersten Dotierungsbereich seitlich beabstandet ist. Eine erste Isolationsschicht ist auf der ersten Oberfläche des Halbleitersubstrats angeordnet und umfasst eine erste Öffnung und eine zweite Öffnung. Eine leitfähige Maskenschicht auf der ersten Isolationsschicht weist eine erste Öffnung und eine zweite Öffnung auf. Die erste Öffnung der leitfähigen Maskenschicht ist über der ersten Öffnung der ersten Isolationsschicht angeordnet und die zweite Öffnung der leitfähigen Maskenschicht ist über der zweiten Öffnung der ersten Isolationsschicht angeordnet. Eine zweite Isolationsschicht auf der leitfähigen Maskenschicht weist eine erste Öffnung und eine zweite Öffnung auf. Die erste Öffnung der zweiten Isolationsschicht ist über der ersten Öffnung der leitfähigen Maskenschicht angeordnet und die zweite Öffnung der zweiten Isolationsschicht ist über der zweiten Öffnung der leitfähigen Maskenschicht angeordnet. Ein erstes Kontaktelement ist in der ersten Öffnung der ersten Isolationsschicht, der ersten Öffnung der leitfähigen Maskenschicht und der ersten Öffnung der zweiten Isolationsschicht angeordnet und ein zweites Kontaktelement ist in der zweiten Öffnung der ersten Isolationsschicht, der zweiten Öffnung der leitfähigen Maskenschicht und der zweiten Öffnung der zweiten Isolationsschicht angeordnet. Das erste Kontaktelement steht mit dem ersten Dotierungsbereich und mit der leitfähigen Maskenschicht in elektrischem Kontakt und das zweite Kontaktelement steht mit dem zweiten Dotierungsbereich und mit der leitfähigen Maskenschicht in elektrischem Kontakt.
  • Gemäß einer Ausführungsform wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einer ersten Oberfläche, einem Dotierungsgebiet eines ersten Leitfähigkeitstyps, einem ersten Dotierungsbereich des zweiten Leitfähigkeitstyps, der im Dotierungsgebiet des Halbleitersubstrats angeordnet ist, und einem Kontaktdotierungsbereich des zweiten Leitfähigkeitstyps, der im ersten Dotierungsbereich an der ersten Oberfläche angeordnet ist. Der Kontaktdotierungsbereich weist eine höhere Dotierungskonzentration als der erste Dotierungsbereich auf. Eine erste Isolationsschicht befindet sich auf der ersten Oberfläche des Halbleitersubstrats. Die erste Isolationsschicht umfasst eine erste Öffnung über dem Kontaktdotierungsbereich. Eine Maskenschicht auf der ersten Isolationsschicht umfasst eine erste Öffnung. Die erste Öffnung in der ersten Isolationsschicht und die erste Öffnung in der Maskenschicht sind in Bezug auf den Kontaktdotierungsbereich seitlich zentriert. Eine zweite Isolationsschicht auf der Maskenschicht umfasst eine erste Öffnung über der ersten Öffnung der Maskenschicht. Mindestens ein Kontaktelement ist in der ersten Öffnung der zweiten Isolationsschicht, in der ersten Öffnung der Maskenschicht und in der ersten Öffnung der ersten Isolationsschicht angeordnet. Das Kontaktelement verbindet den Kontaktdotierungsbereich elektrisch mit der Maskenschicht.
  • Der Fachmann auf dem Gebiet erkennt zusätzliche Merkmale und Vorteile beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der begleitenden Zeichnungen.
  • KURZBESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstäblich, wobei stattdessen die Betonung auf der Darstellung der Prinzipien der Erfindung liegt. In den Figuren bezeichnen überdies gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen zeigen:
  • 1A bis 1C Prozesse eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 2A bis 2C die Konstruktion von lateralen Bipolartransistoren gemäß mehreren Ausführungsformen;
  • 3A bis 3F Prozesse eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 4A bis 4C Prozesse eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • 5 die Anordnung einer elektrischen Verbindung gemäß einer Ausführungsform;
  • 6 eine Halbleitervorrichtung mit zwei lateralen Bipolartransistoren gemäß einer Ausführungsform;
  • 7 eine Halbleitervorrichtung mit zwei lateralen Bipolartransistoren mit einer lokalen Verdrahtung gemäß einer Ausführungsform; und
  • 8 eine Halbleitervorrichtung mit einem lateralen Bipolartransistor gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Erläuterung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird die Richtungsterminologie wie z. B. ”oben”, ”unten”, ”vorn”, ”hinten”, ”vordere”, ”hintere” usw. in Bezug auf die Orientierung in der (den) beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl von verschiedenen Orientierungen angeordnet sein können, wird die Richtungsterminologie für den Zweck der Erläuterung verwendet und ist keineswegs begrenzend. Andere Ausführungsformen können verwendet werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung soll daher nicht in einer begrenzenden Hinsicht aufgefasst werden und der Schutzbereich der vorliegenden Erfindung ist durch die beigefügten Ansprüche definiert. Die beschriebenen Ausführungsformen verwenden eine spezifische Sprache, die nicht als Begrenzung des Schutzbereichs der beigefügten Ansprüche aufgefasst werden sollte.
  • Merkmale der hier beschriebenen verschiedenen beispielhaften Ausführungsformen können miteinander kombiniert werden, wenn nicht speziell anders angegeben. Merkmale, die als Teil einer Ausführungsform dargestellt oder beschrieben sind, können beispielsweise in Verbindung mit den Merkmalen von anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform hervorzubringen. Es ist beabsichtigt, dass die vorliegende Beschreibung solche Modifikationen und Variationen umfasst.
  • Der Begriff ”seitlich”, wie in dieser Patentbeschreibung verwendet, soll eine zur Hauptoberfläche eines Halbleitersubstrats parallele Orientierung beschreiben.
  • Der Begriff ”vertikal”, wie in dieser Patentbeschreibung verwendet, soll eine Orientierung beschreiben, die senkrecht zur Hauptoberfläche des Halbleitersubstrats angeordnet ist.
  • In dieser Patentbeschreibung wird eine zweite Oberfläche eines Halbleitersubstrats als durch die untere oder Rückseitenoberfläche gebildet betrachtet, während eine erste Oberfläche als durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats gebildet betrachtet wird. Die Begriffe ”über” und ”unter”, wie in dieser Patentbeschreibung verwendet, beschreiben daher einen relativen Ort eines Strukturmerkmals zu einem anderen Strukturmerkmal unter Berücksichtigung dieser Orientierung.
  • Wenn auf Halbleitervorrichtungen Bezug genommen wird, sind Vorrichtungen mit mindestens zwei Anschlüssen gemeint, ein Beispiel ist eine Diode. Halbleitervorrichtungen können auch Vorrichtungen mit drei Anschlüssen sein, wie z. B. ein Bipolartransistor oder ein Feldeffekttransistor (FET), ein Bipolartransistor mit isoliertem Gate (IGBT), Sperrschicht-Feldeffekttransistoren (JFET) und Thyristoren, um einige zu nennen. Die Halbleitervorrichtungen können auch mehr als drei Anschlüsse umfassen. Gemäß einer Ausführungsform sind Halbleitervorrichtungen Leistungsvorrichtungen. Integrierte Schaltungen umfassen mehrere integrierte Vorrichtungen.
  • Die Begriffe ”elektrisch verbunden” und ”elektrische Verbindung” sollen beschreiben, dass ein ohmscher Kontakt zwischen Elementen oder Strukturen vorhanden ist.
  • Hier beschriebene spezifische Ausführungsformen betreffen Halbleitervorrichtungen mit mindestens einem, typischerweise mit zwei oder mehr Bipolartransistoren, ohne darauf begrenzt zu sein.
  • Mit Bezug auf 1A bis 1C wird eine erste Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung beschrieben. Ein Halbleitersubstrat oder -wafer 10 mit einer ersten Oberfläche 11 und einer zweiten Oberfläche 12, die entgegengesetzt zur ersten Oberfläche 11 angeordnet ist, wird vorgesehen. Das Halbleitersubstrat oder der Halbleiterwafer 10 können aus einem beliebigen Halbleitermaterial bestehen, das zur Herstellung von Halbleitervorrichtungen geeignet ist. Beispiele solcher Materialien umfassen elementare Halbleitermaterialien wie z. B. Silizium (Si), Verbundhalbleitermaterialien der Gruppe IV wie z. B. Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie z. B. Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien wie z. B. Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen, ohne darauf begrenzt zu sein. Die vorstehend erwähnten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangshalbleitermaterial gebildet. Beispiele von Heteroübergangshalbleitermaterialien umfassen Silizium- (SixC1-x) und SiGe-Heteroübergangshalbleitermaterial, ohne darauf begrenzt zu sein. Für Leistungshalbleiteranwendungen werden derzeit hauptsächlich Si-, SiC- und GaN-Materialien verwendet.
  • Das Halbleitersubstrat 10 kann ein n-dotiertes Dotierungsgebiet umfassen. Das Halbleitersubstrat 10 kann auch durch eine n-dotierte Epitaxieschicht, die auf einem p-dotierten Wafer ausgebildet ist, ausgebildet sein. Für die Zwecke der Erläuterung und nicht als Begrenzung gemeint wird der n-Typ als erster Dotierungstyp bezeichnet, während der p-Typ als zweiter Dotierungstyp bezeichnet wird. Ein Fachmann erkennt, dass umgekehrte Dotierungsbedingungen auch angewendet werden können. Für den Zweck der Erläuterung ist in dieser Ausführungsform das Halbleitersubstrat 10 n-dotiert.
  • Eine erste Isolationsschicht 31 wird auf der ersten Oberfläche 11 des Halbleitersubstrats 10 beispielsweise durch thermische Oxidation oder Abscheidung ausgebildet. Eine Maskenschicht 40 wird auf der ersten Isolationsschicht 31 ausgebildet. Die Maskenschicht 40 umfasst mindestens eine Öffnung 41, die als erste Öffnung 41 bezeichnet wird. Die erste Öffnung 41 kann unter Verwendung einer Photomaske (nicht dargestellt) ausgebildet werden. Die Maskenschicht 40 kann eine harte Maskenschicht sein. Gemäß einer Ausführungsform kann die Maskenschicht 40 aus einem elektrisch leitfähigen Material bestehen. Beispiele sind Polysilizium und Chromsilizid (CrSi2). Die Maskenschicht 40 kann eine Polysiliziumfeldplatte sein, die in anderen Bereichen der Halbleitervorrichtung als Feldplatte verwendet wird, beispielsweise in seitlichen Abschlussstrukturen. Gemäß einer Ausführungsform kann die Maskenschicht 40 aus einem dielektrischen Material bestehen.
  • Die erste Isolationsschicht 31 kann aus einem Material bestehen, das in Bezug auf die Maskenschicht 40 selektiv geätzt werden kann.
  • Die Maskenschicht 40 wird zum Ausbilden eines ersten Dotierungsbereichs 21 des zweiten Leitfähigkeitstyps verwendet, der in dieser Ausführungsform p-dotiert ist.
  • Die Maskenschicht 40 wird als Implantationsmaske verwendet, wobei die Öffnung 41 den Ort des ersten Dotierungsbereichs 21 definiert. Dotierungsmaterialien können durch die erste Isolationsschicht 31 implantiert werden, die als Streuoxid dient, um eine Kanalisierung während der Implantation zu verhindern. Alternativ kann die Implantation ohne erste Isolationsschicht 31 durchgeführt werden, die in Bezug auf die Maskenschicht 40 selektiv geätzt werden kann, um die erste Oberfläche 11 des Halbleitersubstrats 10 vor der Implantation freizulegen.
  • Der Implantationsprozess kann derart ausgeführt werden, dass im Wesentlichen keine Dotierungsmaterialien die Maskenschicht 40 durchdringen. Daher geschieht die Implantation in das Halbleitersubstrat 10 nur in dem Bereich der ersten Öffnung 41. Dazu kann die Implantationsenergie geeignet ausgewählt werden. Die Implantation von Dotierungsmaterialien unter Verwendung der Maskenschicht 40 als Implantationsmaske führt zur Ausbildung des ersten Dotierungsbereichs 21 in einer selbstjustierten Weise in Bezug auf die erste Öffnung 41 der Maskenschicht 40.
  • Der erste Dotierungsbereich 21 kann ausgeheilt werden, was typischerweise zu einer weiteren Diffusion der implantierten Dotierungsmaterialien in das Halbleitersubstrat 10 führt. Ferner werden Implantationsbeschädigungen ausgeheilt. Die resultierende Struktur ist in 1A dargestellt, die den ersten Dotierungsbereich 21 selbstjustiert, d. h. in Bezug auf die Öffnung 41 der Maskenschicht 40 zentriert, zeigt.
  • Der Begriff selbstjustiert soll beschreiben, dass die Strukturen in Bezug aufeinander seitlich ausgerichtet sind. Insbesondere sind die Strukturen in Bezug aufeinander seitlich zentriert. 1A zeigt, dass das Zentrum des ersten Dotierungsbereichs 21 in einem vertikalen Querschnitt gesehen auf derselben vertikalen Linie liegt wie das Zentrum der ersten Öffnung 41. Der seitliche Abstand zwischen einer ersten Außenkante des ersten Dotierungsbereichs 21 und einer ersten Kante der ersten Öffnung 41 ist im vertikalen Querschnitt gesehen derselbe wie der seitliche Abstand zwischen einer zweiten Außenkante des ersten Dotierungsbereichs 21 und einer zweiten Kante der ersten Öffnung 41. Die jeweiligen seitlichen Abstände sind in 1A durch Pfeile dargestellt. In einer Draufsicht auf die erste Oberfläche des Halbleitersubstrats scheint der erste Dotierungsbereich 21 auch in Bezug auf die erste Öffnung 41 der Maskenschicht 40 zentriert.
  • In einem weiteren Prozess wird eine zweite Isolationsschicht 32 auf der Maskenschicht 40 ausgebildet, um die erste Öffnung 41 der Maskenschicht 40 zu bedecken. Die zweite Isolationsschicht 32 kann aus einem Material bestehen, das in Bezug auf die Maskenschicht 40 selektiv geätzt werden kann. Die zweite Isolationsschicht 32 kann beispielsweise aus demselben Material wie die erste Isolationsschicht 31 bestehen. Die erste und die zweite Isolationsschicht 31, 32 können beispielsweise aus Siliziumoxid bestehen.
  • Eine Ätzmaske 33, beispielsweise eine Resistmaske, wird auf der zweiten Isolationsschicht 32 ausgebildet. Die Ätzmaske 33 umfasst eine Öffnung 33a, die einen Ort einer in der zweiten Isolationsschicht 32 auszubildenden ersten Öffnung 32a definiert. Die Öffnung 33a der Ätzmaske 33 wird über der ersten Öffnung 41 der Maskenschicht 40 angeordnet und weist eine seitliche Ausdehnung auf, die größer ist als die seitliche Ausdehnung der ersten Öffnung 41 der Maskenschicht 40, um sicherzustellen, dass die erste Öffnung 41 in der Maskenschicht 40 vollständig freigelegt wird.
  • Da die Öffnung 33a der Ätzmaske 33 größer ist als die erste Öffnung 41 der Maskenschicht 40, ist eine Fehlausrichtung der Ätzmaske 33 in Bezug auf die Maskenschicht 40 unkritisch. Um sicherzustellen, dass die erste Öffnung 41 der Maskenschicht 40 von der Öffnung 33a der Ätzmaske 33 vollständig bedeckt ist, wenn sie in einer Projektion auf die erste Oberfläche 11 des Halbleitersubstrats 10 gesehen wird, sollte die Größe der Öffnung 33a der Ätzmaske 33 mögliche Fehlausrichtungstoleranzen berücksichtigen. Die anschließend ausgebildete erste Öffnung 32a der zweiten Isolationsmaske 32 weist daher eine seitliche Ausdehnung auf, die größer ist als die seitliche Ausdehnung der ersten Öffnung 41 in der Maskenschicht 40 und die erste Öffnung 41 der Maskenschicht 40 vollständig freilegt.
  • Die erste Öffnung 32a der zweiten Isolationsschicht 32 wird unter Verwendung eines Ätzprozesses ausgebildet, der in Bezug auf das Material der Maskenschicht 40 und das Material der Ätzmaske 33 selektiv sein kann. 1B stellt eine Zwischenstufe während des Ätzens dar. Das Ätzen führt zu einer Entfernung des Materials der zweiten Isolationsschicht 32 innerhalb des durch die Öffnung 33a der Ätzmaske 33 definierten Bereichs. Da die Öffnung 33a größer ist als die Öffnung 41 der Maskenschicht 40, werden Abschnitte der Maskenschicht 40, die benachbart zur ersten Öffnung 41 angeordnet sind, auch freigelegt, d. h. die erste Öffnung 41 der Maskenschicht 40 wird vollständig freigelegt. Das Ätzen führt auch zur Ausbildung einer Stufe, die durch die erste Öffnung 41 der Maskenschicht 40 definiert ist.
  • Wenn das Ätzen fortschreitet, wird Material der zweiten Isolationsschicht 32, das die erste Öffnung 41 der Maskenschicht 40 füllt, zusammen mit Material der ersten Isolationsschicht 31 entfernt. Da das Ätzen in Bezug auf das Material der Maskenschicht 40 selektiv ist, fungiert die teilweise freigelegte Maskenschicht 40 als Ätzmaske für die erste Isolationsschicht 31. Daher wird eine erste Öffnung 31a in der ersten Isolationsschicht 31 ausgebildet. Die erste Öffnung 31a ist in Bezug auf die erste Öffnung 41 der Maskenschicht 40 und folglich auch auf den ersten Dotierungsbereich 21 ausgerichtet.
  • Alternativ kann die erste Öffnung 31a der ersten Isolationsschicht 31 vor der Implantation geätzt werden. In einer weiteren Alternative kann die erste Öffnung 31a nach der Implantation und vor der Ausbildung der zweiten Isolationsschicht 32 geätzt werden. In beiden Fällen dient die Maskenschicht 40 als Ätzmaske. Gemäß einer Ausführungsform wird die erste Öffnung 31a in der ersten Isolationsschicht 31 zusammen mit der ersten Öffnung 32a der zweiten Isolationsschicht 32 durch einen gemeinsamen Ätzprozess ausgebildet.
  • In einem weiteren Prozess wird ein leitfähiges Material abgeschieden, um mindestens ein Kontaktelement 50 auszubilden. Das Kontaktelement 50 steht mit dem ersten Dotierungsbereich 21 in elektrischem Kontakt und erstreckt sich von der Oberfläche des ersten Dotierungsbereichs 21 durch die erste Öffnung 31a in der ersten Isolationsschicht 31, durch die erste Öffnung 41 in der Maskenschicht 40 und durch die erste Öffnung 32a in der zweiten Isolationsschicht 32 und füllt diese. Das Kontaktelement 50 steht auch mit der Maskenschicht 40 in Kontakt, insbesondere mit den freiliegenden Abschnitten benachbart zur ersten Öffnung 41.
  • Eine Kontaktfläche zwischen dem Kontaktelement 50 und dem ersten Dotierungsbereich 21 ist daher auch auf den ersten Dotierungsbereich 21 seitlich ausgerichtet. Das Kontaktelement 50 kann in Bezug auf den ersten Dotierungsbereich 21 zentriert sein. Dies ist beispielsweise vorteilhaft, wenn ein Bipolartransistor betrachtet wird. Der erste Dotierungsbereich 21 kann beispielsweise den Emitter des Bipolartransistors bilden, während das Kontaktelement 50 einen Emitterkontakt bilden kann. Da beide in Bezug aufeinander zentriert sein, wird die Emittereffizienz im Gegensatz zu Vorrichtungen, die durch andere Prozesse ausgebildet werden, die keine selbstjustierte Ausbildung des Emitterkontakts in Bezug auf den Emitter verwenden, verbessert. Die selbstjustierte Ausbildung liegt an der Verwendung der Maskenschicht 40, die eine Implantationsmaske für den ersten Dotierungsbereich 21 und eine Ätzmaske zum Ätzen der ersten Isolationsschicht 31 bildet.
  • Die selbstjustierte Ausbildung des Emitterkontakts und des Emitters hält die Emitterbreite aufrecht und verbessert daher die Emittereffizienz. Ferner werden Prozessschwankungen signifikant verringert, da sowohl der erste Dotierungsbereich 21 als auch das Kontaktelement 50 in Bezug aufeinander ungeachtet irgendeiner Fehlausrichtung zwischen einer separaten lithographischen Maske aufeinander ausgerichtet sind. Wie vorstehend beschrieben, ist die Maskenschicht 40 die einzige Maske, die verwendet wird, um den Ort des ersten Dotierungsbereichs 21 (beispielsweise Emitter) und des Kontaktelements 50 (beispielsweise Emitterkontakt) zu definieren. Eine Fehlausrichtung zwischen dem ersten Dotierungsbereich 21 und dem Kontaktelement 50 wird daher vermieden. Mit anderen Worten, die Maskenschicht 40 wird verwendet, um eine selbstjustierte Kontaktöffnung in Bezug auf den ersten Dotierungsbereich 21 auszubilden.
  • 2A bis 2C stellen den Anordnungsentwurf von planaren Bipolartransistoren gemäß mehreren Ausführungsformen dar. Die oberen Darstellungen von 2A bis 2C zeigen jeweilige Draufsichten auf die erste Oberfläche 11 des Halbleitersubstrats 10, während die unteren Darstellungen von 2A bis 2C jeweilige Querschnittsansichten entlang der Linie AA' zeigen. Nur für Erläuterungszwecke und nicht als Begrenzung gemeint zeigen 2A bis 2C pnp-Bipolartransistoren. Alle hier gegebenen Details gelten ebenso für npn-Bipolartransistoren.
  • 2A stellt einen lateralen pnp-Bipolartransistor mit einer rotationssymmetrischen Anordnung dar. Ein kreisförmiger Emitterbereich 21 ist in einem zentralen Bereich des Bipolartransistors ausgebildet, der von einem rotationssymmetrischen p-dotierten Kollektor 22 umgeben ist. Der p-dotierte Kollektor 22 und der p-dotierte Emitter 21 sind durch einen n-dotierten Basisbereich 25, der durch einen n-dotierten Epitaxiebereich 14 gebildet ist, der auf dem p-dotierten Wafer 15 angeordnet ist, seitlich voneinander beabstandet. Der n-dotierte Epitaxiebereich 14 und der p-dotierte Wafer 15 bilden zusammen das Halbleitersubstrat 10. Der Basisbereich 25 ist durch einen vergrabenen n-dotierten Bereich 23 und n-dotierten Bereich 24, der auch als ”n-Sinker” bezeichnet wird, kontaktiert. Der Bipolartransistor ist von einer p-dotierten Vorrichtungsisolation 26, die sich bis zum p-dotierten Wafer 15 erstreckt, seitlich umgeben.
  • Laterale Bipolartransistoren müssen nicht zirkularrotationssymmetrisch sein, wie in 2A dargestellt, sondern können ebenso andere Anordnungsentwürfe aufweisen. 2B stellt einen rotationssymmetrischen Entwurf (rotationssymmetrisch in Bezug auf eine Rotation von etwa 90°) mit einem zentralen Emitter 21 mit einer quadratischen Form, der von einem Kollektor 22 umgeben ist, dar. Daher umgibt der Kollektorbereich 22, der einen zweiten Dotierungsbereich bildet, seitlich in einer Draufsicht auf die erste Oberfläche des Halbleitersubstrats 10 den Emitterbereich 21, der einen ersten Dotierungsbereich bildet.
  • 2C stellt einen lateralen Bipolartransistor mit einem balkenförmigen Emitter 21 und einem balkenförmigen Kollektor 22, der vom Emitter 21 beabstandet ist, dar. Ein Fachmann erkennt, dass laterale pnp-Transistoren verschiedene Anordnungen aufweisen können, die gemäß den spezifischen Bedürfnissen ausgewählt werden können.
  • In Bezug auf 3A bis 3E wird eine weitere Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit einem lateralen pnp-Transistor beschrieben. Ähnlich wie in Verbindung mit 1A bis 1C beschrieben, wird ein Halbleitersubstrat 10 wie z. B. ein Siliziumsubstrat mit einer ersten Oberfläche 11 und einer zweiten Oberfläche 12 vorgesehen. Das Halbleitersubstrat 10 umfasst einen p-dotierten Wafer 15, der die zweite Oberfläche 12 bildet, und eine n-dotierte Epitaxieschicht 14, die die erste Oberfläche 11 des Halbleitersubstrats 10 bildet. Ein n-dotierter vergrabener Bereich 23 ist an der Grenzfläche (pn-Übergang) zwischen dem p-dotierten Wafer 15 und der n-dotierten Epitaxieschicht 14 ausgebildet und durch einen n-Sinker 24 verbunden. p-dotierte Vorrichtungsisolationen 26 umgeben seitlich den Bereich des Bipolartransistors.
  • In einigen Ausführungsformen sind der vergrabene Bereich 23 und der Sinker 24 stark n-dotiert, während die Epitaxieschicht 14 schwach n-dotiert ist. Der Wafer 15 ist schwach p-dotiert, während die Vorrichtungsisolationen 26 stark p-dotiert sind.
  • Eine erste Isolationsschicht 31 wird auf der ersten Oberfläche 11 des Halbleitersubstrats 10 beispielsweise durch thermische Oxidation ausgebildet, die zur Ausbildung einer Siliziumoxidschicht führt. Dann wird eine Maskenschicht 40 ausgebildet, wie vorstehend beschrieben. Die Maskenschicht 40 umfasst eine erste Öffnung 41, die den Ort eines anschließend ausgebildeten Emitterbereichs definiert. Die Maskenschicht 40 umfasst auch eine zweite Öffnung 42, die von der ersten Öffnung 41 seitlich beabstandet ist. Die zweite Öffnung 42 kann die erste Öffnung 41 umgeben, um einen Bipolartransistor mit einem Kollektorbereich, der den Emitterbereich umgibt, zu erhalten. Die zweite Öffnung 42 kann durch die Maskenschicht 40 zusammen mit einer Hilfsmaskenschicht 45 mit einer großen Öffnung zum Freilegen der Maskenschicht 40 definiert sein. Ein ”innerer Rand” der Hilfsmaskenschicht 45 definiert ”Außenkanten” der zweiten Öffnung, während ein ”äußerer Rand” der Maskenschicht 40 ”Innenkanten” der zweiten Öffnung 42 definiert.
  • Wie in 4A dargestellt, kann alternativ die Maskenschicht 40 ohne Hilfsmaskenschicht 45 verwendet werden. 4A zeigt, dass die zweite Öffnung 42 nur in der Maskenschicht 40 ausgebildet wird.
  • Die zweite Öffnung 42 definiert den Ort eines zweiten Dotierungsbereichs, der den Kollektorbereich bildet. Der Kollektorbereich kann den Emitterbereich umgeben oder kann vom Emitterbereich seitlich beabstandet sein.
  • Die Maskenschicht 40 kann aus einem leitfähigen Material wie z. B. dotiertem Polysilizium bestehen. Wenn ein leitfähiges Material für die Maskenschicht 40 verwendet wird, wird die erste Isolationsschicht 31 verwendet, um die leitfähige Maskenschicht 40 vom Halbleitersubstrat 10 zu isolieren. Wenn die Maskenschicht 40 aus einem Isolationsmaterial besteht, kann die erste Isolationsschicht 31 weggelassen werden.
  • Dotierungsmaterialien werden in das Halbleitersubstrat 10 unter Verwendung der Maskenschicht 40 als Implantationsmaske implantiert. Die erste Öffnung 41 der Maskenschicht 40 definiert den Ort des Emitterbereichs 21, wie in 3B dargestellt, während die zweite Öffnung 42 den Ort des Kollektorbereichs 22 definiert. 3A verwendet eine kombinierte Implantationsmaske, die durch die Maskenschicht 40 und die Hilfsmaskenschicht 45 gebildet ist, während 4A nur die Maskenschicht 40 als Implantationsmaske verwendet. Wenn beispielsweise ein ”lateraler” Anordnungsentwurf verwendet wird, wie in 2C dargestellt, kann eine kombinierte Implantationsmaske, wie in 3B gezeigt, verwendet werden. Wenn eine rotationssymmetrische Anordnung verwendet wird, wie in 2A und 2B dargestellt, ist keine zusätzliche Hilfsmaskenschicht erforderlich und nur die Maskenschicht 40 wird verwendet. 4B stellt die Anordnung der Maskenschicht 40 dar, die zum Ausbilden des Anordnungsentwurfs von 2A verwendet wird, wobei die erste Öffnung 41 eine zentrale Öffnung ist, die von einer ringförmigen zweiten Öffnung 42 umgeben ist, die von der ersten Öffnung 41 durch einen ringförmigen Maskenabschnitt 43 der Maskenschicht 40 getrennt ist.
  • Der erste Dotierungsbereich 21 (Emitter) und der zweite Dotierungsbereich 22 (Kollektor) werden durch einen gemeinsamen Implantationsprozess ausgebildet, wie in 3C dargestellt. Der erste und der zweite Dotierungsbereich 21, 22 sind in dieser Ausführungsform stark p-dotierte Bereiche. Die Implantationsenergie wird derart ausgewählt, dass die Dotierungsmaterialien nicht in die Maskenschicht 40 und die Hilfsmaskenschicht 45 eindringen.
  • Nach der Entfernung der Hilfsmaskenschicht 45 im Fall von 3C wird die zweite Isolationsschicht 32 abgeschieden. Im Fall der Prozesse, wie in 4A bis 4C dargestellt, ist kein Maskenentfernungsschritt enthalten, da keine Hilfsmaskenschicht 45 verwendet wurde. Die zweite Isolationsschicht 32 kann aus demselben Material wie die erste Isolationsschicht 31 bestehen, um eine Isolationsschicht auszubilden, die die leitfähige Maskenschicht 40 einbettet. In 3C ist die Grenzfläche zwischen der ersten und der zweiten Isolationsschicht 31, 32 durch eine gestrichelte Linie angegeben.
  • In einem weiteren Prozess wird eine Ätzmaske 33 auf der zweiten Isolationsschicht 32 ausgebildet. Die Ätzmaske 33 umfasst eine erste Öffnung 33a, die über der ersten Öffnung 41 der leitfähigen Maskenschicht 40 angeordnet ist. Eine zweite Öffnung 33b wird über dem zweiten Dotierungsbereich 22 ausgebildet, während eine dritte Öffnung 33c über dem n-Sinker 24 ausgebildet wird. Die zweite und die dritte Öffnung 33b, 33c, die als Kontaktöffnungen bezeichnet werden können, werden derart angeordnet, dass sie in einer Projektion auf die erste Oberfläche 11 gesehen nicht über Abschnitten der Maskenschicht 40 liegen. Dies soll sicherstellen, dass die Öffnungen, die anschließend in der ersten und der zweiten Isolationsschicht 31, 32 ausgebildet werden, die Maskenschicht 40 nicht bedecken oder an diese angrenzen, so dass die Öffnungen und das in einem späteren Prozess abgeschiedene leitfähige Material von der leitfähigen Maskenschicht 40 isoliert sind.
  • Die erste Öffnung 33a der Ätzmaske 33 weist eine größere seitliche Breite als die erste Öffnung 41 der Maskenschicht 40 auf, wie vorstehend beschrieben, um sicherzustellen, dass die erste Öffnung 41 vollständig freigelegt wird und als Ätzmaske fungieren kann.
  • In einem weiteren Prozess werden die zweite und die erste Isolationsschicht 32, 31 in einem gemeinsamen Ätzprozess geätzt, der in Bezug auf das Material der Maskenschicht 40 selektiv ist. Die erste Öffnung 32a der zweiten Isolationsschicht 32 legt die erste Öffnung 41 der Maskenschicht 40 vollständig frei, die den Ort und die Größe der ersten Öffnung 31a der ersten Isolationsschicht 31 definiert, wie vorstehend beschrieben. Die zweite Öffnung 31b, 32b der ersten und der zweiten Isolationsschicht 31, 32 erstrecken sich zum zweiten Dotierungsbereich 22, während die dritte Öffnung 31c, 32c der ersten und der zweiten Isolationsschicht sich zum n-Sinker 24 erstrecken. Die zweite Öffnung 31b, 32b und die dritte Öffnung 31c, 32c der ersten und der zweiten Isolationsschicht 31, 32 sind von der Maskenschicht 40 seitlich beabstandet. Die resultierende Struktur ist in 3D gezeigt.
  • 3E stellt die Struktur nach der Entfernung der Ätzmaske 33 und der Abscheidung eines leitfähigen Materials, das ein erstes Kontaktelement 51 bildet, in der ersten Öffnung 31a, 32a der ersten und der zweiten Isolationsschicht und der ersten Öffnung 41 der Maskenschicht 40 dar. Aufgrund der teilweise freigelegten Maskenschicht 40 innerhalb der ersten Öffnung 32a der zweiten Isolationsschicht 32, die zur Ausbildung einer Stufe führt, stellt das erste Kontaktelement 51 einen Kontakt mit der Maskenschicht 40 nicht nur an den Seitenwänden der ersten Öffnung 41, sondern auch auf der oberen Oberfläche der Maskenschicht 40 her. Dies verbessert den elektrischen Kontakt zwischen dem ersten Kontaktelement 51 und der Maskenschicht 40.
  • Das erste Kontaktelement 51 weist daher einen unteren Abschnitt mit einer kleineren seitlichen Ausdehnung als ein oberer Abschnitt auf, wobei ein Stufenabschnitt zwischen dem oberen und dem unteren Abschnitt ausgebildet ist. Der untere Abschnitt ist in der ersten Isolationsschicht 31 und der Maskenschicht 40 angeordnet. Der obere Abschnitt ist in der zweiten Isolationsschicht 32 angeordnet. Die erste und die zweite Isolationsschicht 31, 32 betten die Maskenschicht 40 ein. Das erste Kontaktelement 51 kann auch als Stecker bezeichnet werden.
  • Ein zweites Kontaktelement 52 wird in der zweiten Öffnung 31b, 32b der ersten und der zweiten Isolationsschicht 31, 32 ausgebildet und ein drittes Kontaktelement 53 wird in der dritten Öffnung 31c, 32c der ersten und der zweiten Isolationsschicht 31, 32 ausgebildet. Das zweite und das dritte Kontaktelement 52, 53 weisen eine säulenartige Form auf und umfassen keinen Stufenabschnitt im Gegensatz zum ersten Kontaktelement 51, da die Maskenschicht 40 von diesen Kontaktelementen beabstandet ist. Das zweite und das dritte Kontaktelement 52, 53 können auch als Stecker bezeichnet werden. Das erste, das zweite und das dritte Kontaktelement 51, 52, 53 können aus Wolfram oder (einem) anderen geeigneten leitfähigen Material(ien) bestehen.
  • In weiteren Prozessen werden Metallisierungsbereiche 61, 62, 63 auf der zweiten Isolationsschicht 32 ausgebildet, wie in 3F dargestellt. Der Metallisierungsbereich 61 steht mit dem ersten Kontaktelement 51 in elektrischem Kontakt, der Metallisierungsbereich 62 steht mit dem zweiten Kontaktelement 52 in elektrischem Kontakt, während der Metallisierungsbereich 63 mit dem dritten Kontaktelement 53 in elektrischem Kontakt steht. Die Metallisierungsbereiche 61, 62, 63 können aus Aluminium oder (einem) anderen geeigneten leitfähigen Material(ien) bestehen.
  • Alternativ können das erste, das zweite und das dritte Kontaktelement 51, 52, 53 zusammen mit dem ersten, dem zweiten und dem dritten Metallisierungsbereich ausgebildet werden. Aluminium kann beispielsweise gesputtert werden, um die Öffnungen 33a, 33b, 33c zu füllen und um eine Metallschicht auf der zweiten Isolationsschicht auszubilden. Die Metallschicht wird anschließend strukturiert, um Metallisierungsbereiche 61, 62, 63 auszubilden.
  • Das erste Kontaktelement 51 wird in Bezug auf den ersten Dotierungsbereich 21 im Gegensatz zum zweiten und dritten Kontaktelement 52, 53 seitlich zentriert ausgebildet, die nicht in Bezug auf ihre Dotierungsbereiche 22 bzw. 24 seitlich zentriert sein müssen.
  • 4A bis 4C zeigen Variationen der in 3A bis 3F dargestellten Prozesse. Im Unterschied zu 3A verwendet 4A eine Maskenschicht 40 mit einer ersten Öffnung 41 und einer zweiten Öffnung 42, die von der ersten Öffnung 41 seitlich beabstandet ist. Daher ist keine Hilfsmaskenschicht erforderlich. Die erste Öffnung 41 definiert den Ort des ersten Dotierungsbereichs 21, während die zweite Öffnung den Ort des zweiten Dotierungsbereichs 22 definiert, der die ersten Dotierungsbereiche 21 seitlich umgibt. Die Maskenschicht 40 ist in einer Draufsicht in 4B gezeigt, wie vorstehend beschrieben.
  • Die restlichen Schritte können ausgeführt werden, wie in Verbindung mit 3C bis 3F beschrieben. Da die Maskenschicht 40 ebenso den Bereich des n-Sinkers bedeckt, kann ein zusätzlicher Ätzschritt hinzugefügt werden, um die Maskenschicht 40 von Bereichen über dem n-Sinker 24 zu entfernen. Wie in 4C gezeigt, ist das erste Kontaktelement 51 in Bezug auf den ersten Dotierungsbereich 21, der z. B. den Emitter bildet, zentriert. Überdies steht das erste Kontaktelement 51 mit der Maskenschicht 40 in direktem Kontakt. Das zweite Kontaktelement 52 ist von der Maskenschicht 40 isoliert, um einen Kurzschluss zwischen dem ersten und dem zweiten Dotierungsbereich 21, 22 zu verhindern.
  • 5 stellt eine Draufsicht einer lokalen Verdrahtung einer Halbleitervorrichtung gemäß einer Ausführungsform dar. Die lokale Verdrahtung umfasst ein erstes und ein zweites Kontaktloch 71, 72. Ein Abschnitt 44 einer leitfähigen Maskenschicht verbindet das erste und das zweite Kontaktloch 71, 72 elektrisch, die ferner mit dem ersten und dem zweiten Metallisierungsbereich 61, 62 in elektrischer Verbindung stehen. Die leitfähige Maskenschicht 44 kreuzt eine Metallleitung 65.
  • 6 stellt eine Halbleitervorrichtung mit zwei seitlich beabstandeten Bipolartransistoren 101, 102 und einer lokalen Verdrahtung, die zwischen den Emitterkontakten der Bipolartransistoren ausgebildet ist, wie in 5 gezeigt, dar. Jeder Bipolartransistor 101, 102 umfasst einen zentralen ersten Dotierungsbereich 21, der einen Emitterbereich bildet, einen zweiten Dotierungsbereich 22, der einen Kollektorbereich bildet und der den Emitterbereich 21 seitlich umgibt, und einen Basisbereich 25, der zwischen dem Emitterbereich 21 und dem Kollektorbereich 22 angeordnet ist. Jeder Bipolartransistor 101, 102 umfasst ein erstes Kontaktelement 51, das in Bezug auf den jeweiligen Emitterbereich 21 zentriert ist. Das zweite und das dritte Kontaktelement 52, 53 sind nicht notwendigerweise in Bezug auf ihre jeweiligen Dotierungsbereiche zentriert. Jedes der ersten Kontaktelemente 51 steht mit einem Metallisierungsbereich 61, der auf der zweiten Isolationsschicht 32 ausgebildet ist, in elektrischer Verbindung. Die Metallisierungsbereiche 61 sind durch jeweilige Kontaktlöcher 71, 72 und einen Abschnitt 44 einer leitfähigen Maskenschicht 40 elektrisch miteinander verbunden. Der Abschnitt 44 ist von anderen Abschnitten der Maskenschicht 40 isoliert. Daher kann die Maskenschicht 40 auch zum Ausbilden einer lokalen Verdrahtung verwendet werden.
  • 6 stellt dar, dass die elektrische Verbindung zwischen den zwei Emitterkontakten 51 Metallisierungsabschnitte 61 und Kontaktlöcher 71, 72 umfasst. Um die Integrationsdichte zu erhöhen, kann auch eine lokale Verdrahtung unter Verwendung von Abschnitten der leitfähigen Maskenschicht 40 ausgebildet werden, wie in Verbindung mit 7 beschrieben.
  • 6 zeigt auch, dass die erste und die zweite Isolationsschicht 31, 32 einen direkten Kontakt miteinander in Bereichen außerhalb der Maskenschicht 40, 44 aufweisen können. Ferner können die erste und die zweite Isolationsschicht 31, 32 Öffnungen aufweisen, die sich nur durch die erste und die zweite Isolationsschicht 31, 32 erstrecken und die von Öffnungen, die in der Maskenschicht 40 ausgebildet sind, beabstandet sind. Die Kontaktelemente 52, 53 sind in diesen Öffnungen ausgebildet.
  • 7 zeigt eine Halbleitervorrichtung mit zwei lateralen Bipolartransistoren 111, 112. Der erste und der zweite Bipolartransistor 111, 112 weisen im Wesentlichen dieselben Anordnungen auf, wie in 6 gezeigt, außer dass sie in Bezug aufeinander enger angeordnet sind und dass eine Vorrichtungsisolation 26 zwischen den benachbarten Bipolartransistoren 111, 112 ausgebildet ist. Alternativ können zwei Vorrichtungsisolationen 26, die enger beieinander angeordnet sein können als in 6, zwischen den benachbarten Bipolartransistoren 111, 112 angeordnet sein. Beide Transistoren 111, 112 umfassen einen Emitterkontakt 51, der in Bezug auf einen Emitterbereich 21 zentriert ist. Beide Emitterkontakte 51 stehen mit der leitfähigen Maskenschicht 40 in direktem elektrischen Kontakt, von der sich ein Abschnitt 44 vom Kontaktelement 51 des ersten Bipolartransistors 111 zum Kontaktelement 51 des zweiten Bipolartransistors 112 erstreckt. Daher ist eine elektrische Verbindung zwischen den Kontaktelementen 51 ohne zusätzliche Metallisierungsabschnitte und Kontaktlöcher ausgebildet. Dies ermöglicht die Verkleinerung des Raums, der erforderlich ist, um die Metallleitung 65 zu kreuzen.
  • Ein Fachmann erkennt, dass die Ausbildung einer lokalen Verdrahtung unter Verwendung des Abschnitts 44 der leitfähigen Maskenschicht 40 nicht auf laterale Bipolartransistoren begrenzt ist, sondern für irgendeine Vorrichtung verwendet werden kann. Daher kann die lokale Verdrahtung ein erstes Kontaktelement 51, das in Bezug auf einen Dotierungsbereich 21 zentriert ist, und ein zweites Kontaktelement 51, das in Bezug auf einen weiteren Dotierungsbereich 21 zentriert ist, umfassen. Die Dotierungsbereiche 21 sind seitlich voneinander beabstandet. Die Kontaktelemente 51 erstrecken sich durch eine leitfähige Maskenschicht 40, die in eine Isolationsschicht eingebettet ist. Das Einbetten der Isolationsschicht kann eine erste Isolationsschicht 31 unter und eine zweite Isolationsschicht 32 über der leitfähigen Maskenschicht 40 umfassen. Das erste und das zweite Kontaktelement 51 umfassen einen unteren Abschnitt, der sich durch die Maskenschicht 40 erstreckt, und einen oberen Abschnitt, der über der Maskenschicht 40 ausgebildet ist. Ein Stufenabschnitt kann zwischen dem unteren und dem oberen Abschnitt ausgebildet sein. Der untere Abschnitt kontaktiert den jeweiligen Dotierungsbereich elektrisch. Die leitfähige Maskenschicht 40 und die Kontaktelemente 51 können aus demselben oder verschiedenen Materialien bestehen. Typischerweise weisen die Kontaktelemente 51 ein anderes leitfähiges Material als die leitfähige Maskenschicht 40 auf. Die Kontaktelemente 51 können beispielsweise aus einem Metall oder Metallsilicid bestehen, während die leitfähige Maskenschicht 40 aus Polysilizium oder Metallsilicid bestehen kann.
  • Die vorstehend beschriebene lokale Verdrahtung ist in Vorrichtungen besonders nützlich, die nur eine Polysiliziumebene und eine Metallisierungsebene umfassen, wie z. B. Leistungsvorrichtungen. Die durch den Abschnitt 44 der leitfähigen Maskenschicht 40 ausgebildete Polysilizium-”Brücke” beginnt unmittelbar an der jeweiligen Vorrichtung und insbesondere an einem Kontaktelement eines Dotierungsbereichs der Vorrichtung.
  • Die lokale Verdrahtung, wie in 7 dargestellt, kann durch Ausbilden der ersten Isolationsschicht 31 und der leitfähigen Maskenschicht 40 hergestellt werden. Die leitfähige Maskenschicht 40 umfasst mindestens zwei Öffnungen, die voneinander beabstandet sind und die beide den Ort von jeweiligen Dotierungsbereichen 21 definieren können, die in der fertiggestellten Vorrichtung voneinander beabstandet sind. Die Dotierungsbereiche 21 werden unter Verwendung der leitfähigen Maskenschicht 40 als Implantationsmaske ausgebildet. Die zweite Isolationsschicht 32 wird auf der leitfähigen Maskenschicht 40 ausgebildet und wird geätzt, um mindestens zwei Öffnungen auszubilden, die die Öffnungen in der leitfähigen Maskenschicht 40 vollständig freilegen. Die erste Isolationsschicht 31 wird dann unter Verwendung der leitfähigen Maskenschicht 40 als Ätzmaske geätzt, um Öffnungen in der ersten Isolationsschicht 31 zu erhalten, die in Bezug auf die Dotierungsbereiche 21 zentriert sind. Die Öffnungen werden mit einem leitfähigen Material wie z. B. Metall gefüllt, um Kontaktelemente auszubilden, die in Bezug auf die Dotierungsbereiche zentriert sind und die unter Verwendung der leitfähigen Maske 40 als elektrische Verbindung miteinander in elektrischer Verbindung stehen.
  • Das Kontaktelement muss nicht notwendigerweise in Bezug auf einen Dotierungsbereich zentriert sein, wie vorstehend beschrieben, um als Kontaktelement einer lokalen Verdrahtung zu dienen. Eine lokale Verdrahtung kann daher auch eine leitfähige Maskenschicht 40 mit zwei beabstandeten Öffnungen 41 und Kontaktelemente 51, die sich durch die Öffnungen 41 der leitfähigen Maskenschicht 40 erstrecken, umfassen. Die Kontaktelemente 51 erstrecken sich zu seitlich beabstandeten Dotierungsbereichen 21. Ferner können die Kontaktelemente 51 einen Stufenabschnitt zwischen dem unteren und dem oberen Abschnitt umfassen, wie vorstehend beschrieben. Die Öffnungen 41 der leitfähigen Maskenschicht 40 werden verwendet, um den Ort der Kontaktelemente 51 zu definieren, daher wird die leitfähige Maskenschicht 40 nur als Ätzmaske verwendet.
  • Zur Herstellung einer solchen lokalen Verdrahtung kann ein Halbleitersubstrat 10 mit jeweiligen ersten Dotierungsbereichen 21, die voneinander beabstandet sind, vorgesehen werden. Dann werden die erste Isolationsschicht 31, die Maskenschicht 40 und die zweite Isolationsschicht 32 ausgebildet. Die Maskenschicht 40 umfasst eine erste Öffnung und eine zweite Öffnung. Die erste Öffnung ist über einem ersten der ersten Dotierungsbereiche 21 angeordnet, während die zweite Öffnung über dem anderen Dotierungsbereich 21 angeordnet ist. Da die Maskenschicht 40 nach dem Bereitstellen der ersten Dotierungsbereiche 21 ausgebildet wird, sind die erste und die zweite Öffnung der Maskenschicht 40 nicht in Bezug auf die Dotierungsbereiche ausgerichtet oder zentriert. In weiteren Prozessen wird die zweite Isolationsschicht 32 geätzt, wie vorstehend beschrieben, um die erste und die zweite Öffnung auszubilden und die erste und die zweite Öffnung der Maskenschicht 40 freizulegen, die als Ätzschicht fungiert, wenn das Ätzen fortschreitet, um die erste und die zweite Öffnung in der ersten Isolationsschicht 31 auszubilden. Die jeweiligen ersten Dotierungsbereiche 21 werden dadurch zumindest teilweise freigelegt. In weiteren Prozessen werden Kontaktelemente 51 in den jeweiligen Öffnungen ausgebildet. Jedes Kontaktelement 51 schafft eine elektrische Verbindung mit einem der ersten Dotierungsbereiche 21 und die Kontaktelemente 51 stehen mit der Maskenschicht 40 in elektrischem Kontakt. Die Maskenschicht 40 kann ferner verwendet werden, um Kontaktdotierungsbereiche in den ersten Dotierungsbereichen 21 auszubilden. Die Kontaktdotierungsbereiche können eine höhere Dotierungskonzentration aufweisen als die ersten Dotierungsbereiche und sind typischerweise vom gleichen Leitfähigkeitstyp wie die ersten Dotierungsbereiche.
  • Ferner sind die Kontaktdotierungsbereiche in Bezug auf die Öffnungen der Maskenschicht 40 zentriert. Die Ausbildung der Kontaktdotierungsbereiche wird mit Bezug auf 8 genauer erläutert. Metallisierungsbereiche in Kontakt mit den Kontaktelementen 51 können auf der zweiten Isolationsschicht 32 ausgebildet werden, wie vorstehend beschrieben. Die vorstehend beschriebene lokale Verdrahtung kann ohne zusätzliche Prozesskosten oder mit nur geringen zusätzlichen Kosten ausgebildet werden. Ferner ist die lokale Verdrahtung platzsparend, was eine höhere Integrationsdichte ermöglicht.
  • 8 stellt eine weitere Ausführungsform einer Halbleitervorrichtung mit einem Bipolartransistor dar. Der Bipolartransistor umfasst einen ersten Dotierungsbereich 21, der hier einen Emitter bildet. Der erste Dotierungsbereich 21 kann schwach p-dotiert sein und in einer n-dotierten Epitaxieschicht 14 eines Halbleitersubstrats 10 ausgebildet sein. Die Epitaxieschicht 14 bildet ein Dotierungsgebiet des Halbleitersubstrats 10. Ein stark p-dotierter Kontaktdotierungsbereich 27 ist im ersten Dotierungsbereich 21 an der ersten Oberfläche 11 des Halbleitersubstrats 10 ausgebildet. Eine erste Isolationsschicht 31, eine Maskenschicht 40, eine zweite Isolationsschicht 32 und ein Kontaktelement 51 können ausgebildet sein, wie vorstehend beschrieben. Das Kontaktelement 51 ist zumindest in Bezug auf den Kontaktdotierungsbereich 27 zentriert. Das Kontaktelement 51 kann auch in Bezug auf den Dotierungsbereich 21 zentriert sein. Wenn die Maskenschicht 40 als Implantationsmaske für die Implantation des ersten Dotierungsbereichs 21 und des Kontaktdotierungsbereichs 27 verwendet wird, sind beide Dotierungsbereiche in Bezug auf das Kontaktelement 51 zentriert.
  • Der Bipolartransistor von 8 ist eine Hochspannungsvorrichtung. Um eine hohe Sperrspannung aufrechtzuerhalten, ist der Emitter (erster Dotierungsbereich 21) nur schwach dotiert, während der Kontaktdotierungsbereich 27 stark dotiert ist. Da ein schwach dotierter Emitter eine niedrige Effizienz aufweist, ist der stark dotierte Kontaktdotierungsbereich 27 vorgesehen. Der Ort des Kontaktdotierungsbereichs 27 bestimmt die Emitterleistung. Daher ist der Kontaktdotierungsbereich 27 in Bezug auf das Kontaktelement 51 zentriert. Der erste Dotierungsbereich 21 muss nicht auf das Kontaktelement 51 zentriert sein. Der Kontaktdotierungsbereich 27 schafft auch einen niedrigen ohmschen Kontakt mit dem Kontaktelement 51. Der Kontaktdotierungsbereich 27 verbessert daher auch die Verstärkung des Bipolartransistors.
  • Der Bipolartransistor umfasst ferner einen zweiten Dotierungsbereich 22, der einen Kollektorbereich 22 bildet, der auch schwach dotiert ist, um eine hohe Sperrspannung aufrechtzuerhalten.
  • Der Bipolartransistor von 8 kann in einer ähnlichen Weise wie vorstehend beschrieben hergestellt werden. Die Maskenschicht 40 kann für zwei Implantationen verwendet werden, nämlich die Implantation des Emitterbereichs 21 und des Kontaktdotierungsbereichs 27. Kontaktdotierungsbereiche in den Kollektorbereichen können unter Verwendung der Maskenschicht 40 ausgebildet werden. Alternativ können Kontaktdotierungsbereiche in den Kollektorbereichen unter Verwendung einer Hilfsmaske ausgebildet werden. Ferner können Emitter- und Kollektorbereiche 21, 22 durch eine erste Implantation unter Verwendung einer Hilfsmaske als Implantationsmaske implantiert werden, die entfernt wird, bevor die Maskenschicht 40 für das Implantieren des Kontaktdotierungsbereichs 27 ausgebildet wird.
  • Gemäß einer oder mehreren Ausführungsformen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche; das Ausbilden einer ersten Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats; das Ausbilden einer Maskenschicht mit einer ersten Öffnung auf der ersten Isolationsschicht, wobei die erste Öffnung der Maskenschicht einen Ort eines ersten Dotierungsbereichs definiert; das Durchführen eines ersten Implantationsschritts unter Verwendung der Maskenschicht als Implantationsmaske, um den ersten Dotierungsbereich im Halbleitersubstrat auszubilden; das Ätzen der ersten Isolationsschicht selektiv in Bezug auf die Maskenschicht, um einen Abschnitt des ersten Dotierungsbereichs durch Ausbilden einer ersten Öffnung in der ersten Isolationsschicht unter Verwendung der Maskenschicht als Ätzmaske freizulegen; und das Abscheiden eines leitfähigen Materials, um mindestens ein Kontaktelement auszubilden, das in der ersten Öffnung der ersten Isolationsschicht und in der ersten Öffnung der Maskenschicht angeordnet ist, wobei das Kontaktelement mit dem ersten Dotierungsbereich und der Maskenschicht in Kontakt steht.
  • Gemäß einer oder mehreren Ausführungsformen wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einer ersten Oberfläche und einem ersten Dotierungsbereich. Eine erste Isolationsschicht mit einer ersten Öffnung ist auf der ersten Oberfläche des Halbleitersubstrats angeordnet, wobei die erste Öffnung über dem ersten Dotierungsbereich angeordnet ist. Eine Maskenschicht ist auf der ersten Isolationsschicht angeordnet und umfasst eine erste Öffnung, wobei die erste Öffnung in der ersten Isolationsschicht und die erste Öffnung in der Maskenschicht in Bezug auf den ersten Dotierungsbereich seitlich zentriert sind. Mindestens ein erstes Kontaktelement ist in der ersten Öffnung der Maskenschicht und in der ersten Öffnung der ersten Isolationsschicht angeordnet. Das erste Kontaktelement verbindet den ersten Dotierungsbereich elektrisch mit der Maskenschicht.
  • Gemäß einer oder mehreren Ausführungsformen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche, einem ersten Dotierungsbereich und einem zweiten Dotierungsbereich, der vom ersten Dotierungsbereich seitlich beabstandet ist, einer ersten Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats und einer leitfähigen Maskenschicht mit mindestens einer ersten Öffnung und einer zweiten Öffnung, die von der ersten Öffnung beabstandet ist, auf der ersten Isolationsschicht, wobei die erste Öffnung der leitfähigen Maskenschicht über dem ersten Dotierungsbereich angeordnet ist und die zweite Öffnung der leitfähigen Maskenschicht über dem zweiten Dotierungsbereich angeordnet ist; das Ätzen der ersten Isolationsschicht unter Verwendung der leitfähigen Maskenschicht als Ätzmaske, um eine erste und eine zweite Öffnung in der ersten Isolationsschicht zum Freilegen zumindest eines jeweiligen Abschnitts des ersten und des zweiten Dotierungsbereichs auszubilden; und das Abscheiden eines leitfähigen Materials, um ein erstes Kontaktelement, das in der ersten Öffnung der ersten Isolationsschicht und der ersten Öffnung der leitfähigen Maskenschicht angeordnet ist, und ein zweites Kontaktelement, das in der zweiten Öffnung der ersten Isolationsschicht und der zweiten Öffnung der leitfähigen Maskenschicht angeordnet ist, auszubilden, wobei das erste Kontaktelement mit dem ersten Dotierungsbereich und der leitfähigen Maskenschicht in elektrischem Kontakt steht und das zweite Kontaktelement mit dem zweiten Dotierungsbereich und der leitfähigen Maskenschicht in elektrischem Kontakt steht.
  • Gemäß einer oder mehreren Ausführungsformen wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einer ersten Oberfläche, einem ersten Dotierungsbereich und einem zweiten Dotierungsbereich, der vom ersten Dotierungsbereich seitlich beabstandet ist. Eine erste Isolationsschicht ist auf der ersten Oberfläche des Halbleitersubstrats angeordnet und umfasst eine erste Öffnung und eine zweite Öffnung. Eine leitfähige Maskenschicht ist auf der ersten Isolationsschicht angeordnet und weist eine erste Öffnung und eine zweite Öffnung auf, wobei die erste Öffnung der leitfähigen Maskenschicht über der ersten Öffnung der ersten Isolationsschicht angeordnet ist und die zweite Öffnung der leitfähigen Maskenschicht über der zweiten Öffnung der ersten Isolationsschicht angeordnet ist. Ein erstes Kontaktelement ist in der ersten Öffnung der ersten Isolationsschicht und der ersten Öffnung der leitfähigen Maskenschicht angeordnet und ein zweites Kontaktelement ist in der zweiten Öffnung der ersten Isolationsschicht und der zweiten Öffnung der leitfähigen Maskenschicht angeordnet, wobei das erste Kontaktelement mit dem ersten Dotierungsbereich und mit der leitfähigen Maskenschicht in elektrischem Kontakt steht und das zweite Kontaktelement mit dem zweiten Dotierungsbereich und mit der leitfähigen Maskenschicht in elektrischem Kontakt steht.
  • Gemäß einer oder mehreren Ausführungsformen wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einer ersten Oberfläche, einem Dotierungsgebiet eines ersten Leitfähigkeitstyps, einem ersten Dotierungsbereich des zweiten Leitfähigkeitstyps, der im Dotierungsgebiet des Halbleitersubstrats angeordnet ist, und einem Kontaktdotierungsbereich des zweiten Leitfähigkeitstyps, der im ersten Dotierungsbereich an der ersten Oberfläche angeordnet ist, wobei der Kontaktdotierungsbereich eine höhere Dotierungskonzentration aufweist als der erste Dotierungsbereich. Eine erste Isolationsschicht ist auf der ersten Oberfläche des Halbleitersubstrats angeordnet, wobei die erste Isolationsschicht eine erste Öffnung über dem Kontaktdotierungsbereich umfasst. Eine Maskenschicht ist auf der ersten Isolationsschicht angeordnet und umfasst eine erste Öffnung, wobei die erste Öffnung in der ersten Isolationsschicht und die erste Öffnung in der Maskenschicht in Bezug auf den Kontaktdotierungsbereich seitlich zentriert sind. Mindestens ein Kontaktelement ist in der ersten Öffnung der Maskenschicht und in der ersten Öffnung der ersten Isolationsschicht angeordnet, wobei das Kontaktelement den Kontaktdotierungsbereich elektrisch mit der Maskenschicht verbindet.
  • Gemäß einer oder mehreren Ausführungsformen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche; das Ausbilden eines Emitterbereichs im Halbleitersubstrat; das Ausbilden einer ersten Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats; das Ausbilden einer Maskenschicht mit einer ersten Öffnung auf der ersten Isolationsschicht, wobei die erste Öffnung der Maskenschicht einen Ort eines Emitterkontaktbereichs definiert; das Durchführen eines ersten Implantationsschritts unter Verwendung der Maskenschicht als Implantationsmaske, um den Emitterkontaktbereich im Emitterbereich des Halbleitersubstrats auszubilden; das Ausbilden einer zweiten Isolationsschicht auf der Maskenschicht, um die erste Öffnung in der Maskenschicht zu bedecken, wobei das Material der ersten und der zweiten Isolationsschicht in Bezug auf das Material der Maskenschicht selektiv ätzbar ist; das Ausbilden einer Ätzmaske auf der zweiten Isolationsschicht zum Definieren mindestens einer ersten Öffnung in der zweiten Isolationsschicht über der ersten Öffnung der Maskenschicht; das Ätzen der zweiten Isolationsschicht selektiv in Bezug auf die Ätzmaske und die Maskenschicht, um die erste Öffnung in der zweiten Isolationsschicht auszubilden, wobei die erste Öffnung der zweiten Isolationsschicht die erste Öffnung in der Maskenschicht freilegt, das das Ätzen der ersten Isolationsschicht selektiv in Bezug auf die Maskenschicht, um einen Abschnitt des Emitterkontaktbereichs durch Ausbilden einer ersten Öffnung in der ersten Isolationsschicht unter Verwendung der Maskenschicht als Ätzmaske freizulegen; das Abscheiden eines leitfähigen Materials, um mindestens ein Kontaktelement auszubilden, das in der ersten Öffnung, die in der ersten Isolationsschicht ausgebildet ist, der ersten Öffnung, die in der zweiten Isolationsschicht ausgebildet ist, und der ersten Öffnung, die in der Maskenschicht ausgebildet ist, angeordnet ist, wobei das Kontaktelement mit dem Emitterkontaktbereich und der Maskenschicht in Kontakt steht.
  • Hier werden Verfahren zur Herstellung einer Halbleitervorrichtung gemäß mehreren Ausführungsformen beschrieben, insbesondere zur Herstellung eines lateralen Bipolartransistors, der eine leitfähige Maskenschicht als Implantationsmaske und als Ätzmaske zum Definieren des Orts eines Kontaktelements relativ zu einem Dotierungsbereich, der durch Implantation ausgebildet wird, verwendet. Dadurch werden Einstellungstoleranzen vermieden und Prozessschwankungen verringert. Die leitfähige Maske kann eine Polysiliziumfeldplatte sein. Der Dotierungsbereich kann den Emitterbereich bilden, während das Kontaktelement den Emitterkontakt bilden kann. Ein Zwischenoxid kann auf der leitfähigen Maskenschicht abgeschieden und dann geätzt werden. Die leitfähige Maske wird dadurch teilweise freigelegt und fungiert als Ätzmaske. Daher wird die so ausgebildete Kontaktöffnung in Bezug auf den Emitterbereich ausgerichtet. Das Verfahren ermöglicht auch die Ausbildung von hinsichtlich der Fläche optimierten Verdrahtungen unter Verwendung von selbstjustierten Kontaktelementen und der leitfähigen Maskenschicht als lokale Verdrahtung zwischen Kontaktelementen.
  • Merkmale der hier beschriebenen verschiedenen beispielhaften Ausführungsformen können miteinander kombiniert werden, wenn nicht spezifisch anders angegeben.
  • Räumlich relative Begriffe wie z. B. ”unter”, ”unterhalb”, ”untere”, ”über”, ”obere” und dergleichen werden für eine leichte Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtung zusätzlich zu anderen Orientierungen als den in den Figuren dargestellten umfassen. Ferner werden Begriffe wie z. B. ”erste”, ”zweite” und dergleichen auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sind auch nicht als Begrenzung vorgesehen. Gleiche Begriffe beziehen sich in der ganzen Beschreibung auf gleiche Elemente.
  • Wie hier verwendet, sind die Begriffe ”aufweisen”, ”enthalten”, ”einschließen”, ”umfassen” und dergleichen offene Begriffe, die die Anwesenheit von angegebenen Elementen oder Merkmalen angeben, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel ”ein”, ”eine” und ”das” sollen den Plural sowie den Singular einschließen, wenn der Zusammenhang nicht deutlich anderes angibt.
  • Unter Betrachtung des obigen Bereichs von Variationen und Anwendungen ist die vorliegende Erfindung selbstverständlich nicht durch die vorangehende Beschreibung begrenzt, und ist auch nicht durch die begleitenden Zeichnungen begrenzt. Stattdessen ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre gesetzlichen Äquivalente begrenzt.

Claims (25)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche; Ausbilden einer ersten Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats; Ausbilden einer Maskenschicht mit einer ersten Öffnung auf der ersten Isolationsschicht, wobei die erste Öffnung der Maskenschicht einen Ort eines ersten Dotierungsbereichs im Halbleitersubstrat definiert; Durchführen eines ersten Implantationsschritts unter Verwendung der Maskenschicht als Implantationsmaske, um den ersten Dotierungsbereich im Halbleitersubstrat auszubilden; Ätzen der ersten Isolationsschicht selektiv in Bezug auf die Maskenschicht, um einen Abschnitt des ersten Dotierungsbereichs durch Ausbilden einer ersten Öffnung in der ersten Isolationsschicht unter Verwendung der Maskenschicht als Ätzmaske freizulegen; Ausbilden einer zweiten Isolationsschicht auf der Maskenschicht, um die erste Öffnung in der Maskenschicht zu bedecken, wobei das Material der ersten und der zweiten Isolationsschicht in Bezug auf das Material der Maskenschicht selektiv ätzbar ist; Ausbilden einer Ätzmaske auf der zweiten Isolationsschicht zum Definieren mindestens einer ersten Öffnung in der zweiten Isolationsschicht über der ersten Öffnung der Maskenschicht; Ätzen der zweiten Isolationsschicht selektiv in Bezug auf die Ätzmaske und die Maskenschicht, um die erste Öffnung in der zweiten Isolationsschicht auszubilden, wobei die erste Öffnung der zweiten Isolationsschicht die erste Öffnung in der Maskenschicht freilegt; und Abscheiden eines leitfähigen Materials, um mindestens ein Kontaktelement, das in der ersten Öffnung, die in der ersten Isolationsschicht ausgebildet ist, in der ersten Öffnung, die in der zweiten Isolationsschicht ausgebildet ist, und in der ersten Öffnung, die in der Maskenschicht ausgebildet ist, angeordnet ist, auszubilden, wobei das Kontaktelement mit dem ersten Dotierungsbereich und der Maskenschicht in Kontakt steht.
  2. Verfahren nach Anspruch 1, wobei die erste Öffnung in der ersten Isolationsschicht nach dem Ätzen der ersten Öffnung in der zweiten Isolationsschicht geätzt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Maskenschicht ein leitfähiges Material umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Maskenschicht Polysilizium oder CrSi2 umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, das ferner Folgendes umfasst: Ausbilden einer zweiten Öffnung in der Maskenschicht, die von der ersten Öffnung in der Maskenschicht seitlich beabstandet ist, wobei die zweite Öffnung in der Maskenschicht einen Ort eines zweiten Dotierungsbereichs im Halbleitersubstrat definiert; Ausbilden des zweiten Dotierungsbereichs im Halbleitersubstrat zusammen mit dem ersten Dotierungsbereich durch Implantieren der Dotierungsmaterialien.
  6. Verfahren nach Anspruch 5, wobei die zweite Isolationsschicht die zweite Öffnung in der Maskenschicht bedeckt, wobei das Verfahren ferner Folgendes umfasst: Ausbilden einer Kontaktöffnung in der ersten und der zweiten Isolationsschicht, wobei sich die Kontaktöffnung durch die zweite Öffnung der Maskenschicht erstreckt und von der Maskenschicht seitlich beabstandet ist.
  7. Verfahren nach Anspruch 5 oder 6, wobei der zweite Dotierungsbereich den ersten Dotierungsbereich seitlich umgibt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, das ferner Folgendes umfasst: Ausbilden einer Hilfsmaske auf der ersten Isolationsschicht, wobei die Hilfsmaske eine zweite Öffnung der Maskenschicht definiert, die von der ersten Öffnung der Maskenschicht seitlich beabstandet ist, wobei die zweite Öffnung einen Ort eines zweiten Dotierungsbereichs im Halbleitersubstrat definiert; Ausbilden des zweiten Dotierungsbereichs im Halbleitersubstrat zusammen mit dem ersten Dotierungsbereich durch den ersten Implantationsschritt unter Verwendung der Maskenschicht und der Hilfsmaske zusammen als Implantationsmaske.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der erste Dotierungsbereich einen Emitterkontaktbereich bildet, der sich zur ersten Oberfläche erstreckt, wobei das Verfahren ferner Folgendes umfasst: Ausbilden eines Emitterbereichs derselben Leitfähigkeit wie der Emitterkontaktbereich, wobei der Emitterkontaktbereich in den Emitterbereich eingebettet ist und eine höhere Dotierungskonzentration aufweist als der Emitterbereich.
  10. Verfahren nach einem der Ansprüche 1 bis 9, das ferner Folgendes umfasst: Durchführen eines zweiten Implantationsschritts mit Dotierungsmaterialien desselben Leitfähigkeitstyps wie beim ersten Implantationsschritt, um einen Kontaktdotierungsbereich im ersten Dotierungsbereich auszubilden, unter Verwendung der Maskenschicht als Implantationsmaske, wobei der Kontaktdotierungsbereich eine höhere Dotierungskonzentration aufweist als der erste Dotierungsbereich.
  11. Halbleitervorrichtung, die Folgendes umfasst: ein Halbleitersubstrat mit einer ersten Oberfläche und einem ersten Dotierungsbereich; eine erste Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats, wobei die erste Isolationsschicht eine erste Öffnung aufweist, die über dem ersten Dotierungsbereich angeordnet ist; eine Maskenschicht auf der ersten Isolationsschicht und mit einer ersten Öffnung, wobei die erste Öffnung in der ersten Isolationsschicht und die erste Öffnung in der Maskenschicht in Bezug auf den ersten Dotierungsbereich seitlich zentriert sind; eine zweite Isolationsschicht auf der Maskenschicht und mit einer ersten Öffnung über der ersten Öffnung der Maskenschicht; und mindestens ein erstes Kontaktelement, das in der ersten Öffnung der zweiten Isolationsschicht, in der ersten Öffnung der Maskenschicht und in der ersten Öffnung der ersten Isolationsschicht angeordnet ist, wobei das erste Kontaktelement den ersten Dotierungsbereich mit der Maskenschicht elektrisch verbindet.
  12. Halbleitervorrichtung nach Anspruch 11, wobei das Halbleitersubstrat ferner ein Dotierungsgebiet eines ersten Leitfähigkeitstyps umfasst, wobei der erste Dotierungsbereich von einem zweiten Leitfähigkeitstyp ist und im Dotierungsgebiet des Halbleitersubstrats angeordnet ist.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei die Maskenschicht ein elektrisch leitfähiges Material umfasst.
  14. Halbleitervorrichtung nach Anspruch 13, wobei das Kontaktelement ein leitfähiges Material umfasst, das anders ist als das leitfähige Material der Maskenschicht.
  15. Halbleitervorrichtung nach einem der Ansprüche 11 bis 14, wobei die Halbleitervorrichtung ein erster Bipolartransistor ist und der erste Dotierungsbereich einen Emitterbereich des Bipolartransistors bildet.
  16. Halbleitervorrichtung nach Anspruch 15, die ferner einen zweiten Bipolartransistor mit einem Emitterbereich und einem Kontaktelement in elektrischem Kontakt mit dem Emitterbereich des zweiten Bipolartransistors umfasst, wobei die Maskenschicht das erste Kontaktelement des ersten Bipolartransistors mit dem Kontaktelement des zweiten Bipolartransistors elektrisch verbindet.
  17. Halbleitervorrichtung nach einem der Ansprüche 11 bis 16, die ferner einen Kontaktdotierungsbereich umfasst, der im ersten Dotierungsbereich angeordnet ist, wobei der Kontaktdotierungsbereich denselben Leitfähigkeitstyp wie der erste Dotierungsbereich und eine höhere Dotierungskonzentration als der erste Dotierungsbereich aufweist, wobei der Kontaktdotierungsbereich in Bezug auf die Maskenschicht seitlich zentriert ist.
  18. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche, einem ersten Dotierungsbereich und einem zweiten Dotierungsbereich, der vom ersten Dotierungsbereich seitlich beabstandet ist, einer ersten Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats und einer leitfähigen Maskenschicht mit mindestens einer ersten Öffnung und einer zweiten Öffnung, die von der ersten Öffnung beabstandet ist, auf der ersten Isolationsschicht, wobei die erste Öffnung der leitfähigen Maskenschicht über dem ersten Dotierungsbereich angeordnet ist und die zweite Öffnung der leitfähigen Maskenschicht über dem zweiten Dotierungsbereich angeordnet ist; Ausbilden einer zweiten Isolationsschicht auf der leitfähigen Maskenschicht, um die erste und die zweite Öffnung in der leitfähigen Maskenschicht zu bedecken, wobei das Material der ersten und der zweiten Isolationsschicht in Bezug auf das Material der leitfähigen Maskenschicht selektiv ätzbar ist; Ausbilden einer Ätzmaske auf der zweiten Isolationsschicht zum Definieren einer ersten Öffnung und einer zweiten Öffnung der zweiten Isolationsschicht; Ätzen der zweiten Isolationsschicht selektiv in Bezug auf die Ätzmaske und die leitfähige Maskenschicht, um die erste Öffnung und die zweite Öffnung der zweiten Isolationsschicht auszubilden, wobei die erste Öffnung der zweiten Isolationsschicht die erste Öffnung in der leitfähigen Maskenschicht freilegt und die zweite Öffnung der zweiten Isolationsschicht die zweite Öffnung in der leitfähigen Maskenschicht freilegt; Ätzen der ersten Isolationsschicht unter Verwendung der leitfähigen Maskenschicht als Ätzmaske, um eine erste und eine zweite Öffnung in der ersten Isolationsschicht zum Freilegen zumindest eines jeweiligen Abschnitts des ersten und des zweiten Dotierungsbereichs auszubilden; und Abscheiden eines leitfähigen Materials, um ein erstes Kontaktelement, das in der ersten Öffnung, die in der ersten Isolationsschicht ausgebildet ist, in der ersten Öffnung, die in der zweiten Isolationsschicht ausgebildet ist, und in der ersten Öffnung, die in der leitfähigen Maskenschicht ausgebildet ist, angeordnet ist, und ein zweites Kontaktelement, das in der zweiten Öffnung, die in der ersten Isolationsschicht ausgebildet ist, in der zweiten Öffnung, die in der zweiten Isolationsschicht ausgebildet ist, und in der zweiten Öffnung, die in der leitfähigen Maskenschicht ausgebildet ist, angeordnet ist, auszubilden, wobei das erste Kontaktelement mit dem ersten Dotierungsbereich und der leitfähigen Maskenschicht in elektrischem Kontakt steht und das zweite Kontaktelement mit dem zweiten Dotierungsbereich und der leitfähigen Maskenschicht in elektrischem Kontakt steht.
  19. Verfahren nach Anspruch 18, wobei die erste Öffnung in der leitfähigen Maskenschicht einen Ort des ersten Dotierungsbereichs definiert und die zweite Öffnung in der leitfähigen Maskenschicht einen Ort der zweiten Öffnung definiert; wobei das Verfahren ferner Folgendes umfasst: Durchführen eines Implantationsschritts unter Verwendung der leitfähigen Maskenschicht als Implantationsmaske, um den ersten Dotierungsbereich und den zweiten Dotierungsbereich im Halbleitersubstrat auszubilden.
  20. Verfahren nach Anspruch 18 oder 19, das ferner Folgendes umfasst: Ausbilden eines ersten Metallisierungsbereichs und eines zweiten Metallisierungsbereichs, der vom ersten Metallisierungsbereich beabstandet ist, auf der zweiten Isolationsschicht, wobei der erste Metallisierungsbereich mit dem ersten Kontaktelement in elektrischem Kontakt steht und der zweite Metallisierungsbereich mit dem zweiten Kontaktelement in elektrischem Kontakt steht.
  21. Halbleitervorrichtung, die Folgendes umfasst: ein Halbleitersubstrat mit einer ersten Oberfläche, einem ersten Dotierungsbereich und einem zweiten Dotierungsbereich, der vom ersten Dotierungsbereich seitlich beabstandet ist; eine erste Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats und mit einer ersten Öffnung und einer zweiten Öffnung; eine leitfähige Maskenschicht auf der ersten Isolationsschicht und mit einer ersten Öffnung und einer zweiten Öffnung, wobei die erste Öffnung der leitfähigen Maskenschicht über der ersten Öffnung der ersten Isolationsschicht angeordnet ist und die zweite Öffnung der leitfähigen Maskenschicht über der zweiten Öffnung der ersten Isolationsschicht angeordnet ist; eine zweite Isolationsschicht auf der leitfähigen Maskenschicht und mit einer ersten Öffnung und einer zweiten Öffnung, wobei die erste Öffnung der zweiten Isolationsschicht über der ersten Öffnung der leitfähigen Maskenschicht angeordnet ist und die zweite Öffnung der zweiten Isolationsschicht über der zweiten Öffnung der leitfähigen Maskenschicht angeordnet ist; ein erstes Kontaktelement, das in der ersten Öffnung der ersten Isolationsschicht, der ersten Öffnung der leitfähigen Maskenschicht und der ersten Öffnung der zweiten Isolationsschicht angeordnet ist, wobei das erste Kontaktelement mit dem ersten Dotierungsbereich und der leitfähigen Maskenschicht in elektrischem Kontakt steht; und ein zweites Kontaktelement, das in der zweiten Öffnung der ersten Isolationsschicht, der zweiten Öffnung der leitfähigen Maskenschicht und der zweiten Öffnung der zweiten Isolationsschicht angeordnet ist, wobei das zweite Kontaktelement mit dem zweiten Dotierungsbereich und der leitfähigen Maskenschicht in elektrischem Kontakt steht.
  22. Halbleitervorrichtung nach Anspruch 21, die ferner Folgendes umfasst: einen ersten Metallisierungsbereich und einen zweiten Metallisierungsbereich, der vom ersten Metallisierungsbereich beabstandet ist, auf der zweiten Isolationsschicht, wobei der erste Metallisierungsbereich mit dem ersten Kontaktelement in elektrischem Kontakt steht und der zweite Metallisierungsbereich mit dem zweiten Kontaktelement in elektrischem Kontakt steht.
  23. Halbleitervorrichtung nach Anspruch 21 oder 22, wobei der erste Dotierungsbereich in Bezug auf die erste Öffnung der leitfähigen Maskenschicht seitlich zentriert ist und der zweite Dotierungsbereich in Bezug auf die zweite Öffnung der leitfähigen Maskenschicht seitlich zentriert ist.
  24. Halbleitervorrichtung nach einem der Ansprüche 21 bis 23, wobei die erste und die zweite Isolationsschicht in Bereichen außerhalb der leitfähigen Maskenschicht miteinander in Kontakt stehen, wobei die erste und die zweite Isolationsschicht eine dritte Öffnung und ein drittes Kontaktelement, das vom ersten und vom zweiten Kontaktelement beabstandet ist, aufweisen.
  25. Halbleitervorrichtung, die Folgendes umfasst: ein Halbleitersubstrat mit einer ersten Oberfläche, einem Dotierungsgebiet eines ersten Leitfähigkeitstyps, einem ersten Dotierungsbereich eines zweiten Leitfähigkeitstyps, der im Dotierungsgebiet angeordnet ist, und einem Kontaktdotierungsbereich des zweiten Leitfähigkeitstyps, der im ersten Dotierungsbereich an der ersten Oberfläche angeordnet ist, wobei der Kontaktdotierungsbereich eine höhere Dotierungskonzentration aufweist als der erste Dotierungsbereich; eine erste Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats, wobei die erste Isolationsschicht eine erste Öffnung über dem Kontaktdotierungsbereich aufweist; eine Maskenschicht auf der ersten Isolationsschicht und mit einer ersten Öffnung, wobei die erste Öffnung in der ersten Isolationsschicht und die erste Öffnung in der Maskenschicht in Bezug auf den Kontaktdotierungsbereich seitlich zentriert sind; eine zweite Isolationsschicht auf der Maskenschicht und mit einer ersten Öffnung über der ersten Öffnung der Maskenschicht; und mindestens ein Kontaktelement, das in der ersten Öffnung der zweiten Isolationsschicht, in der ersten Öffnung der Maskenschicht und in der ersten Öffnung der ersten Isolationsschicht angeordnet ist, wobei das Kontaktelement den Kontaktdotierungsbereich mit der Maskenschicht elektrisch verbindet.
DE102011055816.0A 2010-11-29 2011-11-29 Verfahren zur Herstellung eines Bipolartransistors und Halbleitervorrichtung aufweisend einen Bipolartransistor; Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung Active DE102011055816B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/955,195 US8735289B2 (en) 2010-11-29 2010-11-29 Method of contacting a doping region in a semiconductor substrate
US12/955,195 2010-11-29

Publications (2)

Publication Number Publication Date
DE102011055816A1 true DE102011055816A1 (de) 2012-06-21
DE102011055816B4 DE102011055816B4 (de) 2016-02-25

Family

ID=46092286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011055816.0A Active DE102011055816B4 (de) 2010-11-29 2011-11-29 Verfahren zur Herstellung eines Bipolartransistors und Halbleitervorrichtung aufweisend einen Bipolartransistor; Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung

Country Status (3)

Country Link
US (3) US8735289B2 (de)
CN (1) CN102479705B (de)
DE (1) DE102011055816B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006833B2 (en) * 2013-07-02 2015-04-14 Texas Instruments Incorporated Bipolar transistor having sinker diffusion under a trench
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9660551B2 (en) * 2014-11-06 2017-05-23 Ideal Power, Inc. Operating point optimization with double-base-contact bidirectional bipolar junction transistor circuits, methods, and systems
CN109560084A (zh) * 2018-10-16 2019-04-02 天津大学 基于柔性衬底的柔性施密特电路
CN110010677B (zh) * 2019-04-25 2024-02-13 江苏新顺微电子股份有限公司 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法
US20240128333A1 (en) * 2022-10-17 2024-04-18 International Business Machines Corporation Direct backside self-aligned contact

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252966A (ja) * 1985-09-02 1987-03-07 Toshiba Corp 半導体装置の製造方法
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
US4772566A (en) * 1987-07-01 1988-09-20 Motorola Inc. Single tub transistor means and method
US5404040A (en) 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
US5439848A (en) * 1992-12-30 1995-08-08 Sharp Microelectronics Technology, Inc. Method for fabricating a self-aligned multi-level interconnect
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US5922515A (en) * 1998-02-27 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Approaches to integrate the deep contact module
GB9807115D0 (en) 1998-04-03 1998-06-03 Zetex Plc Alignment method
US6649539B1 (en) * 1998-04-03 2003-11-18 Zetex Plc Semiconductor contact fabrication method
JP3186691B2 (ja) * 1998-04-07 2001-07-11 日本電気株式会社 半導体装置及びその形成方法
FR2794285B1 (fr) * 1999-05-31 2001-08-10 St Microelectronics Sa Procede de fabrication de dispositifs bipolaires a jonction base-emetteur autoalignee
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
JP2001237408A (ja) * 2000-02-22 2001-08-31 Sharp Corp 固体撮像装置およびその製造方法
DE102004046697B4 (de) 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same

Also Published As

Publication number Publication date
US20140210052A1 (en) 2014-07-31
US20210050434A1 (en) 2021-02-18
CN102479705B (zh) 2016-02-10
DE102011055816B4 (de) 2016-02-25
US20120133024A1 (en) 2012-05-31
CN102479705A (zh) 2012-05-30
US8735289B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102015108832B4 (de) Verfahren zum Herstellen einer bipolaren Transistorstruktur
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102011055816B4 (de) Verfahren zur Herstellung eines Bipolartransistors und Halbleitervorrichtung aufweisend einen Bipolartransistor; Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE112011101373B4 (de) Verfahren zur bildung einer bipolaren transistorstruktur
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014113989A1 (de) Seibipolartransistor
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE102012109902A1 (de) Leistungshalbleiterdiode, IGBT, und Verfahren für ihre Herstellung
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE3686490T2 (de) Halbleiterstruktur.
DE102016124207A1 (de) Vergrabene isolierungsgebiete und verfahren zu deren bildung
DE102017127856A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE10352765B4 (de) Hetero-Bipolartransistor mit einem schmalen Dotierungsprofil
DE102016101545B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung
EP1393383B1 (de) Laterale pin-diode und verfahren zur herstellung derselben
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102017107327B4 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013100423B4 (de) Halbleitertransistor mit Grabenkontakten und Herstellungsverfahren dafür
DE102018120432A1 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021328000

Ipc: H01L0021283000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative