CN109065452A - 一种晶体管及其制作方法 - Google Patents
一种晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109065452A CN109065452A CN201810825367.5A CN201810825367A CN109065452A CN 109065452 A CN109065452 A CN 109065452A CN 201810825367 A CN201810825367 A CN 201810825367A CN 109065452 A CN109065452 A CN 109065452A
- Authority
- CN
- China
- Prior art keywords
- substrate
- area
- conduction type
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 38
- 238000000407 epitaxy Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- -1 boron ion Chemical class 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 210000000056 organ Anatomy 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种晶体管及其制作方法，所述方法包括：提供第一导电类型的衬底；在所述衬底上形成至少一个沟槽；在所述沟槽内填充隔离材料，以形成隔离区；通过外延工艺，在所述衬底及所述隔离区上方形成第二导电类型的埋层，其中，所述隔离区上方的埋层区域的掺杂浓度高于其他埋层区域的掺杂浓度；在所述埋层上方形成第二导电类型的外延层；在所述外延层内分别形成第一导电类型的基区、第二导电类型的发射区、第二导电类型的阱区以及分别与所述基区、发射区及所述阱区电性连接的基极、发射极和集电极。上述方法形成的所述晶体管饱和压降小，器件损耗小。
Description
技术领域
本发明涉及半导体技术领域，具体的说是一种晶体管及其制作方法。
背景技术
晶体晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。器件的集电极-发射极饱和压降是晶体晶体管一个非常重要的一个参数，直接影响了器件的功耗，频率响应，放大增益等，器件工作时，电子从发射极通过扩散穿过基区，经过埋层等，最后从集电极流出，这个路径的电阻直接决定了晶体管的饱和压降。
现有技术中，通常在衬底上做外延工艺，在外延的过程中，温度较高，使衬底的浓度会向上方扩散，从而影响埋层的浓度，造成器件的饱和压降增大，进而直接影响了器件的功耗，频率响应，放大增益等。
发明内容
本发明实施例提供了一种晶体管以及制作方法，该晶体管以及通过该方法形成的所述晶体管饱和压降小，器件损耗小。
第一方面，本发明实施例提供的一种晶体管，包括：第一导电类型的衬底；形成在所述衬底表面的部分区域中的隔离区；通过外延工艺形成在所述衬底及所述隔离区上方的埋层，其中，所述隔离区上方的埋层区域的掺杂浓度高于其他埋层区域的掺杂浓度；形成于所述埋层上的外延层；以及形成于外延层内的第一导电类型的基区、第二导电类型的发射区、第二导电类型的阱区以及分别与所述基区、发射区及所述阱区电性连接的基极、发射极和集电极。
第二方面，本发明提供一种晶体管的制作方法，所述方法包括：提供第一导电类型的衬底；在所述衬底上形成至少一个沟槽；在所述沟槽内填充隔离材料，以形成隔离区；通过外延工艺，在所述衬底及所述隔离区上方形成第二导电类型的埋层，其中，所述隔离区上方的埋层区域的掺杂浓度高于其他埋层区域的掺杂浓度；在所述埋层上方形成第二导电类型的外延层；在所述外延层内分别形成第一导电类型的基区、第二导电类型的发射区、第二导电类型的阱区以及分别与所述基区、发射区及所述阱区电性连接的基极、发射极和集电极。
可以理解，通过在所述衬底表面引入所述隔离区，同时将所述埋层通过外延工艺形成，可以显著降低在形成所述外延层时外衬底浓度对所述埋层以及所述外延层的影响，从而避免了电子或空穴传导路径的电阻的增加，从而避免了所述晶体管的饱和压降的增加。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明实施例提出的制作晶体管的方法的流程示意图；
图2是本发明实施例提出的晶体管的剖面结构示意图；
图3至图8是本发明实施例提出的制作晶体管的方法的剖面结构示意图；
附图标记说明：1、衬底；2、沟槽；3、隔离区；4、埋层；5、外延层；6、阱区；7、发射极；8、基极；9、集电极。
具体实施方式
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
请参阅图1及图2，图1是本发明实施例提出的制作晶体管的方法的流程示意图，图2是本发明实施例提出的晶体管的剖面结构示意图；本实施例提供一种晶体管的制作方法，所述方法包括：提供第一导电类型的衬底1；在所述衬底1上形成至少一个沟槽2；在所述沟槽2内填充隔离材料，以形成隔离区3；通过外延工艺，在所述衬底1及所述隔离区3上方形成第二导电类型的埋层4，其中，所述隔离区3上方的埋层4区域的掺杂浓度高于其他埋层4区域的掺杂浓度；在所述埋层4上方形成第二导电类型的外延层5；在所述外延层5内分别形成第一导电类型的基区、第二导电类型的发射区、第二导电类型的阱区6以及分别与所述发射区、基区及所述阱区6电性连接的发射极7、基极8和集电极9。
可以理解，通过在所述衬底1表面引入所述隔离区3，同时将所述埋层4通过外延工艺形成，可以显著降低在形成所述外延层5时外衬底1浓度对所述埋层4以及所述外延层5的影响，从而避免了电子或空穴传导路径的电阻的增加，从而避免了所述晶体管的饱和压降的增加。
下面参照附图，对上述形成所述晶体管的方法加以详细阐述。
为方便后面的描述，特在此说明：所述第一导电类型可以为N型，那么，所述第二导电类型为P型，反之，所述第一导电类型也可以为P型，相应的，所述第二导电类型为N型。在接下来的实施例中，均以所述第一导电类型为P型及所述第二导电类型为N型为例进行描述，但并不对此进行限定。
请参照附图3，执行步骤S01：提供第一导电类型的衬底1；具体的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。在本实施方式中，所述衬底1的材质为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述衬底1为P型轻掺杂衬底，其掺杂浓度在5E11-8E13/cm3之间，其掺杂离子具体为硼离子，在其他实施方式中，还还可以为铟或镓等三价离子。
请参照附图4，执行步骤S02，在所述衬底1上形成至少一个沟槽2，所述沟槽2的深度在5000-8000A之间。具体的，形成所述沟槽2具体包括：在所述衬底1上形成具有至少一个刻蚀窗口的光刻胶层；以所述光刻胶层为掩膜，在所述衬底1内形成所述至少一个沟槽2；去除所述衬底1表面的光刻胶层。所述沟槽2与所述刻蚀窗口的数量及形状相同，所述刻蚀窗口的数量可以为1个也可以为多个，在本实施方式中，所述刻蚀窗口与所述沟槽2的数量为两个。所述刻蚀窗口通过光刻工艺形成，且所述刻蚀窗口的形状视器件后续的发射极7形状决定，若发射极7为条形，则沟槽2也为条形，若发射极7为孔形，则沟槽2也为孔形，在本实施方式中，所述刻蚀窗口及所述沟槽的宽度通常要略大于器件基区的宽度，通常在0.3um-0.6um之间。更具体的，所述沟槽2可以是侧壁与水平夹角呈锐角的倾斜沟槽2，也可以是侧壁与水平夹角呈直角的垂直沟槽2，在本实施方式中，所述沟槽2为侧壁与水平夹角呈直角的垂直沟槽。
请参照附图5，执行步骤S03，在所述沟槽2内填充隔离材料，以形成隔离区3；具体的，所述隔离材料为氧化硅或者氮化硅，在本实施方式中，所述隔离材料优选为氧化硅，相对于氮化硅材料，氧化硅材料相对于氮化硅材料的隔离杂质扩散的效果更好。在所述沟槽2内填充所述隔离材料后，由于工艺的影响，隔离材料会漫过所述沟槽2并射出成型，因此，在填充所述隔离材料后需要完成所述隔离材料的回刻蚀工艺，以保留位于所述沟槽2内的隔离材料，保留在所述沟槽2内的隔离材料为所述隔离区3。
请参照附图6，执行步骤S04，通过外延工艺，在所述衬底1及所述隔离区3上方形成第二导电类型的埋层4，其中，所述隔离区3上方的埋层4区域的掺杂浓度高于其他埋层4区域的掺杂浓度，所述埋层4的厚度在1-3um之间；具体的，所述外延工艺优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。在本发明的一些实施方式中，所述埋层4厚度通常为2um左右，其掺杂浓度在1E15-2E17/cm3之间，其掺杂离子为磷离子，在其他实施方式中，还可为砷或锑等其他五价离子。在外延工艺的过程中，由于所述衬底1表面具有至少一个隔离区3，由于在所述隔离区3表面是无法外延生长材料的，因此，在外延的过程中，会在没有所述隔离区3阻挡的衬底1表面上生长外延材料，然后向两侧扩展，进而在所述隔离区3上也形成外延材料，最终形成所述埋层4。同时，由于所述隔离区3对所述衬底1的掺杂离子的吸附能力，可以极大的防止所述衬底1内的杂质向所述埋层4内扩散。由于衬底1表面有氧化层隔离，衬底1杂质向上反扩的数量也明显减少，从而极大的避免了衬底1杂质对外延层5的影响。可以理解，采用此种方式，降低衬底1反扩的影响，即使衬底1反扩有一些影响，但不会影响氧化层隔离上方的所述埋层4的区域，从而极大的降低了所述埋层4的电阻，从而避免了器件的饱和压降的增加，稳定了器件的的功耗，频率响应，放大增益等系数。
请参照附图7，执行步骤S05，在所述埋层4上方形成第二导电类型的外延层5；具体的，所述外延层5通过外延工艺形成的，具体是通过化学汽相淀积方法(或称气相外延生长法)形成，化学汽相淀积方法在上文中有较为详细的说明，在此不再一一赘述。所述外延层5为N型轻掺杂外延层，在本实施方式中，所述外延层5的掺杂离子具体为为磷离子，在其他实施方式中，还可为砷或锑等其他五价离子，其掺杂浓度具体在3E11-3E12/cm3之间。
请参照附图8，执行步骤S06，在所述外延层5内分别形成第一导电类型的基区、第二导电类型的发射区、第二导电类型的阱区6以及分别与所述基区、发射区及所述阱区6电性连接的基极8、发射极7和集电极9。具体的，所述晶体管还包括连接所述基区的基区接触区以及基区接触多晶硅，所述基区与所述基区接触区连接，所述发射区设置于所述基区接触区的上方，所述基极8通过所述基区接触区以及基区接触多晶硅与所述基区电性连接。所述基区、发射区、阱区6、基极8、发射极7、集电极9及基区接触区以及基区接触多晶硅均通过传统工艺形成，且其具体结构及连接关系也为本领域技术人员的公知常识，在此不再一一赘述。在本发明的一些实施方式中，所述阱区6形成于所述外延层5内且贯穿所述外延层5延伸至所述埋层4内，用于将所述埋层4收集的电子引出至所述集电极9。在本实施方式中，所述阱区6的数量为两个且分别为于所述外延层5的两侧的区域。进一步的，在本实施方式中，所述发射区形成于所述隔离区3的正上方并与所述隔离区3具有一定的间距。由于在做外延工艺的过程中，所述隔离区3对所述衬底1的掺杂离子阻挡及吸附能力，因此，所述隔离区由于所述衬底1表面的所述隔离区3上方的外延层5区域的掺杂浓度相对于其他所述外延层5区域的掺杂浓度最较高，电阻率较低，因此，在后续的器件制作中，器件的基区或者发射区做在所述隔离区3的正上方，可以起到对电子更好的收集作用。
请再次参阅附图2，本发明的实施例提供一种晶体管，所述晶体管包括：第一导电类型的衬底1；形成在所述衬底1表面的部分区域中的隔离区3；通过外延工艺形成在所述衬底1及所述隔离区3上方的埋层4；形成于所述埋层4上的外延层5；以及形成于外延层5内的第一导电类型的基区、第二导电类型的发射区、第二导电类型的阱区6以及分别与所述基区、发射区及所述阱区6电性连接的基极8、发射极7和集电极9。
可以理解，通过在所述衬底1表面引入所述隔离区3，同时将所述埋层4通过外延工艺形成，可以显著降低在形成所述外延层5时外衬底1浓度对所述埋层4以及所述外延层5的影响，从而避免了电子或空穴传导路径的电阻的增加，从而避免了所述晶体管的饱和压降的增加。
进一步的，所述衬底1作为所述晶体管的载体，主要起到支撑的作用。在本实施方式中，所述衬底1的材质为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述衬底1为P型轻掺杂衬底，其掺杂浓度在5E11-8E13/cm3之间，其掺杂离子具体为硼离子，在其他实施方式中，还还可以为铟或镓等三价离子。
请再次参阅附图4至附图6，进一步的，所述隔离区3的形成步骤具体包括：在所述衬底1上形成具有至少一个刻蚀窗口的光刻胶层；以所述光刻胶层为掩膜，在所述衬底1内形成所述至少一个沟槽2；去除所述衬底1表面的光刻胶层；在所述沟槽2内填充隔离材料，以形成所述隔离区3。具体的，所述沟槽2与所述刻蚀窗口的数量及形状相同，所述刻蚀窗口的数量可以为1个也可以为多个，在本实施方式中，所述刻蚀窗口与所述沟槽2的数量为两个。所述刻蚀窗口通过光刻工艺形成，且所述刻蚀窗口的形状视器件后续的发射极7形状决定，若发射极7为条形，则沟槽2也为条形，若发射极7为孔形，则沟槽2也为孔形，在本实施方式中，所述刻蚀窗口的宽度通常要略大于器件基区的宽度。更具体的，所述沟槽2可以是侧壁与水平夹角呈锐角的倾斜沟槽，也可以是侧壁与水平夹角呈直角的垂直沟槽，在本实施方式中，所述沟槽为侧壁与水平夹角呈直角的垂直沟槽。所述隔离材料为氧化硅或者氮化硅，在本实施方式中，所述隔离材料优选为氧化硅，相对于氮化硅材料，氧化硅材料相对于氮化硅材料的隔离杂质扩散的效果更好。在所述沟槽2内填充所述隔离材料后，由于工艺的影响，隔离材料会漫过所述沟槽2并射出成型，因此，在填充所述隔离材料后需要完成所述隔离材料的回刻蚀工艺，仅保留所述沟槽2内的隔离材料，进而在所述沟槽2内形成所述隔离区3。
进一步的，其中，所述隔离区3上方的埋层4区域的掺杂浓度高于其他埋层4区域的掺杂浓度，所述埋层4的厚度在1-3um之间；具体的，所述外延工艺优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。在本发明的一些实施方式中，所述埋层4厚度通常为2um左右，其掺杂浓度在1E15-2E17/cm3之间，其掺杂离子为磷离子，在其他实施方式中，还可为砷或锑等其他五价离子。在外延工艺的过程中，由于所述衬底1表面具有至少一个隔离区3，由于在所述隔离区3表面是无法外延生长材料的，因此，会在没有所述隔离区3阻挡的衬底1表面上生长外延材料，同时向两侧扩展，进而在所述隔离区3上也形成外延材料，最终形成所述埋层4。同时，由于所述隔离区3对所述衬底1的掺杂离子的吸附能力，可以极大的防止所述衬底1内的杂质向所述埋层4内扩散。另外，由于衬底1表面有氧化层隔离，衬底1杂质向上反扩的数量也明显减少，从而极大的避免了衬底1杂质对外延层5的影响。可以理解，采用此种方式，降低衬底1反扩的影响，即使衬底1反扩有一些影响，但不会影响氧化层隔离上方的所述埋层4的区域，从而极大的降低了所述埋层4的电阻，从而避免了器件的饱和压降的增加，稳定了器件的功耗，频率响应，放大增益等系数。
进一步的，所述外延层5通过外延工艺形成的，具体是通过化学汽相淀积方法(或称气相外延生长法)形成，化学汽相淀积方法在上文中有较为详细的说明，在此不再一一赘述。所述外延层5为N型轻掺杂，在本实施方式中，所述外延层5的掺杂离子具体为为磷离子，在其他实施方式中，还可为砷或锑等其他五价离子，其掺杂浓度具体在3E11-3E12/cm3之间。
具体的，具体的，所述晶体管还包括连接所述基区的基区接触区以及基区接触多晶硅，所述基区与所述基区接触区连接，所述发射区设置于所述基区接触区的上方，所述基极8通过所述基区接触区以及基区接触多晶硅与所述基区电性连接。所述基区、发射区、阱区6、基极8、发射极7、集电极9及基区接触区以及基区接触多晶硅均通过传统工艺形成，且其具体结构及连接关系也为本领域技术人员的公知常识，在此不再一一赘述。在本发明的一些实施方式中，所述阱区6形成于所述外延层5内且贯穿所述外延层5延伸至所述埋层4内，用于将所述埋层4收集的电子引出至所述集电极9。在本实施方式中，所述阱区6的数量为两个且分别形成于所述外延层5的两侧的区域内。进一步的，在本实施方式中，所述发射区形成于所述隔离区3的正上方并与所述隔离区3具有一定的间距，由于所述衬底1表面的所述隔离区3上方的外延层5区域的掺杂浓度相对于其他所述外延层5区域的掺杂浓度最较高，电阻率较低，因此，在后续的器件制作中，所述晶体管的基区或者发射区做在所述隔离区3的正上方，可以起到对电子更好的收集作用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (10)
1.一种晶体管的制作方法，其特征在于，所述方法包括：
提供第一导电类型的衬底；
在所述衬底上形成至少一个沟槽；
在所述沟槽内填充隔离材料，以形成隔离区；
通过外延工艺，在所述衬底及所述隔离区上方形成第二导电类型的埋层，其中，所述隔离区上方的埋层区域的掺杂浓度高于其他埋层区域的掺杂浓度；
在所述埋层上方形成第二导电类型的外延层；
在所述外延层内分别形成第一导电类型的基区、第二导电类型的发射区、第二导电类型的阱区以及分别与所述基区、发射区及所述阱区电性连接的基极、发射极和集电极。
2.根据权利要求1所述的晶体管的制作方法，其特征在于，形成所述至少一个沟槽的具体包括：
在所述衬底上形成具有至少一个刻蚀窗口的光刻胶层；
以所述光刻胶层为掩膜，在所述衬底内形成所述至少一个沟槽；
去除所述衬底表面的光刻胶层。
3.根据权利要求1所述的晶体管的制作方法，其特征在于，所述阱区形成于所述外延层内且贯穿所述外延层延伸至所述埋层内。
4.根据权利要求1所述的晶体管的制作方法，其特征在于，所述发射区形成于所述隔离区的正上方。
5.根据权利要求1所述的晶体管的制作方法，所述沟槽的深度在5000-8000A之间。
6.一种晶体管，其特征在于，包括：
第一导电类型的衬底；
形成在所述衬底表面的部分区域中的隔离区；
通过外延工艺形成在所述衬底及所述隔离区上方的埋层，其中，所述隔离区上方的埋层区域的掺杂浓度高于其他埋层区域的掺杂浓度；
形成于所述埋层上的外延层；以及
形成于外延层内的第一导电类型的基区、第二导电类型的发射区、第二导电类型的阱区以及分别与所述基区、发射区及所述阱区电性连接的基极、发射极和集电极。
7.根据权利要求6所述的晶体管，其特征在于，所述隔离区的形成步骤包括：
在所述衬底上形成具有至少一个刻蚀窗口的光刻胶层；
以所述光刻胶层为掩膜，在所述衬底内形成所述至少一个沟槽；
去除所述衬底表面的光刻胶层；
在所述沟槽内填充隔离材料，以形成所述隔离区。
8.根据权利要求6所述的晶体管，其特征在于，所述发射区形成于所述隔离区的正上方。
9.根据权利要求6所述的晶体管，其特征在于，所述阱区所述阱区形成于所述外延层内且贯穿所述外延层并延伸至所述埋层内。
10.根据权利要求6所述的晶体管，其特征在于，所述埋层的厚度为1um-3um之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810825367.5A CN109065452A (zh) | 2018-07-25 | 2018-07-25 | 一种晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810825367.5A CN109065452A (zh) | 2018-07-25 | 2018-07-25 | 一种晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109065452A true CN109065452A (zh) | 2018-12-21 |
Family
ID=64835467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810825367.5A Withdrawn CN109065452A (zh) | 2018-07-25 | 2018-07-25 | 一种晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065452A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191456B1 (en) * | 1998-06-26 | 2001-02-20 | Siemens Aktiengesellschaft | Lateral IGBT in an SOI configuration and method for its fabrication |
| US20060017066A1 (en) * | 2004-03-13 | 2006-01-26 | International Business Machines Corporation | Methods of base formation in a BiCMOS process |
| US20110309471A1 (en) * | 2010-06-17 | 2011-12-22 | International Business Machines Corporation | Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the structure |
| CN102790080A (zh) * | 2012-05-22 | 2012-11-21 | 清华大学 | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 |
| US20140021587A1 (en) * | 2012-07-18 | 2014-01-23 | International Business Machines Corporation | Local wiring for a bipolar junction transistor including a self-aligned emitter region |
| US20140035102A1 (en) * | 2012-07-31 | 2014-02-06 | I/O Semiconductor Inc. | Power device integration on a common substrate |
| CN106449740A (zh) * | 2016-08-25 | 2017-02-22 | 华东光电集成器件研究所 | 一种自由集电极纵向pnp管及其制备方法 |
| US20170373053A1 (en) * | 2016-06-23 | 2017-12-28 | Freescale Semiconductor, Inc. | Esd protection structure |
-
2018
- 2018-07-25 CN CN201810825367.5A patent/CN109065452A/zh not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191456B1 (en) * | 1998-06-26 | 2001-02-20 | Siemens Aktiengesellschaft | Lateral IGBT in an SOI configuration and method for its fabrication |
| US20060017066A1 (en) * | 2004-03-13 | 2006-01-26 | International Business Machines Corporation | Methods of base formation in a BiCMOS process |
| US20110309471A1 (en) * | 2010-06-17 | 2011-12-22 | International Business Machines Corporation | Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the structure |
| CN102790080A (zh) * | 2012-05-22 | 2012-11-21 | 清华大学 | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 |
| US20140021587A1 (en) * | 2012-07-18 | 2014-01-23 | International Business Machines Corporation | Local wiring for a bipolar junction transistor including a self-aligned emitter region |
| US20140035102A1 (en) * | 2012-07-31 | 2014-02-06 | I/O Semiconductor Inc. | Power device integration on a common substrate |
| US20170373053A1 (en) * | 2016-06-23 | 2017-12-28 | Freescale Semiconductor, Inc. | Esd protection structure |
| CN106449740A (zh) * | 2016-08-25 | 2017-02-22 | 华东光电集成器件研究所 | 一种自由集电极纵向pnp管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8420493B2 (en) | SOI SiGe-base lateral bipolar junction transistor | |
| US7855413B2 (en) | Diode with low resistance and high breakdown voltage | |
| US6939772B2 (en) | Bipolar transistor and fabrication method thereof | |
| US6861323B2 (en) | Method for forming a SiGe heterojunction bipolar transistor having reduced base resistance | |
| CN109216276A (zh) | 一种mos管及其制造方法 | |
| CN103794493B (zh) | 半导体器件制造方法及器件结构，硬件描述语言设计结构 | |
| US6352901B1 (en) | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| US5614425A (en) | Method of fabricating a bipolar transistor operable at high speed | |
| CN109065452A (zh) | 一种晶体管及其制作方法 | |
| JP4783975B2 (ja) | Ｍｉｓ半導体装置およびその製造方法 | |
| CN101170129A (zh) | 横向pnp晶体管及其制造工艺方法 | |
| CN208904023U (zh) | 一种晶体管 | |
| CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
| US7811894B2 (en) | Bipolar junction transistor and manufacturing method thereof | |
| CN110098252A (zh) | 一种三极管及其制作方法 | |
| CN109411347A (zh) | 三极管及其制作方法 | |
| US6818492B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN109065617A (zh) | 一种三极管及其制作方法 | |
| JP2003514394A (ja) | ＳｉＧｅヘテロジャンクション・バイポーラ・トランジスタを有する半導体装置の製造方法 | |
| CN109119469B (zh) | 一种晶体管及其制作方法 | |
| US11362201B1 (en) | Heterojunction bipolar transistors with undercut extrinsic base regions | |
| US6703686B2 (en) | Semiconductor device | |
| CN109166800A (zh) | 一种晶体管及其制作方法 | |
| CN109103246A (zh) | 一种三极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20181221 |