CN110098252A - 一种三极管及其制作方法 - Google Patents
一种三极管及其制作方法 Download PDFInfo
- Publication number
- CN110098252A CN110098252A CN201910220264.0A CN201910220264A CN110098252A CN 110098252 A CN110098252 A CN 110098252A CN 201910220264 A CN201910220264 A CN 201910220264A CN 110098252 A CN110098252 A CN 110098252A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- conduction type
- groove
- injection region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 238000002347 injection Methods 0.000 claims abstract description 92
- 239000007924 injection Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 230000026267 regulation of growth Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 15
- 238000000926 separation method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 22
- 238000000407 epitaxy Methods 0.000 description 11
- 239000000126 substance Substances 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 210000004209 hair Anatomy 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- -1 phosphonium ion Chemical class 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910015844 BCl3 Inorganic materials 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
本发明涉及一种三极管及其制作方法，所述方法包括：提供第一导电类型的衬底及第一外延层；在所述第一外延层的上表面区域内形成第二导电类型的基区；在所述基区的上表面区域内形成第一导电类型的发射区；在所述基区外侧的外延层区域内形成第一导电类型的深注入区；在所述第一外延层上生长第二导电类型的第二外延层；对所述深注入区上方的第二外延层进行第一导电类型的离子注入，以使所述深注入区延展至所述第二外延层的表面；在所述第二外延层上生长第一导电类型的第三外延层；在所述第三外延层的上表面区域内形成第一导电类型的注入区；所述三极管成本低，发射效率高。
Description
技术领域
本发明涉及半导体技术领域，具体的说是一种三极管及其制作方法。
背景技术
三极管是一种控制电流的半导体器件，因其具有电流放大作用，可以把微弱电流信号放大成较大的电流信号，是电子电路的核心元件。三极管是在一块半导体硅片上制作两个相距很近的PN结，两个PN结把整块半导体分成三部分，中间部分是基区，两侧部分是发射区和集电区，通常发射区掺杂浓度最高，其次是基区，掺杂最淡的是集电区。每个区域的电极引出端分别称为发射极、集电极和基区。按掺杂类型分为PNP三极管和NPN三极管两种，
三极管的电流放大能力，用放大倍数(符号“β”)表示，其等于集电极电流与基极电流的比值，这是三极管最重要的一项参数。
传统三极管为了保证各极间获得较高的反向击穿电压，通常是增大各极之间的距离，导致器件面积巨大，且影响三极管的发射效率和输送效率，进而降低了三极管的放大倍数。
发明内容
本发明实施例提供了一种三极管的制作方法，能够在不增加面积的前提下实现较高的放大倍数。
第一方面，本发明实施例提供了一种三极管的制作方法，所述方法包括：提供第一导电类型的衬底，在所述衬底表面生长第一导电类型的第一外延层；在所述第一外延层的上表面区域内形成第二导电类型的基区；在所述基区的上表面区域内形成第一导电类型的发射区；在所述基区外侧的外延层区域内形成第一导电类型的深注入区，所述深注入区贯穿所述第一外延层与所述衬底连接；在所述第一外延层上生长第二导电类型的第二外延层；对所述深注入区上方的第二外延层进行第一导电类型的离子注入，以使所述深注入区延展至所述第二外延层的表面；在所述第二外延层上生长第一导电类型的第三外延层；在所述第三外延层的上表面区域内形成第一导电类型的注入区；对深注入区上方的第三外延层进行第一导电类型的离子注入，以使所述深注入区与所述注入区连接。
第二方面，本发明实施例提供一种三极管，所述三极管包括：第一导电类型的衬底，在所述衬底表面生长第一导电类型的第一外延层；生长在所述第一外延层上的第二导电类型的第二外延层；生长在所述第二外延层上的第一导电类型的第三外延层；形成在所述第一外延层的上表面区域及第二外延层的下表面区域内的第二导电类型的基区；形成在所述基区的上表面区域内的第一导电类型的发射区；形成在所述第三外延层上表面区域内的第一导电类型的注入区；深注入区，所述深注入区一端与所述注入区的底面连接，另一端依次贯穿第三外延层、第二外延层及第一外延层与所述衬底连接。
可以理解，本发明提供的三极管在工作时，所述发射区不仅向其下方基区发射载流子，还同时向其上方的第二外延层外延发射载流子；另外，所述基区向下发的第一外延层输送载流子，另一方面同时从第二外延区可以向第一外延层外延输送载流子，故其发射效率在相同的器件面积下高出传统三极管90％以上。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
构成本发明的一部分附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明书用于解释本发明，并不构成对不让你发明的不当限定。
图1为本发明实施例提出的制作三极管的方法的流程示意图；
图2至图11是本发明实施例提出的制作三极管的方法的剖面结构示意图；
附图标记说明：1、衬底；2、第二外延层；3、基区；4、发射区；5、深注入区；6、第二外延层；7、第三外延层；8、注入区；9、第一沟槽；10、第二沟槽；11、隔离层；12、金属层；13、发射极；14、基极；15、集电极。
具体实施方式
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
请参阅图1，图1是本发明实施例提出的制作三极管的方法的流程示意图，本发明提供一种三极管的制作方法，包括：
步骤S01：提供第一导电类型的衬底，在所述衬底表面生长第一导电类型的外延层；
步骤S02：在所述第一外延层的上表面区域内形成第二导电类型的基区；
步骤S03：在所述基区的上表面区域内形成第一导电类型的发射区；
步骤S04：在所述基区外侧的外延层区域内形成第一导电类型的深注入区，所述深注入区贯穿所述第一外延层与所述衬底连接；
步骤S05：在所述第一外延层上生长第二导电类型的第二外延层；
步骤S06：对所述深注入区上方的第二外延层进行第一导电类型的离子注入，以使所述深注入区延展至所述第二外延层的表面；
步骤S07：在所述第二外延层上生长第一导电类型的第三外延层；
步骤S08：在所述第三外延层的上表面区域内形成第一导电类型的注入区；
步骤S09：对深注入区上方的第三外延层进行第一导电类型的离子注入，以使所述深注入区与所述注入区连接。
可以理解，本发明通过上述方法形成的三极管在工作时，所述发射区不仅向其下方基区发射载流子，还同时向其上方的第二外延层外延发射载流子；另外，所述基区向下发的第一外延层输送载流子，另一方面同时从第二外延区可以向第一外延层外延输送载流子，故其发射效率在相同的器件面积下高出传统三极管90％以上。
下面参照附图，对上述形成所述晶体管的方法加以详细阐述。
为方便后面的描述，特在此说明：本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子。
请参照附图2，执行步骤S01：提供第一导电类型的衬底1，在所述衬底1表面生长第一导电类型的第一外延层2；具体的，所述衬底1作为所述器件的载体，主要起到支撑的作用。一般情况下，所述衬底1的材质可以有硅衬底、碳化硅衬底、氮化硅衬底等，在本实施方式中，所述衬底1为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述衬底1为N型重掺杂衬底，所述衬底1的电阻率在0.001～0.005Ω*cm之间，厚度在220～280μm之间，在本实施方式中，所述衬底1的掺杂离子具体为磷离子，当然，在其他实施方式中，所述衬底1的掺杂离子还可为砷或锑等其他五价离子。所述第一外延层2的厚度及浓度与器件的耐压密切相关，在本发明的一些实施例中，所述第一外延层2电阻率在45～65Ω*cm之间，厚度在9～11μm之间。优选的，所述第一外延层2通过工艺较为简单的同质外延形成，即所述第一外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述第一外延层2的材料也为硅。所述第一外延层2可以采用外延生长法形成在所述衬底1的上表面。所述第一外延层2的掺杂类型与所述衬底1的掺杂类型相同，在本实施方式中，所述衬底1为N型掺杂，所述第一外延层2为N型掺杂，在其他实施方式中，若所述衬底1为P型掺杂，所述第一外延层2为P型掺杂。在本实施方式中，所述第一外延层2的掺杂离子具体为磷离子，在其他实施方式中，所述第一外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。需要理解的是，所述第一外延层2作为本发明的集电区，通过采用外延工艺制得集电区，其整体厚度非常均匀，比传统采用埋层结构的集电区更容易控制。还需要说明的是，本发明提供的三极管的由于集电区电阻率较高，可以承担很高的电压，同时其厚度并未增加，因此三极管工作时其导通电阻不会明显增大，因此进一步提升了集电极电流，获得了更佳的工作特性。
请参照附图3，执行步骤S02：在所述第一外延层2的上表面区域内形成第二导电类型的基区3；所述基区3依次通过光刻、离子注入工艺形成在所述第一外延层2的上表面区域；需要知道的是，所述基区3形成后未完全覆盖所述第一外延层2的上表面，优选的，在本实施方式中，所述基区3形成于所述第一外延层2的上表面的中间区域。作为优选，所述基区3的掺杂杂质为硼元素，注入剂量在5.5E12～8.5E12/cm2之间，注入能量在80～100KeV之间。
请参照附图4，执行步骤S03：在所述基区3的上表面区域内形成第一导电类型的发射区4；具体的，所述发射区4依次通过光刻、离子注入工艺形成在所述基区3的上表面区域；需要知道的是，所述基区3形成后未完全覆盖所述基区3的上表面，优选的，在本实施方式中，所述基区3形成于所述基区3的上表面的中间区域。作为优选，所述基区3的掺杂杂质为磷元素，注入剂量在5E15～8E15/cm2之间，注入能量在40～60KeV之间。
请参照附图5，执行步骤S04：在所述基区3外侧的外延层区域内形成第一导电类型的深注入区5，所述深注入区5贯穿所述第一外延层2与所述衬底1连接；所述深注入区5可以形成于所述基区3的任意两侧或者形成于所述基区3的外围，且所述深注入区5与所述基区3具有间隔，所述深注入区5的数量可以为一个或者多个。在本发明的一些实施方式中，所述深注入区5通过连续注入三次形成，注入元素均为磷元素，每次注入剂量为5E15～8E15/cm2，注入能量依次为800Kev、400KeV，120KeV，以使所述深注入区5与所述衬底1连接。
请参照附图6，执行步骤S05：采用高温外延生长法在所述第一外延层2上生长第二导电类型的第二外延层6；需要注意的是，在所述第一外延层2上生长第二导电类型的第二外延层6意指在所述深注入区5、发射区4、未被所述发射区4覆盖的基区3表面以及未被所述基区3覆盖的第一外延层2表面生长第二外延层6，并未仅仅是在未被基区3覆盖的第一外延层2表面生长第二外延层6，在此不应引起歧义。在本实施方式中，所述第二外延层6的掺杂元素为硼元素，所述第二外延层6电阻率在4～7Ω*cm之间，厚度在4～6μm之间。作为优选，所述第二外延层6的生产方式为高温外延生长法，具体是高温气相外延工艺，通过高温外延可以使所述深注入区5、发射区4及基区3的杂质离子向上扩散一定距离，进而进入所述第二外延层6的底部区域。
请参照附图7，执行步骤S06：对所述深注入区5上方的第二外延层6进行第一导电类型的离子注入，以使所述深注入区5延展至所述第二外延层6的表面；在进行离子注入之前，需要对需要注入的区域进行光刻处理，通过对所述深注入区5上方的第二外延层6进行第一导电类型的离子注入，可以使深注入区5延伸到所述第二外延层6的表面。在本发明的一些实施方式中，该步骤对所述深注入区5上方的第二外延层6进行连续两次离子注入，注入元素均为磷元素，每次注入剂量为5E15～8E15/cm2，注入能量依次为400KeV，120KeV。
请参照附图8，执行步骤S07：在所述第二外延层6上生长第一导电类型的第三外延层7；需要知道的是，在所述第二外延层6上生长第一导电类型的第三外延层7意指在所述第二外延层6区域内的深注入区5表面，以及未形成有所述深注入区5的其他第二外延层6区域表面形成所述第三外延层7，并未仅在未形成有所述深注入区5的其他第二外延层6区域表面形成所述第三外延层7，为避免引起歧义，特在此说明。所述第三外延层7通过低温外延工艺形成，以防止热过程对已形成各个掺杂区域造成影响。低温外延为本领域技术人员的公知常识，在此不再详细说明。在本发明的一些实施方式中，所述第三外延层7的电阻率在45～65Ω*cm之间，厚度为5～7μm。
请参照附图9，执行步骤S08及步骤S09，其中步骤S08为：在所述第三外延层7的上表面区域内形成第一导电类型的注入区8；具体的，所述注入区8可以通过在所述第三外延层7上表面进行整面注入形成，在本发明的一些实施方式中，所述注入区8完全覆盖所述第三外延层7的表面。在本发明的一些实施方式中，所述注入区8的注入元素为磷元素，注入剂量在5E15～8E15/cm2之间，注入能量在80～100KeV之间。步骤S09为：对深注入区5上方的第三外延层7进行第一导电类型的离子注入，以使所述深注入区5与所述注入区连接。在本发明的一些实施例中，本步骤对深注入区5的离子注入连续进行两次，均注入磷元素，每次注入剂量为5E15～8E15/cm2，注入能量依次为400KeV，280KeV。
可以理解，本发明通过上述方法形成的三极管在工作时，所述发射区4不仅向其下方基区3发射载流子，还同时向其上方的第二外延层6外延发射载流子；另外，所述基区3向下发的第一外延层2输送载流子，另一方面同时从第二外延区可以向第一外延层2外延输送载流子，故其发射效率在相同的器件面积下高出传统三极管90％以上。
可以理解，本发明三极管的集电区实质上为第一外延层2及第三外延层7，当所述第一外延层2及第三外延层7收集到大量电子后，由于存在衬底1、深注入区5及注入区8形成的低阻通道，电子得以无衰减的流入集电极，因此保证了集电极可以获得较大的电流，有利于三极管放大倍数的提高。
进一步的，请参阅附图10及附图11，执行步骤S09之后，所述方法还包括：形成第一沟槽9及第二沟槽10，所述第一沟槽9依次贯穿所述注入区8、第三外延层7及第二外延层6至所述发射区4表面，所述第二沟槽10依次贯穿所述注入区8、第三外延层7及第二外延层6至所述基区3上表面；在所述第一沟槽9及第二沟槽10侧壁上形成隔离层11；在所述第一沟槽9及第二沟槽10内填充金属层12；形成发射极13、基极14及集电极15，所述发射区4与所述第一沟槽9内的金属层12连接，所述基极14与所述第一沟槽9内的金属层12连接，所述集电极15与所述注入区8连接。具体的，所述第一沟槽9及第二沟槽10通过光刻及干法刻蚀形成，干法刻蚀可以使用氯气(化学式Cl2)、三氯化硼(化学式BCl3)的组合气体对硅进行刻蚀，可以形成陡直的硅槽形状，然后去除表面剩余光刻胶，在本实施方式中，所述第一沟槽9的数量为一个，所述第二沟槽10的数量为两个，在其他实施方式中，所述第一沟槽9及第二沟槽10的数量不做过多的限定。形成所述第一沟槽9及第二沟槽10之后，对所述第一沟槽9及第二沟槽10内填充隔离材料，然后再通过干法刻蚀将所述第一沟槽9及所述第二沟槽10底部的隔离材料去除，以在所述第一沟槽9及第二沟槽10内形成所述隔离层11，在本实施方式中，所述隔离层11的材质为本征多晶硅，在其他实施方式中，所述隔离层11的材质还可以为二氧化硅、氮化硅等。形成所述隔离层11后，在所述第一沟槽9及第二沟槽10内填充金属层12，在本实施方式中，所述金属层12的材质为钨，作为电极引出，再用化学机械研磨的方法将表面多余的本征多晶硅和金属钨去除。完成上述步骤后，最后在上述步骤形成的半导体结构表面溅射金属，然后光刻，干法刻蚀，形成发射极13、基极14及集电极15。
请再次参阅附图9，本发明实施例提供一种三极管，所述三极管包括：第一导电类型的衬底1，在所述衬底1表面生长第一导电类型的第一外延层2；生长在所述第一外延层2上的第二导电类型的第二外延层6；生长在所述第二外延层6上的第一导电类型的第三外延层7；形成在所述第一外延层2的上表面区域及第二外延层6的下表面区域内的第二导电类型的基区3；形成在所述基区3的上表面区域内的第一导电类型的发射区4；形成在所述第三外延层7上表面区域内的第一导电类型的注入区8；
深注入区5，所述深注入区5一端与所述注入区8的底面连接，另一端依次贯穿第三外延层7、第二外延层6及第一外延层2与所述衬底1连接。
可以理解，本发明提供的三极管在工作时，所述发射区4不仅向其下方基区3发射载流子，还同时向其上方的第二外延层6外延发射载流子；另外，所述基区3向下发的第一外延层2输送载流子，另一方面同时从第二外延区可以向第一外延层2外延输送载流子，故其发射效率在相同的器件面积下高出传统三极管90％以上。
进一步的，所述衬底1作为所述器件的载体，主要起到支撑的作用。一般情况下，所述衬底1的材质可以有硅衬底、碳化硅衬底、氮化硅衬底等，在本实施方式中，所述衬底1为硅衬底，硅为最常见、低廉且性能稳定的半导体材料。在本发明的一些实施方式中，所述衬底1为N型重掺杂衬底，所述衬底1的电阻率在0.001～0.005Ω*cm之间，厚度在220～280μm之间，在本实施方式中，所述衬底1的掺杂离子具体为磷离子，当然，在其他实施方式中，所述衬底1的掺杂离子还可为砷或锑等其他五价离子。所述第一外延层2的厚度及浓度与器件的耐压密切相关，在本发明的一些实施例中，所述第一外延层2电阻率在45～65Ω*cm之间，厚度在9～11μm之间。优选的，所述第一外延层2通过工艺较为简单的同质外延形成，即所述第一外延层2的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述第一外延层2的材料也为硅。所述第一外延层2可以采用外延生长法形成在所述衬底1的上表面。所述第一外延层2的掺杂类型与所述衬底1的掺杂类型相同，在本实施方式中，所述衬底1为N型掺杂，所述第一外延层2为N型掺杂，在其他实施方式中，若所述衬底1为P型掺杂，所述第一外延层2为P型掺杂。在本实施方式中，所述第一外延层2的掺杂离子具体为磷离子，在其他实施方式中，所述第一外延层2的掺杂离子还可为砷或锑等其他五价离子。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。同时化学汽相淀积方法可以提高硅材料的完美性，提高器件的集成度，达到提高少子寿命，减少储存单元的漏电流。需要理解的是，所述第一外延层2作为本发明的集电区，通过采用外延工艺制得集电区，其整体厚度非常均匀，比传统采用埋层结构的集电区更容易控制。还需要说明的是，本发明提供的三极管的由于集电区电阻率较高，可以承担很高的电压，同时其厚度并未增加，因此三极管工作时其导通电阻不会明显增大，因此进一步提升了集电极15电流，获得了更佳的工作特性。
进一步的，所述三机管还包括：第一沟槽9及第二沟槽10，所述第一沟槽9依次贯穿所述注入区8、第三外延层7及第二外延层6至所述发射区4表面，所述第二沟槽10依次贯穿所述注入区8、第三外延层7及第二外延层6至所述基区3上表面；形成在所述第一沟槽9及第二沟槽10侧壁上的隔离层11；填充于所述第一沟槽9及第二沟槽10内的金属层12；发射极13、基极14及集电极15，所述发射区4与所述第一沟槽9内的金属层12连接，所述基极14与所述第一沟槽9内的金属层12连接，所述集电极15与所述注入区8连接。具体的，所述第一沟槽9及第二沟槽10通过光刻及干法刻蚀形成，干法刻蚀可以使用氯气(化学式Cl2)、三氯化硼(化学式BCl3)的组合气体对硅进行刻蚀，可以形成陡直的硅槽形状，然后去除表面剩余光刻胶，在本实施方式中，所述第一沟槽9的数量为一个，所述第二沟槽10的数量为两个，在其他实施方式中，所述第一沟槽9及第二沟槽10的数量不做过多的限定。形成所述第一沟槽9及第二沟槽10之后，对所述第一沟槽9及第二沟槽10内填充隔离材料，然后再通过干法刻蚀将所述第一沟槽9及所述第二沟槽10底部的隔离材料去除，以在所述第一沟槽9及第二沟槽10内形成所述隔离层11，在本实施方式中，所述隔离层11的材质为本征多晶硅，在其他实施方式中，所述隔离层11的材质还可以为二氧化硅、氮化硅等。形成所述隔离层11后，在所述第一沟槽9及第二沟槽10内填充金属层12，在本实施方式中，所述金属层12的材质为钨，作为电极引出，再用化学机械研磨的方法将表面多余的本征多晶硅和金属钨去除。最后在上述步骤形成的半导体结构表面溅射金属，然后光刻，干法刻蚀，形成发射极13、基极14及集电极15。
进一步的，所述基区3依次通过光刻、离子注入工艺形成在所述第一外延层2的上表面区域，之后在高温外延生长第二外延层6时，扩散进入所述第二外延层6区域；需要知道的是，所述基区3形成后未完全覆盖所述第一外延层2的上表面，优选的，在本实施方式中，所述基区3部分位于所述第一外延层2的上表面的中间区域。作为优选，所述基区3的掺杂杂质为硼元素，注入剂量在5.5E12～8.5E12/cm2之间，注入能量在80～100KeV之间。
进一步的，所述第二外延层6可以通过高温外延生长法生长于所述第一外延层2上，在本实施方式中，所述第二外延层6的掺杂元素为硼元素，所述第二外延层6电阻率在4～7Ω*cm之间，厚度在4～6μm之间。
进一步的，所述第三外延层7可以通过低温外延工艺形成，以防止热过程对已形成各个掺杂区域造成影响。低温外延为本领域技术人员的公知常识，在此不再详细说明。在本发明的一些实施方式中，所述第三外延层7的电阻率在45～65Ω*cm之间，厚度为5～7μm。
进一步的，所述注入区8可以通过在所述第三外延层7上表面进行整面注入形成，在本发明的一些实施方式中，所述注入区8完全覆盖所述第三外延层7的表面。在本发明的一些实施方式中，所述注入区8的注入元素为磷元素，注入剂量在5E15～8E15/cm2之间，注入能量在80～100KeV之间。
可以理解，本发明提供的三极管在工作时，所述发射区4不仅向其下方基区3发射载流子，还同时向其上方的第二外延层6外延发射载流子；另外，所述基区3向下发的第一外延层2输送载流子，另一方面同时从第二外延区可以向第一外延层2外延输送载流子，故其发射效率在相同的器件面积下高出传统三极管90％以上。
可以理解，本发明三极管的集电区实质上为第一外延层2及第三外延层7，当所述第一外延层2及第三外延层7收集到大量电子后，由于存在衬底1、深注入区5及注入区8形成的低阻通道，电子得以无衰减的流入集电极15，因此保证了集电极15可以获得较大的电流，有利于三极管放大倍数的提高。
进一步的，尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种三极管的制作方法，其特征在于，所述方法包括：
提供第一导电类型的衬底，在所述衬底表面生长第一导电类型的第一外延层；
在所述第一外延层的上表面区域内形成第二导电类型的基区；
在所述基区的上表面区域内形成第一导电类型的发射区；
在所述基区外侧的外延层区域内形成第一导电类型的深注入区，所述深注入区贯穿所述第一外延层与所述衬底连接；
在所述第一外延层上生长第二导电类型的第二外延层；
对所述深注入区上方的第二外延层进行第一导电类型的离子注入，以使所述深注入区延展至所述第二外延层的表面；
在所述第二外延层上生长第一导电类型的第三外延层；
在所述第三外延层的上表面区域内形成第一导电类型的注入区；
对深注入区上方的第三外延层进行第一导电类型的离子注入，以使所述深注入区与所述注入区连接。
2.如权利要求1所述的三极管的制作方法，其特征在于，在对深注入区上方的第三外延层进行第一导电类型的离子注入之后，所述方法还包括：
形成第一沟槽及第二沟槽，所述第一沟槽依次贯穿所述注入区、第三外延层及第二外延层至所述发射区表面，所述第二沟槽依次贯穿所述注入区、第三外延层及第二外延层至所述基区上表面；
在所述第一沟槽及第二沟槽侧壁上形成隔离层；
在所述第一沟槽及第二沟槽内填充金属层；
形成发射极、基极及集电极，所述发射区与所述第一沟槽内的金属层连接，所述基极与所述第一沟槽内的金属层连接，所述集电极与所述注入区连接。
3.如权利要求1所述的三极管的制作方法，其特征在于，在所述基区外侧的外延层区域内形成第一导电类型的深注入区具体包括：进行三次离子注入，其中每次注入剂量为5E15～8E15/cm2，注入能量依次为800Kev、400KeV及120KeV。
4.如权利要求2所述的三极管的制作方法，其特征在于，所述金属层的材质为钨。
5.如权利要求2所述的三极管的制作方法，其特征在于，所述隔离层的材质为本征多晶硅。
6.一种三极管，其特征在于，所述三极管包括：
第一导电类型的衬底，在所述衬底表面生长第一导电类型的第一外延层；
生长在所述第一外延层上的第二导电类型的第二外延层；
生长在所述第二外延层上的第一导电类型的第三外延层；
形成在所述第一外延层的上表面区域及第二外延层的下表面区域内的第二导电类型的基区；
形成在所述基区的上表面区域内的第一导电类型的发射区；
形成在所述第三外延层上表面区域内的第一导电类型的注入区；
深注入区，所述深注入区一端与所述注入区的底面连接，另一端依次贯穿第三外延层、第二外延层及第一外延层与所述衬底连接。
7.如权利要求6所述的三极管，其特征在于，所述三极管还包括：
第一沟槽及第二沟槽，所述第一沟槽依次贯穿所述注入区、第三外延层及第二外延层至所述发射区表面，所述第二沟槽依次贯穿所述注入区、第三外延层及第二外延层至所述基区上表面；
形成在所述第一沟槽及第二沟槽侧壁上的隔离层；
填充于所述第一沟槽及第二沟槽内的金属层；
发射极、基极及集电极，所述发射区与所述第一沟槽内的金属层连接，所述基极与所述第一沟槽内的金属层连接，所述集电极与所述注入区连接。
8.如权利要求7所述的三极管，其特征在于，所述金属层的材质为钨。
9.如权利要求7所述的三极管，其特征在于，所述隔离层的材质为本征多晶硅。
10.如权利要求6所述的三极管，其特征在于，所述衬底的电阻率在0.001～0.005Ω*cm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910220264.0A CN110098252A (zh) | 2019-03-22 | 2019-03-22 | 一种三极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910220264.0A CN110098252A (zh) | 2019-03-22 | 2019-03-22 | 一种三极管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110098252A true CN110098252A (zh) | 2019-08-06 |
Family
ID=67443994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910220264.0A Withdrawn CN110098252A (zh) | 2019-03-22 | 2019-03-22 | 一种三极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110098252A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129128A (zh) * | 2020-01-10 | 2020-05-08 | 东莞市柏尔电子科技有限公司 | 一种耐高压冲击的高压2sb772p型大功率三极管的生产工艺 |
-
2019
- 2019-03-22 CN CN201910220264.0A patent/CN110098252A/zh not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129128A (zh) * | 2020-01-10 | 2020-05-08 | 东莞市柏尔电子科技有限公司 | 一种耐高压冲击的高压2sb772p型大功率三极管的生产工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7754540B2 (en) | Method of forming a SiGe DIAC ESD protection structure | |
| CN106298896B (zh) | 在有源装置区中具有埋入介电区的双极结晶体管 | |
| US8513084B2 (en) | Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the transistor | |
| CN100570886C (zh) | 减小晶体管延伸电极电容的结构及制作方法 | |
| CN110098252A (zh) | 一种三极管及其制作方法 | |
| JP3905929B2 (ja) | 半導体装置 | |
| CN109119483A (zh) | 一种晶体管及其制作方法 | |
| Sawdai et al. | High Power Performance InP/InGaAs Single HBTs | |
| CN109545849A (zh) | Cmos集成工艺bjt结构及其制造方法 | |
| CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
| CN110085669A (zh) | 一种三极管及其制作方法 | |
| CN107026196A (zh) | 具有外质装置区无沟槽隔离的双极性接面晶体管 | |
| CN105609419A (zh) | 半导体器件及其制造方法 | |
| US7811894B2 (en) | Bipolar junction transistor and manufacturing method thereof | |
| SE522891C2 (sv) | En kisel-germanium mesa transistor, en metod för dess framställning och en integrerad krets innefattande en sådan transistor | |
| CN109768085A (zh) | 一种三极管及其制作方法 | |
| CN205508777U (zh) | 半导体器件 | |
| CN109192667A (zh) | 一种功率器件终端结构及其制作方法 | |
| CN109037073A (zh) | 一种晶体管及其制作方法 | |
| CN103035689A (zh) | 锗硅hbt的集电区引出结构及其制造方法 | |
| CN109166800A (zh) | 一种晶体管及其制作方法 | |
| CN102412275A (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN109004021A (zh) | 一种双极型晶体管的制备方法 | |
| CN109065617A (zh) | 一种三极管及其制作方法 | |
| CN109360855A (zh) | 一种三极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190806 |