JPH09205099A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 開口部内に選択的にエピタキシャル成長させ
てベース層になるエピタキシャル層を形成すると、開口
部端部の結晶性が悪化して、その部分に形成されたｐｎ
接合は漏れ電流が増大する。それを回避するには素子面
積が増大する。 【解決手段】 コレクタになるｎ型のエピタキシャル層
13上に第１絶縁膜17を形成し、第１絶縁膜17に第１開口
部18を形成して、少なくとも第１開口部18の端部におけ
るｐ型のシリコン層20に単結晶領域20s を設け、さらに
第１開口部18にベースになるｐ型のエピタキシャル層21
を形成したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バイポーラトラン
ジスタとその製造方法に関するものである。

【０００２】

【従来の技術】近年、ＬＳＩのさらなる大規模化、高性
能化が要求され、その中でバイポーラトランジスタのさ
らなる高性能化が要求されている。このことは、ベース
幅の縮小化によるベース走行時間の短縮と、ベース抵抗
の削減、ベース・コレクタ間容量に代表される寄生容量
の削減により達成される。

【０００３】従来のバイポーラトランジスタとしては、
素子分離領域に側方を囲まれた素子形成領域に、ポリシ
リコンのような半導体層からの不純物拡散によってグラ
フトベース層を形成するとともに、エミッタ開口部に形
成された側壁絶縁膜（いわゆるサイドウォール絶縁膜）
によって上記半導体層と分離されるエミッタ取り出し電
極を有する構造のものが知られている。その構造の一例
を図３によって説明する。

【０００４】図３に示すように、従来のバイポーラトラ
ンジスタ１００は、以下のような構成を成す。すなわ
ち、ｐ型のシリコン基板１１１上にｎ型のエピタキシャ
ル層１１２を形成し、その間の一部分にコレクタの取り
出しのための埋め込み層１１３を形成してなる半導体基
板１１０の表面側にはポリシリコン層からなるベース取
り出し電極１２１が形成されている。このベース取り出
し電極１２１から半導体基板１１０への不純物拡散によ
ってグラフトベース層１２２が形成されている。ここで
ベース取り出し電極１２１のベース層側のパターニング
は、開口部１２３の形成によって行われる。開口部１２
３の側壁にはサイドウォール絶縁膜１２４が形成されて
いる。そのサイドウォール絶縁膜１２４上には半導体基
板１１０に接続するポリシリコン層１２５が形成されて
いる。このポリシリコン層１２５から半導体基板１１０
への拡散により真性ベース層１２６とエミッタ層１２７
とが形成されている。また真性ベース層１２６とグラフ
トベース層１２２との間にはそれぞれに接続する高濃度
の外部ベース層１２８が形成されている。さらに上記埋
め込み層１１３に接続するコレクタ取り出し拡散層１１
４が形成されている。

【０００５】上記構造のバイポーラトランジスタ１００
では、ポリシリコン層１２５からなるエミッタ取り出し
電極とベース取り出し電極１２１とをサイドウォール絶
縁膜１２４により分離することで、ベース抵抗、ベース
・コレクタ間容量を低減している。

【０００６】一方、上記説明したバイポーラトランジス
タ１００は、エミッタ取り出し電極となるポリシリコン
層１２５とベース取り出し電極１２１との距離が縮小さ
れているため、エミッタ層１２７と高濃度の外部ベース
層１２８とが近接するようになる。そしてトランジスタ
の動作時、特にエミッタ・ベース間に逆バイアスがかけ
られた時に、エミッタ層１２７と高濃度の外部ベース層
１２８との近接部分での電界強度が増大する。そのた
め、上記電界によって加速された荷電粒子、さらには上
記高電界領域でなだれ倍増された荷電粒子がエミッタ層
１２７の近接領域に注入されて、界面準位を発生させ、
再結合電流を増大させていた。

【０００７】上記構造のバイポーラトランジスタ１００
では、第１層目のポリシリコン層でベース取り出し電極
１２１を形成し、第２層目のポリシリコン層１２５でエ
ミッタ取り出し電極を形成した、いわゆるダブルポリシ
リコン構造を採用している。そのため、エミッタ取り出
し電極とベース取り出し電極１２１とをサイドウォール
絶縁膜１２４で分離することで、ベース・コレクタ間容
量を大幅に削減している。また、ベース走行時間の短縮
を図るために、低エネルギーイオン注入技術によって、
ベースの浅い接合化を図り、ベース幅の縮小化を実現し
ている。さらに近年では、ベース幅の縮小とベース抵抗
の削減とを同時に実現する技術として、エピタキシャル
技術によってベース層を形成する技術（いわゆるEpi Ba
se技術）が提案されている。

【０００８】ここで、特開平２−１５９７２６号公報に
開示されているダブルポリシリコン構造のバイポーラト
ランジスタにEpi Base技術を適用した例の概略を、図４
によって簡単に説明する。

【０００９】図４の（１）に示すように、ｐ型のシリコ
ン基板２１１の上層にｎ⁺ 型の埋め込み層２１２を形成
し、さらに上記ｐ型のシリコン基板２１１上にｎ型のエ
ピタキシャル層２１３を形成する。そして選択的な異方
性エッチングおよび絶縁膜の埋め込み技術によって、上
記ｎ型のエピタキシャル層２１３にいわゆるトレンチ構
造の素子分離領域２１４を形成する。この素子分離領域
２１４によって素子形成領域２１５が分離される。な
お、深い素子分離領域２１４は、図示したように、その
内部をポリシリコン層２１６を埋め込む状態に形成され
ている。またｎ⁺ 型の埋め込み層２１２に接続するｎ⁺
型のコレクタ取り出し拡散層２４１を形成する。

【００１０】次に化学的気相成長（以下ＣＶＤという、
ＣＶＤはChemical Vapour Depositionの略）法によっ
て、上記ｎ型のエピタキシャル層２１３の全面に酸化シ
リコン膜２１７を形成する。次いでリソグラフィー技術
とエッチング技術とによって、素子形成領域２１５上の
酸化シリコン膜２１７を除去して第１開口部２１８を形
成する。なお、リソグラフィー技術で形成したレジスト
マスク（図示省略）は、エッチングが終了した後に除去
する。以下、同様の工程では、エッチングが終了した後
にレジストマスクを除去するものとする。

【００１１】次いで選択的なエピタキシャル成長法によ
って、上記第１開口部２１８の内部にｐ型の半導体層と
なるエピタキシャル層２１９を形成する。このエピタキ
シャル層２１９は、例えば、ホウ素（Ｂ）のようなｐ型
の不純物を導入したシリコン（Ｓｉ）、ゲルマニウム
（Ｇｅ）、シリコンゲルマニウム（Ｓｉ_1-X Ｇｅ_X ）等
を用いる。なお、絶縁膜として酸化シリコンを用いた場
合には、エピタキシャル成長時に酸化シリコン膜上にエ
ピタキシャル成長することなくｎ型のエピタキシャル層
２１３上のみに選択的に形成することで、ｐ型のエピタ
キシャル層２１９の表面と酸化シリコン膜２１７の表面
とをほぼ平坦な面に形成できる。一方、酸化シリコン膜
２１７上にもｐ型のエピタキシャル層２１９の形成を行
う場合には、ｎ型のエピタキシャル層２１３上に単結晶
層、酸化シリコン膜２７上に多結晶層が形成される。本
図では単結晶層を形成した場合を示した。

【００１２】その後、図４の（２）に示すように、ＣＶ
Ｄ法によって、全面に酸化シリコン膜からなる絶縁膜２
２０を形成する。そして、リソグラフィー技術とエッチ
ング技術とによって、上記絶縁膜２２０に、ｐ型のエピ
タキシャル層２１９にかかる状態の第２開口部２２１を
形成する。したがって、この第２開口部２２１の底部に
は、上記ｐ型のエピタキシャル層２１９の端部側が幅Ｌ
₁ だけ露出される。また第２開口部２２１は、基板面上
方からみて、素子分離領域２１４とその一部が重なる状
態に形成される。したがって、上記第２開口部２２１の
底部では、ｐ型のエピタキシャル層２１９の表面が幅Ｌ
₁ だけ露出することになる。

【００１３】次いで、ＣＶＤ法によって、全面にｐ型の
ポリシリコン層２２２を形成する。このポリシリコン層
２２２は、ベース取り出し電極として機能するもので、
上記第２開口部２２１が形成された絶縁膜２２０上を被
覆し、特に上記第２開口部２２１の底部ではｐ型のエピ
タキシャル層２１９の表面に接続する。なお、ポリシリ
コン層２２２へのドーピングはイオン注入によって行う
ことも可能である。

【００１４】その後、リソグラフィー技術によるレジス
トマスクの形成およびそのレジストマスクを用いたドラ
イエッチング技術によって上記ポリシリコン層２２２を
パターニングする。上記パターニングを行った後、全面
に酸化シリコン層２２３を形成する。そして、リソグラ
フィー技術により、レジスト層２２５を形成し、そのレ
ジスト層２２５に開口部２２６を形成する。上記開口部
２２６は、上記ｐ型のエピタキシャル層２１９上の絶縁
膜２２０の内側上方に存在するようなパターンに形成さ
れ、例えば幅Ｌ₂ だけ第２開口部２２１の端部から内側
に形成される。

【００１５】次に図４の（３）に示すように、上記レジ
スト層（２２５）をマスクにした反応性イオンエッチン
グによる異方性エッチングによって、上記絶縁膜２２
３、ポリシリコン層２２２および絶縁膜２２０を貫通す
る第３開口部２２４を形成する。この第３開口部２２４
は、上記開口部（２２６）の形状を転写する状態で形成
される。

【００１６】その後、イオン注入法によって、ｐ型のエ
ピタキシャル層２１９の下方のｎ型の埋め込み層２１２
とｎ型のエピタキシャル層２１３との界面近傍にｎ⁺ 型
の深い不純物領域２４２を形成する。

【００１７】次いでＣＶＤ法によって、全面にサイドウ
ォール絶縁膜を形成するための酸化シリコン膜を被着す
る。続いて、その酸化シリコン膜をエッチバックして、
上記第３開口部２２４の側壁に側壁絶縁膜になるサイド
ウォール絶縁膜２２７を形成する。

【００１８】その後図４の（４）に示すように、例えば
ＣＶＤ法によって、サイドウォール絶縁膜２２７の側壁
に薄いポリシリコン層２２８を形成する。続いてイオン
注入法によって、上記ポリシリコン層２２８にｎ型の不
純物をイオン注入する。そして上記ポリシリコン層２２
８からの拡散によって、エミッタ層２３０を形成する。
このときの熱処理では、同時にポリシリコン２２２層か
らの拡散によってグラフトベース層２２９が形成され
る。なお、ポリシリコン層２２８はエミッタ取り出し電
極として機能する。

【００１９】以下の工程は図示を省略して説明する。ま
ず、コレクタおよびベースの取り出しのためのコンタク
トホールを形成し、ベース電極、エミッタ電極、コレク
タ電極を形成して、バイポーラトランジスタが完成され
る。

【００２０】

【発明が解決しようとする課題】しかしながら、上記説
明した従来の技術では、バイポーラトランジスタの性能
の向上を妨げる課題が存在している。以下、前記従来の
技術の図４によって説明した構成部品の符号を付して説
明する。すなわち、エピタキシャル成長技術を用いてベ
ース層となるｐ型のエピタキシャル層（２１９）を形成
する際に、そのエピタキシャル層（２１９）の結晶性が
問題になる。選択的にエピタキシャル成長させたエピタ
キシャル層（２１９）は第１開口部（２１８）の端部に
おいて結晶性が悪化する。そのため、この部分に形成さ
れたｐｎ接合は漏れ電流が大きくなる。したがって、ｐ
ｎ接合がエピタキシャル層（２１９）の端部にかからな
いようにする必要があるため、それが素子形成時の制約
になる。具体的には、エミッタ層（２３０）が形成され
る領域と第１開口部（２１８）との距離（Ｌ₁ ＋Ｌ₂ ）
を確保する必要があるため、ベース抵抗、ベース・コレ
クタ接合容量、素子面積が増大する問題が生じる。

【００２１】本発明は、エピタキシャル層の結晶性を改
善して特性に優れたバイポーラトランジスタおよびその
製造方法を提供することを目的とする。

【００２２】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされたバイポーラトランジスタおよびそ
の製造方法である。

【００２３】すなわち、バイポーラトランジスタは、コ
レクタとなる第１導電型の第１半導体層と、その第１半
導体層上に形成した絶縁膜と、その絶縁膜に形成した開
口部と、ベースとなるもので少なくとも上記開口部に形
成した第２導電型のエピタキシャル層とを備えたもの
で、少なくとも上記開口部の端部に第２半導体層を単結
晶化してなる単結晶領域を設けたものである。

【００２４】上記バイポーラトランジスタでは、少なく
ともその開口部の端部に第２半導体層を単結晶化してな
る単結晶領域を設けたことから、開口部内に形成した第
２導電型のエピタキシャル層は、単結晶領域の結晶性を
引き継いだ結晶性に優れたエピタキシャル層になってい
る。

【００２５】その製造方法は、半導体基板に素子形成領
域を分離するための素子分離領域を形成した後、少なく
とも素子形成領域の表面に第１絶縁膜を形成し、次いで
素子形成領域におけるベース層が形成される領域上の該
第１絶縁膜に第１開口部を形成して素子形成領域の一部
分を露出させる。次の工程で、第１絶縁膜上かつ第１開
口部に、ベース取り出し電極になるもので第１導電型の
不純物を含む半導体層を形成した後、少なくとも第１開
口部の端部における半導体層に単結晶領域を形成する。
次に、第１開口部の形成領域中における半導体層に第２
開口部を形成した後、エピタキシャル成長法によって少
なくとも第２開口部にエピタキシャル層を形成する工程
を行う。そして、エピタキシャル層を覆う状態に第２絶
縁膜を形成した後、第２絶縁膜を貫通してエピタキシャ
ル層に達する第３開口部を形成し、次いで第３開口部内
のエピタキシャル層に不純物を導入してエミッタ層を形
成する工程を行うという製造方法である。

【００２６】上記製造方法では、第１開口部の端部にお
ける半導体層に単結晶領域を形成してから、エピタキシ
ャル成長法によって第２開口部にエピタキシャル層を形
成することから、第２開口部内に形成されるエピタキシ
ャル層は、半導体層に設けた単結晶領域の結晶性を引き
継いでエピタキシャル成長する。そのため、開口部の端
部におけるエピタキシャル層は、半導体基板上に成長し
たものと同様に、結晶性の優れたものになる。

【００２７】

【発明の実施の形態】本発明の実施形態の一例を、図１
の概略構成断面図によって説明する。また、以下の説明
では、第１導電型をｎ型、第２導電型をｐ型として説明
する。

【００２８】図１に示すように、第２導電型（以下、ｐ
型とする）のシリコン基板１１の上層には第１導電型
（以下、ｎ⁺ 型とする、⁺ は高濃度であることを示す）
の埋め込み層１２が形成されている。さらに上記ｐ型の
シリコン基板１１上にはｎ型のエピタキシャル層（第１
半導体層）１３が形成されている。このｎ型のエピタキ
シャル層１３は、コレクタ層として機能する。そしてｎ
型のエピタキシャル層１３の下層側には上記ｎ⁺ 型の埋
め込み層１２が若干拡散されている。このようにして、
ｐ型のシリコン基板１１とｎ型のエピタキシャル層１３
からなる半導体基板１０が形成されている。

【００２９】また、上記ｎ型のエピタキシャル層１３に
は、例えばトレンチ構造の素子分離領域１４が形成され
ている。この素子分離領域１４によって素子形成領域１
５が分離される。なお、深い素子分離領域１４には、図
示したように、その内部をポリシリコン層１６を埋め込
む状態に形成されている。さらに上記ｎ⁺ 型の埋め込み
層１２に接続するｎ⁺ 型のコレクタ取り出し拡散層４１
が形成されている。

【００３０】上記ｎ型のエピタキシャル層１３上には、
第１絶縁膜１７が例えば酸化シリコン膜で形成されてい
る。この第１絶縁膜１７は、例えば熱酸化により形成し
た酸化シリコン膜とＣＶＤ法により形成した酸化シリコ
ン膜とを積層した膜、熱酸化による酸化シリコン膜とＣ
ＶＤ法により形成したポリシリコン膜とを積層した膜等
で形成することも可能である。

【００３１】上記素子形成領域１５上の第１絶縁膜１７
には、開口部になる第１開口部１８が形成されている。

【００３２】そして上記第１開口部１８の端部および上
記第１絶縁膜１７上には、少なくとも第１開口部１８の
端部近傍の領域が単結晶領域２０ｓになっている半導体
層（第２半導体層）２０が形成されている。そしてこの
半導体層２０はベース取り出し電極になるようにパター
ニングされていて、上記第１絶縁膜１７上における上記
半導体層２０は多結晶シリコンになっている。上記半導
体層２０には第１開口部１８の端部近傍の領域における
単結晶領域２０ｓを残す状態にして、第１開口部１８の
形成領域の内部に第２開口部２１が形成されている。し
たがって、第１開口部１８の側壁と第２開口部２１の側
壁との間における半導体層２０は単結晶領域２０ｓにな
っている。

【００３３】上記第２開口部２１の内部および半導体層
２０上には、第２導電型（ｐ型）のエピタキシャル層２
２が形成されている。このｐ型のエピタキシャル層２２
は、例えば、ホウ素（Ｂ）のようなｐ型の不純物を導入
したシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコ
ンゲルマニウム（Ｓｉ_1-X Ｇｅ_X ）等で形成されてい
る。このように、ｐ型のエピタキシャル層２２を形成す
ることによって、低抵抗な薄いベース層が形成されるの
でバイポーラトランジスタの高性能化が実現できる。さ
らに、ゲルマニウム、シリコンゲルマニウム等を採用し
た場合には、ナローバンドギャップベースが実現できる
ため、エミッタ注入効率の向上、ベース抵抗の低減が図
れる。上記ｐ型のエピタキシャル層２２は、単結晶領域
２０ｓ上は単結晶層になり、非晶質シリコンまたは微結
晶シリコンまたは多結晶シリコンからなる第１半導体層
２０の多結晶シリコン上は多結晶層になっている。後者
の多結晶層はベース取り出し電極の一部になる。

【００３４】さらに上記ｐ型のエピタキシャル層２２を
覆う状態に、全面には酸化シリコン膜からなる第２絶縁
膜２３が形成されている。上記第２絶縁膜２３には、第
３開口部２４が上記第２開口部２１の形成領域内からは
み出さない状態に形成されている。したがって、上記第
３開口部２４は、平面視的に（図面上方から）みて、幅
Ｌ₂ だけ第２開口部２１の端部から内側に形成されてい
る。また、ベース層となる上記ｐ型のエピタキシャル層
２２の下方のｎ型の埋め込み層１２とｎ型のエピタキシ
ャル層１３との界面近傍にｎ⁺ 型の深い不純物領域４２
が形成されている。

【００３５】上記第３開口部２４の内部にエミッタ取り
出し電極２５が埋め込まれた状態に形成されている。ま
た上記ｐ型のエピタキシャル層２２の上層には、ｎ⁺ 型
のエミッタ層２６が形成されている。

【００３６】上記バイポーラトランジスタ１では、第１
絶縁膜１７とエピタキシャル層２２との間にｐ型の第２
半導体層２０を設け、少なくとも第１開口部１８の端部
におけるｐ型の第２半導体層２０に単結晶領域２０ｓを
設けたことから、第２開口部２１内に形成したｐ型のエ
ピタキシャル層２２は、少なくともｎ型のエピタキシャ
ル層１３上および第１開口部１８の端部近傍では単結晶
状態になるので、第１開口部１８の端部近傍におけるエ
ピタキシャル層２２の結晶性は優れたものになる。

【００３７】次に本発明に係わる製造方法の実施形態の
一例を、図２の製造工程図によって説明する。図では、
一例として、縦型ｎｐｎバイポーラトランジスタの製造
方法を説明する。

【００３８】図２の（１）に示すように、例えば固相拡
散によって、第２導電型（以下、ｐ型とする）のシリコ
ン基板１１の上層に第１導電型（以下、ｎ⁺ 型とする、
⁺ は高濃度であることを示す）の埋め込み層１２を形成
する。さらにエピタキシャル成長法によって、上記ｐ型
のシリコン基板１１上にｎ型のエピタキシャル層１３を
形成する。このとき、ｎ型のエピタキシャル層１３の下
層側に上記ｎ⁺ 型の埋め込み層１２が若干拡散される。
こおようにして、ｐ型のシリコン基板１１とｎ型のエピ
タキシャル層１３からなる半導体基板１０が形成され
る。

【００３９】そして選択的な異方性エッチングおよび絶
縁膜の埋め込み技術によって、上記ｎ型のエピタキシャ
ル層１３に例えばいわゆるトレンチ構造の素子分離領域
１４を形成する。この素子分離領域１４によって素子形
成領域１５が分離される。なお、深い素子分離領域１４
には、図示したように、その内部をポリシリコン層１６
を埋め込む状態に形成してもよい。さらに選択的なイオ
ン注入法によって、上記ｎ⁺ 型の埋め込み層１２に接続
するｎ⁺ 型のコレクタ取り出し拡散層４１を形成する。

【００４０】次に化学的気相成長（以下ＣＶＤという、
ＣＶＤはChemical Vapour Depositionの略）法によっ
て、上記エピタキシャル層１３の全面に第１絶縁膜１７
を、例えば酸化シリコン膜で形成する。この第１絶縁膜
１７のかわりに、例えば熱酸化による酸化シリコン膜と
ＣＶＤ法により形成した酸化シリコン膜とを積層したも
の、熱酸化による酸化シリコン膜とＣＶＤ法により形成
したポリシリコン膜とを積層したもの等を形成すること
も可能である。

【００４１】次いで、リソグラフィー技術によって素子
形成領域１５上に開口部を有するレジストパターン（図
示省略）を形成した後、そのレジストパターンをマスク
に用いたエッチングによって、素子形成領域１５上の第
１絶縁膜１７に第１開口部１８を形成する。その後、上
記レジストパターンを除去する。以下、エッチングマス
クとして形成したレジストパターンは、エッチング工程
を終了した後に除去するものとする。

【００４２】次いで、例えばＣＶＤ法によって、非晶質
シリコンまたは多結晶シリコンからなる半導体層２０を
形成する。その後、例えば熱処理によって、上記第１の
半導体層２０を単結晶化する。この場合、少なくとも上
記第１開口部１８の端部近傍における半導体層２０を単
結晶化すればよい。

【００４３】ここでは多結晶シリコンからなる半導体層
２０を単結晶化する方法を説明する。まず、第１開口部
１８の端部近傍における第１半導体層２０に、例えばシ
リコンイオン（Ｓｉ⁺ ）またはゲルマニウムイオン（Ｇ
ｅ⁺ ）をイオン注入して、その領域を非晶質化する。そ
の後、９００℃〜１１００℃の温度範囲における所定温
度で、エキシマレーザアニーリングのような急速加熱処
理〔ＲＴＡ（Rapid Thermal Annealing ）〕の場合には
数秒〜数十秒間の加熱を行い、ファーネスアニーリング
のような熱処理の場合には数時間の加熱を行って、非晶
質領域を固相エピタキシャル成長させる。その際、多結
晶シリコンからなる半導体層２０とｎ型のエピタキシャ
ル層１３との界面における自然酸化膜を除去してから、
上記半導体層２０を形成することが重要である。なお、
高温での熱処理は、界面における自然酸化膜を切断する
効果がある。

【００４４】その後、リソグラフィー技術とエッチング
技術とによって、第１開口部１８の端部近傍における単
結晶領域２０ｓを残す状態に半導体層２０を加工する。
そして第１開口部１８の内部に第２開口部２１を形成す
る。なお、多結晶シリコンからなる半導体層２０を加工
した後、非晶質領域を固相エピタキシャル成長させる手
段も有効である。さらに単結晶領域２０ｓが第１開口部
１８の全域にわたって形成される場合には、第１開口部
１８の内部の単結晶領域２０ｓを全て残してもよい。

【００４５】次いで図２の（２）に示すように、選択的
なエピタキシャル成長法によって、上記第２開口部２１
の内部にｐ型のエピタキシャル層２２を形成する。この
ｐ型のエピタキシャル層２２は、例えば、ホウ素（Ｂ）
のようなｐ型の不純物を導入したシリコン（Ｓｉ）、ゲ
ルマニウム（Ｇｅ）、シリコンゲルマニウム（Ｓｉ_{1- X}
Ｇｅ_X ）等を用いる。このように、エピタキシャル成長
技術を用いることによって、ｐ型の半導体層２２からな
る薄いベース層が低抵抗に、かつ制御性良く形成され
る。このため、バイポーラトランジスタの高性能化が実
現できる。さらに、ゲルマニウム、シリコンゲルマニウ
ム等を採用した場合には、ナローバンドギャップベース
が実現できるため、エミッタ注入効率の向上、ベース抵
抗の低減が図れる。

【００４６】このとき、エピタキシャル層２２は、ｎ型
のエピタキシャル層１３上および単結晶領域２０ｓ上で
単結晶層になり、非晶質シリコンまたは微結晶シリコン
または多結晶シリコンからなる半導体層２０上で多結晶
層になる。後者の多結晶層はベース取り出し電極の一部
として機能させることが可能である。

【００４７】次に、リソグラフィー技術によってエッチ
ングマスクとなるレジストパターンを形成した後、その
レジストパターンをマスクに用いたエッチングによっ
て、半導体層２０およびｐ型のエピタキシャル層２２を
ベース層およびベース取り出し電極になるようにパター
ニングする。

【００４８】次いでＣＶＤ法によって、全面に酸化シリ
コン膜からなる第２絶縁膜２３を形成する。そして、リ
ソグラフィー技術により、レジスト層２５を形成し、そ
のレジスト層２５に開口部２６を形成する。上記開口部
２６は、第２開口部２１の内側上方に存在するようなパ
ターンで形成され、例えば幅Ｌ₂ だけ第２開口部２１の
端部から内側に形成される。

【００４９】次に図２の（３）に示すように、上記レジ
スト膜（２５）をマスクにした反応性イオンエッチング
による異方性エッチングによって、上記第２絶縁膜２３
を貫通する開口部、すなわち第３開口部２４を形成す
る。このエッチングでは、微細加工が可能であり、また
第２絶縁膜２３とその下地のｐ型のエピタキシャル層２
２とはエッチング選択性を有するため、ｐ型のエピタキ
シャル層２２が余分にエッチングされることはない。そ
のため、浅いベース層を安定して形成することが可能に
なる。

【００５０】その後イオン注入法によって、ベース層に
なる領域下方のｎ⁺ 型の埋め込み層１２とｎ型のエピタ
キシャル層１３との界面近傍にｎ⁺ 型の深い不純物領域
４２を形成する。

【００５１】次いで、例えばＣＶＤ法によって、第２開
口部２４の内壁にポリシリコン層２７を形成する。続い
てイオン注入法によって、上記ポリシリコン層２７にｎ
型の不純物をイオン注入する。このようにして第１導電
型（ｎ型）の不純物を含む導電層になるポリシリコン層
２７が形成される。そしてこのポリシリコン層２７から
の不純物拡散によってベース層２６となるｐ型のエピタ
キシャル層（２２）の上層にエミッタ層２８を形成す
る。

【００５２】以下の工程は図示を省略して説明する。ま
ず、コレクタおよびベースの取り出しのためのコンタク
トホールを形成し、ベース電極層、エミッタ電極層、コ
レクタ電極層を形成して、バイポーラトランジスタが完
成される。

【００５３】上記製造方法では、第１開口部１８の端部
近傍におけるｐ型の半導体層２０に単結晶領域２０ｓを
形成してから、エピタキシャル成長法によって第２開口
部２１にｐ型のエピタキシャル層２２を形成することか
ら、第１開口部１８の端部近傍に形成されるエピタキシ
ャル層２２は、上記単結晶領域２０ｓの結晶性を引き継
いでエピタキシャル成長するので、ｎ型のエピタキシャ
ル層１３上に成長するｐ型のエピタキシャル層２２と同
様に、結晶性の優れたものになる。

【００５４】

【発明の効果】以上、説明したように本発明のバイポー
ラトランジスタによれば、絶縁膜と第２導電型のエピタ
キシャル層との間に第２導電型の第２半導体層を設け、
少なくともその開口部の端部における第２導電型の第２
半導体層に単結晶領域を設けたので、開口部内に形成さ
れた第２導電型のエピタキシャル層は、開口部の端部に
おいても結晶性に優れたものになる。したがって、エピ
タキシャル層の結晶性を考慮して開口部とエミッタ形成
領域との距離を離間させる必要がないので、結果的にベ
ース抵抗、ベース・コレクタ接合容量、素子面積の低減
が図れる。

【００５５】また、本発明のバイポーラトランジスタの
製造方法によれば、第１開口部の端部を覆う状態に半導
体層を形成し、その半導体層を単結晶化して単結晶領域
を設けたので、その後のエピタキシャル成長法によるエ
ピタキシャル層の形成では、単結晶領域の結晶性を引き
継いでエピタキシャル成長させることができる。そのた
め、第１開口部の端部近傍におけるエピタキシャル層
は、半導体基板上にエピタキシャル成長したものと同様
に結晶性に優れたものを成長させることができる。した
がって、エピタキシャル層の結晶性を考慮して第１開口
部とエミッタ形成領域との距離を離間させる必要がなく
なる。

【図面の簡単な説明】

【図１】本発明に係わる実施形態の概略構成断面図であ
る。

【図２】本発明の製造方法に係わる実施形態の製造工程
図である。

【図３】従来の技術の説明図である。

【図４】従来の技術の製造方法に係わる製造工程図であ
る。

【符号の説明】

１ バイポーラトランジスタ １３ ｎ型のエピタキ
シャル層 １７ 第１絶縁膜 １８ 第１開口部 ２０ 半導
体層 ２０ｓ 単結晶領域 ２２ ｐ型のエピタキシャル層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 コレクタになる第１導電型の第１半導体
   層と、 前記第１半導体層上に形成した絶縁膜と、 前記絶縁膜に形成した開口部と、 ベースになるもので少なくとも前記開口部に形成した第
   ２導電型のエピタキシャル層とを備えたバイポーラトラ
   ンジスタにおいて、 少なくとも前記開口部の端部に第２半導体層を単結晶化
   してなる単結晶領域を設けたことを特徴とするバイポー
   ラトランジスタ。
2. 【請求項２】 半導体基板に素子形成領域を分離するた
   めの素子分離領域を形成した後、少なくとも該素子形成
   領域の表面に第１絶縁膜を形成し、次いで該素子形成領
   域におけるベース層が形成される領域上の該第１絶縁膜
   に第１開口部を形成して該素子形成領域の一部分を露出
   させる工程と、 前記第１絶縁膜上かつ前記第１開口部に、ベース取り出
   し電極になるもので第１導電型の不純物を含む半導体層
   を形成した後、少なくとも該第１開口部の端部における
   該半導体層に単結晶領域を形成する工程と、 前記第１開口部の形成領域中における前記半導体層に第
   ２開口部を形成した後、エピタキシャル成長法によって
   少なくとも前記第２開口部にエピタキシャル層を形成す
   る工程と、 前記エピタキシャル層を覆う状態に第２絶縁膜を形成し
   た後、該第２絶縁膜を貫通して前記エピタキシャル層に
   達する第３開口部を形成し、その後該第３開口部内の該
   エピタキシャル層に不純物を導入してエミッタ層を形成
   する工程とを備えたことを特徴とするバイポーラトラン
   ジスタの製造方法。