CN114203671A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114203671A
CN114203671A CN202010988489.3A CN202010988489A CN114203671A CN 114203671 A CN114203671 A CN 114203671A CN 202010988489 A CN202010988489 A CN 202010988489A CN 114203671 A CN114203671 A CN 114203671A
Authority
CN
China
Prior art keywords
layer
forming
gate
opening
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010988489.3A
Other languages
English (en)
Inventor
呼翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010988489.3A priority Critical patent/CN114203671A/zh
Publication of CN114203671A publication Critical patent/CN114203671A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，包括：提供衬底；形成若干栅极结构和若干源漏掺杂层，所述源漏掺杂层位于相邻的所述栅极结构之间；在所述源漏掺杂层上形成导电结构，所述导电结构的顶部表面低于所述栅极结构的顶部表面，在相邻的所述栅极结构之间具有第一开口；在所述第一开口侧壁形成停止层。通过在所述第一开口的侧壁形成停止层，在后续刻蚀去除所述第一开口内的所述第一保护层时，由于所述第一开口的侧壁具有停止层，会使得刻蚀停止在所述停止层的表面，进而避免了刻蚀工艺对栅极结构的侧壁造成损伤，因此，在后续形成导电插塞时，不会造成所述导电插塞与栅极结构之间的短接，进而提升最终形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方 法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以 及更高的集成度的方向发展，例如以闪存作为数码相机、笔记本电脑或平板 电脑等电子设备中的存储器件。因此，降低闪存单元的尺寸，并以此降低闪 存存储器的成本是技术发展的方向之一。对于所述或非门电擦除隧穿氧化层 闪存存储器来说，能够采用自对准电接触(Self-Align Contact)工艺制作源区 和漏区表面的导电结构，以此能够满足制作更小尺寸的闪存存储器的需求。
然而，现有技术中自对准电接触工艺所形成的半导体结构的性能仍有待 提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效 提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构，包括：衬底；若干栅极 结构和若干源漏掺杂层，所述栅极结构位于所述衬底上，所述源漏掺杂层分 别位于所述栅极结构两侧的衬底内，且所述源漏掺杂层位于相邻的所述栅极 结构之间；位于所述源漏掺杂层上的导电结构，所述导电结构的顶部表面低 于所述栅极结构的顶部表面，在相邻的所述栅极结构之间具有第一开口；位 于所述第一开口侧壁的停止层。
可选的，还包括：位于所述第一开口的侧壁的阻挡层，所述停止层位于 所述阻挡层上。
可选的，还包括：位于所述停止层上的第一保护层，所述第一保护层填 充满所述第一开口。
可选的，所述停止层填充满所述第一开口。
可选的，所述停止层的材料包括无定型硅。
可选的，所述阻挡层的材料包括氧化硅。
可选的，所述阻挡层的厚度为20埃～60埃，所述厚度方向为垂直于所述 栅极结构侧壁的方向。
可选的，所述第一保护层的材料包括氧化硅。
可选的，所述栅极结构包括：栅介质层、位于所述栅介质层上的栅极层、 位于所述栅极层上的第二保护层、以及位于所述栅介质层、栅极层和第二保 护层侧壁的侧墙。
相应的，本发明还提供了一种半导体结构的形成方法，包括：提供衬底； 形成若干栅极结构和若干源漏掺杂层，所述栅极结构位于所述衬底上，所述 源漏掺杂层分别位于所述栅极结构两侧的衬底内，且所述源漏掺杂层位于相 邻的所述栅极结构之间；在所述源漏掺杂层上形成导电结构，所述导电结构 的顶部表面低于所述栅极结构的顶部表面，在相邻的所述栅极结构之间具有 第一开口；在所述第一开口侧壁形成停止层。
可选的，在形成所述停止层之前，还包括：在所述第一开口的侧壁形成 阻挡层，所述停止层位于所述阻挡层上。
可选的，在形成所述停止层之后，还包括：在所述停止层上形成第一保 护层，所述第一保护层填充满所述第一开口。
可选的，所述停止层填充满所述第一开口。
可选的，在形成所述第一保护层之后，还包括：在所述栅极结构与所述 第一保护层的顶部表面形成介质层；在所述介质层形成第二开口，所述第二 开口暴露出所述第一保护层；去除所述第一保护层，直至暴露出所述停止层 的表面为止。
可选的，在去除所述第一保护层之后，还包括：采用刻蚀工艺去除所述 停止层，所述刻蚀工艺对所述停止层的刻蚀速率大于对所述阻挡层的刻蚀速 率；采用清洗工艺去除所述阻挡层。
可选的，所述刻蚀工艺采用干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气 体包括：Cl2、HBr和CHF4。
可选的，所述刻蚀工艺对所述停止层的刻蚀速率与所述刻蚀工艺对所述 阻挡层的刻蚀速率的比值范围为15：1～25：1。
可选的，所述清洗工艺包括干法清洗工艺，所述干法清洗工艺采用的气 体包括氩气。
如权利要求15所述半导体结构的形成方法，其特征在于，所述停止层的 材料包括无定型硅。
可选的，所述阻挡层的材料包括氧化硅。
可选的，所述阻挡层的厚度为20埃～60埃，所述厚度方向为垂直于所述 栅极结构侧壁的方向。
可选的，所述第一保护层的材料包括氧化硅。
可选的，所述阻挡层的形成方法包括：在所述第一开口的表面、以及所 述栅极结构的顶部表面形成初始阻挡层；回刻蚀所述初始阻挡层，直至暴露 出所述栅极结构的顶部表面为止，形成所述阻挡层。
可选的，形成所述初始阻挡层的工艺包括原子层沉积工艺。
可选的，所述停止层的形成方法包括：在所述初始阻挡层的表面形成初 始停止层，回刻蚀所述初始停止层，直至暴露出位于所述栅极结构上的所述 初始阻挡层的表面为止，形成所述停止层。
可选的，所述栅极结构包括：栅介质层、位于所述栅介质层上的栅极层、 位于所述栅极层上的保护层、以及位于所述栅介质层、栅极层和第二保护层 侧壁的侧墙。
可选的，所述导电结构和所述第一开口的形成方法包括：在所述源漏掺 杂层上形成初始导电结构，所述初始导电结构位于相邻的所述栅极结构之间， 且所述初始导电结构的顶部表面与所述栅极结构的顶部表面平齐；回刻蚀所 述初始导电结构，形成所述导电结构与所述第一开口，所述导电结构的顶部 表面低于所述栅极结构的顶部表面，且所述第一开口位于相邻的所述栅极结 构之间。
可选的，在去除所述阻挡层之后，还包括：在所述第二开口和所述第一 开口内形成导电插塞，所述导电插塞与所述导电结构接触。
可选的，所述导电插塞的形成方法包括：在所述第一开口和所述第二开 口内、以及所述介质层的顶部表面形成初始导电插塞；对所述初始导电插塞 进行平坦化处理，直至暴露出所述介质层的顶部表面为止，形成所述导电插 塞。
可选的，所述平坦化处理的工艺包括化学机械打磨工艺。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案的结构中，所述第一开口侧壁具有停止层，在后续刻蚀 去除所述第一开口内的所述第一保护层时，由于所述第一开口的侧壁具有停 止层，会使得刻蚀停止在所述停止层的表面，进而避免了刻蚀工艺对栅极结 构的侧壁造成损伤，因此，在后续形成导电插塞时，不会造成所述导电插塞 与栅极结构之间的短接，进而提升最终形成的半导体结构的性能。
进一步，所述阻挡层的厚度为20埃～60埃，所述厚度方向为垂直于所述 栅极结构侧壁的方向，该厚度范围的所述阻挡层既能够防止在刻蚀去除所述 停止层时将所述阻挡层刻穿，进而损伤到所述栅极结构的侧壁，同时也能够 便于所述清洗工艺将所述阻挡层去除完全。
进一步，所述停止层的材料包括无定型硅，所述阻挡层的材料包括氧化 硅，在进行刻蚀去除所述停止层的过程中，无定型硅材料对氧化硅材料的刻 蚀选择比很高，因此能够保证去除所述停止层的过程中，较小的损伤到所述 阻挡层，进而减小所述刻蚀工艺对栅极结构侧壁的刻蚀损伤。
本发明技术方案的形成方法中，通过在所述第一开口的侧壁形成停止层， 在后续刻蚀去除所述第一开口内的所述第一保护层时，由于所述第一开口的 侧壁具有停止层，会使得刻蚀停止在所述停止层的表面，进而避免了刻蚀工 艺对栅极结构的侧壁造成损伤，因此，在后续形成导电插塞时，不会造成所 述导电插塞与栅极结构之间的短接，进而提升最终形成的半导体结构的性能。
进一步，所述阻挡层的厚度为20埃～60埃，所述厚度方向为垂直于所述 栅极结构侧壁的方向，该厚度范围的所述阻挡层既能够防止在刻蚀去除所述 停止层时将所述阻挡层刻穿，进而损伤到所述栅极结构的侧壁，同时也能够 便于所述清洗工艺将所述阻挡层去除完全。
进一步，所述停止层的材料包括无定型硅，所述阻挡层的材料包括氧化 硅，在进行刻蚀去除所述停止层的过程中，无定型硅材料对氧化硅材料的刻 蚀选择比很高，因此能够保证去除所述停止层的过程中，较小的损伤到所述 阻挡层，进而减小所述刻蚀工艺对栅极结构侧壁的刻蚀损伤。
进一步，所述清洗工艺包括干法清洗工艺，所述干法清洗工艺采用的气 体包括氩气。利用高压环境将氩气震荡成具有高反应活性或高能量的离子， 使其与所述阻挡层反应或碰撞形成挥发性物质，然后由工作气体流及其真空 泵将这些挥发性物质清除去除，从而达到去除所述阻挡层的作用。由于清洗 工艺仅针对阻挡层进行清洗，不会损伤到所述栅极结构的侧壁，进而避免了 后续所述导电插塞与栅极结构之间的短接的问题。
另外，所述清洗工艺为形成所述第一开口后所必需的常规工艺，因此， 利用所述清洗工艺同时去除所述阻挡层，不会额外增加制作成本。
附图说明
图1和图2是一种半导体结构的结构示意图；
图3至图12是本发明半导体结构的形成方法一实施例各步骤结构示意 图。
具体实施方式
正如背景技术所述，现有技术中自对准电接触工艺所形成的半导体结构 的性能仍有待提升。以下将结合附图进行具体说明。
请参考图1，提供衬底(未图示)，形成若干栅极结构101和若干源漏掺 杂层102，所述栅极结构101位于所述衬底上，所述源漏掺杂层102分别位于 所述栅极结构101两侧的衬底内，且所述源漏掺杂层102位于相邻的所述栅 极结构101之间；在所述源漏掺杂层102上形成导电结构103，所述导电结构103的顶部表面低于所述栅极结构101的顶部表面，在相邻的所述栅极结构 101之间具有第一开口(未标示)；在所述第一开口内形成保护层104，所述保护层104填充满所述第一开口；在所述栅极结构101和所述保护层104上 形成介质层100。
请参考图2，在所述介质层100内形成第二开口(未标示)，所述第二开 口暴露出所述保护层104的顶部表面；刻蚀去除所述第二开口暴露出的所述 保护层，直至暴露出所述导电结构103的顶部表面为止。
在本实施例中，所述栅极结构101包括：栅介质层、位于所述栅介质层 上的栅极层、位于所述栅极层上的保护层、以及位于所述栅介质层、栅极层 和第二保护层侧壁的侧墙(未标示)。
由于所述侧墙的材料采用的是氮化硅，所述保护层104的材料采用的是 氧化硅，在进行刻蚀去除所述保护层104时，刻蚀氧化硅的工艺对氮化硅的 刻蚀选择比较低，因此很容易将侧墙刻蚀去除，进而暴露出所述栅极结构101 的栅极层(如图2中A区域所示)，在后续形成导电插塞(未图示)时，会 造成所述导电插塞与所述栅极层之间的短接，进而影响最终形成的半导体结 构的性能。
在此基础上，本发明提供一种半导体结构的形成方法，通过在所述第一 开口形成阻挡层，在所述阻挡层的表面形成停止层，采用刻蚀工艺去除所述 停止层，所述刻蚀工艺对所述停止层的刻蚀速率大于对所述阻挡层的刻蚀速 率，因此会使得刻蚀停止在所述阻挡层的表面，在去除所述停止层之后，采 用清洗工艺去除所述阻挡层，由于所述清洗工艺仅针对阻挡层进行清洗，不 会损伤到所述栅极结构的侧壁，因此，在后续形成导电插塞时，不会造成所 述导电插塞与栅极结构之间的短接，进而提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图 对本发明的具体实施例做详细地说明。
图3至图12是本发明实施例的一种半导体结构的形成过程的结构示意 图。
请参考图3，提供衬底。
在本实施例中，所述衬底包括：基底200以及位于所述基底200上的若 干相互分立的鳍部201。
在本实施例中，所述基底200和所述鳍部201的形成方法包括：提供初 始衬底(未图示)，在所述初始衬底上形成图形化层；以所述图形化层为掩 膜刻蚀所述初始衬底，形成所述基底200与所述鳍部201。
在本实施例中，所述基底200的材料为单晶硅。在其他实施例中，所述 基底的材料还可以为多晶硅或非晶硅；所述基底的材料还可以为锗、锗化硅、 砷化镓等半导体材料。
在本实施例中，所述鳍部201的材料为单晶硅。在其它实施例中，所述 鳍部的材料还可以为单晶锗硅或者其它半导体材料。
在其他实施例中，所述衬底还可以不形成所述鳍部的结构。
请参考图4，在所述衬底上形成隔离结构202。
在本实施例中，所述隔离结构202覆盖部分所述鳍部201的侧壁，且所 述隔离结构202的顶部表面低于所述鳍部201的顶部表面。
所述隔离结构202的形成方法包括：在所述衬底上形成初始隔离结构(未 图示)，所述初始隔离结构覆盖所述鳍部201；对所述初始隔离结构进行平坦 化处理，直至暴露出所述鳍部201的顶部表面为止；在所述平坦化处理之后， 去除部分所述初始隔离结构，形成所述隔离结构202，所述隔离结构202的顶 部表面低于所述鳍部201的顶部表面。
在本实施例中，对所述初始隔离结构进行平坦化处理的工艺采用湿法刻 蚀工艺；在其他实施例中，对所述初始隔离结构进行平坦化处理的工艺还可 以包括干法刻蚀工艺或化学机械打磨工艺(CMP)。
在本实施例中，所述隔离结构202的材料包括氧化硅；在其他实施例中， 所述隔离结构的材料还可以包括氮化硅或氮氧化硅。
请参考图5，形成若干栅极结构203和若干源漏掺杂层204，所述栅极结 构203位于所述衬底上，所述源漏掺杂层204分别位于所述栅极结构203两 侧的衬底内，且所述源漏掺杂层204位于相邻的所述栅极结构203之间。
在本实施例中，还包括：在所述隔离结构202上形成第一介质层205，所 述第一介质层205覆盖所述栅极结构203和所述源漏掺杂层204。
在本实施例中，所述栅极结构203具体形成于所述隔离结构202上；若 干所述栅极结构203横跨所述鳍部201，且所述栅极结构203覆盖所述鳍部 201的部分侧壁和顶部表面。
在本实施例中，所述第一介质层205、栅极结构203、以及源漏掺杂层204 的形成方法包括：在所述衬底上形成若干伪栅结构(未图示)；以所述伪栅 结构为掩膜刻蚀所述鳍部201，在所述鳍部201内形成源漏开口(未标示)； 在所述源漏开口内形成所述源漏掺杂层204；在所述隔离结构202上形成初始 第一介质层(未图示)，所述初始第一介质层覆盖所述伪栅结构和所述源漏 掺杂层204；对所述初始第一介质层进行平坦化处理，直至暴露出所述伪栅结 构的顶部表面为止，形成所述第一介质层205；去除所述伪栅结构，在所述第 一介质层205内形成伪栅开口(未标示)；在所述伪栅开口内所述栅极结构 203。
在本实施例中，所述栅极结构203包括：栅介质层、位于所述栅介质层 上的栅极层、位于所述栅极层上的保护层、以及位于所述栅介质层、栅极层 和第二保护层侧壁的侧墙(未标示)。
在本实施例中，所述栅介质层的材料包括高K介质材料。
所述栅极层的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、 铅或者镍。在本实施例中，所述栅极层的材料采用钨。
在本实施例中，所述第一介质层205的材料采用氧化硅；在其他实施例 中，所述第一介质层的材料还可以低k介质材料(低k介质材料指相对介电常 数低于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数低 于2.5的介质材料)。
所述第二保护层的形成方法包括：回刻蚀所述栅极结构，在所述栅极结 构203上形成栅极凹槽(未标示)；在所述栅极凹槽内形成所述第二保护层 208。
在本实施例中，所述第二保护层208的材料采用氮化硅。
在本实施例中，所述侧墙的材料采用氮化硅。
请参考图6，在所述源漏掺杂层204上形成导电结构206，所述导电结构 206的顶部表面低于所述栅极结构203的顶部表面，在相邻的所述栅极结构 203之间具有第一开口207。
在本实施例中，所述导电结构206和所述第一开口207的形成方法包括： 在所述源漏掺杂层203上形成初始导电结构(未图示)，所述初始导电结构 位于相邻的所述栅极结构203之间，且所述初始导电结构的顶部表面与所述 栅极结构203的顶部表面平齐；回刻蚀所述初始导电结构，形成所述导电结 构206与所述第一开口207，所述导电结构206的顶部表面低于所述栅极结构 203的顶部表面，且所述第一开口207位于相邻的所述栅极结构203之间。
所述导电结构206的材料包括钨、铝、铜、钛、银、金、铅或者镍。在 本实施例中，所述导电结构的材料采用铜。
在本实施例中，在形成所述导电结构206之后，还包括：在所述第一开 口207的侧壁形成阻挡层；在所述第一开口207侧壁形成停止层，所述停止 层位于所述阻挡层上；在所述停止层上形成第一保护层，所述第一保护层填 充满所述第一开口207。所述第一保护层、阻挡层和停止层的具体形成过程请 参考图7至图9。
请参考图7，在所述第一开口207的表面、以及所述栅极结构203的顶部 表面形成初始阻挡层208。
在本实施例中，形成所述初始阻挡层208的工艺包括原子层沉积工艺。
在本实施例中，所述初始阻挡层208用于后续形成所述阻挡层，所述阻 挡层的作用一方面在于，在后续进行刻蚀去除所述停止层的过程中，使得停 止层与所述阻挡层具较高的刻蚀选择比，保证去除所述停止层的过程中，较 小的损伤到所述阻挡层，进而减小所述刻蚀工艺对栅极结构203侧壁的刻蚀 损伤；另一方面，所述阻挡层能够防止所述停止层直接与所述导电结构206 接触，防止所述停止层的材料对所述导电结构206造成污染。
在本实施例中，所述初始阻挡层208的材料包括氧化硅。
请参考图8，在所述初始阻挡层208的表面形成初始停止层(未图示)； 回刻蚀所述初始停止层，直至暴露出位于栅极结构203上的所述初始阻挡层 208的表面为止，形成所述停止层209。
通过在所述第一开口207的侧壁形成停止层209，在后续刻蚀去除所述第 一开口207内的所述第一保护层时，由于所述第一开口207的侧壁具有停止 层209，会使得刻蚀停止在所述停止层209的表面，进而避免了刻蚀工艺对栅 极结构的侧壁造成损伤，因此，在后续形成导电插塞时，不会造成所述导电 插塞与栅极结构203之间的短接，进而提升最终形成的半导体结构的性能。
在本实施例中，所述停止层209未填充满所述第一开口207，便于后续采 用刻蚀工艺能快速的将所述停止层209去除完全，提高生产效率。在其他实 施例中，所述停止层还可以填充满所述第一开口。
由于要保证后续采用刻蚀工艺去除所述停止层209时能够较小的损伤所 述阻挡层，进而避免所述停止层209损伤所述栅极结构203的侧墙，要保证 所述刻蚀工艺对所述停止层209的刻蚀速率大于对所述阻挡层的刻蚀速率。
在本实施例中，所述停止层209的材料包括无定型硅。在后续进行刻蚀 去除所述停止层209的过程中，无定型硅材料对氧化硅材料的刻蚀选择比很 高，因此能够保证去除所述停止层209的过程中，较小的损伤到所述阻挡层， 进而减小所述刻蚀工艺对栅极结构203侧壁的刻蚀损伤。
在本实施例中，所述初始停止层的形成工艺采用物理气相沉积工艺；在 其他实施例中，所述初始停止层的形成工艺还可以采用化学气相沉积工艺。
请参考图9，在所述停止层209表面以及所述初始阻挡层208表面形成初 始第一保护层(未图示)，回刻蚀所述初始阻挡层208和所述初始第一保护 层，直至暴露出所述栅极结构203的顶部表面为止，形成所述阻挡层210和 所述第一保护层211。
在本实施例中，所述第一保护层211的材料采用氧化硅。
在本实施例中，所述阻挡层210的厚度为20埃～60埃，所述厚度方向为 垂直于所述栅极结构203侧壁的方向，该厚度范围的所述阻挡层210既能够 防止在刻蚀去除所述停止层209时将所述阻挡层210刻穿，进而损伤到所述 栅极结构203的侧壁，同时也能够便于所述清洗工艺将所述阻挡层210去除 完全。
请参考图10，在形成所述第一保护层211之后，在所述栅极结构203与 所述第一保护层211的顶部表面形成介质层212；在所述介质层212形成第二 开口213，所述第二开口213暴露出所述第一保护层211；去除所述第一保护 层211，直至暴露出所述停止层209的表面为止。
在本实施例中，所述第二开口213的形成方法包括：在所述介质层212 上形成图形化结构(未图示)，所述图形化结构内具有暴露出部分所述介质 层212顶部表面的开口，以所述图形化结构为掩膜刻蚀所述介质层212，直至 暴露出所述第一保护层211的顶部表面为止，形成所述第二开口213。
在本实施例中，刻蚀所述介质层212的工艺采用湿法刻蚀工艺；在其他 实施例中，刻蚀所述介质层的工艺还可以采用干法刻蚀工艺。
在本实施例中，去除所述第一保护层211与刻蚀所述介质层212形成所 述第二开口213采用的是同一道刻蚀工艺。
在本实施例中，所述介质层212的材料采用氧化硅。
请参考图11，在去除所述第一保护层211之后，采用刻蚀工艺去除所述 停止层209，所述刻蚀工艺对所述停止层209的刻蚀速率大于对所述阻挡层 210的刻蚀速率；在去除所述停止层209之后，采用清洗工艺去除所述阻挡层 210。
在本实施例中，所述刻蚀工艺采用干法刻蚀工艺，所述干法刻蚀工艺的 刻蚀气体包括：Cl2、HBr和CHF4。
在本实施例中，所述刻蚀工艺对所述停止层209的刻蚀速率与所述刻蚀 工艺对所述阻挡层210的刻蚀速率之比为15：1～25：1。该范围的刻蚀速率之 后，能够使得所述停止层209对所述阻挡层210的刻蚀选择比很高，因此能 够保证去除所述停止层209的过程中，较小的损伤到所述阻挡层210，进而减 小所述刻蚀工艺对栅极结构203侧壁的刻蚀损伤。
在本实施例中，所述清洗工艺包括干法清洗工艺，所述干法清洗工艺采 用的气体包括氩气。
在真空环境中将氩气电离成具有高反应活性或高能量的离子，使其与所 述阻挡层210反应或碰撞形成挥发性物质，然后由工作气体流及其真空泵将 这些挥发性物质清除去除，从而达到去除所述阻挡层210的作用。由于清洗 工艺仅针对阻挡层210进行清洗，不会损伤到所述栅极结构203的侧壁，进 而避免了后续所述导电插塞与栅极结构203之间的短接的问题。
另外，所述清洗工艺为形成所述第一开口207后所必需的常规工艺，因 此，利用所述清洗工艺同时去除所述阻挡层210，不会额外增加制作成本。
请参考图12，在去除所述阻挡层210之后，在所述第二开口213和所述 第一开口207内形成导电插塞214，所述导电插塞214与所述导电结构206接 触。
在本实施例中，所述导电插塞214的形成方法包括：在所述第一开口207 和所述第二开口213内、以及所述介质层212的顶部表面形成初始导电插塞 (未图示)；对所述初始导电插塞进行平坦化处理，直至暴露出所述介质层 212的顶部表面为止，形成所述导电插塞214。
在本实施例中，平坦化所述初始导电插塞的工艺包括化学机械打磨工艺。
所述导电插塞214的材料包括：钨、铝、铜、钛、银、金、铅或者镍。 在本实施例中，所述导电插塞214的材料采用钨。
相应的，本发明的实施例还提供一种半导体结构，请继续参考图9，包括： 衬底；若干栅极结构203和若干源漏掺杂层204，所述栅极结构203位于所述 衬底上，所述源漏掺杂层204分别位于所述栅极结构203两侧的衬底内，且 所述源漏掺杂层204位于相邻的所述栅极结构203之间；位于所述源漏掺杂 层204上的导电结构206，所述导电结构206的顶部表面低于所述栅极结构 203的顶部表面，在相邻的所述栅极结构203之间具有第一开口(未标示)； 位于所述第一开口侧壁的停止层209。
通过位于所述第一开口侧壁的停止层209，在后续刻蚀去除所述第一开口 内的所述第一保护层211时，由于所述第一开口的侧壁具有停止层209，会使 得刻蚀停止在所述停止层209的表面，进而避免了刻蚀工艺对栅极结构203 的侧壁造成损伤，因此，在后续形成导电插塞时，不会造成所述导电插塞与 栅极结构203之间的短接，进而提升最终形成的半导体结构的性能。
在本实施例中，还包括：位于所述第一开口的侧壁的阻挡层210，所述停 止层209位于所述阻挡层210上。
在本实施例中，还包括：位于所述停止层209上的第一保护层211，所述 第一保护层211填充满所述第一开口。在其他实施例中，所述停止层填充满 所述第一开口。
在本实施例中，所述停止层209的材料包括无定型硅；所述阻挡层210 的材料包括氧化硅。在进行刻蚀去除所述停止层209的过程中，无定型硅材 料对氧化硅材料的刻蚀选择比很高，因此能够保证去除所述停止层209的过 程中，较小的损伤到所述阻挡层210，进而减小所述刻蚀工艺对栅极结构203 侧壁的刻蚀损伤。
在本实施例中，所述阻挡层210的厚度为20埃～60埃，所述厚度方向为 垂直于所述栅极结构203侧壁的方向，该厚度范围的所述阻挡层210既能够 防止在刻蚀去除所述停止层209时将所述阻挡层210刻穿，进而损伤到所述 栅极结构203的侧壁，同时也能够便于所述清洗工艺将所述阻挡层210去除 完全。
在本实施例中，所述第一保护层211的材料包括氧化硅。
在本实施例中，所述栅极结构203包括：栅介质层、位于所述栅介质层 上的栅极层、位于所述栅极层上的第二保护层、以及位于所述栅介质层、栅 极层和第二保护层侧壁的侧墙。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员， 在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。

Claims (30)

1.一种半导体结构，其特征在于，包括：
衬底；
若干栅极结构和若干源漏掺杂层，所述栅极结构位于所述衬底上，所述源漏掺杂层分别位于所述栅极结构两侧的衬底内，且所述源漏掺杂层位于相邻的所述栅极结构之间；
位于所述源漏掺杂层上的导电结构，所述导电结构的顶部表面低于所述栅极结构的顶部表面，在相邻的所述栅极结构之间具有第一开口；
位于所述第一开口侧壁的停止层。
2.如权利要求1所述半导体结构，其特征在于，还包括：位于所述第一开口的侧壁的阻挡层，所述停止层位于所述阻挡层上。
3.如权利要求2所述半导体结构，其特征在于，还包括：位于所述停止层上的第一保护层，所述第一保护层填充满所述第一开口。
4.如权利要求1所述半导体结构，其特征在于，所述停止层填充满所述第一开口。
5.如权利要求1所述半导体结构，其特征在于，所述停止层的材料包括无定型硅。
6.如权利要求2所述半导体结构，其特征在于，所述阻挡层的材料包括氧化硅。
7.如权利要求2所述半导体结构，其特征在于，所述阻挡层的厚度为20埃～60埃，所述厚度方向为垂直于所述栅极结构侧壁的方向。
8.如权利要求3所述半导体结构，其特征在于，所述第一保护层的材料包括氧化硅。
9.如权利要求1所述半导体结构，其特征在于，所述栅极结构包括：栅介质层、位于所述栅介质层上的栅极层、位于所述栅极层上的第二保护层、以及位于所述栅介质层、栅极层和第二保护层侧壁的侧墙。
10.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
形成若干栅极结构和若干源漏掺杂层，所述栅极结构位于所述衬底上，所述源漏掺杂层分别位于所述栅极结构两侧的衬底内，且所述源漏掺杂层位于相邻的所述栅极结构之间；
在所述源漏掺杂层上形成导电结构，所述导电结构的顶部表面低于所述栅极结构的顶部表面，在相邻的所述栅极结构之间具有第一开口；
在所述第一开口侧壁形成停止层。
11.如权利要求10所述半导体结构的形成方法，其特征在于，在形成所述停止层之前，还包括：在所述第一开口的侧壁形成阻挡层，所述停止层位于所述阻挡层上。
12.如权利要求11所述半导体结构的形成方法，其特征在于，在形成所述停止层之后，还包括：在所述停止层上形成第一保护层，所述第一保护层填充满所述第一开口。
13.如权利要求10所述半导体结构的形成方法，其特征在于，所述停止层填充满所述第一开口。
14.如权利要求12所述半导体结构的形成方法，其特征在于，在形成所述第一保护层之后，还包括：在所述栅极结构与所述第一保护层的顶部表面形成介质层；在所述介质层形成第二开口，所述第二开口暴露出所述第一保护层；去除所述第一保护层，直至暴露出所述停止层的表面为止。
15.如权利要求14所述半导体结构的形成方法，其特征在于，在去除所述第一保护层之后，还包括：采用刻蚀工艺去除所述停止层，所述刻蚀工艺对所述停止层的刻蚀速率大于对所述阻挡层的刻蚀速率；采用清洗工艺去除所述阻挡层。
16.如权利要求15所述半导体结构的形成方法，其特征在于，所述刻蚀工艺采用干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括：Cl2、HBr和CHF4。
17.如权利要求15所述半导体结构的形成方法，其特征在于，所述刻蚀工艺对所述停止层的刻蚀速率与所述刻蚀工艺对所述阻挡层的刻蚀速率的比值范围为15：1～25：1。
18.如权利要求15所述半导体结构的形成方法，其特征在于，所述清洗工艺包括干法清洗工艺，所述干法清洗工艺采用的气体包括氩气。
19.如权利要求15所述半导体结构的形成方法，其特征在于，所述停止层的材料包括无定型硅。
20.如权利要求15所述半导体结构的形成方法，其特征在于，所述阻挡层的材料包括氧化硅。
21.如权利要求11所述半导体结构的形成方法，其特征在于，所述阻挡层的厚度为20埃～60埃，所述厚度方向为垂直于所述栅极结构侧壁的方向。
22.如权利要求12所述半导体结构的形成方法，其特征在于，所述第一保护层的材料包括氧化硅。
23.如权利要求11所述半导体结构的形成方法，其特征在于，所述阻挡层的形成方法包括：在所述第一开口的表面、以及所述栅极结构的顶部表面形成初始阻挡层；回刻蚀所述初始阻挡层，直至暴露出所述栅极结构的顶部表面为止，形成所述阻挡层。
24.如权利要求23所述半导体结构的形成方法，其特征在于，形成所述初始阻挡层的工艺包括原子层沉积工艺。
25.如权利要求23所述半导体结构的形成方法，其特征在于，所述停止层的形成方法包括：在所述初始阻挡层的表面形成初始停止层，回刻蚀所述初始停止层，直至暴露出位于所述栅极结构上的所述初始阻挡层的表面为止，形成所述停止层。
26.如权利要求11所述半导体结构的形成方法，其特征在于，所述栅极结构包括：栅介质层、位于所述栅介质层上的栅极层、位于所述栅极层上的保护层、以及位于所述栅介质层、栅极层和第二保护层侧壁的侧墙。
27.如权利要求11所述半导体结构的形成方法，其特征在于，所述导电结构和所述第一开口的形成方法包括：在所述源漏掺杂层上形成初始导电结构，所述初始导电结构位于相邻的所述栅极结构之间，且所述初始导电结构的顶部表面与所述栅极结构的顶部表面平齐；回刻蚀所述初始导电结构，形成所述导电结构与所述第一开口，所述导电结构的顶部表面低于所述栅极结构的顶部表面，且所述第一开口位于相邻的所述栅极结构之间。
28.如权利要求15所述半导体结构的形成方法，其特征在于，在去除所述阻挡层之后，还包括：在所述第二开口和所述第一开口内形成导电插塞，所述导电插塞与所述导电结构接触。
29.如权利要求28所述半导体结构的形成方法，其特征在于，所述导电插塞的形成方法包括：在所述第一开口和所述第二开口内、以及所述介质层的顶部表面形成初始导电插塞；对所述初始导电插塞进行平坦化处理，直至暴露出所述介质层的顶部表面为止，形成所述导电插塞。
30.如权利要求29所述半导体结构的形成方法，其特征在于，所述平坦化处理的工艺包括化学机械打磨工艺。
CN202010988489.3A 2020-09-18 2020-09-18 半导体结构及其形成方法 Pending CN114203671A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010988489.3A CN114203671A (zh) 2020-09-18 2020-09-18 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010988489.3A CN114203671A (zh) 2020-09-18 2020-09-18 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114203671A true CN114203671A (zh) 2022-03-18

Family

ID=80645112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010988489.3A Pending CN114203671A (zh) 2020-09-18 2020-09-18 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114203671A (zh)

Similar Documents

Publication Publication Date Title
CN106373924B (zh) 半导体结构的形成方法
CN109979880B (zh) 半导体结构及其形成方法
TWI521710B (zh) 半導體裝置結構及其形成方法
US10658489B2 (en) Semiconductor structure and fabrication method thereof
CN108962817B (zh) 半导体结构及其形成方法
KR20090001377A (ko) 반도체 소자의 형성 방법
CN108807377B (zh) 半导体器件及其形成方法
US20230290867A1 (en) Semiconductor structure and fabrication method thereof
CN107799462B (zh) 半导体结构的形成方法
CN109545734B (zh) 半导体结构及其形成方法
US11749745B2 (en) Semiconductor structure and fabrication method thereof
TWI740419B (zh) 半導體結構及其形成方法
CN114203671A (zh) 半导体结构及其形成方法
TWI524533B (zh) 半導體裝置結構及其形成方法
CN111489972B (zh) 半导体结构及其形成方法
CN113555438B (zh) 半导体结构及其形成方法
US11652004B2 (en) Methods for forming memory devices
TWI748219B (zh) 記憶體裝置及其製造方法
CN113097137B (zh) 半导体结构及其形成方法
CN112420711B (zh) 存储器装置及其制造方法
CN114497213A (zh) 半导体结构及其形成方法
CN113707719A (zh) 半导体结构及其形成方法
CN115692417A (zh) 半导体结构及其形成方法
CN114171517A (zh) 半导体结构及其形成方法
CN114203633A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination