CN114497213A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN114497213A CN114497213A CN202011150284.4A CN202011150284A CN114497213A CN 114497213 A CN114497213 A CN 114497213A CN 202011150284 A CN202011150284 A CN 202011150284A CN 114497213 A CN114497213 A CN 114497213A
- Authority
- CN
- China
- Prior art keywords
- forming
- layer
- conductive
- dielectric layer
- conductive structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 95
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000010410 layer Substances 0.000 claims abstract description 334
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 45
- 230000004888 barrier function Effects 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000004381 surface treatment Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910000428 cobalt oxide Inorganic materials 0.000 claims description 5
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 229910000765 intermetallic Inorganic materials 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 15
- 238000005260 corrosion Methods 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 8
- 150000002736 metal compounds Chemical group 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体结构及其形成方法，包括：衬底；若干第一栅极结构和若干第一源漏掺杂层，第一栅极结构位于衬底上，第一源漏掺杂层分别位于第一栅极结构两侧的衬底内；位于第一源漏掺杂层上的第一导电结构，第一导电结构的顶部表面高于第一栅极结构的顶部表面；位于第一导电结构的顶部表面上的第一保护层。由于第一保护层是通过处理金属形成的金属化合物，具有很好的致密性，能够很好的将第一导电结构的顶部表面与空气进行隔离，避免了第一导电结构被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的第一导电插塞能够与第一导电结构紧密连接，有效降低第一导电插塞与第一导电结构之间的接触电阻，进而提升最终形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展，例如以闪存作为数码相机、笔记本电脑或平板电脑等电子设备中的存储器件。因此，降低闪存单元的尺寸，并以此降低闪存存储器的成本是技术发展的方向之一。对于所述或非门电擦除隧穿氧化层闪存存储器来说，能够采用自对准电接触(Self-Align Contact)工艺制作源区和漏区表面的导电结构，以此能够满足制作更小尺寸的闪存存储器的需求。
然而，现有技术中自对准电接触工艺所形成的半导体结构的性能仍有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底包括第一区；若干第一栅极结构和若干第一源漏掺杂层，所述第一栅极结构位于所述第一区上，所述第一源漏掺杂层分别位于所述第一栅极结构两侧的第一区内，且所述第一源漏掺杂层位于相邻的所述第一栅极结构之间；位于所述第一源漏掺杂层上的第一导电结构，所述第一导电结构的顶部表面高于所述第一栅极结构的顶部表面；位于所述第一导电结构的顶部表面上的第一保护层。
可选的，还包括：位于所述第一保护层侧壁、以及暴露出的所述第一导电结构的侧壁的阻挡层。
可选的，所述阻挡层的材料包括：氧化钛、氧化硅或钴化硅。
可选的，所述衬底还包括第二区，所述第一区与所述第二区相邻。
可选的，还包括：第二栅极结构和第二源漏掺杂层，所述第二栅极结构位于所述第二区上，所述第二源漏掺杂层位于所述第二区内，且所述第二源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间。
可选的，还包括：位于所述第二源漏掺杂层上的第二导电结构，且所述第二导电结构还位于所述第二栅极结构表面。
可选的，还包括：位于所述第二导电结构的顶部表面的第二保护层。
可选的，还包括：位于所述第一栅极结构的侧壁上的第一刻蚀停止层；位于部分所述第一栅极结构上的第二刻蚀停止层；位于所述第一栅极结构和所述第一导电结构上的第三介质层；位于所述第三介质层上的第三刻蚀停止层；位于所述第三刻蚀停止层上的第四介质层。
可选的，还包括：位于所述第三介质层、第三刻蚀停止层以及第四介质层内的第一导电插塞和第二导电插塞，所述第一导电插塞与部分所述第一导电结构连接，所述第二导电插塞与部分所述第一栅极结构连接。
相应的，本发明还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区；形成若干第一栅极结构和若干第一源漏掺杂层，所述第一栅极结构位于所述第一区上，所述第一源漏掺杂层分别位于所述第一栅极结构两侧的第一区内，且所述第一源漏掺杂层位于相邻的所述第一栅极结构之间；在所述第一源漏掺杂层上形成第一导电结构，所述第一导电结构的顶部表面高于所述第一栅极结构的顶部表面；对所述第一导电结构进行表面处理，在所述第一导电结构的顶部表面形成第一保护层。
可选的，在形成所述第一保护层之后，还包括：在所述第一保护层和暴露出的所述第一导电结构的侧壁形成阻挡层。
可选的，所述阻挡层的材料包括：氧化钛、氧化硅或钴化硅。
可选的，所述阻挡层的形成方法包括：在所述第一栅极结构和所述第一保护层上、以及所述第一保护层和暴露出的所述第一导电结构的侧壁形成初始阻挡层；回刻蚀所述初始阻挡层，直至暴露出所述第一保护层的顶部表面为止，形成所述阻挡层。
可选的，所述衬底还包括第二区，所述第一区与所述第二区相邻。
可选的，在形成所述第一栅极结构和所述第一源漏掺杂层的过程中，还包括：形成第二栅极结构和第二源漏掺杂层，所述第二栅极结构位于所述第二区上，所述第二源漏掺杂层位于所述第二区内，且所述第二源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间。
可选的，在形成所述第一导电结构的过程中，还包括：在所述第二源漏掺杂层上形成第二导电结构，且所述第二导电结构还位于所述第二栅极结构表面。
可选的，在形成所述第一保护层的过程中，还包括：对所述第二导电结构进行表面处理，在所述第二导电结构的顶部表面形成第二保护层。
可选的，所述表面处理包括氧化处理。
可选的，在形成所述第一栅极结构和所述第一源漏掺杂层的过程中，还包括：在所述第一栅极结构的侧壁形成第一刻蚀停止层；在相邻的所述第一栅极结构之间形成第一介质层，所述第一介质层覆盖所述第一刻蚀停止层的侧壁；在所述第一刻蚀停止层、第一介质层以及第一栅极结构的顶部表面形成第二刻蚀停止层；在所述第二刻蚀停止层上形成第二介质层。
可选的，所述第一介质层和所述第二介质层的材料与所述第一刻蚀停止层和所述第二刻蚀停止层的材料不同。
可选的，所述第一介质层和所述第二介质层的材料包括氧化硅。
可选的，所述第一刻蚀停止层和所述第二刻蚀停止层的材料包括氮化硅。
可选的，所述第一导电结构的形成方法包括：刻蚀去除部分所述第二介质层、部分所述第二刻蚀停止层以及所述第一介质层，直至暴露出所述第一源漏掺杂层的顶部表面为止，在相邻的所述第一栅极结构之间形成第一导电开口；在所述第一导电开口内形成所述第一导电结构。
可选的，所述第一导电结构的材料包括金属，所述金属包括：钨、钴或钌。
可选的，在形成所述阻挡层之后，还包括：在所述第一栅极结构、第一保护层以及第一导电结构上形成第三介质层，所述第三介质层覆盖所述第一栅极结构、第一保护层以及第一导电结构；在所述第三介质层上形成第三刻蚀停止层；在所述第三刻蚀停止层上形成第四介质层。
可选的，所述第三介质层和所述第四介质层的材料与所述第三刻蚀停止层的材料不同。
可选的，所述第三介质层和所述第四介质层的材料包括氧化硅。
可选的，所述第三刻蚀停止层的材料包括氮化硅。
可选的，在形成所述第三介质层、第四介质层以及第三刻蚀停止层之后，还包括：在形成所述第三介质层、第四介质层以及第三刻蚀停止层内形成第一导电插塞和第二导电插塞，所述第一导电插塞与部分所述第一导电结构连接，所述第二导电插塞与部分所述第一栅极结构连接。
可选的，所述第一导电插塞和所述第二导电插塞的形成方法包括：刻蚀去除部分所述第三介质层、第四介质层以及第三刻蚀停止层，在所述第三介质层、第四介质层以及第三刻蚀停止层内形成第一插塞开口和第二插塞开口，所述第一插塞开口和所述第二插塞开口暴露出所述阻挡层的侧壁，且所述第一插塞开口暴露出部分所述第一导电结构的顶部表面，所述第二插塞开口暴露出部分所述第一栅极结构的顶部表面；在所述第一插塞开口内形成第一导电插塞；在所述第二插塞开口内形成第二导电插塞。
可选的，所述衬底包括：基底以及位于所述基底上的鳍部结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案的结构中，位于所述第一导电结构的顶部表面的第一保护层。由于所述第一保护层是通过处理金属形成的金属化合物，因此所述第一保护层具有很好的致密性，能够很好的将所述第一导电结构的顶部表面与空气进行隔离，避免了所述第一导电结构被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的第一导电插塞能够与所述第一导电结构紧密连接，有效降低所述第一导电插塞与所述第一导电结构之间的接触电阻，进而提升最终形成的半导体结构的性能。
进一步，还包括：位于所述第二导电结构的顶部表面的第二保护层。通过所述第二保护层能够很好的将所述第二导电结构的顶部表面与空气进行隔离，避免了所述第二导电结构被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的第二导电插塞能够与所述第二导电结构紧密连接，有效降低所述第二导电插塞与所述第二导电结构之间的接触电阻，进而提升最终形成的半导体结构的性能。
本发明技术方案的形成方法中，对所述第一导电结构进行表面处理，在所述第一导电结构的顶部表面形成第一保护层。由于所述第一保护层是通过处理金属形成的金属化合物，因此所述第一保护层具有很好的致密性，能够很好的将所述第一导电结构的顶部表面与空气进行隔离，避免了所述第一导电结构被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的第一导电插塞能够与所述第一导电结构紧密连接，有效降低所述第一导电插塞与所述第一导电结构之间的接触电阻，进而提升最终形成的半导体结构的性能。
进一步，还包括：对所述第二导电结构进行表面处理，在所述第二导电结构的顶部表面形成第二保护层。通过所述第二保护层能够很好的将所述第二导电结构的顶部表面与空气进行隔离，避免了所述第二导电结构被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的导电插塞能够与所述第二导电结构紧密连接，有效降低所述导电插塞与所述第二导电结构之间的接触电阻，进而提升最终形成的半导体结构的性能。
进一步，所述第一导电插塞和所述第二导电插塞的形成方法包括：刻蚀去除部分所述第三介质层、第四介质层以及第三刻蚀停止层，在所述第三介质层、第四介质层以及第三刻蚀停止层内形成第一插塞开口和第二插塞开口，所述第一插塞开口和所述第二插塞开口暴露出所述阻挡层的侧壁，且所述第一插塞开口暴露出部分所述第一导电结构的顶部表面，所述第二插塞开口暴露出部分所述第一栅极结构的顶部表面；在所述第一插塞开口内形成第一导电插塞；在所述第二插塞开口内形成第二导电插塞。利用所述阻挡层的材料与所述第三介质层和所述第四介质层的材料的不同，采用自对准刻蚀工艺形成所述第一插塞开口和所述第二插塞开口，能够有效降低光刻工艺的难度。
附图说明
图1和图2是一种半导体结构的结构示意图；
图3至图10是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中自对准电接触工艺所形成的半导体结构的性能仍有待提升。以下将结合附图进行具体说明。
请参考图1，提供衬底(未图示)，形成若干栅极结构101和若干源漏掺杂层102，所述栅极结构101位于所述衬底上，所述源漏掺杂层102分别位于所述栅极结构101两侧的衬底内，且所述源漏掺杂层102位于相邻的所述栅极结构101之间；在所述源漏掺杂层102上形成导电结构103。
请参考图2，在所述栅极结构101和所述导电结构上形成介质层104；在所述介质层104内形成第二开口(未标示)，所述第二开口暴露出所述导电结构的顶部表面；在所述第二开口内形成导电插塞，所述导电插塞与所述导电结构连接。
在本实施例中，所述导电结构的材料采用金属，如钨、钴或钌，这些金属材料的化学性质不稳定，在形成所述导电结构之后，由于导电结构直接暴露在空气，空气中的水分容易与所述导电结构发生反应，使得所述导电结构的顶部表面出现凹凸不平问题(如图1中A部分所示)，进而使得后续形成的导电插塞与所述导电结构不能够紧密的接触，导致最终形成的半导体结构的接触电阻较大。
在此基础上，本发明提供一种半导体结构及其形成方法，对所述第一导电结构进行表面处理，在所述第一导电结构的顶部表面形成第一保护层。由于所述第一保护层是通过处理金属形成的金属化合物，因此所述第一保护层具有很好的致密性，能够很好的将所述第一导电结构的顶部表面与空气进行隔离，避免了所述第一导电结构被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的第一导电插塞能够与所述第一导电结构紧密连接，有效降低所述第一导电插塞与所述第一导电结构之间的接触电阻，进而提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图10是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3，提供衬底，所述衬底包括第一区I。
在本实施例中，所述衬底还包括第二区II，所述第一区I与所述第二区II相邻。
在本实施例中，所述衬底包括：基底200以及位于所述基底200上的鳍部结构201。在其他实施例中，所述鳍部结构还可以包括若干沿所述基底法线方向依次重叠的沟道层和牺牲层；在其他实施例中，所述衬底还可以不形成所述鳍部结构。
在本实施例中，所述基底200和所述鳍部结构201的形成方法包括：提供初始衬底(未图示)，在所述初始衬底上形成图形化层；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述基底200与所述鳍部结构201。
在本实施例中，所述基底200的材料为单晶硅。在其他实施例中，所述基底的材料还可以为多晶硅或非晶硅；所述基底的材料还可以为锗、锗化硅、砷化镓等半导体材料。
在本实施例中，所述鳍部结构201的材料为单晶硅。在其它实施例中，所述鳍部的材料还可以为单晶锗硅或者其它半导体材料。
请参考图4，在所述衬底上形成隔离层202。
在本实施例中，所述隔离层202覆盖部分所述鳍部201的侧壁，且所述隔离层202的顶部表面低于所述鳍部201的顶部表面。
所述隔离层202的形成方法包括：在所述衬底上形成初始隔离层(未图示)，所述初始隔离层覆盖所述鳍部201；对所述初始隔离层进行平坦化处理，直至暴露出所述鳍部201的顶部表面为止；在所述平坦化处理之后，去除部分所述初始隔离层，形成所述隔离层202，所述隔离层202的顶部表面低于所述鳍部201的顶部表面。
在本实施例中，对所述初始隔离层进行平坦化处理的工艺采用湿法刻蚀工艺；在其他实施例中，对所述初始隔离层进行平坦化处理的工艺还可以包括干法刻蚀工艺或化学机械打磨工艺(CMP)。
在本实施例中，所述隔离层202的材料包括氧化硅；在其他实施例中，所述隔离层的材料还可以包括氮化硅或氮氧化硅。
请参考图5，在形成所述隔离层202之后，形成若干第一栅极结构203和若干第一源漏掺杂层204，所述第一栅极结构203位于所述第一区I上，所述第一源漏掺杂层204分别位于所述第一栅极结构203两侧的第一区I内，且所述第一源漏掺杂层204位于相邻的所述第一栅极结构203之间。
在本实施例中，在形成所述第一栅极结构203和所述第一源漏掺杂层204的过程中，还包括：形成第二栅极结构205和第二源漏掺杂层206，所述第二栅极结构205位于所述第二区II上，所述第二源漏掺杂层206位于所述第二区II内，且所述第二源漏掺杂层206位于相邻的所述第一栅极结构203和所述第二栅极结构205之间。
在本实施例中，在形成所述第一栅极结构203和所述第一源漏掺杂层204的过程中，还包括：在所述第一栅极结构203的侧壁形成第一刻蚀停止层207；在相邻的所述第一栅极结构203之间形成第一介质层208，所述第一介质层208覆盖所述第一刻蚀停止层207的侧壁；在所述第一刻蚀停止层207、第一介质层208以及第一栅极结构203的顶部表面形成第二刻蚀停止层209；在所述第二刻蚀停止层209上形成第二介质层210。
在本实施例中，所述第一栅极结构203包括：第一栅介质层、位于所述第一栅介质层上的第一栅极层、以及位于所述第一栅介质层和所述第一栅极层侧壁的第一侧墙(未标示)；所述第二栅极结构205包括：第二栅介质层、位于所述第二栅介质层上的第二栅极层、以及位于所述第二栅介质层和所述第二栅极层侧壁的第二侧墙(未标示)
在本实施例中，所述第一栅介质层和所述第二栅介质层的材料包括高K介质材料。
所述第一栅极层和所述第二栅极层的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍。在本实施例中，所述第一栅极层和所述第二栅极层的材料采用钨。
在本实施例中，所述第一介质层208和所述第二介质层210的材料与所述第一刻蚀停止层207和所述第二刻蚀停止层209的材料不同，在后续去除所述第一介质层208和所述第二介质层210时，采用自对准工艺进行去除，有效提升制程效率。
在本实施例中，所述第一介质层208和所述第二介质层210的材料采用氧化硅；所述第一刻蚀停止层207和所述第二刻蚀停止层209的材料采用氮化硅。
请参考图6，在所述第一源漏掺杂层204上形成第一导电结构211，所述第一导电结构211的顶部表面高于所述第一栅极结构203的顶部表面。
在本实施例中，在形成所述第一导电结构211的过程中，还包括：在所述第二源漏掺杂层206上形成第二导电结构212，且所述第二导电结构212还位于所述第二栅极结构205表面。
在本实施例中，所述第一导电结构211和所述第二导电结构212的形成方法包括：刻蚀去除部分所述第二介质层210、部分所述第二刻蚀停止层209以及所述第一介质层208，直至暴露出所述第一源漏掺杂层204和所述第二源漏掺杂层206的顶部表面为止，在相邻的所述第一栅极结构203之间形成第一导电开口、以及在相邻的所述第一栅极结构203和所述第二栅极结构205之间形成第二导电开口；在所述第一导电开口内形成所述第一导电结构211；在所述第二导电开口内形成所述第二导电结构212。
所述第一导电结构211和所述第二导电结构212的材料包括金属，所述金属包括：钨、钴或钌；在本实施例中，所述第一导电结构211和所述第二导电结构212的材料采用钴。
在本实施例中，在形成所述第一导电结构211和所述第二导电结构212之后，还包括：去除剩余的所述第二介质层210。
请参考图7，对所述第一导电结构211进行表面处理，在所述第一导电结构211的顶部表面形成第一保护层213。
通过对所述第一导电结构211进行表面处理，在所述第一导电结构211的顶部表面形成第一保护层213。由于所述第一保护层213是通过处理金属形成的金属化合物，因此所述第一保护层213具有很好的致密性，能够很好的将所述第一导电结构211的顶部表面与空气进行隔离，避免了所述第一导电结构211被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的第一导电插塞能够与所述第一导电结构211紧密连接，有效降低所述第一导电插塞与所述第一导电结构211之间的接触电阻，进而提升最终形成的半导体结构的性能。
在本实施例中，在形成所述第一保护层213的过程中，还包括：对所述第二导电结构212进行表面处理，在所述第二导电结构212的顶部表面形成第二保护层214。
通过所述第二保护层214能够很好的将所述第二导电结构212的顶部表面与空气进行隔离，避免了所述第二导电结构212被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的导电插塞能够与所述第二导电结构212紧密连接，有效降低所述导电插塞与所述第二导电结构212之间的接触电阻，进而提升最终形成的半导体结构的性能。
在本实施例中，所述表面处理采用的是氧化处理。通过氧化所述第一导电结构211和所述第二导电结构212，在所述第一导电结构211和所述第二导电结构212的顶部表面形成致密的金属氧化物，避免了所述第一导电结构211和所述第二导电结构212被空气中的水分腐蚀而造成表面凹凸不平的问题。
请参考图8，在形成所述第一保护层213之后，在所述第一保护层213和暴露出的所述第一导电结构211的侧壁形成阻挡层215。
在本实施例中，还包括：在所述第二保护层214和暴露出的所述第二导电结构212的侧壁形成所述阻挡层215。
所述阻挡层215的材料包括：氧化钛、氧化硅或钴化硅；在本实施例中，所述阻挡层215的材料采用氧化钛。
在本实施例中，所述阻挡层215的形成方法包括：在所述第一栅极结构203和所述第一保护层213上、以及所述第一保护层213和暴露出的所述第一导电结构211的侧壁形成初始阻挡层(未图示)；回刻蚀所述初始阻挡层，直至暴露出所述第一保护层213的顶部表面为止，形成所述阻挡层215。
请参考图9，在形成所述阻挡层215之后，在所述第一栅极结构203、第一保护层213以及第一导电结构211上形成第三介质层216，所述第三介质层216覆盖所述第一栅极结构203、第一保护层213以及第一导电结构211；在所述第三介质层216上形成第三刻蚀停止层217；在所述第三刻蚀停止层217上形成第四介质层218。
在本实施例中，所述第三介质层216还覆盖所述第二栅极结构205、第二保护层214以及第二导电结构212。
在本实施例中，所述第三介质层216和所述第四介质层218的材料与所述第三刻蚀停止层217的材料不同。所述第三刻蚀停止层217作为去除部分所述第四介质层218时的停止界面。
在本实施例中，所述第三介质层216和所述第四介质层218的材料采用氧化硅；所述第三刻蚀停止层217的材料采用氮化硅。
请参考图10，在形成所述第三介质层216、第四介质层218以及第三刻蚀停止层217之后，在形成所述第三介质层216、第四介质层218以及第三刻蚀停止层217内形成第一导电插塞219和第二导电插塞220，所述第一导电插塞219与部分所述第一导电结构211连接，所述第二导电插塞220与部分所述第一栅极结构203连接。
在本实施例中，所述第一导电插塞219和所述第二导电插塞220的形成方法包括：刻蚀去除部分所述第三介质层216、第四介质层218以及第三刻蚀停止层217，在所述第三介质层216、第四介质层218以及第三刻蚀停止层217内形成第一插塞开口和第二插塞开口(未标示)，所述第一插塞开口和所述第二插塞开口暴露出所述阻挡层215的侧壁，且所述第一插塞开口暴露出部分所述第一导电结构211的顶部表面，所述第二插塞开口暴露出部分所述第一栅极结构203的顶部表面；在所述第一插塞开口内形成第一导电插塞219；在所述第二插塞开口内形成第二导电插塞220。
利用所述阻挡层215的材料与所述第三介质层216和所述第四介质层218的材料的不同，采用自对准刻蚀工艺形成所述第一插塞开口和所述第二插塞开口，能够有效降低光刻工艺的难度。
相应的，本发明实施例中还提供了一种半导体结构，请继续参考图10，包括：衬底，所述衬底包括第一区I；若干第一栅极结构203和若干第一源漏掺杂层204，所述第一栅极结构203位于所述第一区I上，所述第一源漏掺杂层204分别位于所述第一栅极结构203两侧的第一区I内，且所述第一源漏掺杂层204位于相邻的所述第一栅极结构203之间；位于所述第一源漏掺杂层204上的第一导电结构211，所述第一导电结构211的顶部表面高于所述第一栅极结构203的顶部表面；位于所述第一导电结构211的顶部表面上的第一保护层213。
在本实施例中，通过位于所述第一导电结构211的顶部表面的第一保护层213。由于所述第一保护层213是通过处理金属形成的金属化合物，因此所述第一保护层213具有很好的致密性，能够很好的将所述第一导电结构211的顶部表面与空气进行隔离，避免了所述第一导电结构211被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的第一导电插塞219能够与所述第一导电结构211紧密连接，有效降低所述第一导电插塞219与所述第一导电结构211之间的接触电阻，进而提升最终形成的半导体结构的性能。
在本实施例中，还包括：位于所述第一保护层213侧壁、以及暴露出的所述第一导电结构211的侧壁的阻挡层215。
在本实施例中，所述阻挡层215的材料包括：氧化钛、氧化硅或钴化硅。
在本实施例中，所述衬底还包括第二区II，所述第一区I与所述第二区II相邻。
在本实施例中，还包括：第二栅极结构205和第二源漏掺杂层206，所述第二栅极结构205位于所述第二区II上，所述第二源漏掺杂层206位于所述第二区II内，且所述第二源漏掺杂层206位于相邻的所述第一栅极结构203和所述第二栅极结构205之间。
在本实施例中，还包括：位于所述第二源漏掺杂层206上的第二导电结构212，且所述第二导电结构212还位于所述第二栅极结构205表面。
在本实施例中，还包括：位于所述第二导电结构212的顶部表面的第二保护层214。
通过所述第二保护层214能够很好的将所述第二导电结构212的顶部表面与空气进行隔离，避免了所述第二导电结构212被空气中的水分腐蚀而造成表面凹凸不平的问题，进而使得后续形成的导电插塞能够与所述第二导电结构212紧密连接，有效降低所述导电插塞与所述第二导电结构212之间的接触电阻，进而提升最终形成的半导体结构的性能。
在本实施例中，还包括：位于所述第一栅极结构203的侧壁上的第一刻蚀停止层207；位于部分所述第一栅极结构203上的第二刻蚀停止层209；位于所述第一栅极结构203和所述第一导电结构211上的第三介质层216；位于所述第三介质层216上的第三刻蚀停止层217；位于所述第三刻蚀停止层217上的第四介质层218。
在本实施例中，还包括：位于所述第三介质层216、第三刻蚀停止层217以及第四介质层218内的第一导电插塞219和第二导电插塞220，所述第一导电插塞219与部分所述第一导电结构211连接，所述第二导电插塞220与部分所述第一栅极结构203连接。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (31)
1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一区；
若干第一栅极结构和若干第一源漏掺杂层，所述第一栅极结构位于所述第一区上，所述第一源漏掺杂层分别位于所述第一栅极结构两侧的第一区内，且所述第一源漏掺杂层位于相邻的所述第一栅极结构之间；
位于所述第一源漏掺杂层上的第一导电结构，所述第一导电结构的顶部表面高于所述第一栅极结构的顶部表面；
位于所述第一导电结构的顶部表面上的第一保护层。
2.如权利要求1所述半导体结构，其特征在于，还包括：位于所述第一保护层侧壁、以及暴露出的所述第一导电结构的侧壁的阻挡层。
3.如权利要求2所述半导体结构，其特征在于，所述阻挡层的材料包括：氧化钛、氧化硅或钴化硅。
4.如权利要求1所述半导体结构，其特征在于，所述衬底还包括第二区，所述第一区与所述第二区相邻。
5.如权利要求4所述半导体结构，其特征在于，还包括：第二栅极结构和第二源漏掺杂层，所述第二栅极结构位于所述第二区上，所述第二源漏掺杂层位于所述第二区内，且所述第二源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间。
6.如权利要求5所述半导体结构，其特征在于，还包括：位于所述第二源漏掺杂层上的第二导电结构，且所述第二导电结构还位于所述第二栅极结构表面。
7.如权利要求6所述半导体结构，其特征在于，还包括：位于所述第二导电结构的顶部表面的第二保护层。
8.如权利要求1所述半导体结构，其特征在于，还包括：位于所述第一栅极结构的侧壁上的第一刻蚀停止层；位于部分所述第一栅极结构上的第二刻蚀停止层；位于所述第一栅极结构和所述第一导电结构上的第三介质层；位于所述第三介质层上的第三刻蚀停止层；位于所述第三刻蚀停止层上的第四介质层。
9.如权利要求8所述半导体结构，其特征在于，还包括：位于所述第三介质层、第三刻蚀停止层以及第四介质层内的第一导电插塞和第二导电插塞，所述第一导电插塞与部分所述第一导电结构连接，所述第二导电插塞与部分所述第一栅极结构连接。
10.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区；
形成若干第一栅极结构和若干第一源漏掺杂层，所述第一栅极结构位于所述第一区上，所述第一源漏掺杂层分别位于所述第一栅极结构两侧的第一区内，且所述第一源漏掺杂层位于相邻的所述第一栅极结构之间；
在所述第一源漏掺杂层上形成第一导电结构，所述第一导电结构的顶部表面高于所述第一栅极结构的顶部表面；
对所述第一导电结构进行表面处理，在所述第一导电结构的顶部表面形成第一保护层。
11.如权利要求10所述半导体结构的形成方法，其特征在于，在形成所述第一保护层之后，还包括：在所述第一保护层和暴露出的所述第一导电结构的侧壁形成阻挡层。
12.如权利要求11所述半导体结构的形成方法，其特征在于，所述阻挡层的材料包括：氧化钛、氧化硅或钴化硅。
13.如权利要求11所述半导体结构的形成方法，其特征在于，所述阻挡层的形成方法包括：在所述第一栅极结构和所述第一保护层上、以及所述第一保护层和暴露出的所述第一导电结构的侧壁形成初始阻挡层；回刻蚀所述初始阻挡层，直至暴露出所述第一保护层的顶部表面为止，形成所述阻挡层。
14.如权利要求10所述半导体结构的形成方法，其特征在于，所述衬底还包括第二区，所述第一区与所述第二区相邻。
15.如权利要求14所述半导体结构的形成方法，其特征在于，在形成所述第一栅极结构和所述第一源漏掺杂层的过程中，还包括：形成第二栅极结构和第二源漏掺杂层，所述第二栅极结构位于所述第二区上，所述第二源漏掺杂层位于所述第二区内，且所述第二源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间。
16.如权利要求15所述半导体结构的形成方法，其特征在于，在形成所述第一导电结构的过程中，还包括：在所述第二源漏掺杂层上形成第二导电结构，且所述第二导电结构还位于所述第二栅极结构表面。
17.如权利要求16所述半导体结构的形成方法，其特征在于，在形成所述第一保护层的过程中，还包括：对所述第二导电结构进行表面处理，在所述第二导电结构的顶部表面形成第二保护层。
18.如权利要求10或17所述半导体结构的形成方法，其特征在于，所述表面处理包括氧化处理。
19.如权利要求10所述半导体结构的形成方法，其特征在于，在形成所述第一栅极结构和所述第一源漏掺杂层的过程中，还包括：在所述第一栅极结构的侧壁形成第一刻蚀停止层；在相邻的所述第一栅极结构之间形成第一介质层，所述第一介质层覆盖所述第一刻蚀停止层的侧壁；在所述第一刻蚀停止层、第一介质层以及第一栅极结构的顶部表面形成第二刻蚀停止层；在所述第二刻蚀停止层上形成第二介质层。
20.如权利要求19所述半导体结构的形成方法，其特征在于，所述第一介质层和所述第二介质层的材料与所述第一刻蚀停止层和所述第二刻蚀停止层的材料不同。
21.如权利要求20所述半导体结构的形成方法，其特征在于，所述第一介质层和所述第二介质层的材料包括氧化硅。
22.如权利要求20所述半导体结构的形成方法，其特征在于，所述第一刻蚀停止层和所述第二刻蚀停止层的材料包括氮化硅。
23.如权利要求19所述半导体结构的形成方法，其特征在于，所述第一导电结构的形成方法包括：刻蚀去除部分所述第二介质层、部分所述第二刻蚀停止层以及所述第一介质层，直至暴露出所述第一源漏掺杂层的顶部表面为止，在相邻的所述第一栅极结构之间形成第一导电开口；在所述第一导电开口内形成所述第一导电结构。
24.如权利要求10所述半导体结构的形成方法，其特征在于，所述第一导电结构的材料包括金属，所述金属包括：钨、钴或钌。
25.如权利要求11所述半导体结构的形成方法，其特征在于，在形成所述阻挡层之后，还包括：在所述第一栅极结构、第一保护层以及第一导电结构上形成第三介质层，所述第三介质层覆盖所述第一栅极结构、第一保护层以及第一导电结构；在所述第三介质层上形成第三刻蚀停止层；在所述第三刻蚀停止层上形成第四介质层。
26.如权利要求25所述半导体结构的形成方法，其特征在于，所述第三介质层和所述第四介质层的材料与所述第三刻蚀停止层的材料不同。
27.如权利要求26所述半导体结构的形成方法，其特征在于，所述第三介质层和所述第四介质层的材料包括氧化硅。
28.如权利要求26所述半导体结构的形成方法，其特征在于，所述第三刻蚀停止层的材料包括氮化硅。
29.如权利要求25所述半导体结构的形成方法，其特征在于，在形成所述第三介质层、第四介质层以及第三刻蚀停止层之后，还包括：在形成所述第三介质层、第四介质层以及第三刻蚀停止层内形成第一导电插塞和第二导电插塞，所述第一导电插塞与部分所述第一导电结构连接，所述第二导电插塞与部分所述第一栅极结构连接。
30.如权利要求29所述半导体结构的形成方法，其特征在于，所述第一导电插塞和所述第二导电插塞的形成方法包括：刻蚀去除部分所述第三介质层、第四介质层以及第三刻蚀停止层，在所述第三介质层、第四介质层以及第三刻蚀停止层内形成第一插塞开口和第二插塞开口，所述第一插塞开口和所述第二插塞开口暴露出所述阻挡层的侧壁，且所述第一插塞开口暴露出部分所述第一导电结构的顶部表面，所述第二插塞开口暴露出部分所述第一栅极结构的顶部表面；在所述第一插塞开口内形成第一导电插塞；在所述第二插塞开口内形成第二导电插塞。
31.如权利要求10所述半导体结构的形成方法，其特征在于，所述衬底包括：
基底以及位于所述基底上的鳍部结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011150284.4A CN114497213A (zh) | 2020-10-23 | 2020-10-23 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011150284.4A CN114497213A (zh) | 2020-10-23 | 2020-10-23 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114497213A true CN114497213A (zh) | 2022-05-13 |
Family
ID=81470958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011150284.4A Pending CN114497213A (zh) | 2020-10-23 | 2020-10-23 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114497213A (zh) |
-
2020
- 2020-10-23 CN CN202011150284.4A patent/CN114497213A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109979880B (zh) | 半导体结构及其形成方法 | |
| KR102066000B1 (ko) | 반도체 소자의 제조하는 방법 | |
| US11362098B2 (en) | Method for manufacturing memory device | |
| TWI521710B (zh) | 半導體裝置結構及其形成方法 | |
| US8741754B2 (en) | Fabricating method of non-volatile memory | |
| US20230290867A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN111415937A (zh) | 存储器及其形成方法 | |
| CN109545734B (zh) | 半导体结构及其形成方法 | |
| US11749745B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN114497213A (zh) | 半导体结构及其形成方法 | |
| TWI740419B (zh) | 半導體結構及其形成方法 | |
| CN113555438B (zh) | 半导体结构及其形成方法 | |
| CN114068562A (zh) | 半导体存储装置以及其制作方法 | |
| CN113097137B (zh) | 半导体结构及其形成方法 | |
| US11658112B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN114203671A (zh) | 半导体结构及其形成方法 | |
| CN113838932B (zh) | 半导体结构及其形成方法 | |
| US20220005940A1 (en) | Semiconductor device and forming method thereof | |
| CN113903805B (zh) | 半导体结构及其形成方法 | |
| CN115692417A (zh) | 半导体结构及其形成方法 | |
| CN115938917A (zh) | 半导体结构的制造方法 | |
| CN114709215A (zh) | 存储器及存储器的形成方法 | |
| CN114141700A (zh) | 半导体结构的形成方法 | |
| CN114284211A (zh) | 半导体器件的制作方法及存储器的制作方法 | |
| CN113707719A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |