CN112420711B - 存储器装置及其制造方法 - Google Patents

存储器装置及其制造方法 Download PDF

Info

Publication number
CN112420711B
CN112420711B CN201910785856.7A CN201910785856A CN112420711B CN 112420711 B CN112420711 B CN 112420711B CN 201910785856 A CN201910785856 A CN 201910785856A CN 112420711 B CN112420711 B CN 112420711B
Authority
CN
China
Prior art keywords
layer
metal silicide
spacer
memory device
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910785856.7A
Other languages
English (en)
Other versions
CN112420711A (zh
Inventor
蔡易宗
林志豪
李健志
吴佳纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201910785856.7A priority Critical patent/CN112420711B/zh
Publication of CN112420711A publication Critical patent/CN112420711A/zh
Application granted granted Critical
Publication of CN112420711B publication Critical patent/CN112420711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region

Abstract

本发明提供了一种存储器装置及其制造方法，此方法包含在基底上方形成多个栅极结构，在栅极结构的两侧形成第一间隙壁，在两相邻的第一间隙壁之间填充介电层，在栅极结构上方形成金属硅化物层，在金属硅化物层、第一间隙壁和介电层上方顺应性形成间隙壁材料层，以及对间隙壁材料层进行回刻蚀，以在金属硅化物层的两侧形成第二间隙壁。通过在金属硅化物层上形成间隙壁材料层，接着通过回刻蚀工艺移除间隙壁材料层的水平部分和金属硅化物层的残留物，以在金属硅化物层的两侧形成间隙壁，可避免相邻的金属硅化物层发生短路的问题，进而改善存储器装置的良品率。

Description

存储器装置及其制造方法
技术领域
本发明实施例是有关于半导体技术，且特别是有关于存储器装置及其制造方法。
背景技术
快闪存储器(flash memory)为有着高容量、高读取/写入速度、低功耗以及低成本的非挥发性存储器。由于快闪存储器具有非挥发性的特性，因此在关闭快闪存储器之后，资料仍能够储存于快闪存储器中。因此，许多现代电子装置广泛地使用快闪存储器。
随着半导体装置尺寸的微缩，制造存储器装置的难度也大幅提升，存储器装置的工艺期间可能产生不想要的缺陷，这些缺陷可能会造成存储器装置的效能降低或损坏。因此，必须持续改善存储器装置，以提升良品率。
发明内容
在一实施例中，提供存储器装置的制造方法，此方法包含在基底上方形成多个栅极结构；在栅极结构的两侧形成第一间隙壁；在两相邻的第一间隙壁之间填充介电层；在栅极结构上方形成金属硅化物层；在金属硅化物层、第一间隙壁和介电层上方顺应性形成间隙壁材料层；以及对间隙壁材料层进行回刻蚀，以在金属硅化物层的两侧形成第二间隙壁。
在其他实施例中，提供存储器装置，存储器装置包含多个栅极结构，设置于基底上方；第一间隙壁，设置于栅极结构的两侧；介电层，设置于两相邻的第一间隙壁之间；金属硅化物层，设置于栅极结构上方；以及第二间隙壁，设置于金属硅化物层的两侧。
附图说明
根据以下的详细说明并配合所附图式可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件(feature)并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
图1A-1H显示依据本发明的一实施例的存储器装置的制造方法在各阶段的剖面示意图。
附图标记：
100 存储器装置
101 基底
102、104、108、112 介电层
103 第一栅极电极材料层
104a、106、204a 开口
105 第二栅极电极材料层
107 间隙壁
109 金属层
110 金属硅化物层
110a 残留物
111 间隙壁材料层
111a 间隙壁
203 第一栅极电极
204、204’ 栅极介电层
205 第二栅极电极
H1、H2 高度
具体实施方式
以下说明本发明实施例的存储器装置及其制造方法。然而，可轻易了解本发明实施例提供的发明概念而可实施于广泛的各种特定背景。所揭示的特定实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。再者，在本发明实施例的图式及说明内容中是使用相同的标号来表示相同或相似的部件。
请参照图1A-1H，其显示出依据本发明的一实施例的形成图1H所示的存储器装置100的制造方法在各阶段的剖面示意图。可在图1A-1H所述的阶段之前、期间、及/或之后提供额外的操作。在不同的实施例中，可移动、删除或置换前述的一些操作。可加入额外的部件到存储器装置。在不同的实施例中，可移动、删除或置换以下所述的一些部件。
首先，如图1A所示，提供基底101，并在基底101上依序形成介电层102、第一栅极电极材料层103、介电层104，以及第二栅极电极材料层105。在一实施例中，基底101可由硅或其他半导体材料制成，或者，基底101可包含其他元素半导体材料，例如锗(Ge)。在一实施例中，基底101可由化合物半导体制成，例如碳化硅、氮化镓、砷化镓、砷化铟或磷化铟。在一实施例中，基底101由合金半导体制成，例如硅锗、碳化硅锗、磷化砷镓或磷化铟镓。在一实施例中，基底101包含绝缘层上覆硅基底或其他合适的基底。在一实施例中，基底101具有掺杂的阱(未显示)以及浅沟道隔离区(未显示)于其中，浅沟道隔离区将掺杂的阱彼此电性隔离。
介电层102作为存储器装置的隧穿氧化膜。在一实施例中，介电层102的材料可为氧化硅、氧化铪、氧化锆、氧化铝、二氧化铝铪合金、二氧化硅铪、氮氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪或前述的组合。
第一栅极电极材料层103后续作为存储器装置的浮动栅极(floating gate)。在一实施例中，第一栅极电极材料层103可由非晶硅、多晶硅、一或多种金属、金属氮化物、金属硅化物、导电金属氧化物或前述的组合所形成。明确而言，前述金属可包括但不限于钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、铂(Pt)或铪(Hf)。上述金属氮化物可包括但不限于氮化钼(MoN)、氮化钨(WN)、氮化钛(TiN)以及氮化钽(TaN)。前述金属硅化物可包括但不限于硅化钨(WSix)。前述导电金属氧化物可包括但不限于钌金属氧化物(RuO2)以及铟锡金属氧化物(indium tin oxide，ITO)。
介电层104作为存储器装置的栅极间介电层。在一实施例中，介电层104具有开口104a。在一实施例中，介电层104可为氧化层-氮化层-氧化层(oxide-nitride-oxide，ONO)结构，例如氧化硅-氮化硅-氧化硅。
第二栅极电极材料层105后续作为存储器装置的控制栅极(control gate)。第二栅极电极材料层105填充介电层104的开口104a。在一实施例中，第二栅极电极材料层105可由非晶硅、多晶硅或前述的组合所形成。在一实施例中，第二栅极电极材料层105的材料相同于第一栅极电极材料层103的材料。在其他实施例中，第二栅极电极材料层105的材料不同于第一栅极电极材料层103的材料。
接着，如图1B所示，通过光刻、刻蚀工艺将第一栅极电极材料层103、介电层104和第二栅极电极材料层105图案化，以形成存储器单元晶体管和选择栅极晶体管。存储器单元晶体管具有包括第一栅极电极203、栅极介电层204和第二栅极电极205的栅极结构。选择栅极晶体管具有包括第一栅极电极203、栅极介电层204’和第二栅极电极205的栅极结构，栅极介电层204’具有开口204a。在相邻的存储器单元晶体管之间具有开口106。在一实施例中，刻蚀工艺可为干法刻蚀工艺、湿法刻蚀工艺、等离子体刻蚀工艺、反应性离子刻蚀工艺、其他合适的工艺或前述的组合。
接着，如图1C所示，在栅极结构的两侧形成间隙壁107，间隙壁107的顶表面低于第二栅极电极205的顶表面。在一实施例中，间隙壁107的顶表面高于栅极介电层204和204’的顶表面。在一实施例中，间隙壁107的材料可为氧化硅、氮化硅、氮氧化硅或前述的组合、其他合适的绝缘材料。在一实施例中，间隙壁107可通过顺应性沉积、光刻、刻蚀工艺形成。在一实施例中，顺应性沉积工艺可为物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、蒸镀、其他合适的工艺或前述的组合。在一实施例中，刻蚀工艺可为干法刻蚀工艺。
请再参照图1C，在两相邻的间隙壁107之间填充介电层108，介电层108的顶表面低于第二栅极电极205的顶表面。间隙壁107和介电层108完全填充开口106。在一实施例中，介电层108的顶表面高于栅极介电层204和204’的顶表面。在一实施例中，介电层108的顶表面与间隙壁107的顶表面齐平。在一实施例中，介电层108可为四乙氧基硅烷(tetraethoxysilane，TEOS)、低介电常数介电材料或其他合适的介电材料。在一实施例中，介电层108可通过沉积、光刻、刻蚀工艺形成。在一实施例中，沉积工艺可为物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、蒸镀、其他合适的工艺或前述的组合。在一实施例中，刻蚀工艺可为干法刻蚀工艺。
接着，如图1D所示，在第二栅极电极205、间隙壁107和介电层108上方形成金属层109。在本实施例中，金属层109顺应性地覆盖第二栅极电极205、间隙壁107和介电层108。在一实施例中，金属层109可为钴、钛或其他合适的金属材料。在一实施例中，金属层109可通过物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、蒸镀、任何合适的工艺或前述的组合形成。
接着，请参照图1E，对金属层109进行退火工艺，使金属层109与第二栅极电极205的硅材料反应，以形成金属硅化物层110。在一实施例中，金属硅化物层110具有残留物110a，残留物110a在间隙壁107和介电层108上。在一实施例中，金属硅化物层110可例如为CoSi2。在一实施例中，退火工艺的温度可在约500℃至约850℃之间。
接着，如图1F所示，在金属硅化物层110、间隙壁107和介电层108上方顺应性形成间隙壁材料层111。在一实施例中，间隙壁材料层111可为氧化硅、氮化硅、氮氧化硅、前述的组合或其他合适的绝缘材料。在本实施例中，间隙壁材料层111为氮化硅。在一实施例中，间隙壁材料层111的材料相同于间隙壁107的材料。在其他实施例中，间隙壁材料层111的材料不同于间隙壁107的材料。在本实施例中，间隙壁材料层111可通过原子层沉积工艺形成，原子层沉积工艺的温度约550℃。在其他实施例中，间隙壁材料层111可通过物理气相沉积工艺、化学气相沉积工艺、蒸镀、任何合适的工艺或前述的组合形成。
接着，依据一实施例，对间隙壁材料层111进行第一回刻蚀工艺，以在金属硅化物层110的两侧形成间隙壁111a。在一实施例中，第一回刻蚀工艺例如为干法刻蚀工艺。在本实施例中，间隙壁111a的顶部高于金属硅化物层110的顶部。也就是说，在一实施例中，间隙壁111a突出至金属硅化物层110的顶表面之上。依据一实施例，间隙壁111a的顶部高于金属硅化物层110的顶部，使间隙壁111a更佳地保护金属硅化物层110。在一实施例中，金属硅化物层110具有高度H1，间隙壁111a具有高度H2，高度H2大于高度H1。在其他实施例中，间隙壁111a的顶部与金属硅化物层110的顶部齐平。在其他实施例中，间隙壁111a的顶部低于金属硅化物层110的顶部。在一实施例中，间隙壁111a直接接触金属硅化物层110。在一实施例中，间隙壁111a的底表面与金属硅化物层110的底表面齐平。
值得注意的是，当金属硅化物层110具有残留物110a时，残留物110a会在第一回刻蚀的步骤中一并被移除，因此可避免相邻的金属硅化物层110发生短路的问题，进而改善存储器装置的良品率。在另一实施例中，亦可在第一回刻蚀工艺后进行一第二回刻蚀工艺，以确保残留物11a被移除。在此实施例中，第一回刻蚀工艺使用包括CF4或CHF3的刻蚀剂，第二回刻蚀工艺使用包括HBr或Cl2的刻蚀剂。
接着，如图1H所示，在金属硅化物层110、间隙壁111a、间隙壁107和介电层108上形成介电层112。在一实施例中，介电层112完全覆盖金属硅化物层110、间隙壁111a、间隙壁107和介电层108，使得介电层112填充于相邻的间隙壁111a之间的间隙。在一实施例中，间隙壁111a的底表面与介电层112的底表面齐平。在一实施例中，介电层112的材料可相同于介电层110的材料。在一实施例中，介电层112可通过沉积工艺以及平坦化工艺形成，沉积工艺例如物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、蒸镀、任何合适的工艺或前述的组合，平坦化工艺例如化学机械研磨工艺。
接着，在形成介电层112之后，可形成导通孔(未显示)和焊垫(未显示)通过介电层112、介电层108和介电层102。在本实施例中，导通孔和焊垫共同作为位线/源极线接点电极。在一实施例中，导通孔和焊垫可为银、铜、金、铂、钨、钋或其他合适的导电材料。在一实施例中，导通孔通过刻蚀工艺、沉积工艺以及平坦化工艺形成。在一实施例中，焊垫通过沉积工艺、光刻工艺及刻蚀工艺形成。在一实施例中，在形成导通孔和焊垫之后，完成存储器装置100的工艺。
本发明实施例的存储器装置及其制造方法可应用于NOR快闪存储器、NAND快闪存储器、3D快闪存储器等各类型的快闪存储器。
总上所述，依据本发明一实施例，通过在金属硅化物层上形成间隙壁材料层，接着通过回刻蚀工艺移除间隙壁材料层的水平部分和金属硅化物层的残留物，以在金属硅化物层的两侧形成间隙壁，可避免相邻的金属硅化物层发生短路的问题，进而改善存储器装置的良品率。
再者，依据本发明一实施例，间隙壁的顶部高于金属硅化物层的顶部，使间隙壁更佳地保护金属硅化物层的侧壁。
虽然本发明实施例已以多个实施例描述如上，但这些实施例并非用于限定本发明实施例。本发明所属技术领域中技术人员可在未悖离本发明实施例的精神和范围下进行适当的改变、取代和替换。因此，本发明的保护范围当视权利要求范围所界定者为准。

Claims (13)

1.一种存储器装置的制造方法，其特征在于，包括：
在一基底上方形成多个栅极结构；
在所述多个栅极结构的两侧形成一第一间隙壁；
在两相邻的该第一间隙壁之间填充一介电层；
在所述多个栅极结构上方形成一金属硅化物层；
在该金属硅化物层、该第一间隙壁和该介电层上方顺应性形成一间隙壁材料层；以及
对该间隙壁材料层进行一回刻蚀，以在该金属硅化物层的两侧形成一第二间隙壁。
2.如权利要求1所述的存储器装置的制造方法，其特征在于，形成该金属硅化物层的步骤包括：
在所述多个栅极结构、该第一间隙壁和该介电层上方形成一金属层；以及
对该金属层进行一退火工艺，使该金属层与所述多个栅极结构反应以形成该金属硅化物层。
3.如权利要求1所述的存储器装置的制造方法，其特征在于，在形成该金属硅化物层之后以及在该回刻蚀之前，该金属硅化物层具有一残留物在该第一间隙壁和该介电层上。
4.如权利要求3所述的存储器装置的制造方法，其特征在于，该回刻蚀包括一第一刻蚀工艺和一第二刻蚀工艺，该第一刻蚀工艺移除该间隙壁材料层的水平部分以形成该第二间隙壁，该第二刻蚀工艺移除该金属硅化物层的该残留物。
5.如权利要求4所述的存储器装置的制造方法，其特征在于，该第一刻蚀工艺使用包括CF4或CHF3的刻蚀剂，且该第二刻蚀工艺使用包括HBr或Cl2的刻蚀剂。
6.如权利要求1所述的存储器装置的制造方法，其特征在于，该回刻蚀为一干法刻蚀工艺。
7.如权利要求1所述的存储器装置的制造方法，其特征在于，进行一原子层沉积工艺形成该间隙壁材料层，且该原子层沉积工艺的工艺温度约550℃。
8.一种存储器装置，其特征在于，包括：
多个栅极结构，设置于一基底上方；
一第一间隙壁，设置于所述多个栅极结构的两侧；
一介电层，设置于两相邻的该第一间隙壁之间；
一金属硅化物层，设置于所述多个栅极结构上方；以及
一第二间隙壁，设置于该金属硅化物层的两侧及该介电层的顶表面上方。
9.如权利要求8所述的存储器装置，其特征在于，该第二间隙壁直接接触该金属硅化物层。
10.如权利要求8所述的存储器装置，其特征在于，该第二间隙壁的顶部高于该金属硅化物层的顶部。
11.如权利要求8所述的存储器装置，其特征在于，该第二间隙壁的底表面与该金属硅化物层的底表面齐平。
12.如权利要求8所述的存储器装置，其特征在于，所述多个栅极结构包括：
一第一栅极电极；
一栅极介电层，设置于该第一栅极电极上方；以及
一第二栅极电极，设置于该栅极介电层上方。
13.如权利要求8所述的存储器装置，其特征在于，该第二间隙壁包括氮化硅。
CN201910785856.7A 2019-08-23 2019-08-23 存储器装置及其制造方法 Active CN112420711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910785856.7A CN112420711B (zh) 2019-08-23 2019-08-23 存储器装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910785856.7A CN112420711B (zh) 2019-08-23 2019-08-23 存储器装置及其制造方法

Publications (2)

Publication Number Publication Date
CN112420711A CN112420711A (zh) 2021-02-26
CN112420711B true CN112420711B (zh) 2023-06-23

Family

ID=74779453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910785856.7A Active CN112420711B (zh) 2019-08-23 2019-08-23 存储器装置及其制造方法

Country Status (1)

Country Link
CN (1) CN112420711B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579778B1 (en) * 1999-08-10 2003-06-17 Advanced Micro Devices, Inc. Source bus formation for a flash memory using silicide
TWI618195B (zh) * 2017-07-06 2018-03-11 華邦電子股份有限公司 記憶體結構及其製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714376B2 (en) * 2006-12-19 2010-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory device with polysilicon spacer and method of forming the same
CN104752360B (zh) * 2013-12-30 2018-11-16 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579778B1 (en) * 1999-08-10 2003-06-17 Advanced Micro Devices, Inc. Source bus formation for a flash memory using silicide
TWI618195B (zh) * 2017-07-06 2018-03-11 華邦電子股份有限公司 記憶體結構及其製造方法

Also Published As

Publication number Publication date
CN112420711A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
KR102424964B1 (ko) 반도체 소자 및 그 제조방법
CN106356374B (zh) 快闪存储器及其制作方法
JP2008078298A (ja) 半導体装置及びその製造方法
US20090315096A1 (en) Non-volatile memory and method of manufacturing the same
US8247290B2 (en) Semiconductor device and method of manufacturing thereof
US20190355732A1 (en) Method of manufacturing memory structure
US11398383B2 (en) Semiconductor structure and method for forming the same
TWI717970B (zh) 半導體結構以及其形成方法
CN111199977B (zh) 一种存储器及其制造方法
JP2010147414A (ja) 半導体装置およびその製造方法
CN112420711B (zh) 存储器装置及其制造方法
JP2007013171A (ja) ナンドフラッシュメモリ素子の製造方法
TWI748219B (zh) 記憶體裝置及其製造方法
TWI740419B (zh) 半導體結構及其形成方法
US11652004B2 (en) Methods for forming memory devices
US7592036B2 (en) Method for manufacturing NAND flash memory
US6713349B2 (en) Method for fabricating a split gate flash memory cell
JP2009049138A (ja) 半導体装置の製造方法
US11101177B1 (en) Semiconductor structure and method for forming the same
CN113555438B (zh) 半导体结构及其形成方法
CN113257823B (zh) 半导体结构以及其形成方法
TWI769771B (zh) 半導體結構及其形成方法
CN117425348A (zh) 半导体结构及其形成方法
CN107845634B (zh) 一种半导体器件及其制作方法、电子装置
CN114203671A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant