JP3181992B2

JP3181992B2 - 高周波用薄膜トランス

Info

Publication number: JP3181992B2
Application number: JP22767992A
Authority: JP
Inventors: 正人三野; 利明谷内; 章男田子; 佳一柳沢; 一彦榊原
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1992-01-27
Filing date: 1992-08-27
Publication date: 2001-07-03
Anticipated expiration: 2016-07-03
Also published as: JPH05275251A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンバータやスイッチ
ング電源等に好適で、薄膜パターンにより小形・薄形に
構成された高周波特性に優れる高周波用薄膜トランスに
関するものである。

【０００２】

【従来の技術】近年、電子機器構成部品の小形化・軽量
化の要請は厳しく、高品質な電力を供給するスイッチン
グ電源においても小形化は必須の課題であり、スイッチ
ング周波数の高周波化により、トランス，コンデンサ等
の部品を小さくすることで小形化が進められてきた。半
導体部品やコンデンサ部品では、ＬＳＩや積層セラミッ
クコンデンサに代表されるように、早くから薄膜技術が
用いられ、構成部品小形化の要請に十分応えてきた。一
方、トランス等の磁性部品は、これまでのところ小形化
しにくく、また高周波化に伴う損失増加を抑えることが
難しいため、電源の小形化を防げる第一の要因であっ
た。このため、現在高周波スイッチング電源の体積は、
磁性部品の体積によって決定されるといっても過言では
ない。

【０００３】そこで、近年、高周波化に対応すべく薄膜
形成技術を用いた薄膜トランスの研究が進められ（例え
ば、Ｔ．ＹＡＣＨＩ，Ｍ．ＭＩＮＯ，Ａ．ＴＡＧＯ，ａ
ｎｄＫ．ＹＡＮＡＧＩＳＡＷＡ，ＰＥＳＣ’９１ＲＥ
ＣＯＲＤＳ，ｐｐ．２０−２６，１９９１．や、山口，
大沼，今川，鳥生，電気学会研究会資料，ＭＡＧ−９１
−６２，１９９１．）、スイッチング周波数をＭＨｚ帯
域まで高めた小形電源の開発が強く望まれるようになっ
た。

【０００４】図１０に従来の薄膜形成技術で作製された
薄膜トランスの構造模式図を示す。図中、１は基板、２
は絶縁層、３は磁性膜、４は一次側導体、５は二次側導
体を示している。従来この種の薄膜トランスの作製は、
以下のように行われていた。すなわち、表面が絶縁性で
あるガラスやフェライト等の基板１上に、下部導体層を
電子ビーム蒸着等の薄膜形成手法で成膜し、これをパタ
ーニングして帯状の下部導体を形成し、この上に絶縁層
２をフォトレジスト，ＳｉＯ₂等で形成し、これを平坦
化した後、磁性層をスパッタリング法等で形成し、パタ
ーニングして長方形状の磁性膜３としたのち、この上に
再び絶縁層２を形成し、上部導体層を形成後、パターニ
ングで帯状の上部導体を形成して作製される。これら上
部導体と下部導体とは絶縁層２をエッチングして形成し
たスルーホールを通して接続され、磁性膜３を取り巻く
ように一次側導体４，二次側導体５の導線が構成され、
薄膜トランスが作製されている。

【０００５】このようにして作製された薄膜トランスは
基板から切り出されて別の基板上に個別部品として他の
回路素子とともに実装しなおして使用されていた。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
ように薄膜トランスを個別部品として他の回路素子・部
品と実装する実装法では、実装用基板の上にさらに薄膜
トランスの基板を積層して配置し、相互の接続にはリー
ド線あるいはボンディングワイヤ等を使用するため、薄
膜トランス本来の小形化・薄形化のメリットが減少し、
その効果が十分ではなかった。また、ワイヤ類を引き回
すために、不要な容量分やインダクタンス分が発生し高
周波での特性を防げる要因となっていた。さらに、電源
の出力仕様に合わせて、複数個の薄膜トランスを直並列
にして接続すると、個体差による偏励磁等のアンバラン
スが生じ、安定な動作ができないため、電源の出力仕様
に合わせた個別設計が必要となり、量産性に問題点があ
った。また、個別設計では現在、比較的大きな薄膜トラ
ンスを作製するのが困難なため、回路の出力電力等の要
請で複数個の薄膜トランスを接続して使用する場合に
は、接続点を高周波成分を有した電流が流れ、薄膜トラ
ンス間で動作にばらつき等が生じ、スイッチング電源の
安定な動作が防げられ、信頼性に問題点があった。

【０００７】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、使用するに際し小形・
薄形化を実現し、さらに高周波特性を向上させ、安定な
所望の出力電圧，出力電力が得られ、かつ量産性・信頼
性に優れた高周波用薄膜トランスを提供することにあ
る。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の高周波用薄膜トランスにおいては、少なく
とも一つ以上の整流用素子を形成した半導体基板上に絶
縁層を介して一次巻線と二次巻線とを有し、前記絶縁層
を通る接続手段を介して前記整流用素子の少なくとも一
つに前記二次巻線が接続された単位薄膜トランスを２以
上のｊ個作成し、ｍはｍ≦ｊの条件を満足しｊ／ｍが整
数となる任意の整数としｎはｊ／ｍに等しい整数として
前記ｊ個の単位薄膜トランスをｍ個の単位薄膜トランス
から構成されるｎ組のユニットに細分し、前記各ユニッ
ト毎に該ユニットに含まれるｍ個の単位薄膜トランスの
各一次巻線を直列接続して一次側とするとともに、各整
流用素子が接続された該ｍ個の単位薄膜トランスの二次
巻線を該各整流用素子を介して直列接続して二次側と
し、このように接続された前記ｎ組のユニットの前記各
一次側を直列接続するとともに、前記各二次側を並列接
続してブロックを構成したことを特徴としている。な
お、整流用素子としては、ＰＮ接合ダイオード、ショッ
トキーダイオードならびに同期整流用ＭＯＳＦＥＴ等を
用いることができる。

【０００９】

【作用】本発明の高周波用薄膜トランスは、整流用素子
を作り込んだ基板上に絶縁層を介して薄膜トランスを作
製し、スルーホール等の絶縁層を通る接続手段を介し
て、整流用素子と薄膜トランス相互の接続を行う構成に
よって、一体化した単位薄膜トランスを形成する。この
単位薄膜トランスは、整流後の安定した電流を出力する
ため、複数個直並列に接続し、所望の出力仕様を得るこ
とができる。この特長により、従来必要としていた個別
設計が不要となり、量産性・信頼性を向上することがで
きる。また、整流用素子と薄膜トランスとを一体化する
ため、素子の大幅な小形・薄形化を達成し、かつ余分な
配線の引き回しを低減するため、高周波特性の向上、変
換効率の向上を達成できる。

【００１０】

【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。

【００１１】〔実施例１〕図１（ａ），（ｂ）は、本発
明の実施例１を示す単位薄膜トランスの断面模式図
（ａ）と平面模式図（ｂ）である。断面模式図（図１
（ａ））において、基板１０の部分は、基板中に作製さ
れたダイオードを示すために、図１（ｂ）中の破線Ｙ−
Ｙ′での切断面を示している。また、同図１（ａ）中、
基板１０より上の部分はダイオード接続用端子および薄
膜トランスの構成を示すために、図１（ｂ）中の折れ線
Ｘ−Ｘ′での切断面を示している。図１（ａ），（ｂ）
において、６は薄膜トランス、１０はＳｉ基板、１１，
１３，１５，１７，１９，２１は絶縁層、１２は下部磁
性層、１４は下部導体、１６は中心磁性層、１８は上部
導体、２０は上部磁性層、２２，２３は二次側外部接続
用端子、２４〜２８はダイオード接続用端子、３６，３
７は一次側外部接続用端子、Ｄ₁，Ｄ₂はダイオード、
（Ａ）は単位薄膜トランスを示す。ここで、ダイオード
Ｄ₁，Ｄ₂はスイッチング電源におけるトランスの二次側
回路を構成する整流用および還流用のダイオードであ
る。

【００１２】本実施例では、半導体基板としてｎ形Ｓｉ
基板１０を用い、Ｃｒによるショットキーバリアダイオ
ードＤ₁，Ｄ₂を半導体プロセス技術を用いて作り込んだ
後、ＰＳＧ等による保護膜を形成して絶縁層１１とし、
その上に薄膜トランス６を薄膜形成技術により作製して
いる。なお、半導体基板（Ｓｉ基板１０）は、ｐ形Ｓｉ
基板やＧａＡｓ基板としても良い。また、ダイオードＤ
₁，Ｄ₂は、ＰＮ接合ダイオードやＭｏ，Ｔｉ，Ｗ等の金
属によるショットキーバリアダイオードとしても良い。
本実施例では、このようにして形成される単位薄膜トラ
ンス（Ａ）を、複数個（２以上の整数ｊ個）Ｓｉ基板１
０上に形成する。

【００１３】以下に単位薄膜トランスの形成例を示す。
本例において、ダイオードＤ₁，Ｄ₂は、カソードを共通
として形成しているが、アノードを共通とした場合や、
ダイオードを１個だけ形成した場合も基本的には変らな
い。

【００１４】まず、ＰＳＧをＣＶＤ法等で堆積して絶縁
層１１を形成した後、ＣｏＺｒＲｅ，ＣｏＦｅＳｉＢ等
の下部磁性膜をスパッタリング法等で堆積し、パターン
ニングにより下部磁性層１２を、上記のダイオード
Ｄ₁，Ｄ₂を形成したＳｉ基板１０上に形成する。続けて
ＳｉＯ₂等の絶縁層１３をスパッタリング法等で堆積
し、バックエッチング法等で平坦化したのちダイオード
Ｄ₁，Ｄ₂のアノード配線部および共通カソード配線部に
スルーホールを形成する。次に、絶縁層１３上にＣｕ等
の下部導体層を電子ビーム蒸着法等で成膜し、これをパ
ターンニングして帯状の下部導体１４を形成する。この
時、図２（ａ）の平面構造模式図に示すように、ダイオ
ードＤ₁，Ｄ₂接続用の電極端子２４，２７，２８、一次
側接続端子３１ならびに配線パタン２９，３０を作製
し、薄膜トランス６とダイオードＤ₁との接続を行う。
図２（ａ）は、この行程段階における平面構造模式図で
あり、絶縁層１３上の導体パターンを示している。図
中、ハッチングの入った導体は二次側導体を示してい
る。なお、巻線数等は簡略化してある。さらに絶縁層１
５をＳｉＯ₂等で形成し、これを平坦化したのち下部磁
性層１２の両端部に絶縁層１３，１５を貫通する図略の
スルーホールをイオンビームエッチング法等により形成
する。

【００１５】引き続いて、絶縁層１５上に中心磁性膜を
スパッタリング法等により成膜し、前記スルーホールの
内部を充填するとともに、磁性膜をパターンニングして
中心磁性層１６とする。さらに、この上に絶縁層１７を
形成した後、平坦化を行う。その後、一次側接続端子３
１、ダイオードＤ₁，Ｄ₂接続用端子２７，２８上に絶縁
層１５，１７を貫通するスルーホールと上下導体層（下
部導体１４と次に形成する上部導体１８等）を接続する
ためのスルーホールをイオンビームエッチング法等によ
り形成する。引き続いて絶縁層１７上にＣｕ等の導体層
を電子ビーム蒸着法等で成膜し、前記スルーホールの内
部を充填し、図２（ｂ）に示す一次側接続端子３５、ダ
イオードＤ₁，Ｄ₂接続用端子２５，２６を形成するとと
もに、導体層をパターンニングして帯状の上部導体１８
を形成する。この時、図２（ｂ）に示す一次側接続端子
３４および配線パタン３２，３３を作製し、薄膜トラン
ス６とダイオードＤ₂との接続を行う。図２（ｂ）は、
この行程段階における平面構造模式図であり、絶縁層１
７上の導体パターンを示している。図中、ハッチングの
入った導体は二次側導体を示している。なお、巻線数等
は簡略化してある。さらに絶縁層１９を形成し、平坦化
を行なったのち、中心部磁性層１６の両端部に絶縁層１
７，１９を貫通するスルーホールをイオンビームエッチ
ング法等により形成する。

【００１６】引き続いて絶縁層１９上に磁性膜をスパッ
タリング法等により成膜し、前記スルーホールの内部を
充填するとともに、磁性膜をパターニングして上部磁性
層２０とする。最後に、絶縁層２１を形成したのち、端
子２５，２６，３４，３５上部にスルーホールを開けた
のち、その上にＣｕ等の導体層を電子ビーム蒸着法等で
成膜し、前記スルーホールの内部を充填するとともに、
導体層をパターンニングして二次側外部接続用端子２
２，２３および一次側外部接続用端子３６，３７とし完
成する。

【００１７】以上により上部導体１８と下部導体１４と
は、絶縁層をエッチングして形成されたスルーホールを
通して接続され、中心部磁性層１６を取り巻くように一
次側導体と二次側導体の導線が構成され、単位薄膜トラ
ンスが作製される。

【００１８】このようにして、Ｓｉ基板１０上に同時に
形成されたｊ個の単位薄膜トランスは配線によってｍ個
（ｍはｍ≦ｊを満足し、ｊ／ｍが整数となる任意の整
数）の単位薄膜トランスの一次，二次巻線を所望の数だ
け接続したｎ組（ｎ＝ｊ／ｍ）のユニットに細分する。
さらに、これらのｎ組のユニットの一次側，二次側を次
に述べるように所望の数だけ接続して、所望の出力（電
圧，電力）を有する高周波薄膜トランスを得る。

【００１９】図３に本発明の実施例１の高周波用薄膜ト
ランスの接続例を模式的に示す。２点鎖線で囲まれた
（Ａ）は単位薄膜トランスである。また、１点鎖線で囲
まれた（Ｂ）はユニットを示す。単位薄膜トランス
（Ａ）において、ダイオードＤ₁はアノードが二次側導
体で構成される二次巻線の一端に接続され、カソードが
ダイオードＤ₂のカソードと共通に接続され、ダイオー
ドＤ₂のアノードが二次巻線の他端に接続される。ユニ
ット（Ｂ）においては、ｍ個の単位薄膜トランス（Ａ）
の一次側導体で構成される一次巻線が直列に接続され、
その二次巻線がダイオードＤ₁，Ｄ₂を介して直列に接続
される。さらに、本実施例は、このように接続されたｎ
組のユニット（Ｂ）の一次側が直列に接続されるととも
に、その二次側が並列に接続されてブロックを構成して
いる。

【００２０】図４（ａ），（ｂ）は、２個の単位薄膜ト
ランス（Ａ）を一次側，二次側ともに直列に接続したも
のを１組のユニットとし、４組のユニット（Ｂ）₁〜
（Ｂ）₄を一次側直列，二次側並列に接続して、合計８
個の単位薄膜トランス（Ａ）で１ブロックを形成した時
の接続例を示している。図４（ａ）は単位薄膜トランス
（Ａ）の内部配線を示す概略図であり、図４（ｂ）は基
板上に作製した薄膜トランスのブロック内の結線を説明
する模式図である。

【００２１】図４（ａ）の単位薄膜トランス（Ａ）は、
図１，図２に従って構成されたものであって、６は薄膜
トランス、Ｄ₁，Ｄ₂はダイオード、３６，３７は一次側
外部接続用端子、２２，２３は二次側外部接続用端子で
あり、前述したものである。本接続例では、１組のユニ
ット（例えば（Ｂ）₁）を構成する２個の単位薄膜トラ
ンス（Ａ）の一方の一次側外部接続用端子３６と他方の
一次側外部接続用端子３７を接続し、残ったそれぞれの
一次側外部接続用端子３６，３７をそのユニットの一次
側外部接続用端子とする。次に、ユニット（Ｂ）₁の端
子３６とユニット（Ｂ）₂の端子３７を接続し、以下、
ユニット（Ｂ）₂，（Ｂ）₃間、ユニット（Ｂ）₃，
（Ｂ）₄間についても同様に接続して、ユニット（Ｂ）₁
の一次側外部接続用端子３７とユニット（Ｂ）₄の一次
側外部接続用端子３６をブロックの一次側外部接続用端
子とする。一方、１組のユニット（例えば（Ｂ）₁）を
構成する２個の単位薄膜トランス（Ａ）の一方の二次側
外部接続用端子２３と他方の二次側外部接続用端子２２
を接続し、残ったそれぞれの二次側外部接続用端子２
２，２３をそのユニットの二次側外部接続用端子とす
る。次に、４組のユニット（Ｂ）₁〜（Ｂ）₄の二次側外
部接続用端子２２同士を接続するとともに、その二次側
外部接続用端子２３同士を接続し、それぞれを薄膜トラ
ンスブロックの二次側外部接続用端子とする。

【００２２】以上のように構成した実施例を試作した結
果を示す。単位薄膜トランスの大きさは約３ｍｍ×３ｍ
ｍであり、６インチＳｉウエハに約２０００個作製し
た。なお、単位薄膜トランスの厚さは０．４ｍｍ（基板
０．３ｍｍ、トランス０．１ｍｍ）であり、従来のフェ
ライトトランスの約１／１０の厚さ中に薄膜トランスと
整流ダイオードが形成されている。

【００２３】このような仕様の高周波薄膜トランスブロ
ックを作製するために、単位薄膜トランスを８個基板か
ら切り出し、別の基板上に実装し配線によりそれぞれ接
続した。こうして作製した薄膜トランスブロックをコン
バータに実装し、コンバータとしての動作試験を行っ
た。その結果、個別部品として薄膜トランスとダイオー
ドを使用した場合に比べ、より高い周波数領域において
も安定に動作し、変換効率も上昇した。さらに、トラン
スの二次側とダイオードを結ぶ配線の引き回し長さを短
縮したことにより、ノイズも大幅に低減することが確認
できた。また、Ｓｉ基板１０中にダイオードを作り込む
ことにより、従来の個別部品を用いた場合と比較して、
体積を大幅に低減することができた。

【００２４】〔実施例２〕図５（ａ），（ｂ），（ｃ）
は本発明の実施例２を示す単位薄膜トランスの平面図
（ａ）と、図５（ａ）中のα−α′間の部分拡大断面模
式図（ｂ）およびβ−β′間の部分拡大断面模式図
（ｃ）である。前述の実施例１は単位薄膜トランス毎に
切り出しを行う必要があったが、本実施例はその切り出
しを不要にしたものである。図５において、７は薄膜ト
ランス、６０はＳｉ基板、６１ａ〜６１ｇは絶縁層、６
２は下部磁性層、６３は下部導体、６４は中心磁性層、
６５は上部導体、６６は上部磁性層、６７，６８，６
９，７０はスルーホール、８０，８１，８２，８３，８
４，８５はダイオード電極端子、９０，９１，９２，９
３は配線パタン、１００，１０１は一次側外部接続端
子、１０２，１０３は二次側外部接続端子、Ｚは分離領
域、Ｄ₃，Ｄ₄はダイオードを示す。ここで、ダイオード
Ｄ₃，Ｄ₄はスイッチング電源におけるトランスの二次側
回路を構成する整流用および還流用のダイオードであ
る。

【００２５】本実施例では、半導体基板としてｎ形エピ
タキシャル層を持つｐ形Ｓｉ基板６０を用い、半導体プ
ロセスにより、ｐ＋拡散層６０ａを形成して分離領域Ｚ
を作製し、分離領域Ｚ内にＣｒによるショットキーバリ
アダイオードＤ₃，Ｄ₄を作り込んだ後、ＰＳＧ等による
保護膜を形成して絶縁層６１ａとし、その上に薄膜トラ
ンス７を薄膜形成技術により作製している。なお、半導
体基板（Ｓｉ基板６０）は、ｎ形Ｓｉ基板やＧａＡｓ基
板としても良い。また、分離領域を作製する方法として
は、本実施例ではｐｎ接合分離を用いているが、誘電体
分離（例えばＥＰＩＣ法やＳＯＩ法）用いることも可能
である。さらに、ダイオードＤ₃，Ｄ₄は、ＰＮ接合ダイ
オードやＭｏ，Ｔｉ，Ｗ等の金属によるショットキーバ
リアダイオードとしても良い。

【００２６】本実施例では、このようにして形成される
単位薄膜トランスを、複数個（２以上の整数ｊ個）Ｓｉ
基板６０上に形成する。以下に単位薄膜トランスの形成
例を示す。本例において、ダイオードＤ₃，Ｄ₄は、カソ
ードを共通にして形成しているが、アノードを共通とし
た場合や、ダイオードを１個だけ形成した場合も基本的
には変らない。

【００２７】初めにバイアススパッタリング等によるＳ
ｉＯ₂等の絶縁層６１ｂを形成し、平坦化を行う。その
上にＣｏＺｒＲｅ，ＣｏＦｅＳｉＢ等の磁性膜をスパッ
タリング法等で堆積し、イオンビームエッチング法等で
パターンニングにより下部磁性層６２を作製する（図５
（ｂ））。その後再び上記と同様にＳｉＯ₂等を堆積
し、平坦化処理を行い絶縁層６１ｃとする。そして、ダ
イオードＤ₃，Ｄ₄の電極端子８０，８１，８２上に絶縁
層６１ｂ，６１ｃを貫通するスルーホールをイオンビー
ムエッチング法等により形成する（図５（ｃ））。引き
続いて絶縁層６１ｃ上にＣｕ等の導体層を電子ビーム蒸
着法等で成膜し、前記スルーホールの内部を充填すると
ともに、導体層をパターンニングして帯状の下部導体６
３を形成する。この時、一次側接続端子１０１′、ダイ
オードＤ₃，Ｄ₄の電極端子８３，８４，８５および配線
パタン９１，９２をパターンニングして作製し、薄膜ト
ランス７とダイオードＤ₃との接続を行う。この行程段
階における平面構造模式図を図６（ａ）に示す。この図
は絶縁層６１ｃ上の導体パターンを示している。図中の
ハッチングの入った導体は二次側導体を示している。な
お、巻線数等は簡略化してある。さらに絶縁層６１ｄを
形成した後、平坦化を行う。そして、下部磁性層６２の
両端部に絶縁層６１ｃ，６１ｄを貫通するスルーホール
６７，６８をイオンビームエッチング法等により形成す
る。

【００２８】引き続いて絶縁層６１ｄ上に磁性膜をスパ
ッタリング法等により成膜し、前記スルーホール６７，
６８の内部を充填するとともに、磁性膜をパターンニン
グして中心部磁性層６４とする。さらに、この上に絶縁
層６１ｅを形成した後、平坦化を行う。その後、一次側
接続端子１０１′ならびにダイオードＤ₃，Ｄ₄の電極端
子８４，８５の上に絶縁層６１ｄ，６１ｅを貫通するス
ルーホールと上下導体層を接続するためのスルーホール
をイオンビームエッチング法等により形成する。引き続
いて絶縁層６１ｅ上にＣｕ等の導体層を電子ビーム蒸着
法等で成膜し、前記スルーホールの内部を充填するとと
もに、導体層をパターンニングして帯状の上部導体６５
を形成する。この時、一次側外部接続用端子１００，１
０１および二次側外部接続用端子１０２，１０３、およ
び配線パタン９０，９３をパターンニングして作製し、
薄膜トランス７とダイオードＤ₄との接続を行う。この
行程段階における平面構造模式図を図６（ｂ）に示す。
この平面構造模式図は、絶縁層６１ｅ上の導体パターン
を示している。図中のハッチングの入った導体は二次側
導体を示している。なお、巻線数等は簡略化してある。
さらに絶縁層６１ｆを形成し、平坦化を行なったのち、
中心部磁性層６４の両端部に絶縁層６１ｅ，６１ｆを貫
通するスルーホール６９，７０をイオンビームエッチン
グ法等により形成する。引き続いて絶縁層６１ｆ上に磁
性膜をスパッタリング法等により成膜し、前記スルーホ
ール６９，７０の内部を充填するとともに、磁性膜をパ
ターニングして上部磁性層６６とする。最後に、絶縁層
６１ｇを形成したのち、端子１００，１０１，１０２，
１０３上部にスルーホールを開けて外部接続用端子とし
て完成する（図５（ａ））。

【００２９】以上により上部導体６５と下部導体６３と
は、絶縁層をエッチングして形成されたスルーホールを
通して接続され、中心部磁性層６４を取り巻くように一
次側導体と二次側導体の導線が構成され、単位薄膜トラ
ンスが作製される。

【００３０】このようにして、Ｓｉ基板６０上に同時に
形成されたｊ個の単位薄膜トランスは配線によってｍ個
（ｍはｍ≦ｊを満足し、ｊ／ｍが整数となる任意の整
数）の単位薄膜トランスの一次，二次巻線を所望の数だ
け接続したｎ組（ｎ＝ｊ／ｍ）のユニットに細分する。
さらに、これらのｎ組のユニットの一次側，二次側を次
に述べるように所望の数だけ接続して、所望の出力（電
圧，電力）を有する高周波薄膜トランスブロックを得
る。

【００３１】図７に本発明の実施例２の高周波用薄膜ト
ランスの接続例を模式的に示す。２点鎖線で囲まれた
（Ｃ）は単位薄膜トランスである。また、１点鎖線で囲
まれた（Ｄ）はユニットを示す。単位薄膜トランス
（Ｃ）において、ダイオードＤ₃はアノードが二次巻線
の一端に接続され、カソードがダイオードＤ₄のカソー
ドと共通に接続され、ダイオードＤ₄のアノードが二次
巻線の他端に接続される。ユニット（Ｄ）においては、
ｍ個の単位薄膜トランス（Ｃ）の一次巻線が直列に接続
され、その二次巻線がダイオードＤ₃，Ｄ₄を介して直列
に接続される。さらに、本実施例は、このように接続さ
れたｎ組のユニット（Ｄ）の一次側が直列に接続される
とともに、その二次側が並列に接続されてブロックを構
成している。

【００３２】図８は、２個の単位薄膜トランスを一次
側，二次側ともに直列に接続したものを１ユニットと
し、４ユニットを一次側直列，二次側並列に接続して、
合計８個の単位薄膜トランスで１ブロックを形成した時
の配置例を示している。図８（ａ）は単位薄膜トランス
の内部配線を示す概略図である。図８（ａ）の単位薄膜
トランス（Ｃ）は、図５，図６に従って構成されたもの
であって、７は薄膜トランス、Ｄ₃，Ｄ₄はダイオード、
１００，１０１は一次側外部接続用端子、１０２，１０
３は二次側外部接続用端子であり、前述したものであ
る。図８（ｂ）は基板上に作製した時のブロック配置を
説明する模式図である。この配置例では、単位薄膜トラ
ンス（Ｃ）４個を端子１００と１０１が隣合うように横
一列に並べ、これを端子１０２が隣合うように２列に配
置し、横に隣合う２個の薄膜トランス（Ｃ）を１組のユ
ニットとして、合計４組のユニット（Ｄ）₁，（Ｄ）₂，
（Ｄ）₃，（Ｄ）₄とする。もちろん、これらの配置は単
位薄膜トランスの作製段階でなされる。

【００３３】図９は図８（ｂ）の配置の薄膜トランスブ
ロックの配線例を示す図で、（ａ）は配線パタンを示
し、（ｂ）は配線済みの状態を示す模式図である。上記
のように作製した薄膜トランスブロックは、外部接続用
端子１００，１０１，１０２，１０３を除いた部分が絶
縁層で覆われている。したがって、その絶縁層上に図９
（ａ）の配線パタンをＣｕ等の導体層を用いて作製する
ことにより、図９（ｂ）に示すように薄膜トランスブロ
ックが配線される。すなわち本配線例では、１組のユニ
ット（例えば（Ｄ）₁）を構成する２個の単位薄膜トラ
ンス（Ｃ）の一方の一次側外部接続用端子１００と他方
の一次側外部接続用端子１０１を配線パタン１０８で直
列接続し、残ったそれぞれの一次側外部接続用端子１０
１，１００をそのユニットの一次側外部接続用端子とす
る。次に、ユニット（Ｄ）₁の端子１００とユニット
（Ｄ）₂の端子１０１を配線パタン１０９で直列接続
し、以下、ユニット（Ｄ）₂，（Ｄ）₃間、ユニット
（Ｄ）₃，（Ｄ）₄間についても同様に直列接続して、ユ
ニット（Ｄ）₁の一次側外部接続用端子１００上に形成
した配線パタンとユニット（Ｄ）₄の一次側外部接続用
端子１０１上に形成した配線パタンをブロックの一次側
外部接続端子１０５，１０４とする。一方、１組のユニ
ット（例えば（Ｄ）₁）を構成する２つの単位薄膜トラ
ンス（Ｃ）の一方の二次側外部接続用端子１０３と他方
の二次側外部接続用端子１０２を配線パタン１１０で直
列接続し、残ったそれぞれの二次側外部接続用端子１０
２，１０３をそのユニットの二次側外部接続用端子とす
る。次に、４組のユニット（Ｄ）₁〜（Ｄ）₄の二次側外
部接続用端子１０２同士を配線パタン１０７で並列接続
するとともに、その二次側外部接続用端子１０３同士を
配線パタン１０６で並列接続し、それぞれを薄膜トラン
スブロックの二次側外部接続用配線パタンとする。その
後、絶縁層を形成し、外部接続用の端子や配線パタン部
分をイオンビームエッチング法等により窓開けをして完
成する。

【００３４】なお、本実施例２の単位薄膜トランスは基
板中に形成した分離領域Ｚにより、互いに分離されてい
るため、配線により接続していない単位薄膜トランスは
完全に分離された状態となる。したがって、単位薄膜ト
ランスをいちいち切り出さなくても、該配線パタンを変
えることにより、複数の単位薄膜トランス間で任意の接
続形態が可能となり、所望の電源仕様にあわせた薄膜ト
ランスブロックを形成できるメリットを持つ。また、上
記実施例では端子間の接続には配線パタンを使用した
が、ワイヤボンディングやリード線を使用することも当
然ながら可能である。また、こうして作製した薄膜トラ
ンスユニットははんだバンプ等を用いて他の基板上に表
面実装することも可能である。

【００３５】以上のように構成した実施例を試作した結
果を示す。単位薄膜トランスの大きさは約３ｍｍ×３ｍ
ｍであり、６インチＳｉウエハに約２０００個作製し
た。上記仕様の１ブロック／８個構成の場合、約２００
個の薄膜トランスブロックが一度に形成できる。なお、
薄膜トランスブロックの厚さは０．４ｍｍ（基板０．３
ｍｍ、トランス０．１ｍｍ）であり、従来のフェライト
トランスの約１／１０の厚さ中に薄膜トランスと整流ダ
イオードが形成されている。

【００３６】こうして作製した１つの薄膜トランスブロ
ックを切り出し、コンバータに実装して動作試験を行っ
た。その結果、個別部品として薄膜トランスとダイオー
ドを使用した場合に比べ、より高い周波数領域において
も安定に動作し、変換効率も上昇した。さらに、トラン
スの二次側とダイオードを結ぶ配線の引き回し長さを短
縮したことにより、ノイズも大幅に低減することが確認
できた。また、Ｓｉ基板６０中にダイオードを作り込む
ことにより、従来の個別部品を用いた場合と比較して、
体積を大幅に低減することができた。さらに、本実施例
２の場合には、基板中に形成した分離領域Ｚにより、単
位薄膜トランスが互いに分離されているため、本発明の
実施例１のように、分離するために単位薄膜トランス毎
に切り出しを行うことも不要となった。また、分離領域
により単位薄膜トランスが互いに分離されているため、
同一基板中に他の半導体素子を作り込んだり、制御回路
等の他の回路を構成する事も可能となる。

【００３７】なお、上記二つの実施例では、磁性層を下
部磁性層，中心部磁性層，上部磁性層の３層としたが、
中心部磁性層だけ、または中心部磁性層と下部磁性層あ
るいは上部磁性層との２層構成とすることもできる。ま
た、本実施例では、磁性層端において下部磁性層、中心
部磁性層、上部磁性層を各々スルーホールによって接続
しているが、接続をしないで構成することも可能であ
る。

【００３８】

【発明の効果】以上の説明で明らかなように、本発明の
高周波用薄膜トランスによれば、これまでの個別部品実
装の場合に比べ、大幅な小形化・薄形化が実現できると
同時に、配線の余分な引き回しが低減されることによ
り、スイッチング電源の変換効率の向上、ノイズの低
減、より一層の高周波化が達成できる。さらに、単位薄
膜トランスは整流後の安定した電流を出力するので、一
次巻線を直列に、二次巻線を直並列に接続しても安定に
動作させることができる。従って、任意に一次巻線を直
列に、二次巻線を直並列に接続することにより、所望の
スイッチング電源出力仕様に応じた薄膜トランスブロッ
クを容易に得ることができるため、従来必要としていた
個別設計が不要となり、量産性・信頼性を向上させるこ
とができる。

【図面の簡単な説明】

【図１】（ａ），（ｂ）は本発明の実施例１を示す単位
薄膜トランスの平面模式図および断面模式図

【図２】（ａ）は上記実施例１の単位薄膜トランスの行
程段階別平面模式図（下部導体形成時）、（ｂ）は同じ
く実施例１の単位薄膜トランスの行程段階別平面模式図
（上部導体形成時）

【図３】上記実施例１の単位薄膜トランスの接続例を示
す模式図

【図４】（ａ）は上記実施例１の単位薄膜トランスの内
部配線を示す概略図、（ｂ）は同じく実施例１の基板上
に作製した薄膜トランスブロックの接続例を示す模式図

【図５】（ａ），（ｂ），（ｃ）は実施例２を示す単位
薄膜トランスの平面模式図および断面模式図

【図６】（ａ）は上記実施例２の単位薄膜トランスの行
程段階別平面模式図（下部導体形成時）、（ｂ）は同じ
く実施例２の単位薄膜トランスの行程段階別平面模式図
（上部導体形成時）

【図７】上記実施例２における基板上に作製した薄膜ト
ランスの接続例を示す模式図

【図８】（ａ）は上記実施例２の単位薄膜トランスの内
部配線を示す概略図、（ｂ）は同じく実施例２の基板上
に作製した薄膜トランスブロックを示す模式図

【図９】（ａ）は上記実施例２の薄膜トランスブロック
の配線に用いる配線パタンを示す図、（ｂ）はその配線
済みの薄膜トランスブロックを示す模式図

【図１０】従来技術による薄膜トランス模式図

【符号の説明】

６，７…薄膜トランス１０…Ｓｉ基板１１，１３，１５，１７，１９，２１…絶縁層１２…下部磁性層１４…下部導体１６…中心部磁性層１８…上部導体２０…上部磁性層２２，２３…二次側外部接続用端子２４，２５，２６，２７，２８…ダイオード接続用端子２９，３０…配線パタン３１，３４，３５…一次側接続端子３２，３３…配線パタン３６，３７…一次側外部接続用端子６０…Ｓｉ基板６０ａ…ｐ＋拡散層６１ａ，６１ｂ，６１ｃ，６１ｄ，６１ｅ，６１ｆ，６
１ｇ…絶縁層６２…下部磁性層６３…下部導体６４…中心部磁性層６５…上部導体６６…上部磁性層６７，６８，６９，７０…スルーホール８０，８１，８２，８３，８４，８５…ダイオード電極
端子９０，９１，９２，９３…配線パタン１００，１０１…一次側外部接続用端子１０２，１０３…二次側外部接続用端子１０４，１０５…一次側外部接続用端子１０６，１０７…二次側外部接続用配線パタン１０８，１０９，１１０…配線パタンＺ…分離領域Ｄ₁，Ｄ₂，Ｄ₃，Ｄ₄…ダイオード（Ａ），（Ｃ）…単位薄膜トランス（Ｂ），（Ｄ）…ユニット

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｌ 27/04 (72)発明者柳沢佳一東京都千代田区内幸町１丁目１番６号日本電信電話株式会社内 (72)発明者榊原一彦東京都千代田区内幸町１丁目１番６号日本電信電話株式会社内 (56)参考文献特開昭51−98990（ＪＰ，Ａ) 特開昭58−130511（ＪＰ，Ａ) 特開昭62−88354（ＪＰ，Ａ) 特開平１−73658（ＪＰ，Ａ) 特開平２−181961（ＪＰ，Ａ) 特開平４−18717（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01F 30/00 - 38/42 H01L 27/04

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも一つ以上の整流用素子を形成
した半導体基板上に絶縁層を介して一次巻線と二次巻線
とを有し、前記絶縁層を通る接続手段を介して前記整流
用素子の少なくとも一つに前記二次巻線が接続された単
位薄膜トランスを２以上のｊ個作成し、ｍはｍ≦ｊの条
件を満足しｊ／ｍが整数となる任意の整数としｎはｊ／
ｍに等しい整数として前記ｊ個の単位薄膜トランスをｍ
個の単位薄膜トランスから構成されるｎ組のユニットに
細分し、前記各ユニット毎に該ユニットに含まれるｍ個
の単位薄膜トランスの各一次巻線を直列接続して一次側
とするとともに、各整流用素子が接続された該ｍ個の単
位薄膜トランスの二次巻線を該各整流用素子を介して直
列接続するとともに、前記各二次側を並列接続して構成
したことを特徴とする高周波用薄膜トランス。