JPS5828863A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS5828863A JPS5828863A JP12618081A JP12618081A JPS5828863A JP S5828863 A JPS5828863 A JP S5828863A JP 12618081 A JP12618081 A JP 12618081A JP 12618081 A JP12618081 A JP 12618081A JP S5828863 A JPS5828863 A JP S5828863A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- parallel
- circuit device
- oxide film
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路装置に関する。
集積回路内には回路動作を行うために必ず容量部が設け
られている。この容１部の形態としては拡散層の容量を
用いたもの、絶縁膜を介して導電層を重ね合わせたもの
々どが主に用いられている。
られている。この容１部の形態としては拡散層の容量を
用いたもの、絶縁膜を介して導電層を重ね合わせたもの
々どが主に用いられている。
後者の容量のうちには、基板上に形成した薄い酸化膜、
窒化膜などの絶縁膜上にリンをドープしたポリシリコン
を重ね合わせたものや、フィールド酸化膜上にリンをド
ープしたポリシリコンを酸化膜などの絶縁膜を介して２
層に重ね合わせたものなどがある。
窒化膜などの絶縁膜上にリンをドープしたポリシリコン
を重ね合わせたものや、フィールド酸化膜上にリンをド
ープしたポリシリコンを酸化膜などの絶縁膜を介して２
層に重ね合わせたものなどがある。
フィールド酸化１１Ｑ上に形成した容量について第１図
（ａ） 、 （ｂ）に示す。基板１１上に形成された厚
い酸化膜１２上にリンをドープしたポリシリコン１３゜
１４が酸化膜を介して重々っている。このような構造の
容量を形成する場合において、マスクとウェハーを密着
して露光すると、該容量部分は集積回路チップ内の他の
パターンに比べて膜厚が厚い領域に形成されているため
、マスクとの接触がより強りなり、フォトレジストがマ
スつてくっついてはがれやすくなるという問題のあるこ
とがわかった。
（ａ） 、 （ｂ）に示す。基板１１上に形成された厚
い酸化膜１２上にリンをドープしたポリシリコン１３゜
１４が酸化膜を介して重々っている。このような構造の
容量を形成する場合において、マスクとウェハーを密着
して露光すると、該容量部分は集積回路チップ内の他の
パターンに比べて膜厚が厚い領域に形成されているため
、マスクとの接触がより強りなり、フォトレジストがマ
スつてくっついてはがれやすくなるという問題のあるこ
とがわかった。
また、フォトレジストがマスクにくっついてはがれる割
合は、第２図に示すように、該容ＩＪ、ハターンの面積
が大きいほど高いということもわかった。
合は、第２図に示すように、該容ＩＪ、ハターンの面積
が大きいほど高いということもわかった。
従って本発明の目的は密着露光した場合にフォトレジス
トがマスクにくっついてはがれる割合な減らすことので
きる構造の半導体集積回路装置を提供することにある。
トがマスクにくっついてはがれる割合な減らすことので
きる構造の半導体集積回路装置を提供することにある。
すなわち該容量パターンの面積を極力小さくすれば、フ
ォトレジストがはがれる割合は減るわけであるが、それ
では容量値が不足するので、小さな容量を多数並列に接
続するのが本発明の特徴である。
ォトレジストがはがれる割合は減るわけであるが、それ
では容量値が不足するので、小さな容量を多数並列に接
続するのが本発明の特徴である。
図面を参照して、一実施例に基づき本発明の詳細な説明
する。
する。
第３図（ａ） 、 （ｂ）を参照すると、シリコン基板
３１上のフィールド酸化膜３２上に形成された第１Ｎ目
及び第２１の目のリンドープされたポリシリコンのパタ
ーンをそれぞれ３３ａ、３３ｂ、３３Ｃ及び３４ａ。
３１上のフィールド酸化膜３２上に形成された第１Ｎ目
及び第２１の目のリンドープされたポリシリコンのパタ
ーンをそれぞれ３３ａ、３３ｂ、３３Ｃ及び３４ａ。
３４ｂ、３４ｃの如くパターニングして、小さな容量を
並列に多数接続した。そして、容量値は、第１図に示し
た従来の容量の値と同じくなるように設定した。
並列に多数接続した。そして、容量値は、第１図に示し
た従来の容量の値と同じくなるように設定した。
本発明によれば、密着露光時のフォトレジストのマスク
への付着を従来の２０％以下にすることができ、製造歩
留りを大幅に上げるととができた。
への付着を従来の２０％以下にすることができ、製造歩
留りを大幅に上げるととができた。
３−
尚、上記実施例では容量を形成する導電膜としてリンド
ープしたポリシリコンで説明したが、とれはアルミニウ
ム、モリブデンかとを用いた場合でもよいことは言うま
でもない。
ープしたポリシリコンで説明したが、とれはアルミニウ
ム、モリブデンかとを用いた場合でもよいことは言うま
でもない。
第１図（ａ）及び（ｂｌはそれぞれ従来技術によって形
成された容量部を示す断面図及び平面図、第２図は密着
露光方式でフォトリングラフィを行ったときにフォトレ
ジストがマスクｆ付着してはがれる割合を示したグラフ
、第３図（ａｌ及び（１））はそれぞれ本発明に従って
構成し７た容量部を示す断面図及び平面図である。 ］ １． 、３１・・・・・・シリコン基板、１２．３
２・・・・・・シリコン酸化膜、１３，３３ａ、３３ｂ
、３３ｃ・・・・ＩＩ’ｌｌのリンドープされたポリシ
リコン、１４．３４ａ、３４ｂ。 ３４ｃ・・・・・・２層目のリンドープされたポリシリ
コン、１５．３５・・・・・・アルミ配線、１６．３６
・・・・・コンタクト。 第 １ 図 （力） 第１図（−６−） ０ １ ２ ３容量郭
の面稽（佐東単位） 第２図
成された容量部を示す断面図及び平面図、第２図は密着
露光方式でフォトリングラフィを行ったときにフォトレ
ジストがマスクｆ付着してはがれる割合を示したグラフ
、第３図（ａｌ及び（１））はそれぞれ本発明に従って
構成し７た容量部を示す断面図及び平面図である。 ］ １． 、３１・・・・・・シリコン基板、１２．３
２・・・・・・シリコン酸化膜、１３，３３ａ、３３ｂ
、３３ｃ・・・・ＩＩ’ｌｌのリンドープされたポリシ
リコン、１４．３４ａ、３４ｂ。 ３４ｃ・・・・・・２層目のリンドープされたポリシリ
コン、１５．３５・・・・・・アルミ配線、１６．３６
・・・・・コンタクト。 第 １ 図 （力） 第１図（−６−） ０ １ ２ ３容量郭
の面稽（佐東単位） 第２図
Claims (1)
- 絶縁膜を介して上下に導電膜を重ねて形成された容量部
を含む集積回路装置において、前記容量部を複数の並列
に接続された容量に分割したことを特徴とする集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12618081A JPS5828863A (ja) | 1981-08-12 | 1981-08-12 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12618081A JPS5828863A (ja) | 1981-08-12 | 1981-08-12 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5828863A true JPS5828863A (ja) | 1983-02-19 |
Family
ID=14928661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12618081A Pending JPS5828863A (ja) | 1981-08-12 | 1981-08-12 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828863A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0223698A2 (en) * | 1985-11-14 | 1987-05-27 | Thomson Components-Mostek Corporation | Hillock immunization mask |
| JPS62293662A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | 半導体集積回路 |
| JPH02213159A (ja) * | 1989-02-13 | 1990-08-24 | Mitsubishi Electric Corp | キャパシタ |
| US8895984B2 (en) | 2004-08-26 | 2014-11-25 | Samsung Display Co., Ltd. | Capacitor |
-
1981
- 1981-08-12 JP JP12618081A patent/JPS5828863A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0223698A2 (en) * | 1985-11-14 | 1987-05-27 | Thomson Components-Mostek Corporation | Hillock immunization mask |
| EP0223698A3 (en) * | 1985-11-14 | 1987-11-19 | Thomson Components-Mostek Corporation | Hillock immunization mask |
| JPS62293662A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | 半導体集積回路 |
| JPH0546987B2 (ja) * | 1986-06-12 | 1993-07-15 | Nippon Electric Co | |
| JPH02213159A (ja) * | 1989-02-13 | 1990-08-24 | Mitsubishi Electric Corp | キャパシタ |
| US8895984B2 (en) | 2004-08-26 | 2014-11-25 | Samsung Display Co., Ltd. | Capacitor |
| US9202852B2 (en) | 2004-08-26 | 2015-12-01 | Samsung Display Co., Ltd. | Capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013366A (ko) | 반도체 집적 회로장치의 제조방법 | |
| JPH04350965A (ja) | 半導体メモリー装置のメモリーセルに用いられるキャパシターの製造方法及びその構造 | |
| JPH01120858A (ja) | 集積回路装置 | |
| JP3199004B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5828863A (ja) | 集積回路装置 | |
| JP2894740B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP3344786B2 (ja) | 半導体メモリセルのキャパシタ電極製造方法 | |
| JPS59104156A (ja) | 多層キヤパシタ | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| JP2886183B2 (ja) | フィールド分離絶縁膜の製造方法 | |
| JPH01206650A (ja) | 半導体装置 | |
| KR950004524A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR100230352B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0427125A (ja) | 配線部材の製造方法 | |
| KR0120548B1 (ko) | 캐패시터의 마스크 공정 마진 확보를 위한 반도체 장치 제조 방법 | |
| JP2949791B2 (ja) | 半導体装置 | |
| KR100225848B1 (ko) | 커패시터 및 커패시터의 제조 방법 | |
| JP2762827B2 (ja) | 半導体装置 | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPH10326863A (ja) | 半導体装置の製造方法 | |
| JPH08306878A (ja) | 半導体装置の製造方法 | |
| JP2001053229A (ja) | 容量素子の製造方法 | |
| JP3286109B2 (ja) | 半導体装置とその製造方法 | |
| JP2000188375A (ja) | 半導体装置の製造方法 | |
| JPH07111313A (ja) | 半導体容量素子 |