TWI479634B - 積體電路與用於此積體電路之互連結構 - Google Patents

積體電路與用於此積體電路之互連結構 Download PDF

Info

Publication number
TWI479634B
TWI479634B TW097109386A TW97109386A TWI479634B TW I479634 B TWI479634 B TW I479634B TW 097109386 A TW097109386 A TW 097109386A TW 97109386 A TW97109386 A TW 97109386A TW I479634 B TWI479634 B TW I479634B
Authority
TW
Taiwan
Prior art keywords
contact point
integrated circuit
region
point portions
drain
Prior art date
Application number
TW097109386A
Other languages
English (en)
Other versions
TW200847381A (en
Inventor
Sutardja Sehat
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200847381A publication Critical patent/TW200847381A/zh
Application granted granted Critical
Publication of TWI479634B publication Critical patent/TWI479634B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

積體電路與用於此積體電路之互連結構
本發明涉及積體電路，尤其係涉及積體電路和積體電路的互連結構。
功率積體電路(ICs)或功率ICs可用於在多種不同的應用中提供電力。例如，功率ICs可用於在脈寬調變電路中提供電力。一驅動IC可用於向功率IC提供輸入電壓和控制信號。因此，驅動IC和功率IC必須被連接在一起。但是，驅動IC和功率IC可以用不同的IC技術來實施。例如，功率IC可以用金氧半場效電晶體(MOSFET)技術實施，而驅動IC可使用標準IC技術。因此，功率IC和驅動IC的封裝可能造成問題。
一般來說，積體電路(IC)被設計有焊盤，這些焊盤用於提供IC外部連接。IC一般被安置在封裝上，該封裝可包括用於將封裝及其電路連接到其他電子元件的引腳。封裝的引腳有時利用焊線(bondwire)連接到IC的焊盤。但是焊線可能具有大於50~100 mΩ的電阻。焊線的結合電阻增加使得IC的功率耗散。因此，當IC具有一大量需要連接的焊盤時，焊線不能是一種可接受的方法。為了減小寄生封裝電阻，配置在諸如印刷電路板之類的基板上的導線及/或軌跡有時被用於提供互連。此方法提供一些改善焊線，但是對於要求大量連接的IC，導線及/或軌跡也具有高到不能接受地寄生封裝電阻。
IC可包括大量互連的電晶體。電晶體和其他電路元件以各種方式互連以提供所需的電路功能。一般在單個晶片上製造多個IC是效率最高的。在處理之後，製造在晶片上的IC被分離接著被封裝。對於指定的IC尺寸，晶片可容納固定數量的IC。減小IC中的各個電晶體的尺寸可幫助減小IC的整體尺寸。然而，允許在每個晶片上製作更多的IC數量以降低IC的成本。
一種積體電路包括N個板狀金屬層，其中N是大於1的整數。一第一板狀金屬層包括分別與N個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數。第一板狀金屬層和N個板狀金屬層位於分開的平面中。一第一源極、一第一汲極和一第二源極中的至少兩個與N個板狀金屬層中的至少兩個通信。一第一閘極被配置在第一源極和第一汲極之間。一第二閘極被配置在第一汲極和第二源極之間。第一和第二閘極在第一汲極中限定交替第一和第二區域。第一和第二閘極在第一區域中被配置在比第二區域更遠的距離。
在其他特徵中，一井區基板接觸點被配置在第一區域中。R個井區基板接觸點被配置在第一區域中，其中R是大於1的整數。R是大於3且小於7的整數。積體電路包括複數個電晶體。電晶體包括PMOS電晶體。R個井區基板接觸與各自R個電晶體相關聯。
在其他特徵中，提供了一第二汲極。一第三閘極被配置在第二源極和第二汲極之間。第二和第三閘極限定交替的第三和第四區域。第二和第三閘極在第三區域中被配置在比第四區域更遠的距離。第一區域被配置在相鄰第四區域，並且第二區域被配置在相鄰第三區域。第一和第三區域包括R個井區基板接觸點。
在其他特徵中，N個板狀金屬層中的至少兩個是共面的。N個板狀金屬層位於分開的平面中。複數個局部互連與第一和第二源極以及第一汲極通信。M個接觸點部分中的至少一個是橢圓形的。M個接接觸點部分中的第一和第二接觸點部分具有基部和從基部延伸的翼。M個接觸點部分中的一第三接觸點部分被接收在M個接觸點部分中的第一和第二接觸點部分的翼之間。M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀。M個接觸點部分中的第三接觸點部分被配置在M個接觸點部分中的第一和第二接觸點部分之間。
在其他特徵中，積體電路所實施一功率IC，M個接觸點部分中 的一第一接觸點部分向功率IC提供一第一電壓電勢，M個接觸點部分中的一第二接觸點部分向功率IC提供一第二電壓電勢，並且M個接觸點部分中一的第三接觸點部分接收功率IC的輸出電壓。
一種系統包括該積體電路，進一步地包括一導線架(leadframe)，該導線架包括與M個接觸點部分中的至少兩個通信的傳輸線。積體電路和傳輸線被一成形材料所包裝。導線架和積體電路實施一四邊扁平無接腳(QFN)封裝。
一種系統包括該積體電路，進一步地包括一第一傳輸線，其與M個接觸點部分中的第一接觸點部分通信。一第二傳輸線，與M個接觸點部分中的第二接觸點部分通信。一第三傳輸線，與M個接觸點部分中的第三接觸點部分通信。一電容與第二傳輸線和第三傳輸線通信。第二傳輸線提供一第一電壓電勢，並且第三傳輸線提供一第二電壓電勢。
一種用於提供積體電路的方法，包括：提供N個板狀金屬層，其中N是大於1的整數；提供一第一板狀金屬層，其包括分別與N個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數；將第一板狀金屬層和N個板狀金屬層配置在分開的平面中；提供一第一源極、一第一汲極和一第二源極；將第一源極、第一汲極和第二源極中的至少兩個配置成與N個板狀金屬層中的至少兩個通信；將一第一閘極配置在第一源極和第一汲極之間；將一第二閘極配置在第一汲極和第二源極之間；利用第一和第二閘極在第一汲極中限定交替第一和第二區域；以及將第一和第二閘極在第一區域中配置比在第二區域中更遠的距離。
在其他特徵中，該方法包括將一井區基板接觸點配置在第一區域中。該方法包括將R個井區基板接觸點配置在第一區域中，其中R是大於1的整數。R是大於3且小於7的整數。積體電路包括複數個電晶體。電晶體包括PMOS電晶體。R個井區基板接觸點與R個電晶體中相應的電晶體相關聯。
在其他特徵中，該方法包括將一第三閘極配置在第二源極和第二 汲極之間；利用第二和第三閘極限定交替第三和第四區域；並且將第二和第三閘極在第三區域中配置在比第四區域中更遠的距離。該方法包括將第一區域配置在相鄰的第四區域，並且將第二區域配置在相鄰的第三區域。第一和第三區域包括R個井區基板接觸點。該方法包括將N個板狀金屬層中的至少兩個配置在同一平面中。該方法包括將N個板狀金屬層配置在分開的平面中。該方法包括提供與第一和第二源極以及第一汲極通信的複數個局部互連。M個接觸點部分中的至少一個是橢圓形的。
在其他特徵中，M個接觸點部分中的第一和第二接觸點部分具有基部和從基部延伸的翼，並且M個接觸點部分中的一第三接觸點部分被接收在M個接觸點部分中的第一和第二接觸點部分的翼之間。M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀。M個接觸點部分中的一第三接觸點部分被配置在M個接觸點部分中的第一和第二接觸點部分之間。
在其他特徵中，該方法包括利用該積體電路實施一功率IC；利用M個接觸點部分中的第一接觸點部分向功率IC提供一第一電壓電勢；利用M個接觸點部分中的第二接觸點部分向功率IC提供一第二電壓電勢；以及在M個接觸點部分中的第三接觸點部分處接收功率IC的輸出電壓。
在其他特徵中，該方法包括提供一導線架，該導線架包括與M個接觸點部分中的至少兩個通信的傳輸線。積體電路和傳輸線被一成形材料所包封。該方法包括利用導線架和積體電路實施一四邊扁平無接腳(QFN)封裝。該方法包括：提供一第一傳輸線與M個接觸點部分中的第一接觸點部分通信；提供一第二傳輸線與M個接觸點部分中的第二接觸點部分通信；提供一第三傳輸線與M個接觸點部分中的第三接觸點部分通信；以及提供一電容與第二傳輸線和第三傳輸線通信，其中第二傳輸線提供一第一電壓電勢，並且第三傳輸線提供一第二電壓電勢。
一種積體電路包括N個板狀金屬層，其中N是大於1的整數。 一第一板狀金屬層包括分別與N個板狀金屬層中相應的板狀金屬層通信的M個接觸點部分，其中M是大於1的整數。第一板狀金屬層和N個板狀金屬層位於分開的平面中。第一汲極區域一般為矩形。第一、第二、第三和第四源極區域一般為矩形並且配置在相鄰第一汲極區域的側邊。一第一汲極區域和第一、第二、第三和第四源極區域與N個板狀金屬層中的至少兩個通信。一第一閘極區域被配置在第一、第二、第三和第四源極區域和第一汲極區域之間。第一、第二、第三和第四基板接觸點區域被配置在相鄰第一汲極區域的角落。
在其他特徵中，第一、第二、第三和第四源極區域的長度實質上與第一汲極區域相等的長度。第一、第二、第三和第四源極區域的寬度具有比第一汲極區域的寬度小。第一、第二、第三和第四源極區域的寬度大約是第一汲極區域的寬度的一半。
在其他特徵中，一第二汲極區域一般為矩形並且配置在相鄰第一源極區域的一側。第五、第六和第七源極區域一般為矩形並且被配置在相鄰第二汲極區域的其他側邊。一第二閘極區域被配置在第一、第五、第六和第七源極區域和第二汲極區域之間。第五和第六基板接觸點區域被配置在相鄰第二汲極區域的角落。積體電路包括橫向擴散金氧半場效電晶(MOSFET)電晶體。在第一、第二、第三和第四源極區域的每一個之中提供B個源極接觸點，其中B是大於1的整數。第一汲極區域具有面積D並且B個源極接觸點具有面積A，並且其中面積D大於或等於2*B*A。
在其他特徵中，N個板狀金屬層中的至少兩個是共面的。N個板狀金屬層位於分開的平面中。複數個局部互連與第一、第二、第三和第四源極區域以及第一汲極區域通信。M個接觸點部分中的至少一個是橢圓形的。第一、第二、第三和第四源極區域與N個板狀金屬層中的第一板狀金屬層通信，並且第一汲極區域與N個板狀金屬層中的第二板狀金屬層通信。M個接觸點部分中的第一和第二接觸點部分具有基部和從基部延伸的翼，並且M個接觸點部分中的第三接觸點部分被接收在M個接觸點部分中的第一和第二接觸點部分的翼之間。M個接 觸點部分中的第一和第二接觸點部分一般是“C”形狀。M個接觸點部分中的一第三接觸點部分被配置在M個接觸點部分中的第一和第二接觸點部分之間。
在其他特徵中，積體電路實施功率IC，M個接觸點部分中的一第一接觸點部分向功率IC提供一第一電壓電勢，M個接觸點部分中的一第二接觸點部分向功率IC提供一第二電壓電勢，並且M個接觸點部分中的一第三接觸點部分接收功率IC的輸出電壓。
一種系統包括該積體電路，進一步地包括一導線架，該導線架包括與M個接觸點部分中的至少兩個通信的傳輸線。積體電路和傳輸線被一成形材料所包封。導線架和積體電路實施一四邊扁平無接腳(QFN)封裝。
一種系統包括該積體電路，進一步地包括一第一傳輸線，其與M個接觸點部分中的第一接觸點部分通信。一第二傳輸線與M個接觸點部分中的第二接觸點部分通信。一第三傳輸線與M個接觸點部分中的第三接觸點部分通信。一電容與第二傳輸線和第三傳輸線通信。第二傳輸線提供一第一電壓電勢，並且第三傳輸線提供一第二電壓電勢。
一種用於提供積體電路的方法，包括：提供N個板狀金屬層，其中N是大於1的整數；提供一第一板狀金屬層，其包括分別與N個板狀金屬層中相應的板狀金屬層通信的M個接觸點部分，其中M是大於1的整數；將第一板狀金屬層和N個板狀金屬層配置在分開的平面中；提供一般地為矩形的第一汲極區域；將一般地為矩形的第一、第二、第三和第四源極區域配置在相鄰第一汲極區域的側邊，其中第一汲極區域和第一、第二、第三和第四源極區域與N個板狀金屬層中的至少兩個通信；將第一閘極區域配置在第一、第二、第三和第四源極區域和第一汲極區域之間；以及將第一、第二、第三和第四基板接觸點區域配置在相鄰第一汲極區域的角落。
在其他特徵中，第一、第二、第三和第四源極區域的長度具有實質上與第一汲極區域相等的長度。第一、第二、第三和第四源極區域具有比第一汲極區域的寬度小的寬度。第一、第二、第三和第四源極 區域的寬度大約是第一汲極區域的寬度的一半。
在其他特徵中，該方法包括提供一般為矩形的第二汲極區域；將第二汲極區域的一側配置在相鄰第一源極區域；提供一般為矩形的第五、第六和第七源極區域；將第五、第六和第七源極區域配置在相鄰第二汲極區域的其他側邊。該方法包括將第二閘極區域配置在第一、第五、第六和第七源極區域和第二汲極區域之間。該方法包括將第五和第六基板接觸點區域配置在相鄰第二汲極區域的角落。積體電路包括橫向擴散金氧半場效電晶體(MOSFET)電晶體。該方法包括在第一、第二、第三和第四源極區域的每一個之中提供B個源極接觸點，其中B是大於1的整數。第一汲極區域具有面積D並且B個源極接觸點具有面積A，並且其中面積D大於或等於2*B*A。
在其他特徵中，該方法包括將N個板狀金屬層中的至少兩個配置在同一平面中。該方法包括將N個板狀金屬層配置在分開的平面中。該方法包括提供與第一、第二、第三和第四源極區域以及第一汲極區域通信的多個局部互連。M個接觸點部分中的至少一個是橢圓形的。第一、第二、第三和第四源極區域與N個板狀金屬層中的第一板狀金屬層通信，並且第一汲極區域與N個板狀金屬層中的第二板狀金屬層通信。M個接觸點部分中的第一和第二接觸點部分具有基部和從基部延伸的翼，並且M個接觸點部分中的第三接觸點部分被接收在M個接觸點部分中的第一和第二接觸點部分的翼之間。M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀，並且其中M個接觸點部分中的第三接觸點部分被配置在M個接觸點部分中的第一和第二接觸點部分之間。
在其他特徵中，該方法包括利用該積體電路實施功率IC；利用M個接觸點部分中的第一接觸點部分向功率IC提供一第一電壓電勢；利用M個接觸點部分中的第二接觸點部分向功率IC提供一第二電壓電勢；以及在M個接觸點部分中的第三接觸點部分處接收功率IC的輸出電壓。
在其他特徵中，該方法包括提供一導線架，該導線架包括與M 個接觸點部分中的至少兩個通信的傳輸線。該方法包括將積體電路和傳輸線包封在一成形材料中。該方法包括利用導線架和積體電路實施一四邊扁平無接腳(QFN)封裝。該方法包括：提供一第一傳輸線與M個接觸點部分中的第一接觸點部分通信；提供一第二傳輸線與M個接觸點部分中的第二接觸點部分通信；提供一第三傳輸線與M個接觸點部分中的第三接觸點部分通信；以及提供一電容與第二傳輸線和第三傳輸線通信，其中第二傳輸線提供一第一電壓電勢，並且第三傳輸線提供一第二電壓電勢。
一種積體電路包括N個板狀金屬層，其中N是大於1的整數。第一板狀金屬層包括分別與N個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數。第一板狀金屬層和N個板狀金屬層位於分開的平面中。第一汲極區域具有水平和垂直的中線至少一條對稱的形狀。第一閘極區域具有圍繞第一汲極區域的第一形狀。第二汲極區域具有對稱形狀。第二閘極區域具有圍繞第二汲極區域的第一形狀。連接區域連接第一和第二閘極區域。第一源極區域配置在相鄰於第一閘極區域、第二閘極區域和連接區域的一側。第二源極區域被配置在相鄰的第一閘極區域、第二閘極區域和連接區域的側邊的一側。第一源極區域、第二源極區域、第一汲極區域和第二汲極區域與N個板狀金屬層中至少兩個通信。
在其他特徵中，對稱形狀隨著與對稱形狀的中心的距離增大而逐漸成錐形。第一和第二基板接觸點被配置在第一和第二源極區域中。積體電路包括橫向擴散金氧半場效電晶體(MOSFET)電晶體。對稱形狀是圓形。對稱形狀是構圓形。對稱形狀是多邊形。對稱形狀是六邊形。
在其他特徵中，M個板狀金屬層中的至少兩個是共面的。N個板狀金屬層位於分開的平面中。複數個局部互連與第一和第二源極區域以及第一和第二汲極區域通信。M個接觸點部分中的至少一個是橢圓形的。M個接觸點部分中的第一和第二接觸點部分具有基部和從基部延伸的翼。M個接觸點部分中的第三接觸點部分被接收在M個接觸點 部分中的第一和第二接觸點部分的翼之間。
在其他特徵中，M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀。M個接觸點部分中的第三接觸點部分被配置在M個接觸點部分中的第一和第二接觸點部分之間。積體電路實施功率IC，M個接觸點部分中的第一接觸點部分向功率IC提供第一電壓電勢，M個接觸點部分中的第二接觸點部分向功率IC提供第二電壓電勢，並且M個接觸點部分中的第三接觸點部分接收功率IC的輸出電壓。
一種系統包括該積體電路，進一步地包括一導線架，該導線架包括與M個接觸點部分中的至少兩個通信的傳輸線。積體電路和傳輸線被成形材料所包封。導線架和積體電路實施四邊扁平無接腳(QFN)封裝。
一種系統包括該積體電路，進一步地包括一第一傳輸線，其與M個接觸點部分中的第一接觸點部分通信。一第二傳輸線與M個接觸點部分中的第二接觸點部分通信。一第三傳輸線與M個接觸點部分中的第三接觸點部分通信。一電容與第二傳輸線和第三傳輸線通信。第二傳輸線提供一第一電壓電勢，並且第三傳輸線提供一第二電壓電勢。
一種用於提供積體電路的方法，包括提供N個板狀金屬層，其中N是大於1的整數；提供一第一板狀金屬層，其包括分別與N個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數；將第一板狀金屬層和N個板狀金屬層配置在分開的平面中；提供具有水平和垂直的中線至少一條對稱形狀的第一汲極區域；提供具有圍繞第一汲極區域的第一形狀的第一閘極區域；提供具有對稱形狀第二汲極區域；提供具有圍繞第二汲極區域的第一形狀的第二閘極區域；利用連接區域連接第一和第二閘極區域；將第一源極區域配置在相鄰於第一閘極區域、第二閘極區域和連接區域的一側；以及將第二源極區域配置在相鄰的第一閘極區域、第二閘極區域和連接區域的側邊的一側，其中第一源極區域、第二源極區域、第一汲極區域和第二汲極區域與N個板狀金屬層中的至少兩個通信。
在其他特徵中，對稱形狀隨著與對稱形狀的中心距離增大而逐漸 成錐形。該方法包括將第一和第二基板接觸點配置在第一和第二源極區域中。積體電路包括橫向擴散金氧半場效電晶體金氧半場效電晶體(MOSFET)電晶體。對稱形狀是圓形。對稱形狀是構圓形。對稱形狀是多邊形。對稱形狀是六邊形。
在其他特徵中，該方法包括將M個板狀金屬層中的至少兩個配置在同一平面中。該方法包括將N個板狀金屬層配置在分開的平面中。該方法包括提供與第一和第二源極區域以及第一和第二汲極區域通信的複數個局部互連。M個接觸點部分中的至少一個是構圓形的。
在其他特徵中，M個接觸點部分中的第一和第二接觸點部分具有基部和從基部延伸的翼，並且M個接觸點部分中的第三接觸點部分被接收在M個接觸點部分中的第一和第二接觸點部分的翼之間。M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀，並且其中M個接觸點部分中的第三接觸點部分被配置在M個接觸點部分中的第一和第二接觸點部分之間。
在其他特徵中，該方法包括利用該積體電路實施功率IC；利用M個接觸點部分中的第一接觸點部分向功率IC提供一第一電壓電勢；利用M個接觸點部分中的第二接觸點部分向功率IC提供一第二電壓電勢；並且在M個接觸點部分中的第三接觸點部分處接收功率IC的輸出電壓。該方法包括提供一導線架，該導線架包括與M個接觸點部分中的至少兩個通信的傳輸線。該方法包括將積體電路和傳輸線包封在一成形材料中。該方法包括利用導線架和積體電路實施一四邊扁平無接腳(QFN)封裝。
在其他特徵中，該方法包括將一第一傳輸線與M個接觸點部分中的第一接觸點部分相連接；將一第二傳輸線與M個接觸點部分中的第二接觸點部分相連接；將一第三傳輸線與M個接觸點部分中的第三接觸點部分相連接；以及提供一電容與第二傳輸線和第三傳輸線通信，其中第二傳輸線提供一第一電壓電勢，並且第三傳輸線提供一第二電壓電勢。
一種積體電路包括N個板狀金屬層，其中N是大於1的整數。 第一板狀金屬層包括分別與N個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數。第一板狀金屬層和N個板狀金屬層位於分開的平面中。第一和第二汲極區域一般為矩形。第一、第二和第三源極區域一般為矩形。第一源極區域被配置在第一和第二汲極區域的第一側之間，並且第二和第三源極區域被配置在相鄰第一和第二汲極區域的第二側。第四源極區域被配置在相鄰第一和第二汲極區域的第三側。第五源極區域被配置在相鄰第一和第二汲極區域的第四側。閘極區域被配置在第一、第二、第三、第四和第五源極區域和第一和第二汲極區域之間。第一和第二汲極接觸點被配置在第一和第二汲極區域中。第一和第二汲極區域和第一、第二、第三、第四和第五源極區域中的至少兩個與N個板狀金屬層中的至少兩個通信。
在其他特徵中，第一、第二和第三源極區域的長度實質上與第一汲極區域相等的長度，並且其中第四和第五源極區域具有大於或等於第一和第二汲極區域的長度。第一、第二和第三源極區域的寬度具有比第一汲極區域的寬度小。第一、第二和第三源極區域的寬度大約是第一汲極區域的寬度的一半。第四和第五源極區域是從其側邊被驅動的。第一和第二汲極接觸點的尺寸具有比最小汲極接觸點尺寸大。汲極接觸點具有規則形狀和不規則形狀之一。汲極接觸點為方形、矩形和十字形之一。第一、第二和第三源極區域包括源極接觸點。
在其他特徵中，此方法包括第一和第二汲極區域和第一、第二和第三源極區域被配置在第一列中並具有N個額外的列。N個額外的列中的至少一列的汲極區域共用第四和第五源極區域之一。此方法包括配置在N個板狀金屬層中的至少兩個在相同平面。此方法包括配置在N個板狀金屬層位於分開的平面。複數個局部互連與第一、第二、第三、第四和第五源極區域以及第一和第二汲極區域通信。M個接觸點部分中的至少一個是橢圓形的。M個接觸點部分中的第一和第二接觸點部分具有基部和從基部延伸的翼，並且M個接觸點部分中的第三接觸點部分被接收在M個接觸點部分中的第一和第二接觸點部分的翼之間。M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀， 並且其中M個接觸點部分中的第三接觸點部分被配置在M個接觸點部分中的第一和第二接觸點部分之間。
在其他特徵中，積體電路實施功率IC，M個接觸點部分中的第一接觸點部分向功率IC提供一第一電壓電勢，M個接觸點部分中的第二接觸點部分向功率IC提供一第二電壓電勢，並且M個接觸點部分中的第三接觸點部分接收功率IC的輸出電壓。
一種系統包括該積體電路，進一步地包括一導線架，該導線架包括與M個接觸點部分中的至少兩個通信的傳輸線。積體電路和傳輸線被一成形材料所包封。導線架和積體電路實施一四邊扁平無接腳(QFN)封裝。
一種系統包括該積體電路，進一步地包括一第一傳輸線，其與M個接觸點部分中的第一接觸點部分通信。一第二傳輸線與M個接觸點部分中的第二接觸點部分通信。一第三傳輸線與M個接觸點部分中的第三接觸點部分通信。一電容與第二傳輸線和第三傳輸線通信。第二傳輸線提供第一電壓電勢，並且第三傳輸線提供一第二電壓電勢。
一種用於提供積體電路的方法，包括：提供N個板狀金屬層，其中N是大於1的整數；提供第一板狀金屬層，其包括分別與N個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數；將第一板狀金屬層和N個板狀金屬層配置在分開的平面中；提供第一和第二汲極區域具有一般為矩形的形狀；提供第一、第二和第三源極區域具有一般為矩形的形狀；將第一源極區域配置在第一和第二汲極區域的第一側之間；將第二和第三源極區域配置在第一和第二汲極區域的第二側相鄰；將第四源極區域配置在第一和第二汲極區域的第三側相鄰；將第五源極區域被配置在第一和第二汲極區域的第四側相鄰；將閘極區域配置在第一、第二、第三、第四和第五源極區域和第一和第二汲極區域之間；將第一和第二汲極接觸點配置在第一和第二汲極區域中。第一和第二汲極區域和第一、第二、第三、第四和第五源極區域中的至少兩個與N個板狀金屬層中的至少兩個通信。
在其他特徵中，第一、第二和第三源極區域的長度實質上與第一 汲極區域的長度相等。第四和第五源極區域的長度具有大於或等於第一和第二汲極區域的長度。第一、第二和第三源極區域的寬度具有比第一汲極區域的寬度小。第一、第二和第三源極區域的寬度大約是第一汲極區域的寬度的一半。第四和第五源極區域是從其側邊被驅動的。第一和第二汲極接觸點的尺寸具有比最小汲極接觸點尺寸大。汲極接觸點具有規則形狀和不規則形狀之一。汲極接觸點為方形、矩形和十字形之一。第一、第二和第三源極區域包括源極接觸點。
在其他特徵中，該方法包括：將第一和第二汲極區域和第一、第二和第三源極區域配置在第一列中；並且提供N個額外的列，其中N個額外的列中的至少一列的汲極區域共用第四和第五源極區域之一。該方法包括將N個板狀金屬層中的至少兩個配置在同一平面中。該方法包括將N個板狀金屬層配置在分開的平面中。該方法包括提供與第一、第二、第三、第四和第五源極區域以及第一和第二汲極區域通信的多個局部互連。M個接觸點部分中的至少一個是構圓形的。M個接觸點部分中的第一和第二接觸點部分具有基部和從基部延伸的翼，並且M個接觸點部分中的第三接觸點部分被接收在M個接觸點部分中的第一和第二接觸點部分的翼之間。M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀，並且其中M個接觸點部分中的第三接觸點部分被配置在M個接觸點部分中的第一和第二接觸點部分之間。
在其他特徵中，積體電路實施功率IC，M個接觸點部分中的第一接觸點部分向功率IC提供一第一電壓電勢，M個接觸點部分中的第二接觸點部分向功率IC提供一第二電壓電勢，並且M個接觸點部分中的第三接觸點部分接收功率IC的輸出電壓。該方法包括提供一導線架，該導線架包括與M個接觸點部分中的至少兩個通信的傳輸線。積體電路和傳輸線被一成形材料所包封。導線架和積體電路實施一四邊扁平無接腳(QFN)封裝。
在其他特徵中，該方法包括：將一第一傳輸線連接到M個接觸點部分中的第一接觸點部分；將一第二傳輸線連接到M個接觸點部分中的第二接觸點部分；將一第三傳輸線連接到M個接觸點部分中的第 三接觸點部分；以及將一電容連接到第二傳輸線和第三傳輸線。第二傳輸線提供第一電壓電勢，並且第三傳輸線提供第二電壓電勢。
從下面提供的詳細描述可以清楚本發明的其他應用領域。應當理解詳細描述和具體例子儘管表明了本發明的優先實施例，但僅意圖用於說明目的，而不是要限制本發明的範圍。
以下對優先實施例的描述只是範例性的，絕不意圖限制本發明、其應用或使用。出於清晰目的，在附圖中將使用相同的標號來標識類似的元件。
現在參考圖1A，一功率IC 10包括第一和第二功率電晶體12和14。雖然顯示為第一和第二功率電晶體12和14，但也可用於額外的電晶體來實施功率IC。在一種實施方式中，功率IC 10被用於脈寬調變(Plus Width Modulation)電路中。第一電晶體12的源極連接到第二電晶體14的汲極。電源電壓Vdd 連接到第一電晶體12的汲極。參考電勢Vss 此範圍被連接到第二電晶體14的源極。在第一電晶體12的源極和第二電晶體14的汲極之間取得輸出電壓Vx 。電晶體12是NMOS電晶體以及電晶體14是NMOS電晶體，但也可以使用其他類型的電晶體。
現在參考圖1B，功率IC 20另一結構包括第一和第二功率電晶體22和24。雖然顯示為第一和第二功率電晶體22和24，但也可以用額外的電晶體來實施功率IC。第一電晶體22的汲極連接到第二電晶體24的汲極。電源電壓Vdd 連接到第一電晶體22的源極。參考電勢Vss 此範圍被連接到第二電晶體24的源極。電晶體22是PMOS電晶體以及電晶體24是NMOS電晶體，但也可以使用其他類型的電晶體。在第一和第二電晶體22和24的汲極之間取得輸出電壓Vx 。
現在參考圖2，功率電晶體10和20可連接到驅動IC。用於功率IC 10及/或20的技術可能不同於用於驅動IC 30的技術。例如，功率IC 10及/或20可利用金氧半場效電晶體(MOSFET)技術來實施，反 之驅動IC 30可使用標準的IC技術。雖然公開了金氧半場效電晶體(MOSFET)/標準技術，但也可使用其他技術。輸出電壓Vx 可被輸出到一個或多個元件26，該一個或多個元件可包括串聯電感器L和並聯電容器C。
現在參考圖3，顯示出一頂部金屬層130的範例性平面圖。雖然顯示為與第一和第二功率電晶體的連接，但是對於可用來實施功率IC的額外電晶體可以提供額外的連接。第一、第二和第三接觸點部分130－1、130－2和130－3是橢圓形的。在此實施方式中，第一接觸點部分130－1連接到Vss ，第二接觸點部分130－2連接到Vx 以及第三接觸點部分130－3連接到Vdd 。第四接觸點部分130－4與諸如閘極控制信號之類的控制信號相關聯。經由額外的接觸點部分130一N可提供額外的控制信號。絕緣材料131被配置在接觸點部分130之間以電氣絕緣該接觸點部分。
現在參考圖4A，進一步地詳細顯示出與圖1A相對應的功率IC 10的一種範例性實施方式。第一電晶體12包括一汲極72、一源極74和一閘極76。第二電晶體14包括一汲極82、一源極84和一閘極88。電晶體12和14是NMOS電晶體，但也可使用其他電晶體類型。雖然顯出了第一和第二功率電晶體12和14，但一般使用額外的電晶體來實施功率IC 10，下文將對此進行描述。第一電晶體12的閘極76通過過孔90連接到局部互連98。局部互連98提供諸如標準線之類的微弱局部互連。這裏使用的術語“過孔”是指將電阻最小化到期望水準所需的充足數目的過孔。第二電晶體14的閘極88通過過孔94連接到局部互連98。
第一電晶體12的源極74和第二電晶體14的汲極82分別通過局部互連98和過孔100和104連接到一板狀金屬層110。這裏使用的術語“板狀金屬層”是指堅固互連平面，而不是像標準線那樣的微弱局部互連。板狀金屬層允許了電流在x和y方向上流動，而不是像微弱局部互連(例如標準架線)的情況那樣只在單個方向(例如x或y)上流動。
在宏觀級別上，當電流通過微弱局部互連或標準架線從點A流到點B時，它一般在單個方向(例如x方向)上流動。當電流依據本發明的板狀金屬層連接中通過板狀金屬層從點A流到點B和C或者從許多點流到許多點時，電流在x和y兩個方向上流動，其中x方向與y方向正交。板狀金屬層可能包括也可能不包括經過它的絕緣過孔及/或與其相連的過孔。板狀金屬層還可能具有規則地、隨機地或以任何其他樣式分散於其中的孔。板狀金屬層可具有相同的形狀如此而不限於矩形或方形或者具有非相同或不規則的形狀。
第一電晶體12的汲極72通過局部互連98和過孔114連接到板狀金屬層124的一第二板狀部分124－2。源極84通過局部互連98和過孔120連接到板狀金屬層124的一第一板狀部分124－1。板狀金屬層124的第一和第二板狀部分124－1和124－2互相被電氣絕緣的。
頂部金屬層130優先地厚於板狀金屬層98、110和124。可以意識到，一個或多個絕緣層134提供例如金屬層110、124和130之間的電氣絕緣可以在電氣隔離層110、124和130。頂部金屬層130限定互相電氣隔離的接觸點部分130－1、130－2、130－3、130－4、…以及130－N。第一接觸點部分130－1通過過孔140連接到板狀金屬層124的第二板狀部分124－2。第二接觸點部分130－2通過過孔144連接到板狀金屬層110。第三接觸點部分130－3通過過孔150連接到板狀金屬層124的第一板狀部分124－1。第四接觸點部分130－4通過過孔160連接到金屬互連98。板狀金屬層110和124提供堅固平面互連，而互連98提供微弱/局部互連。
本領域的技術人員可以意識到，功率IC 20對應於圖1B有一些類似的佈局顯示在圖4A。現在參考圖4B，電晶體22包括一閘極162、一源極163和一汲極164。電晶體24包括一閘極166、一汲極167和一源極168。在一種實施方式中，電晶體22和24分別是PMOS和NMOS電晶體，但也可使用其他電晶體類型。源極163通過過孔114連接到板狀金屬層124的第二板狀部份124－2、汲極164和167分別通過過孔100和104連接到板狀金屬層110、源極168通過過孔120連接到板狀 金屬層124的第一板狀部份124－1。
雖然圖4A和4B中的板狀金屬層124是共用的，本領域的技術人員將意識到可以共用的是板狀金屬層110而不是板狀金屬層124。此外，雖然第一電晶體12的源極74和第二電晶體14的汲極82被顯示為連接到圖4A(以及圖4B中的汲極164和167)，但也有其他可能具有分開的連接實施方式。功率IC可利用焊球和阻焊膜、例如各向異性黏合劑之類的黏合劑及/或任何其他適當的附接方法連接到其他電路。為Vss 、Vdd 及/或Vx 使用公用金屬平面提供了與功率IC的最低阻抗連接，從而減小了功率耗散。
現在參考圖4C，圖1A和4A對應的佈局提供了額外的板狀金屬層171。雖然顯示為第一和第二功率電晶體，但一般也可使用額外的電晶體來實施功率IC。板狀金屬層124不再被共用。第一接觸點部分130－1通過過孔172連接到板狀金屬層171。過孔140將汲極72連接到板狀金屬層171。源極74和汲極82分別通過過孔100和104連接到板狀金屬層110。本領域的技術人員將會意識到，也可向與圖1B和4B對應的佈局添加額外的層。
現在參考圖5A，第一功率電晶體12被示為包括多個電晶體180－1、180－2、…以及180－M，其中每一個具有源極S和汲極D。第二功率電晶體14被顯示為包括多個電晶體182－1、182－2、…以及182－P，其中每一個具有源極S和汲極D。板狀金屬層110和板狀金屬層124提供一堅固平面互連，而互連98提供諸如標準線之類的微弱局部互連。在圖5A所示的實施方式中，電晶體12和14是NMOS電晶體，但也可使用其他電晶體類型。
第一功率電晶體12的源極S和第二功率電晶體14的汲極D經由局部互連98連接到板狀金屬層110。第一功率電晶體12的汲極D連接到板狀金屬層124的第二板狀部分124－2。第二功率電晶體14的源極S連接到板狀金屬層124的第一板狀部分124－1。第一和第二板狀部分124－1和124－2是被電氣隔離的。
頂部板狀金屬層130的第一接觸點部分130－1連接到第二板狀部 分124－2。頂部板狀金屬層130的第二接觸點部分130－2連接到板狀金屬層110。頂部板狀金屬層130的第三接觸點部分130－3連接到第一板狀部分124－1。板狀部份124－1和124－2優先地分別覆蓋在下面的電晶體14和12的大約80%－100%。板狀金屬層110覆蓋在下面的電晶體12和14的大約80%－100%。
現在參考圖5B，第一功率電晶體22被示為包括多個電晶體186－1、186－2、…以及186－Q，其中每一個具有源極S和汲極D。第二功率電晶體24被示為包括多個電晶體188－1、188－2、‥以及188－R，其中每一個具有源極S和汲極D。在圖5B所示的實施方式中，第一功率電晶體22是PMOS電晶體，第二功率電晶體24是NMOS電晶體，但也可使用其他電晶體類型。第一功率電晶體22的汲極D和第二功率電晶體24的汲極D連接到板狀金屬層124。第一功率電晶體22的源極S連接到板狀金屬層110的第二板狀部分110－2。第二功率電晶體24的源極S連接到板狀金屬層110的第一板狀部分110－1。第一和第二板狀部分110－1和110－2是被電氣隔離的。
頂部板狀金屬層130的第一接觸點部分130－1連接到板狀金屬層110的第二板狀部分110－2。頂部板狀金屬層130的第二接觸點部分130－2連接到板狀金屬層124。板狀金屬層130的第三接觸點部分130－3連接到板狀金屬層110的第一板狀部分110－1。
現在參考圖6A，其顯示為頂部金屬層130的優先實施例的平面圖。配置在頂部板狀金屬層130中的一第一接觸點部分200包括從基部204延伸出一複數個翼202。在一種實施方式中，第一接觸點部分200與Vss 或Vdd 相關聯，並且翼202在垂直方向上從一基部204延伸。配置在頂部板狀金屬層130中的第二接觸點部分210也包括從一基部214延伸出複數個翼212。在一種實施方式中，第二接觸點部分210與Vdd 或Vss 相關聯，並且翼212在垂直方向上從基部214延伸。
一個或多個第三接觸點部分220位於第一接觸點部分200的翼202和第二接觸點部分210的翼212之間。在一種實施方式中，第三接觸點部分220與Vx 相關聯，並且第三接觸點部分220具有一般圓角 矩形形狀。翼202和翼212減小了連接阻抗並增大了熱的散失。額外的接觸點部分230提供與諸如一個或多個閘極控制信號之類的控制信號的連接。第一、第二和第三接觸點部分基本覆蓋在下面的電晶體面積。這裏使用的基本覆蓋1/3是指第一、第二和第三接觸點部分中的每一個覆蓋在下面面積的1/3減去接觸點部分之間的間距。在一個實施例中，第一、第二和第三接觸點部分各自覆蓋大約在下面面積的1/3減去接觸點部分之間的面積。
在優先實施例中，IC具有大於或等於約2：1的長寬比。在優先實施例中，使用一複數個的指狀物。在示範性實施方式中，使用了四個指狀物。指狀物之間的節距優先被最小化以減小電阻。IC的長度一般長於寬度，以增加可以使用的指狀物的數目。增加數量範圍狹小的指狀物組合減小連接的阻抗並且增大了熱的散失。使用總體的板狀金屬層將電晶體的端子連接到互連結構並進一步減小了連接的電阻。
現在參考圖6B，相對於在下面的電晶體12和14顯示出頂部板狀金屬層130的佈局。頂部板狀金屬層130的面積的大約1/3被分配給Vx 、Vss 和Vdd 中的每一個。Vx 、Vss 和Vd d被以交錯的方式配置，如上述圖6A關聯。
現在參考圖6C，顯示出頂部金屬層的替換佈局。如上所述頂部板狀金屬層130的面積大約1/3以非交錯方式分配Vx 、Vss 和Vdd 中的每一個。這種實施方式適合於較小功率電晶體應用。
現在參考圖6D，針對額外電晶體的功率IC顯示為出頂部板狀金屬層130。如圖6D所示，頂部板狀金屬層130的面積的大約1/3以非交錯方式分配給Vx 、Vss 和Vdd 中的每一個。圖6D所示的佈局尤其合適於當Vss 和Vdd 連接被形成於功率IC的一側並且Vx 連接被形成於功率IC的相反一側時。雖然圖6A－6D是結合電晶體12和14來描述的，但也可使用電晶體22和24以及/或者其他類型的電晶體。
現在參考圖7，其中進一步詳細顯示出一第一範例性互連結構236。互連結構236可用於將一個積體電路連接到另一個，並且/或者可用於連接外部元件，例如輸出電路、電容器、散熱器、電感器以及/ 或者其他外部元件及/或結構。例如，互連結構236可用於將功率IC連接到圖2中的驅動IC。
互連結構236包括一電介質層244，其一側配置有第二金屬層及/或軌跡242。第一或堆積金屬層250被堆積在電介質層244的相反一側或者外側。過孔246－1、246－2、…和246－N(共同地為246)經過電介質層244。一防焊膜252被配置在第二金屬層242上。焊球254被選擇性地用於將第一及/或第二金屬層250及/或242的一些部分連接到其他電子元件，下文中將對此進行描述。
現在參考圖8A，其顯示出金屬堆積層250的一個示範性實施例。金屬堆積層250包括第一板狀接觸點部分260，該第一板狀接觸點部分260包括從基部264突出的翼262。翼262具有允許配置在功率IC 54的金屬層130上的翼202及/或212相對齊的形狀和尺寸。金屬堆積層250包括第二板狀接觸點部分270，該第二板狀接觸點部分270包括從基部274突出的翼272。翼272具有允許與配置在功率IC 54的金屬層130上的翼202及/或212對齊的形狀和尺寸。
金屬堆積層250亦包括位於第一板狀接觸點部分260的翼262和第二板狀接觸點部分270的翼272之間的一個或多個第三板狀接觸點部分280。第三板狀接觸點部分280也具有允許與配置在功率IC 54的金屬層130上的第三板狀接觸點部分220對齊的形狀和尺寸。
金屬堆積層250還包括提供控制信號互連的一個或多個額外的接觸點部分284。額外接觸點部分284中的一個或多個可與閘極控制信號相關聯。在一個範例性實施方式中，堆積層250是通過諸如銅之類的導電材料電鍍到電介質層上來配置的。本領域的技術人員將會意識到可以使用其他材料和方法。在一個實施例中，堆積層250具有約15 μm的最小厚度和約18 μm的平均厚度，但也可使用其他厚度。
現在參考圖8B，相對於功率IC的頂部金屬層130顯示出互連結構236的金屬堆積層250。可以意識到，這兩個結構基本上互相對齊並且重疊。然而，金屬堆積層250可延伸到超出功率IC的頂部金屬層130以減小電阻並增大熱的散失。
現在參考圖9，更詳細顯示出電介質層252。電介質層252包括與第一部分260的主體264對齊的一組過孔304。電介質層252包括與第二板狀接觸點部分270的基部274對齊的一組過孔308。電介質層252還包括與第三板狀接觸點部分280對齊的一組過孔306。在一個範例性實施例中，該組過孔306配置成列並且第三板狀接觸點部分280中的每一個包括過孔306中的一列。提供了額外的過孔310－1、310－2、…、310－8，並且它們與配置在金屬堆積層250中的額外的部分284－1、284－2、…、284－8對齊。在一個範例性實施方式中，核心電介質層252中的過孔是57 μm實心銅過孔(solid copper vias)。
現在參考圖10，更詳細顯示為金屬層242的範例性實施方式。金屬層242包括與該組過孔308電接觸的一第一板狀導電部分320。金屬層254包括與該組過孔304電接觸的第二板狀導電部分324。金屬層254包括與該組過孔306電接觸的第三板狀導電部分326。金屬層254包括與過孔310－1、310－2、310－3、…、310－8電接觸的額外的板狀導電部分330－1、330－2、330－3、…、330－8。在優先實施例中，額外的板狀導電部分330一般是梨形的形狀，但也可使用其他形狀。這裏使用的術語“一般”是指大致，並且可包括圓角和其他形狀變化。圖10中的板狀導電部分互相被電氣隔離的。
現在參考圖11，一電介質層形成阻焊膜252，並且包括孔340－1、340－2、…和340－16，這些接收到使用附屬互連結構236其他電子元件的焊球。在一個範例性實施方式中，孔具有一1.0mm的球節距，但也可使用其他球節距。
現在參考圖12，顯示為金屬堆積層250相對於圖9的電介質層244、圖10的金屬層242和圖11的阻焊膜252的對齊。
現在參考圖13，互連結構236可被設計為具有額外的金屬和電介質層，以提供結構支援及/或防止由於熱膨脹和收縮造成的翹曲。圖13的互連結構包括結合圖7－12顯示出和描述的層，但是在第二金屬層242和阻焊膜252之間提供了額外的層。
互連結構236包括具有鍍通孔(PTH)350的一基板348，所述 鍍通孔提供從金屬層242到金屬層370的連接。金屬層370被配置在基板348的相反一側。電介質層374被配置在金屬層370相鄰以及包括過孔375，這些過孔提供了從金屬層370到金屬層376的連接。金屬層376被配置在電介質層374的相反一側。在一種實施方式中，金屬層370具有與圖10所示的金屬層242類似的結構。阻焊層被配置在金屬層376的相反一側。阻焊層252中的孔378允許焊球254提供與其他電子元件的連接。
金屬層250、242、370和376更好地是用銅、鋁或任何其他適當的導電材料來形成。金屬層354及/或350可以是蝕刻及/或以其他方式形成在基板348上的軌跡。金屬層250和376可以是通過電鍍形成的堆積層。
現在參考圖14和15，在一個範例性實施方式中，基板348包括第一組PTH 350，該組PTH電連接到圖10中的第一板狀導電部分並與之對齊。一第二組PTH 354電連接到圖10中的第二板狀導電部分324並與之對齊。一第三組PTH 356電連接到圖10中的第三板狀導電部分326並與之對齊。基板348還包括其他PTH 360－1、360－2、…和360－8，這些PTH電連接到額外的板狀部分330－1、330－2、…、330－8並與之對齊。在一優先實施例中，PTH具有200 μm的直徑以及最小15 μm和平均18 μm的電鍍壁厚度。在圖15中，顯示出基板348(底部)與金屬層242(頂部)的對齊。
現在參考圖16，其顯示出電介質層374(頂部)和金屬層370(底部)的對齊和定向。該對齊和定向與圖12所示的電介質層244和金屬層242類似。由於電介質層244和374是類似的，因此使用相同的標號後跟“，”。一類似的方法將用於金屬層242和370。
現在參考圖17，更詳細顯示出底部金屬層376以及包括第一、第二和第三板狀導電部分400、404和406。在一優先的實施例中，板狀導電部分400、404和406具有一個一般矩形的形狀，但也可使用其他形狀。還提供了額外的板狀導電部分410－1、410－2、410－3、…、410－8。額外的導電部分410－1、410－2、410－3、…、410－8具有一個一般梨狀 的截面，但也可使用其他形狀。
現在參考圖18，其中相對於金屬層376(底部)的板狀部分顯示出電介質層374(頂部)上的過孔304’、306’、308’和310－1’、310－2’、…和310－8’的對齊和互連。導電部分優先地具有15 μm的最小厚度和18 μm的平均厚度。
過孔308’連接金屬層370的第一部分320’和金屬層376的板狀導電部分404。過孔304’連接金屬層370的第二部分324’和金屬層376的板狀導電部分404。過孔306’連接金屬堆積層370的第三部分326’和金屬層376的板狀導電部分402。額外的過孔310－1’、310－2’、…、310－8’將金屬層370的額外部分330－1’、330－2’、…、330－8’連接到金屬層376的額外部分410。
現在參考圖19，在金屬層376和電介質層374的頂部顯示出阻焊層252。顯示出開口340－1’、340－2’、…、340－16’相對於金屬層376的板狀部分的對齊。
現在參考圖20和21，顯示出頂部金屬堆積層250的額外佈局。從圖20和21可以看出，功率IC的頂部金屬層與頂部金屬堆積層對齊。功率IC的頂部金屬層可以是頂部金屬堆積層的鏡像。交替地，功率IC的頂部金屬層可以與頂部金屬堆積層部分對齊，如圖20和21中的虛線所示。頂部金屬堆積層可以延伸到超出功率IC對齊的頂部金屬層，以減小阻抗並增大熱的散失。
在圖20中，Vdd 與具有一般地“C”形狀配置一第一外側接觸點部分412相關聯。Vss 與也具有一般地“C”形狀配置一第二外側接觸點部分414相關聯。中間接觸點部分418分別位於第一和第二外側接觸點部分412和414之間。沿著堆積層250的一側或多側或一端或多端並且/或者在接觸點部分412和414之間可以配置一個或多個額外的接觸點部分419以供給控制信號，例如閘極控制信號。
現在參考圖21，顯示出頂部金屬堆積層250的另一佈局。Vdd 與具有一般地矩形形狀配置一第一外側部分422關聯的。Vss 與具有一般地矩形形狀配置一第二外側部分424關聯的。中間部分428位於第一 和第二外側部分422和424之間。沿著堆積層420的一側或多側或一端或多端可以配置一個或多個額外的部分430以供給控制信號，例如閘極控制信號。
現在參考圖22，除了IC 444之外，解耦電容器440也可附屬到Vdd 和Vss 之間的互連結構236，該IC 444安放在互連結構236的金屬堆積層250上。解耦電容器440包括被絕緣材料456分隔開的第一和第二導電板450和452。板450和452分別通過導電臂460和462連接到互連結構236。在一種實施方式中，導電臂460和462連接到Vdd 和Vss 。臂460和462的末端連接到互連結構236的堆積層250。由於堆積層250相對的薄，因此它具有相對較高的阻抗。在一個實施例中，臂460和462具有一般地“L”形狀的配置。
現在參考圖23，IC 472通過焊球474連接到互連結構236的堆積層250。額外的金屬層480－1和480－2或者金屬條形成在堆積層250上，以增大其強度並減小其阻抗。在一優先實施例中，金屬層480是由銅形成的。短路寄生電阻482－1和482－2將電容器484連接到互連結構236。
現在參考圖24A、24B和24C，一個或多個散熱器也可被配置在互連結構236的金屬堆積層250上作熱的散失。積體電路(IC)501，例如上述功率IC，諸如黏合劑、焊球柵陣列等之類的任何適當方式連接到互連結構236。在圖24A中，散熱器500－1和500－2包括具有一複數個向外突出的鰭狀物504的基部502。基部502連接到金屬堆積層250。鰭狀物504提供增大的表面面積以與周圍空氣交換熱量，從而耗散熱量。在替換實施例中，散熱器502不包括鰭狀物504。
在圖24B中，IC 501的一個表面連接到互連結構236，並且相反表面通過焊球柵陣列509連接到一散熱器帶510的一端。散熱器帶510的另一端也可例如利用焊球連接到互連結構236的金屬堆積層250。強化條514可連接到金屬堆積層的接觸點部分之一以增加剛性。
在圖24C中，散熱器帶520的一端利用焊料、黏合劑或任何傳統方法連接到互連結構。強化條514提供了加強的連接點，用於連接 散熱器帶520的相反端。
現在參考圖25A和25B，替換的互連結構600包含一圖案的鋁(Al)核心。鋁核心被用一系列掩蔽步驟圖案化，並且其一側或兩側被曝露到多孔及/或密集的陽極處理(anodization)中的至少一種。如果圖案化是從兩側進行的，則鋁核心優先具有這樣的厚度，該厚度允許在執行兩側圖案化時能夠通過鋁核心完全執行陽極處理。
圖25A中的鋁核心被圖案化，分別限定Vss 、Vx 、Vdd 和閘極區域604、606、608和610。但是，當鋁核心被用作互連結構600時，互連結構可能是脆弱的。一個或多個倒轉的過孔及/或堆積層614形成在區域604、606、608和610上。在優先實施例中，過孔及/或堆積層614由電鍍在鋁核心上的銅形成。
強化材料616被應用在倒轉過孔614之間，以提供額外的結構支援。強化材料616優先是不導電的。在一個實施例中，強化材料是環氧樹脂。強化材料可以結束在倒轉過孔及/或堆積層614下方、相當於過孔及/或堆積層614及/或高於過孔及/或堆積層614的平面處。焊球620被用於倒轉的過孔及/或堆積層614連接到積體電路例如功率IC及/或驅動電路。類似地結構也可以用在互連結構的相反側。
現在參考圖26，替換的互連結構630包括形成在區域604、606、608和610上的焊盤634。諸如環氧樹脂之類的強化材料616包封焊盤634和鋁核心的外表面，以提供絕緣並增加剛性。
現在參考圖27A和27B，顯示為具有鋁核心的互連結構650的額外佈局。為了簡化圖示27A，省略了閘極連接和焊球。互連結構650包括具有圖案化的Vss 、Vx 和Vdd 區域652、654和656的鋁核心。強化材料660被施加在區域652、654和656之間，以增大強度，如習之技術附圖所示。倒轉過孔及/或堆積層664優先地利用電鍍銅形成，但也可使用其他方法和材料。焊球620提供從過孔及/或堆積層664到積體電路(例如功率IC及/或驅動電路)的連接。
現在參考圖28A和28B，顯示為具有鋁核心的互連結構700的額外佈局。互連結構700包括具有圖案化的Vss 、Vx 、Vdd 和閘極區域 702、704、706和708的鋁核心。如習知技術附圖所示，強化材料710被應用在區域702、704和706之間以增加剛性。倒轉過孔及/或堆積層714形成在鋁核心上。過孔及/或堆積層714優先地利用電鍍銅形成，但也可使用其他方法和材料。焊球620提供從過孔及/或堆積層714到積體電路的連接，例如功率IC及/或驅動電路。
現在參考圖29A和29B，顯示為IC 800例如一功率IC，其包括一對電晶體Q1 和Q2 。電晶體Q1 和Q2 包括控制端子以及第一和第二端子。在圖29B中，導線架810限定了使寄生電感最小化的傳輸線或平面812－1、812－2和812－3(共同地為傳輸線812)。在圖29B中，陰影區域對應於傳輸線或平面812和IC的頂部金屬層之間的連接。在一個實施例中，導線架810包括封裝傳輸線812和IC 800的一成形材料(mold compound)。IC 800優先具有與圖1B和4B所示類似的一佈局。雖然顯示為具有閘極、源極S和汲極D的PMOS和NMOS電晶體，但也可使用其他類型的電晶體。
現在參考圖30A和30B，其顯示為IC 818，例如一功率IC，其包括電晶體Q1 、Q2 、Q3 和Q4 。電晶體Q1 、Q2 、Q3 和Q4 包括控制端子以及第一和第二端子。導線架820包括連接到IC 818的傳輸線或平面822－1、822－2、822－3、822－4和822－5(共同地為傳輸線822)。傳輸線822中的一些可以並聯連接到IC 818。例如，在一種實施方式中，傳輸線822－3向第一電晶體對Q1 和Q2 以及第二電晶體對Q3 和Q4 都提供Vdd 。傳輸線822－1和822－2分別接收第一對Q1 和Q2 以及第二對Q3 和Q4 的輸出。在圖30B中，交叉陰影區域對應於傳輸線或平面822和IC 818的頂部金屬層之間的連接。IC 818可具有與圖4B所示類似的佈局。雖然顯示為具有閘極、源極S和汲極D的PMOS和NMOS電晶體，但也可使用其他類型的電晶體。
現在參考圖31，其顯示為具有額外的多對電晶體的IC(例如一功率IC)的導線架840。沿著導線架840的一側配置了輸入傳輸線或平面844－1(例如對應於輸出Vss 和Vdd )。沿著導線架840的相反一側配置了輸出傳輸線844－Q(例如對應於輸出Vx1 、…、Vx4 )。傳輸線或 平面以及IC可封裝在成形材料850中。陰影區域對應於傳輸線或平面812和IC的頂部金屬層之間的連接。
在圖29－31中，傳輸線或平面一般位於單個平面中。現在參考圖32A和32B，IC(例如一功率IC)被廣泛顯示為900。IC 900包括電晶體對Q1a 、Q2a 、Q1b 、Q2b 、Q1c 、Q2c 以及Q1d 和Q2d ，其中每一對包括控制端子以及第一和第二端子。雖然顯示為具有閘極、源極S和汲極D的PMOS和NMOS電晶體，但也可使用其他類型的電晶體。在電晶體對的連接的端子之間取得輸出Vxa 、Vxb 、Vxc 和Vxd 。電晶體對的剩餘的端子連接到Vdd 和Vss 。
現在參考圖32B，IC 900的頂部金屬層優先具有與圖8B所顯示類似的佈局。電晶體對彼此相鄰地配置。互連結構908包括配置在第一層中並且分別向電晶體對輸送Vss 、Vdd 和Vss 的傳輸線910－1、910－2和910－3。互連結構908還包括配置在第二層中並且分別接收來自電晶體對的輸出信號Vxa 、Vxb 、Vxc 和Vxd 的傳輸線912－1、912－2、912－3和912－4。
現在參考圖33，互連結構950包括配置在第一和第二層中的傳輸線或平面。第二層向IC 951提供電源及/或接地連接。在圖33中的實施方式中，第二層包括一傳輸線或平面954－1和954－2。第一層包括一傳輸線或平面954－3。電容器960連接在傳輸線954－1和954－2之間。通過將第二層用於電源及/或接地，電容器960可在低電感的情況下連接到IC 951。連接結構950可以被實施使用一PCB或使用一堆積基板使用一PCB材料。在一種實施方式中，第一層位於IC 951和第二層之間。本領域的技術人員將會意識到實施連接結構的其他方式。
圖29－33中的傳輸線或平面之間的間距優先地被最小化以減小寄生電容並增大遮罩。例如，小於12密爾(mil)的間距是合適的。優先地，使用小於8密爾的間距。圖29－31中為顯示出的導線架中的一些實施為四邊扁平無接腳(QFN)封裝。
現在參考圖34A和34B，依據本發明的電晶體1050被顯示為包括一個或多個源極1054和一個或多個汲極1056。源極1054和汲極 1056包括n＋ 區域。雖然顯示出NMOS電晶體，但本領域的技術人員將會意識到本發明也可應用到其他類型的電晶體，例如PMOS電晶體。閘極1058位於1054和汲極1056的相鄰對之間。在一種實施方式中，位於源極1054的相反兩側的閘極1058連接在一起，如1064所示。但是，在其他配置中，閘極1058不需要連接在一起。
包括p＋ 區域的主體1066被配置在內部並且被源極1054包圍。主體1066優先具有一隨著主體1066的正中央與相鄰閘極之間的距離減小而逐漸變尖細的形狀。在圖34A和34B的平面圖中，主體1066可觸及閘極1058也可不觸及閘極1058。換言之，主體1066的一個或兩個邊緣在平面圖中可以與閘極1058間隔開(如圖34A所示)，及/或在平面圖中基本與閘極對齊(如圖34B所示)。通過將源極1054的一些區域用於主體1066，與傳統電晶體相比電晶體1050的整體尺寸得以減小。在圖34A和34B所示的範例性實施方式中，主體1066是一菱形的。
現在參考圖35和36，其中顯示出了主體1066的其他範例性形狀。在圖35中，主體1066是六邊形的。在圖36中，主體1066是一般橄欖球形狀的。本領域的技術人員將會意識到有許多種其他適當形狀。例如，圖37中示為出了圓形主體1066。其他適當形狀包括橢圓、八邊形等等。
現在參考圖37和38A，閘極1058可以配置成在沒有接觸分接頭(contact tap)時靠近在一起，而在有接觸分接頭時有較遠的距離。在圖37中，一源極接觸分接頭1070，不位於主體1066中，位於相鄰閘極1058區域中有較遠的距離。在圖38A中，一主體接觸分接頭1080，位於主體1066中，位於源極1054中相鄰閘極1058位於較遠的距離。
現在參考圖38B，如前所述，圖34A－38A中的電晶體佈局中的任何一種可經由絕緣/過孔/局部互連層(Insulating/Vias/Local Interconnects)與板狀金屬層(P)和外側接觸點層(O)通信。如前所述，外側接觸點層(0)可與互連結構通信及/或可配置在封裝中。
僅作為示例，圖4A－4D中的絕緣/過孔/局部互連層(I/V/LI)可 用於提供下面的電晶體佈局(例如電晶體佈局1050)和板狀金屬層(P)之間的連接，如上述在圖4A－4D中所述。板狀金屬層(P)可與外側接觸點層(O)通信，也如圖4A－4D中所述。外側接觸點層(O)可與互連結構通信，如圖7所示。這種配置可用於減小電阻損耗並減小晶片面積，如上述更詳細所述。
除上述之外，電晶體佈局可在圖2所示的功率IC中連接和使用。也可使用圖20－33所顯示的期他配置。
現在參考圖39，其顯示出一PMOS電晶體1120。電晶體1120包括一閘極接觸點1122、一源極接觸點1126、一汲極接觸點1128和一負極的(N)井區接觸點1130。源極接觸點1126提供與形成在N型基板層1138中的一P＋＋ 區域1134的連接。N型層1138依次形成在P型基板1140中。P＋＋ 區域1134形成源極。汲極接觸點1128提供與形成在N型基板層1138中的P＋＋ 區域1136的連接。P＋＋ 區域1136形成汲極。N井區接觸點1130提供與N＋＋ 區域1141或N井區的一連接。
現在參考圖40，其顯示出第六範例性電晶體佈局1198的一平面圖。對於諸如PMOS及/或NMOS電晶體之類的一些電晶體設計，靜電放電(Electrostatic Discharge,ESD)比其它設計標準較不重要。因此，可以使N井區接觸點面積最小化。對於PMOS電晶體，N井區接觸點面積可以是NMOS電晶體中的面積的約2.5至3倍。源極－汲極電阻可以不太重要。因此，圖40中的佈局最小化了N井區接觸點面積和源極－汲極區域。本領域的技術人員將會意識到，雖然以上描述涉及PMOS電晶體，但類似的原理也適用於NMOS電晶體。
在圖40所示的電晶體佈局中，閘極區域1200－1、1200－2、…和1200－G(共同地為閘極區域或閘極1200)被限定在源極區域1224－1、1224－2、…和1224－S(共同地為源極區域1224)和汲極區域1220－1、1220－2、…和1220－D(共同地為汲極區域1220)之間。相鄰的閘極1200－1和1200－2限定區域1210，具有一比相鄰區域1212更寬的寬度。汲極區域1220和源極區域1224被交替限定在相鄰閘極1200之間。
電晶體群組1230－11、1230－12、…和1230－55(共同地為電晶體 群組1230)被配置成彼此相鄰。雖然顯示為5x5陣列，但也可使用X乘Y陣列，其中X和Y是大於1的整數。相鄰的電晶體群組1230共用R個N井區接觸點1260，其中R是大於1的整數。R個N井區接觸點1260可位於相鄰電晶體群組1230之間，與閘極1200間隔較遠的區域1210中。
此佈局使源極－汲極區域最小化。例如，每個群組可包括4－6個電晶體。為相鄰群組在垂直和水平方向上都提供了R個N井區接觸點1260。因此，無R個N井區接觸點1260的相鄰群組的鄰接邊緣可位於閘極間隔較近的區域1212中。換言之，閘極1200可配置得更靠近以使無R個N井區接觸點1260的區域1212的面積最小化。
返回參考圖38B，圖40的電晶體佈局1198可用來取代電晶體佈局1050’。如前所述，電晶體佈局1198可經由絕緣/過孔/局部互連層(I/V/LI)與板狀金屬層(P)和外側接觸點層(O)通信。如前所述，外側接觸點層(0)可與互連結構通信並且/或者可被配置在封裝中。
僅作為範例，圖4A－4D中的絕緣/過孔/局部互連層(I/V/LI)可用來提供下面的電晶體佈局和板狀金屬層(P)之間的連接，如圖4A－4D所述之。板狀金屬層(P)可與外側接觸點層(O)通信，也如圖4A－4D中所述。外側接觸點層(O)可與互連結構通信，如圖7所示。這種配置可用於減小電阻損耗並減小晶片面積，如以上詳細所述。
除前述外，電晶體佈局可在圖2所示的功率IC中連接及使用。也可使用圖20－33顯示出其他配置。
現在參考圖41A，其中顯示出用於橫向擴散金氧半場效電晶體(MOSFET)金屬氧化物半導體(LDMOS)電晶體1300的範例性高密度佈局。該佈局傾向於減小導通汲極－源極電阻RDSon。電晶體1300包括源極區域1304、汲極區域1306和閘極區域1310。源極區域1304中的一些或全部可以包括一個或多個源極接觸點1311，或者源極區域1304可以都不包括一個或多個源極接觸點1311。出於說明目的，不是所有源極區域1304都被顯示為具有源極接觸點1311。
閘極1310限定一棋盤圖案。源極區域1304沿著汲極區域1306 的側邊配置。更具體而言，汲極區域1306可以具有一般矩形型狀。源極區域1304可沿著一般矩形的汲極區域1306的每一側配置。基板接觸點1330可設置在相鄰於汲極區域1306的角落、相鄰源極區域1304之間的交點處。汲極接觸點1334也可設置在汲極區域1306內的中央位置處。
每個汲極區域1306可配置在與其他相鄰汲極區域1306共同的源極區域1304相鄰。例如，在圖41A中的虛線區域1331中，汲極區域1306－1與汲極區域1306－2共用源極區域1304－1。汲極區域1306－1與汲極區域1306－3共用源極區域1304－2。汲極區域1306－1與汲極區域1306－4共用源極區域1304－3。汲極區域1306－1與汲極區域1306－5共用源極區域1304－4。可以對相鄰的汲極區域1306重複此模式。
汲極區域1306中的每一個可具有大於或等於源極區域1304中的每一個面積的兩倍面積。在圖41A中，汲極區域1306具有一寬度“b”和一高度“a”。源極區域1304具有一寬度(或高度)“d”和一高度(或寬度)“c”。汲極區域1306可具有與源極區域1304基本相同的長度。汲極區域1306可具有大於或等於源極區域1304寬度的兩倍寬度。
現在參考圖41B，其顯示出圖41A的佈局更詳細視圖的一部分。汲極接觸點1334－1和1334－3可以分別與汲極區域1306－1和1306－3相關聯。基板接觸點1330之位置與汲極區域1306－1的角落相鄰。源極接觸點1311－1、1311－2、…和1311－B可配置在源極區域1304－2和1304－4中，其中B是整數。汲極接觸點1334－1和1334－3可分別配置在汲極區域1306－1和1306－3的每一個中。汲極接觸點1334－1可限定比汲極區域1304－2中的源極接觸點1311－1的面積更大的面積。
實質上所有在汲極區域1306－3和相鄰的源極區域1304－2的源極接觸點1311－1、1311－2、…和1311－B之間流動的電流都在汲極接觸點1334－3的一對向部分(facing portion)1335和源極區域1304－2中的源極接觸點1311－1、1311－2、…和1311－B的對半1337－1、1337－2、…和1337－S之間流動。電流以類似的方式在汲極接觸點1334－3的其他對向部分和其他相鄰源極區域1304－5、1304－6和1304－7中的源極接觸點(未 顯示出)之間流動。
現在參考圖41C，其中顯示出了橫向擴散金氧半場效電晶體(MOSFET)金屬氧化物半導體(LDMOS)電晶體1340的另一範例性高密度佈局。該佈局傾向於提供較低的導通汲極－源極電阻RDSon。電晶體1340包括源極區域1304－11、1304－12、…、1304－4Q、汲極區域1306－11、1306－12、…、1304－4T和閘極1310，其中Q和T是整數。雖然圖41C中顯示出四列，但也可使用額外的及/或更少的列及/或行。源極區域1304中的一些或全部可以包括源極接觸點1311，或者源極區域1304可以都不包括源極接觸點1311。出於說明目的，不是所有源極區域1304都被顯示為具有源極接觸點1311。例如，源極區域1304－12包括源極接觸點1311－1、1311－2、…和1311－B，其中B是整數。
其他狹長源極區域1344－1、1344－2、1344－3、…和1344－R被配置在汲極區域1306的列(或行)之間，並且可由配置在圖41C中的佈局的一側或兩側(或頂部)的驅動器1346－1、1346－2、…和1346－R驅動。狹長源極區域1344－1、1344－2、1344－3、…和1344－R可延伸到與至少兩個汲極區域1306(例如至少汲極區域1306－11和1306－12)的側邊相鄰。
汲極區域1306中的每一個(例如汲極區域1306－11)可具有大於或等於源極區域1304中的每一個(例如源極區域1304－12)面積的兩倍面積。汲極區域1306(例如汲極區域1306－11)可具有與源極區域1304(例如源極區域1304－12)基本相同長度。汲極區域1306(例如汲極區域1306－11)可具有大於或等於源極區域1304(例如源極區域1304－12)寬度的兩倍寬度。
基板接觸點1347－11、1347－12、1347－21、1347－22、1347－23、…、1347－51、1347－52(共同地稱為基板接觸點1347)可配置在狹長源極區域1344中的一些或全部之中，或者不配置在狹長源極區域1344中。基板接觸點1347的放置和數目可以是相同的，或者可以針對每個狹長源極區域1344而改變。僅作為範例，圖41C所示的基板接觸點1347 可相對於相鄰狹長源極區域1344中的基板接觸點1347而有所偏移。狹長源極區域1344中的每一個可包括與相鄰狹長源極區域1344相同數目或不同數目的基板接觸點1347。基板接觸點1347可以對齊或如圖所示有偏移。一些狹長源極區域1344可不包括基板接觸點1347。還可構思其他變化。
現在參考圖41D，第一區域1345－A1、1345－A2、1345－A3和1345－A4可提供有用的電晶體區域。例如，第一區域1345－A1、1345－A2、1345－A3和1345－A4可分別位於汲極區域1306－12和源極區域1304－12、1344－1、1304－13和1344－2之間。第二區域1345一B1、1345－B2、1345一B3和1345一B4可提供不太有用的電晶體區域。例如，第二區域1345－B1、1345－B2、1345－B3和1345－B4可位於源極區域1304－12、1344－1、1304－13和1344－2之間。
在一些實施方式中，基板接觸點1347－11、1347－12、1347－21、1347－22、1347－23、…可配置在源極區域1344－1、1344－2、…和1344－R的第二區域1345－B1、1345－B2、1345－B3和1345－B4中的一些或全部之外，或者不位於這些第二區域之中，如圖41D所示。基板接觸點1347－11、1347－12、1347－21、1347－22、1347－23、…被顯示為配置在狹長源極區域1344－1和1344－2之中，並且傾向於降低RDS_ON。基板接觸點1347－11、1347－12、1347－21、1347－22、1347－23、…可具有小於或等於源極區域1304的一寬度“c”(如圖41A所示)的高度以及小於或等於源極區域1304的一寬度“d”(如圖41A所示)的寬度。
現在參考圖41E，基板接觸點1330－1和1330－2分別設置在一對狹長源極區域1344－1A和1344－1B和一對狹長源極區域1344－2A和1344－2B之間。狹長源極區域1344－1A和1344－2A由驅動器1346－1A和1346－2A從側邊驅動。狹長源極區域1344－1B和1344－2B由驅動器1346－1B和1346－2B從另一側驅動。
圖41A－41E中的汲極接觸點1344可具有最小尺寸或大於最小尺寸的一尺寸。汲極接觸點1344可具有簡單或規則的形狀及/或不規則或複雜的形狀。例如，汲極接觸點1344可以是方形或矩形(如圖41A 中1344處所示)、一十字形(如圖41F中1344－W處所示)、三葉草形(如圖41G中的1334－X和圖41H中的1334－Y處分別所示)、一修改後的十字形區域(如圖41I中的1334－Z處所示)以及/或者其他適當的形狀，例如但不限於菱形、圓形、對稱的、非對稱的等等。基板接觸點1347可類似地具有與汲極接觸點1334類似的簡單或規則的形狀及/或不規則或複雜的形狀。
在一些實施方式中，給定的源極區域中的源極接觸點的數目B可以是大於1且小於6的整數。在一些實施方式中，B可以等於3或4。汲極接觸點1334－3的面積可以大於或等於2*B*(一個源極接觸點1311－1、1311－2、…或1311－B的面積)。例如，當B等於3時，汲極接觸點區域1334－3可具有約大於或等於一個源極接觸點1311－1、1311－2、…或1311－B的面積的6倍的面積。當B等於4時，汲極接觸點區域1334－3可具有約大於或等於一個源極接觸點1311－1、1311－2、…或1311－B的面積的8倍的面積。
隨著汲極接觸點1334的尺寸相對於相應汲極區域1306增大，可能發生過度蝕刻。換言之，蝕刻過程可能不利地影響相鄰區域及/或下面的層。為了減輕過度蝕刻問題，可以為汲極接觸點1334使用圖41F－41I中的複雜形狀及/或其他複雜形狀。或者，汲極接觸點1334可在汲極接觸點1334之中及/或之下使用深注入離子。
作為將基板接觸點1330放置在狹長源極區域1344中這種方式的替代方式，可以提供一釋放面積(relief area)在源極區域1344之一側或兩側的區域1345－B1、1345－B2、1345－B3和1345－B4中。基板接觸點區域1330可放置在釋放面積中。在釋放面積的相反一側可以調整狹長源極區域1344的形狀，以抵消釋放面積的影響並防止在狹長源極區域1344靠近釋放面積的區域中電流密度的減小。
返回參考圖38B，圖41A－41I的電晶體佈局中的任何一種都可用來取代電晶體佈局1050’，如前所述，並且可經由絕緣/過孔/局部互連層(I/V/LI)與板狀金屬層(P)和外側接觸點層(O)通信。如前所述，外側接觸點層(O)可與互連結構通信並且/或者可被配置在封 裝中。
僅作為範例，圖4A－4D中的絕緣/過孔/局部互連層(I/V/LI)可用來提供下面的電晶體佈局(例如圖41A中的電晶體佈局1300和圖41C中的電晶體佈局1340)和板狀金屬層(P)之間的連接，如上述在圖4A－4D中所述。板狀金屬層(P)可與外側接觸點層(O)通信，亦如圖4A－4D中所述。外側接觸點層(O)可與互連結構通信，如圖7所示。這種配置可用於減小電阻損耗並減小晶片面積，如以上詳細所述。
除前述外，電晶體佈局可在圖2所示的功率IC中連接和使用。也可使用圖20－33所示的其他配置。
現在參考圖42－44，其中分別顯示出電晶體佈局1347－1、1347－2和1347－3(共同地稱為1347)。汲極、源極和閘極區域可具有能夠用來使RDSON最小化的其他形狀。例如，汲極區域1348可具有圖42中的電晶體佈局1347－1中所示的圓形形狀，圖43的電晶體佈局1347－2中所示的橢圓形狀及/或其他適當的形狀。閘極區域1349包括與線狀閘極連接區域1352相連接的圓形閘極區域1350。在圖43中用括號(“”)來標識類似的元件。汲極區域1348位於圓形閘極區域1350中。源極區域1360位於閘極區域1349之間、除圓形閘極區域1350內部之外的區域中。基板接觸點1364位於源極區域1360中。汲極區域1348還可包括接觸點區域1366。線狀閘極區域1352可具有被最小化以增大密度的垂直間距“g”。同樣，在相鄰圓形閘極區域1350之間被標識為“f”的橫向間距可被最小化以增大密度。
汲極區域1368也可是多邊形的。例如，汲極區域可以是圖44的電晶體佈局1347－3中所示的六邊形，但也可使用其他多邊形。閘極區域1369包括與線狀閘極連接區域1372相連接的六邊形閘極區域1370。汲極區域1368位於六邊形閘極區域1370中。源極區域1380位於閘極區域1369之間，在除六邊形閘極區域1370內部之外的區域中。基板接觸點1384位於源極區域1380中。汲極區域還可包括接觸點區域1386。線狀閘極連接區域1372優先具有被最小化以增大密度 的一垂直間距“j”。同樣地，在相鄰六邊形閘極區域1370之間被標識為“i”的橫向間距可被最小化以增大密度。
可以意識到，圖42－44中的汲極區域和閘極區域的形狀可以是關於汲極區域的水平中線和垂直中線中的至少一條對稱的任何形狀。圖42－44的電晶體可以是LDMOS電晶體。汲極區域的形狀可包括任何對稱的形狀。形狀可以隨著與汲極區域的中心點的距離增大而逐漸成錐形及/或隨著與汲極區域的中心點的距離在向著一個或多個其他電晶體的方向上增大而逐漸成錐形。
返回參考圖38B，圖42－44的電晶體佈局中的任何一種都可用來取代電晶體佈局1050’；如前所述，並且可經由絕緣/過孔/局部互連層(I/V/LI)與板狀金屬層(P)和外側接觸點層(O)通信。如前所述，外側接觸點層(O)可與互連結構通信並且/或者可被配置在封裝中。
僅作為示例，圖4A－4D中的絕緣/過孔/局部互連層(I/V/LI)可用來提供連接下面的電晶體佈局，例如來自圖42－44的電晶體佈局(標識為1392)和板狀金屬層(P)之間的連接，如上述在圖4A－4D中所述。板狀金屬層(P)可與外側接觸點層(O)通信，亦如圖4A－4D中所述。外側接觸點層(O)可與互連結構通信，如圖7所示。這種配置可用於減小電阻損耗並減小晶片面積，如前詳細所述。
除前述外，電晶體佈局可在圖2所示的一功率IC中連接和使用。也可使用圖20－33所示的其他配置。
現在參考圖45A－45G，顯示了含本發明的教導的各種範例性實現方式。
現在參考圖45A，本發明的教導可以實施在一硬碟驅動器(HDD)1500的組件的積體電路(IC)中。HDD 1500包括一硬碟元件(HDA)1501和一HDD印刷電路板(PCB)1502。HDA 1501可包括磁性介質1503和讀取/寫入元件1504，其中磁性介質1503是一個或多個儲存資料的碟片。讀取/寫入元件1504可被配置在磁頭驅動臂1505上，並且可對磁性介質1503上的資料進行讀取和寫入。此外，HDA 1501包括 旋轉磁性介質1503的主軸馬達1506和磁頭驅動臂1505的音圈馬達(VCM)1507。一放大器元件1508，在讀取操作期間，對讀取/寫入元件1504產生的信號進行放大，並且在寫入操作期間向讀取/寫入元件1504提供信號。
HDD PCB 1502包括一讀取/寫入通道模組(以下稱為“讀取通到”)1509、一硬碟控制器(HDC)模組1510、一緩衝器1511、非揮發性記憶體1512、一處理器1513和一主軸/VCM驅動器模組1514。讀取通道1509對接收自和發送到放大器元件1508的資料進行處理。HDC模組1510控制HDA 1501的元件並且經由I/O介面1515與外部設備(未示出)通信。外部設備可包括電腦、多媒體裝置、移動計算裝置等等。輸入/輸出(I/O)介面1515可包括有線及/或無線通信鏈路。
HDC模組1510可接收來自HDA 1501、讀取通道1509、緩衝器1511、非揮發性記憶體1512、處理器1513、主軸/VCM驅動器模組1514，及/或輸入/輸出(I/O)介面1515的資料。處理器1513可對資料進行處理，包括編碼、解碼、濾汲及/或格式化。處理後的資料可被輸出到HDA 1501、讀取通道1509、緩衝器1511、非揮發性記憶體1512、處理器1513、主軸/VCM驅動器模組1514及/或輸入/輸出(I/O)介面1515。
HDC模組1510可使用緩衝器1511及/或非揮發性記憶體1512來儲存與HDD 1500的控制和操作有關的資料。緩衝器1511可包括DRAM、SDRAM等等。非揮發性記憶體1512可包括快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁阻式隨機存取記憶體(Magnetic RAM)，或者在其中每個儲存單元具有多於兩種狀態的多態記憶體。主軸/VCM驅動器模組1514控制主軸馬達1506和VCM 1507。HDD PCB 1502包括提供HDD 1500元件電力的電源1516。
現在參考圖45B，本發明的教導可以實施在一DVD驅動器1518或一CD驅動器(未示出)的積體電路(IC)中。DVD驅動器1518包括一DVD PCB 1519和一DVD元件(DVDA)1520。DVD PCB 1519包括一DVD控制模組1521、一緩衝器1522、非揮發性記憶體1523、 一處理器1524、一主軸/FM(饋送馬達)驅動器模組1525、類比前端模組1526、一寫入策略模組1527和一DSP模組1528。
DVD控制模組1521控制DVDA 1520的元件並且經由I/O介面1529與外部(未顯示出)通信。外部裝置可包括電腦、多媒體裝置、移動計算裝置等等。I/O介面1529可包括有線及/或無線通信鏈路。
DVD控制模組1521可接收來自緩衝器1522、非揮發性記憶體1523、處理器1524、主軸/FM(饋送馬達)驅動器模組1525、類比前端模組1526、寫入策略模組1527、DSP模組1528，及/或I/O介面1529的資料。處理器1524可對資料進行處理，包括編碼、解碼、濾波及/或格式化。DSP模組1528執行信號處理，例如視頻及/或音頻編碼/解碼。處理後的資料可被輸出到緩衝器1522、非揮發性記憶體1523、處理器1524、主軸/FM驅動器模組1525、類比前端模組1526、寫入策略模組1527、DSP模組1528及/或I/O介面1529。
DVD控制模組1521可使用緩衝器1522及/或非揮發性記憶體1523以儲存與DVD驅動器1518的控制和操作有關的資料。緩衝器1522可包括DRAM、SDRAM等等。非揮發性記憶體1523可包括快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁阻式隨機存取記憶體(Magnetic RAM)，或者在其中每個儲存單元具有多於兩種狀態的多態記憶體。DVD PCB 1519包括提供DVD驅動器1518元件電力的電源1530。
DVDA 1520可包括一放大器元件1531、一雷射驅動器1532和一光學元件1533，該一光學元件1533可以是光學讀取/寫入(ORW)元件或光學唯讀取(OR)元件。一主軸馬達1534旋轉光學儲存介質1535，並且一饋送馬達(FM)1536相對於光學儲存介質1535促動光學元件1533。
當從光學儲存介質1535讀取資料時，雷射驅動器向光學元件1533提供讀取功率。光學元件1533檢測來自光學儲存介質1535的資料，並且將資料發送到放大器元件1531。類比前端模組1526接收來自放大器元件1531的資料，並且執行諸如濾汲和A/D轉換之類的功 能。為了向光學儲存介質1535進行寫入，寫入策略模組1527向雷射驅動器1532發送功率層和定時資料。雷射驅動器1532控制光學元件1533，以將資料寫入到光學儲存介質1535。
現在參考圖45C，本發明的教導可以實施在高畫質數位電視(HDTV)1537的積體電路(IC)中。HDTV 1537包括一HDTV控制模組1538、一顯示器1539、一電源1540、記憶體1541、一儲存裝置1542、一網路介面1543以及一外部介面1545。如果網路介面1543包括一無線區域網路介面，則可以包括天線(未示出)。
HDTV 1537可以接收來自網路介面1543及/或外部介面1545的輸入信號，網路介面1543及/或外部介面1545可以經由電纜、寬頻網際網路及/或衛星發送和接收資料。HDTV控制模組1538可對輸入信號進行處理，包括編碼、解碼、濾波及/或格式化，並產生輸出信號。輸出信號可被傳輸到顯示器1539、記憶體1541、儲存裝置1542、網路介面1543和外部介面1545中的一個或多個。
記憶體1541可包括隨機存取記憶體(RAM)及/或非揮發性記憶體，例如快閃記憶體、相變記憶體或其中每個儲存單元具有多於兩種狀態的多態記憶體。儲存裝置1542可包括光儲存裝置(例如DVD驅動器)及/或硬碟驅動器(HDD)。HDTV控制模組1538經由網路介面1543及/或外部介面1545與外部通信。電源1540向HDTV 1537的元件提供電力。
現在參考圖45D，本發明的教導可以實施在一車輛1546的積體電路(IC)中。車輛1546可包括一車輛控制系統1547、一電源1548、記憶體1549、一儲存裝置1550以及一網路介面1552。如果網路介面1552包括一無線區域網路介面，則可以包括天線(未顯示出)。車輛控制系統1547可以是一傳動系控制系統、一車體控制系統、一娛樂控制系統、一防鎖死剎車系統(ABS)、一導航系統、一無線資料通信系統、一車道偏離系統、一主動車距控制巡航系統等。
車輛控制系統1547可與一個或多個感測器1554通信並產生一個或多個輸出信號1556。感測器1554可包括溫度感測器、加速度感測 器、壓力感測器、旋轉感測器、氣流感測器等等。輸出信號1556可控制引擎工作參數、傳動工作參數、懸吊參數等。
電源1548向車輛1546的元件提供電力。車輛控制系統1547可在記憶體1549及/或儲存裝置1550中儲存資料。記憶體1549可包括隨機存取記憶體(RAM)及/或非揮發性記憶體，例如快閃記憶體、相變記憶體或其中每個儲存單元具有多於兩種狀態的多狀態記憶體。儲存裝置1550可包括一光學儲存(例如DVD驅動器)及/或一硬碟驅動器(HDD)。車輛控制系統1547可利用網路介面1552與外部通信。
現在參考圖45E，本發明的教導可以實施在行動電話1558的積體電路(IC)中。行動電話1558包括一電話控制模組1560、一電源1562、記憶體1564、一儲存裝置1566以及一行動網路介面1567。行動電話1558可包括一網路介面1568、一麥克風1570、一音頻輸出1572(例如揚聲器及/或輸出插孔)、一顯示器1574和一使用者輸入1576(例如鍵盤及/或點擊裝置)。如果網路介面1568包括一無線區域網路介面，則可包括天線(未顯示出)。
電話控制模組1560可接收來自行動網路介面1567、網路介面1568、麥克風1570及/或使用者輸入裝置1576的輸入信號。電話控制模組1560可對信號進行處理，包括編碼、解碼、濾汲及/或格式化，並產生輸出信號。輸出信號可被傳輸到記憶體1564、儲存裝置1566、行動網路介面1567、網路介面1568和音頻輸出1572中的一個或多個。
記憶體1564可包括隨機存取記憶體(RAM)及/或非揮發性記憶體，例如快閃記憶體、相變記憶體或其中每個儲存單元具有多於兩種狀態的多狀態記憶體。儲存裝置1566可包括一光儲存裝置(例如DVD驅動器)及/或一硬碟驅動器(HDD)。電源1562向行動電話1558的元件提供電力。
現在參考圖45F，本發明的教導可以實施在機頂盒1578的積體電路(IC)中實施。機頂盒1578包括一機頂盒控制模組1580、一顯示器1581、一電源1582、記憶體1583、一儲存裝置1584以及一網路介面1585。如果網路介面1585包括一無線區域網路介面，則可包括 天線(未表示出)。
機頂盒控制模組1580可以接收來自網路介面1585和外部介面1587的輸入信號，網路介面1585和外部介面1587可以經由電纜、寬頻網際網路及/或衛星發送和接收資料。機頂盒控制模組1580可對信號進行處理，包括編碼、解碼、濾波及/或格式化，並產生輸出信號。輸出信號可包括標準及/或高清晰格式的音頻及/或視頻信號。輸出信號可被傳輸到網路介面1585及/或顯示器1581。顯示器1581可包括一電視、一投影機及/或一監視器。
電源1582向機頂盒1578的元件提供電力。記憶體1583可包括隨機存取記憶體(RAM)及/或非揮發性記憶體，例如快閃記憶體、相變記憶體或其中每個儲存單元具有多於兩種狀態的多狀態記憶體。儲存設備1584可包括一光學儲存裝置(例如DVD驅動器)及/或一硬碟驅動器(HDD)。
現在參考圖45G，本發明的教導可以實施在行動裝置1589的積體電路(IC)中。行動裝置1589可包括一行動裝置控制模組1590、一電源1591、記憶體1592、一儲存裝置1593、一網路介面1594以及一外部介面1599。如果網路介面1594包括一無線區域網介面，則可包括天線(未示出)。
行動裝置控制模組1590可以接收來自網路介面1594及/或外部介面1599的輸入信號。外部介面1599可包括USB、紅外線及/或乙太網路。輸入信號可包括經壓縮的音頻及/或視頻，並且可以符合MP3格式。另外，行動裝置控制模組1590可以接收來自諸如鍵盤、觸控板或各個按鈕之類的使用者輸入1596的輸入。行動裝置控制模組1590可以處理輸入信號(包括編碼、解碼、過濾及/或格式化)，並產生輸出信號。
行動裝置控制模組1590可向音頻輸出1597輸出音頻信號和顯示器1598輸出視頻信號。音頻輸出1597可包括揚聲器及/或輸出插孔。顯示器1598可呈現圖形使用者介面，該介面可包括功能表、圖示等等。電源1591向行動裝置1589的元件提供電力。
記憶體1592可包括隨機存取記憶體(RAM)及/或非揮發性記憶體，例如快閃記憶體、相變記憶體或其中每個儲存單元具有多於兩種狀態的多態記憶體。儲存裝置1593可包括一光學儲存裝置(例如DVD驅動器)及/或一硬碟驅動器(HDD)。行動裝置可包括一個人數位助理器、一媒體播放器、一膝上型電腦、一遊戲機或其他行動計算裝置。
本領域技術人員現在可以從前述描述中意識到，本公開的廣泛教導可以以多種形式實現。因此，儘管該公開包括了特定示例，但是本公開的真實範圍不應當受限於此，因為本領域技術人員將清楚在研究附圖、說明書和申請專利範圍之後的其他修改。
10、20、54‧‧‧功率IC
12‧‧‧第一功率電晶體
14‧‧‧第二功率電晶體
22‧‧‧第一功率電晶體
24‧‧‧第二功率電晶體
26‧‧‧元件
30‧‧‧驅動IC
130‧‧‧頂部金屬層
130－1~130－N、200、210、220、230‧‧‧接觸點部分
131‧‧‧絕緣材料
72、82、164、167‧‧‧汲極
74、84、163、168‧‧‧源極
76、88、162、166‧‧‧閘極
90、94、100、104、114、120、140、144、150、160、172、304、306、308、310－1、310－2~310－8、304’、306’、308’、310－1’、310－2’~310－8’‧‧‧過孔
98‧‧‧局部互連
110、124、171‧‧‧板狀金屬層
110－2、124－2‧‧‧第二板狀部份
110－1、124－1‧‧‧第一板狀部份
134‧‧‧絕緣層
180－1~180－M‧‧‧電晶體
182－1~182一P‧‧‧電晶體
186－1~186－Q‧‧‧電晶體
188－1~188－R‧‧‧電晶體
204、214、264、274‧‧‧基部
202、212、262、272‧‧‧翼
236、600、630、650、700、908、950‧‧‧互連結構
242‧‧‧第二金屬層
244、252‧‧‧電介質層
246－1、246－2、246－N‧‧‧過孔
250‧‧‧第一金屬層
252‧‧‧防焊膜
254、474、620‧‧‧焊球
260‧‧‧第一板狀接觸點部份
270‧‧‧第二板狀接觸點部份
280‧‧‧第三板狀接觸點部份
284、284－1、284－2~284－8‧‧‧額外的接觸點部份
320、400‧‧‧第一板狀導電部分
324、404‧‧‧第二板狀導電部分
326、406‧‧‧第三板狀導電部分
320’‧‧‧第一部分
324’‧‧‧第二部分
326’‧‧‧第三部分
330－1、330－2、330－3~330－8、410、410－1~410－8‧‧‧額外的板狀導電部分
340－1、340－2~340－16‧‧‧孔
348‧‧‧基板
350、354、356、360－1、360－2~360－8‧‧‧鍍通孔(PHT)
370、376、480‧‧‧金屬層
374‧‧‧電介質層
375‧‧‧過孔
378‧‧‧孔
402‧‧‧板狀導電部分
340－1’、340－2’~340－16’‧‧‧開口
412、422‧‧‧第一外側接觸點部份
414、424‧‧‧第二外側接觸點部份
418、428‧‧‧中間接觸點部份
419‧‧‧額外的接觸點部份
420‧‧‧堆積層
430‧‧‧額外的部分
444、472、501‧‧‧IC
440‧‧‧解耦電容器
456‧‧‧絕緣材料
450‧‧‧第一導電板
452‧‧‧第二導電板
460、462‧‧‧導電臂
480－1、480－2‧‧‧額外的金屬層
482－1、482－2‧‧‧短路寄生電阻
484、960‧‧‧電容器
500－1、500－2‧‧‧散熱器
504‧‧‧鰭狀物
502‧‧‧基部
509‧‧‧焊球柵陣列
510、520‧‧‧散熱器帶
514‧‧‧強化條
604、606、608、610、702、704、706、708‧‧‧閘極區域
614、664、714‧‧‧過孔及/或堆積層
616、660、710‧‧‧強化材料
634‧‧‧焊盤
652、654、656‧‧‧區域
810、840‧‧‧導線架
812－1、812－2、812－3、822、822－1~822－5、844－1、844－Q、910－1~910－3、912－1~912－4、954－1~954－3‧‧‧傳輸線
800、818‧‧‧IC
850‧‧‧成形材料
900、951‧‧‧IC
1050、1120、1198、1050' 、1300、1340‧‧‧電晶體
1054‧‧‧源極
1056‧‧‧汲極
1058‧‧‧閘極
1066‧‧‧主體
1070‧‧‧源極接觸分接頭
1080‧‧‧主體接觸分接頭
1122‧‧‧閘極接觸點
1126‧‧‧源極接觸點
1128‧‧‧汲極接觸點
1130‧‧‧N井區接觸點
1138‧‧‧N型基板層
1140‧‧‧P型基板
1134、1136‧‧‧P＋＋ 區域
1141‧‧‧N＋＋ 區域
1200、1200－1~1200－G‧‧‧閘極區域
1224、1224－1~1224－S‧‧‧源極區域
1220、1220－1~1220－D‧‧‧汲極區域
1210‧‧‧限定區域
1212‧‧‧相鄰區域
1230、1230－11、1230－12~1230－55‧‧‧電晶體群組
1260‧‧‧N井區接觸點
1304、1304－1、1304－2、1304－3、1304－4、1304－5、1304－6、1304－7、1304－11、1304－12、1304－4Q‧‧‧源極區域
1306、1306－1、1306－2、1306－3、1306－4、1306－5、1306－11、1306－12、1306－4T‧‧‧汲極區域
1310‧‧‧閘極區域
1311、1311－1~1311－B‧‧‧源極接觸點
1330、1330－1、1330－2‧‧‧基板接觸點
1334、1334－1、1334－3‧‧‧汲極接觸點
1331‧‧‧虛線區域
1335‧‧‧對向部份
1337－1~1337－S‧‧‧對半
1344－1、1344－2~1344－R、1344－1A、1344－1B、1344－2A、1344－2B‧‧‧狹長源極區域
1346－1、1346－2~1346－R、1346－1A、1346－2A、1346－1B、1346－2B‧‧‧驅動器
1347－11、1347－12、1347－21、1347－22、1347－23~1347－51、1347－52、1364、1384‧‧‧基板接觸點
1345－A1、1345－A2、1345－A3、1345－A4‧‧‧第一區域
1345－B1、1345－B2、1345－B3、1345－B4‧‧‧第二區域
1347－1、1347－2、1347－3‧‧‧電晶體佈局
1348、1368‧‧‧汲極區域
1349、1369、1370‧‧‧閘極區域
1352、1372‧‧‧線狀閘極連接區域
1350‧‧‧圓形閘極區域
1360、1380‧‧‧源極區域
1366、1386‧‧‧接觸點區域
1500‧‧‧硬碟驅動器(HDD)
1501‧‧‧硬碟元件(HDA)
1502‧‧‧印刷電路板(PCB)
1503‧‧‧磁性介質
1504‧‧‧讀取/寫入元件
1505‧‧‧磁頭驅動臂
1506、1534‧‧‧主軸馬達
1507‧‧‧音圈馬達
1508、1531‧‧‧放大器元件
1509‧‧‧讀取/寫入通道模組
1510‧‧‧硬碟控制器模組
1511、1522‧‧‧緩衝器
1512、1523‧‧‧非揮發性記憶體
1513、1524‧‧‧處理器
1514、1525‧‧‧主軸/FM驅動器模組
1515、1529‧‧‧輸入/輸出介面
1516、1530、1540、1548、1562、1582、1591‧‧‧電源
1518‧‧‧DVD驅動器
1519‧‧‧DVD PCB
1520‧‧‧DVD元件
1521‧‧‧DVD控制模組
1526‧‧‧類比前端模組
1527‧‧‧寫入策略模組
1528‧‧‧DSP模組
1532‧‧‧雷射驅動器
1533‧‧‧光學元件
1535‧‧‧光學儲存介質
1536‧‧‧饋送馬達
1537‧‧‧高畫質數位電視
1538‧‧‧HDTV控制模組
1539、1574、1581、1598‧‧‧顯示器
1541、1549、1564、1583、1592‧‧‧記憶體
1542、1550、1566、1584、1593‧‧‧儲存裝置
1543、1552、1567、1568、1585、1594‧‧‧網路介面
1545、1587、1599‧‧‧外部介面
1546‧‧‧車輛
1547‧‧‧車輛控制系統
1554‧‧‧感測器
1556‧‧‧輸出信號
1558‧‧‧行動電話
1560‧‧‧電話控制模組
1570‧‧‧麥克風
1572‧‧‧音頻輸出
1576‧‧‧使用者輸入裝置
1596‧‧‧使用者輸入
1578‧‧‧機頂盒
1580‧‧‧機頂盒控制模組
1589‧‧‧行動裝置
1590‧‧‧行動裝置控制模組
1597‧‧‧音頻輸出
從附圖中詳細描述和充分地了解本發明：圖1A是具有第一和第二互連的電晶體的第一範例性功率IC的電路圖；圖1B是具有第一和第二互連的電晶體的第二範例性功率IC的電路圖；圖2是連接到驅動IC的圖1功率IC的電路圖和功能方塊圖；圖3是功率IC的頂部金屬層的第一佈局的平面圖；圖4A為依據本發明的功率IC佈局的截面圖，針對圖1A功率IC的截面圖是沿著圖3中的A－A取得的；圖4B為依據本發明的功率IC佈局的截面圖，針對圖1B功率IC的截面圖是沿著圖3中的A－A取得的；圖4C依據本發明的替換功率IC佈局的截面圖，針對圖1A功率IC的截面圖是沿著圖3中的A－A取得的；圖5A是說明圖1A的功率IC的電路圖；圖5B是說明圖1B的功率IC的電路圖； 圖6A－6D是圖4和5中的功率IC的頂部金屬層的替換佈局之平面圖；圖7是說明第一範例性互連結構的層之截面圖；圖8A是說明圖7的互連結構的頂部金屬層之平面圖；圖8B是說明互連結構的頂部金屬層和IC的頂部金屬層的對齊之平面圖；圖9是圖7的互連結構的電介質層之平面圖；圖10是圖7的互連結構的金屬層之平面圖；圖11是圖7的互連結構的阻焊層(solder mask layer)之平面圖；圖12說明圖7－11所示的層的對齊和定向；圖13說明第二範例性互連結構的層；圖14是具有鍍通孔(PTH)的核心電介質層之平面圖；圖15說明核心電介質層(在底部顯示出)的鍍通孔(PTH)與類似圖10所示的層之額外金屬層(在頂部顯示出)的對齊；圖16說明圖15的金屬層(在底部顯示出)與額外的電介質層(與圖9所示類似)(在頂部顯示出)中的過孔(via)的對齊；圖17是說明金屬層的平面圖；圖18說明圖16的電介質層(在底部顯示出)的過孔與圖17的金屬層(在頂部顯示出)的對齊；圖19說明圖18的層與圖11的阻焊層的對齊；圖20和21說明互連結構的頂部金屬堆積層(buildup layer)的替換實施例；圖22和23是互連結構的部分截面圖(沿著圖8B中的B－B取得)，其具 有附屬到圖8B的互連結構的解耦電容器。圖24A、24B和24C說明了可配置在互連結構上的各種範例性的散熱器(head sink)；圖25A和25B說明了包括鋁基材的互連結構；圖26說明了具有鋁基材的替換互連結構；圖27A和27B分別是具有鋁基材的互連結構的第二替換範例性佈局的平面圖和截面圖(沿著圖27A中的線C－C取得)；圖28A和28B分別是具有鋁基材的互連結構的第三替換範例性佈局的平面圖和截面圖(沿著圖27B中的線D－D取得)；圖29A是另一範例性功率IC的電路圖；圖29B和29C是包括連接到圖29A的功率IC的傳輸線的導線架的平面圖；圖30A是另一範例性功率IC的電路圖；圖30B是包括連接到圖30A的功率IC的傳輸線的導線架的平面圖；圖31是包括用於另一範例性功率IC的輸入端傳輸線和輸出端傳輸線的另一導線架的平面圖；圖32A是另一範例性功率IC的電路圖；圖32B是具有連接到圖32A的功率IC的傳輸線的基板的平面圖；圖33是具有傳輸線和連接在至少兩條傳輸線之間的耦合電容器基板的平面圖；圖34A是包括配置在源極中主體的第一範例性佈局的電晶體；圖34B是包括平面圖中閘極對齊的主體的第二範例性佈局的電晶體； 圖35是包括配置在源極中的主體的第二範例性佈局的電晶體；圖36是包括配置在源極中的主體的第三範例性佈局的電晶體；圖37是包括配置在源極中的主體的第四範例性佈局的電晶體；圖38A是包括配置在源極中的主體的第五範例性佈局的電晶體；圖38B說明配置有板狀金屬層、絕緣/過孔/局部互連層和互連結構的圖34A－38A的電晶體；圖39是依據習之技術的PMOS電晶體的截面圖；圖40是包括井區基板接觸點的第六範例性佈局的平面圖；圖41A是用於減小RDSon 的第七範例性佈局的平面圖；圖41B是圖41A的第七範例性佈局的平面圖；圖41C是用於減小RDSon 的第八範例性佈局的平面圖；圖41D是類似於圖41C的用於減小RDSon 的第九範例性佈局的平面圖；圖41E是類似於圖41C的用於減小RDSon 的第十範例性佈局的平面圖；圖41F－41I說明其他的範例性汲極接觸點；圖42是用於減小RDSon 的第十一範例性佈局的平面圖；以及圖43是用於減小RDSon 的第十二範例性佈局的平面圖；圖44是用於減小RDSon 的第十三範例性佈局的平面圖；圖45A是硬碟驅動器的功能方塊圖；圖45B是DVD驅動器的功能方塊圖；圖45C是高畫質數位電視的功能方塊圖；圖45D是車輛控制系統的功能方塊圖；圖45E是行動電話的功能方塊圖；圖45F是機頂盒的功能方塊圖；以及圖45G是媒體播放器的功能方塊圖。
1198‧‧‧電晶體
1200－1~1200－5‧‧‧閘極區域
1220－1，1220－2‧‧‧汲極區域
1230~1230－55‧‧‧電晶體群組
1224－1，1224－2‧‧‧源極區域
1210‧‧‧限定區域
1212‧‧‧相鄰區域
1260‧‧‧N井區接觸點

Claims (82)

  1. 一種積體電路，包括：N個板狀金屬層，其中N是大於1的整數；一第一板狀金屬層，其包括分別與所述N個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數，其中所述第一板狀金屬層和所述N個板狀金屬層位於分開的平面中；一第一源極；一第一汲極；一第二源極，其中所述第一源極、所述第一汲極和所述第二源極中的至少兩個與所述N個板狀金屬層中的至少兩個通信；一第一閘極，配置在所述第一源極和所述第一汲極之間；一第二閘極，配置在所述第一汲極和所述第二源極之間，其中交替之一第一區域和一第二區域於所述第一汲極中為所述第一閘極和所述第二閘極所定義，且其中所述第一和第二閘極在所述第一區域中被配置在比所述第二區域更遠的距離；以及一井區基板接觸點，配置在所述第一區域中。
  2. 如申請專利範圍第1項所述之積體電路，進一步包括配置在所述第一區域中的R個額外的井區基板接觸點，其中R是大於1的整數。
  3. 如申請專利範圍第2項所述之積體電路，其中R是大於3且小於7的整數。
  4. 如申請專利範圍第1項所述之積體電路，其中所述積體電路包括複數個電晶體。
  5. 如申請專利範圍第4項所述之積體電路，其中所述電晶體包括PMOS電晶體。
  6. 如申請專利範圍第2項所述之積體電路，其中所述R個井區基板接觸點與各自R個電晶體相關聯。
  7. 如申請專利範圍第1項所述之積體電路，進一步包括：一第二汲極；一第三閘極，配置在所述第二源極和所述第二汲極之間，其中交替之一第三區域和一第四區域為所述第二閘極和所述第三閘極所定義，所述第二和第三閘極在所述第三區域中被配置在比所述第四區域中更遠的距離。
  8. 如申請專利範圍第7項所述之積體電路，其中所述第一區域被配置在相鄰所述的第四區域，並且所述第二區域被配置在相鄰所述的第三區域。
  9. 如申請專利範圍第8項所述之積體電路，其中所述第一和第三區域包括R個井區基板接觸點。
  10. 如申請專利範圍第1項所述之積體電路，其中所述N個板狀金屬層中的至少兩個是共面的。
  11. 如申請專利範圍第1項所述之積體電路，其中所述N個板狀金屬層位於分開的平面中。
  12. 如申請專利範圍第1項所述之積體電路，進一步包括與所述第一和第二源極以及所述第一汲極通信的複數個局部互連。
  13. 如申請專利範圍第1項所述之積體電路，其中所述M個接觸點部分中至少一個是橢圓形的。
  14. 如申請專利範圍第1項所述之積體電路，其中所述M個接觸點部分中的第一和第二接觸點部分具有一基部和從所述基部延伸的翼，並且所述M個接觸點部分中的第三接觸點部分被接收在所述M個接觸點部分中的所述第一和第二接觸點部分的所述翼之間。
  15. 如申請專利範圍第1項所述之積體電路，其中所述M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀，並且所述M個接觸點部分中的第三接觸點部分被配置在所述M個接觸點部分中的所述第一和第二接觸點部分之間。
  16. 如申請專利範圍第1項所述之積體電路，其中所述積體電路實施一功率IC，所述M個接觸點部分中的第一接觸點部分向所述功率IC提供第一電壓電勢，所述M個接觸點部分中的第二接觸點部分向所述功率IC提供第二電壓電勢，並且所述M個接觸點部分中的第三接觸點部分接收所述功率IC的輸出電壓。
  17. 一種系統，包括如申請專利範圍第1項所述之積體電路，進一步包括一導線架，該導線架包括與所述M個接觸點部分中的至少兩個通信的傳輸線。
  18. 如申請專利範圍第17項所述之系統，其中所述積體電路和所述傳輸線被一成形材料所包封。
  19. 如申請專利範圍第18項所述之系統，其中所述導線架和所述積體電路實施一四邊扁平無接腳(QFN)封裝。
  20. 一種系統，包括如申請專利範圍第1項所述之積體電路，進一步包括：一第一傳輸線，其與所述M個接觸點部分的第一接觸點部分 通信；一第二傳輸線，其與所述M個接觸點部分的第二接觸點部分通信；一第三傳輸線，其與所述M個接觸點部分的第三接觸點部分通信；以及一電容，其與所述第二傳輸線和所述第三傳輸線通信，其中所述第二傳輸線提供一第一電壓電勢，並且所述第三傳輸線提供一第二電壓電勢。
  21. 一種積體電路，包括：N個板狀金屬層，其中N是大於1的整數；一第一板狀金屬層，包括與所述N個板狀金屬層中的各個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數，其中所述第一板狀金屬層和所述N個板狀金屬層位於分開的平面中；一第一汲極區域，具有一般為矩形的形狀；第一、第二、第三和第四源極區域，具有一般為矩形形狀並配置在相鄰於所述第一汲極區域的側邊；其中所述第一汲極區域和所述第一、第二、第三和第四源極區域與所述N個板狀金屬層中的至少兩個通信；一第一閘極區域，配置在所述第一、第二、第三和第四源極區域和所述第一汲極區域之間；以及第一、第二、第三和第四基板接觸點區域，配置在與所述第一汲極區域相鄰的角落。
  22. 如申請專利範圍第21項所述之積體電路，其中所述第一、第二、第三和第四源極區域的長度實質上與所述第一汲極區域的長度相等。
  23. 如申請專利範圍第21項所述之積體電路，其中所述第一、第二、第三和第四源極區域的寬度比所述第一汲極區域的寬度小。
  24. 如申請專利範圍第23項所述之積體電路，其中所述第一、第二、第三和第四源極區域的寬度大約為所述第一汲極區域寬度的一半。
  25. 如申請專利範圍第21項所述之積體電路，進一步包括：一第二汲極區域，具有一般為矩形形狀並配置在相鄰於所述第一源極區域的一側；以及第五、第六和第七源極區域，具有一般為矩形形狀並配置在相鄰於所述第二汲極區域的另一側。
  26. 如申請專利範圍第25項所述之積體電路，進一步包括一第二閘極區域，配置在所述第一、第五、第六和第七源極區域和所述第二汲極區域之間。
  27. 如申請專利範圍第26項所述之積體電路，進一步包括第五和第六基板接觸點區域，配置在相鄰於所述第二汲極區域的角落。
  28. 如申請專利範圍第21項所述之積體電路，其中所述積體電路包括橫向擴散MOSFET電晶體。
  29. 如申請專利範圍第21項所述之積體電路，進一步包括在所述第一、第二、第三和第四源極區域的每一個之中的B個源極接觸點，其中B是大於1的整數。
  30. 如申請專利範圍第29項所述之積體電路，其中所述第一汲極區域 具有面積D並且所述B個源極接觸點具有面積A，且其中所述面積D大於或等於2*B*A。
  31. 如申請專利範圍第21項所述之積體電路，其中所述N個板狀金屬層中的至少兩個是共面的。
  32. 如申請專利範圍第21項所述之積體電路，其中所述N個板狀金屬層位於分開的平面中。
  33. 如申請專利範圍第21項所述之積體電路，進一步包括一複數個局部互連，其與所述第一、第二、第三和第四源極區域以及所述第一汲極區域通信。
  34. 如申請專利範圍第21項所述之積體電路，其中所述M個接觸點部分中的至少一個是橢圓形的。
  35. 如申請專利範圍第21項所述之積體電路，其中所述第一、第二、第三和第四源極區域與所述N個板狀金屬層中的第一板狀金屬層通信，且所述第一汲極區域與所述N個板狀金屬層中的第二板狀金屬層通信。
  36. 如申請專利範圍第21項所述之積體電路，其中所述M個接觸點部分中的第一和第二接觸點部分具有基部和從所述基部延伸的翼，並且所述M個接觸點部分中的第三接觸點部分被接收在所述M個接觸點部分中的所述第一和第二接觸點部分的所述翼之間。
  37. 如申請專利範圍第21項所述之積體電路，其中所述M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀，並且其中所述 M個接觸點部分中的第三接觸點部分被配置在所述M個接觸點部分中的所述第一和第二接觸點部分之間。
  38. 如申請專利範圍第21項所述之積體電路，其中所述積體電路實施一功率IC，所述M個接觸點部分中的第一接觸點部分向所述功率IC提供第一電壓電勢，所述M個接觸點部分中的第二接觸點部分向所述功率IC提供一第二電壓電勢，並且所述M個接觸點部分中的一第三接觸點部分接收所述功率IC的輸出電壓。
  39. 一種系統，包括如申請專利範圍第21項所述之積體電路，進一步包括一導線架，該導線架包括與所述M個接觸點部分中的至少兩個通信的傳輸線。
  40. 如申請專利範圍第39項所述之系統，其中所述積體電路和所述傳輸線被成形材料所包封。
  41. 如申請專利範圍第40項所述之系統，其中所述導線架和所述積體電路實施一四邊扁平無接腳(QFN)封裝。
  42. 一種系統，包括如申請專利範圍第21項所述之積體電路，進一步包括：一第一傳輸線，其與所述M個接觸點部分的第一接觸點部分通信；一第二傳輸線，其與所述M個接觸點部分的第二接觸點部分通信；一第三傳輸線，其與所述M個接觸點部分的第三接觸點部分通信；以及一電容，其與所述第二傳輸線和所述第三傳輸線通信，其中所述 第二傳輸線提供一第一電壓電勢，且所述第三傳輸線提供一第二電壓電勢。
  43. 一種積體電路，包括：N個板狀金屬層，其中N是大於1的整數；一第一板狀金屬層，其包括分別與所述N個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數，並且其中所述第一板狀金屬層和所述N個板狀金屬層位於分開的平面中；一第一汲極區域，具有一水平和垂直中線至少一條對稱的形狀；一第一閘極區域，具有圍繞所述第一汲極區域的第一形狀；一第二汲極區域，具有所述對稱形狀；一第二閘極區域，具有圍繞所述第二汲極區域的第一形狀；一連接區域，連接所述第一和第二閘極區域；一第一源極區域，配置在相鄰於所述第一閘極區域、所述第二閘極區域和所述連接區域的一側；以及一第二源極區域，配置在相鄰於所述第一閘極區域、所述第二閘極區域和所述連接區域的側邊的一側；其中所述第一源極區域、所述第二源極區域、所述第一汲極區域和所述第二汲極區域與所述N個板狀金屬層中的至少兩個通信。
  44. 如申請專利範圍第43項所述之積體電路，其中所述對稱形狀隨著與所述對稱形狀的中心的距離增大而逐漸成錐形。
  45. 如申請專利範圍第43項所述之積體電路，進一步包括配置在所述第一和第二源極區域中的第一和第二基板接觸點。
  46. 如申請專利範圍第43項所述之積體電路，其中所述積體電路包括橫向擴散的MOSFET電晶體。
  47. 如申請專利範圍第43項所述之積體電路，其中所述對稱形狀是一圓形。
  48. 如申請專利範圍第43項所述之積體電路，其中所述對稱形狀是一橢圓形。
  49. 如申請專利範圍第43項所述之積體電路，其中所述對稱形狀是一多邊形。
  50. 如申請專利範圍第43項所述之積體電路，其中所述對稱形狀是一六邊形。
  51. 如申請專利範圍第43項所述之積體電路，其中所述M個板狀金屬層中的至少兩個是共面的。
  52. 如申請專利範圍第43項所述之積體電路，其中所述N個板狀金屬層位於分開的平面中。
  53. 如申請專利範圍第43項所述之積體電路，進一步包括複數個局部互連，其與所述第一和第二源極區域以及所述第一和第二汲極區域通信。
  54. 如申請專利範圍第43項所述之積體電路，其中所述M個接觸點部分中至少一個是橢圓形的。
  55. 如申請專利範圍第43項所述之積體電路，其中所述M個接觸 點部分中的第一和第二接觸點部分具有一基部和從所述基部延伸的翼，並且所述M個接觸點部分中的一第三接觸點部分被接收在所述M個接觸點部分中的所述第一和第二接觸點部份的所述翼之間。
  56. 如申請專利範圍第43項所述之積體電路，其中所述M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀，並且所述M個接觸點部分中的一第三接觸點部分被配置在所述M個接觸點部分中的所述第一和第二接觸點部分之間。
  57. 如申請專利範圍第43項所述之積體電路，其中所述積體電路實施功率IC，所述M個接觸點部分中的一第一接觸點部分向所述功率IC提供一第一電壓電勢，所述M個接觸點部分中的一第二接觸點部分向所述功率IC提供一第二電壓電勢，並且所述M個接觸點部分中的一第三接觸點部分接收所述功率IC的輸出電壓。
  58. 一種系統，包括如申請專利範圍第43項所述之積體電路，進一步包括一導線架，該導線架包括與所述M個接觸點部分中的至少兩個通信的傳輸線。
  59. 如申請專利範圍第58項所述之系統，其中所述積體電路和所述傳輸線被一成形材料所包封。
  60. 如申請專利範圍第59項所述之系統，其中所述導線架和所述積體電路實施一四邊扁平無接腳(QFN)封裝。
  61. 一種系統，包括如申請專利範圍第43項所述之積體電路，進一步包括： 一第一傳輸線，其與所述M個接觸點部分的第一接觸點部分通信；一第二傳輸線，其與所述M個接觸點部分的第二接觸點部分通信；一第三傳輸線，其與所述M個接觸點部分的第三接觸點部分通信；以及一電容，其與所述第二傳輸線和所述第三傳輸線通信，其中所述第二傳輸線提供一第一電壓電勢，並且所述第三傳輸線提供一第二電壓電勢。
  62. 一種積體電路，包括：N個板狀金屬層，其中N是大於1的整數；一第一板狀金屬層，其包括分別與所述N個板狀金屬層通信的M個接觸點部分，其中M是大於1的整數，其中所述第一板狀金屬層和所述N個板狀金屬層位於分開的平面中；以及第一和第二汲極區域，其具有一般為矩形的形狀；第一、第二和第三源極區域區域，其具有一般為矩形的形狀，其中所述第一源極區域被配置在所述第一和第二汲極區域的第一側之間，並且所述第二和第三源極區域被配置在相鄰於所述第一和第二汲極區域的第二側；第四和第五源極區域，其中所述第四源極區域被配置在相鄰於所述第一和第二汲極區域的第三側，且所述第五源極區域被配置在相鄰於所述第一和第二汲極區域的第四側；一閘極區域，配置在所述第一、第二、第三、第四和第五源極區域和所述第一和第二汲極區域之間；以及第一和第二汲極接觸點，各自被配置在所述第一和第二汲極區域中，其中所述第一和第二汲極區域和所述第一、第二、第三、第四和 第五源極區域中的至少兩個與所述N個板狀金屬層中的至少兩個通信。
  63. 如申請專利範圍第62項所述之積體電路，其中所述第一、第二和第三源極區域的長度實質上與所述第一汲極區域的長度相等，且所述之第四和第五源極區域的長度具有大於或等於所述第一和第二汲極區域的長度。
  64. 如申請專利範圍第62項所述之積體電路，其中所述第一、第二和第三源極區域的寬度比所述第一汲極區域的寬度小。
  65. 如申請專利範圍第64項所述之積體電路，其中所述第一、第二和第三源極區域的寬度大約是所述第一汲極區域的寬度的一半。
  66. 如申請專利範圍第62項所述之積體電路，其中所述第四和第五源極區域是從其側邊被驅動的。
  67. 如申請專利範圍第62項所述之積體電路，其中所述第一和第二汲極接觸點的尺寸大於最小汲極接觸點的尺寸。
  68. 如申請專利範圍第62項所述之積體電路，其中所述汲極接觸點具有規則形狀和不規則形狀之一。
  69. 如申請專利範圍第62項所述之積體電路，其中所述汲極接觸點為方形、矩形和十字形之一。
  70. 如申請專利範圍第62項所述之積體電路，其中所述第一、第二和第三源極區域包括源極接觸點。
  71. 如申請專利範圍第62項所述之積體電路，其中所述第一和第二汲極區域和所述第一、第二和第三源極區域被配置在第一列中，並且包括N個額外的列，其中所述N個額外的列中至少一列的汲極區域共用所述第四和第五源極區域之一。
  72. 如申請專利範圍第62項所述之積體電路，其中所述N個板狀金屬層中至少兩個是共面的。
  73. 如申請專利範圍第62項所述之積體電路，其中所述N個板狀金屬層位於分開的平面中。
  74. 如申請專利範圍第62項所述之積體電路，進一步包括複數個局部互連，其與所述第一、第二、第三、第四和第五源極區域以及所述第一和第二汲極區域通信。
  75. 如申請專利範圍第62項所述之積體電路，其中所述M個接觸點部分中的至少一個是橢圓形的。
  76. 如申請專利範圍第62項所述之積體電路，其中所述M個接觸點部分中的第一和第二接觸點部分具有一基部和從所述基部延伸的翼，並且所述M個接觸點部分中一第三接觸點部分被接收在所述M個接觸點部分中的所述第一和第二接觸點部分的所述翼之間。
  77. 如申請專利範圍第62項所述之積體電路，其中所述M個接觸點部分中的第一和第二接觸點部分一般是“C”形狀，並且其中所述M個接觸點部分中的第三接觸點部分被配置在所述M個接觸點部分中的所述第一和第二接觸點部分之間。
  78. 如申請專利範圍第62項所述之積體電路，其中所述積體電路實施一功率IC，所述M個接觸點部分中的一第一接觸點部分向所述功率IC提供一第一電壓電勢，所述M個接觸點部分中的一第二接觸點部分向所述功率IC提供一第二電壓電勢，並且所述M個接觸點部分中的第三接觸點部分接收所述功率IC的輸出電壓。
  79. 一種系統，包括如申請專利範圍第62項所述之積體電路，進一步包括一導線架，該導線架包括與所述M個接觸點部分中的至少兩個通信的傳輸線。
  80. 如申請專利範圍第79項所述之系統，其中所述積體電路和所述傳輸線被一成形材料所包封。
  81. 如申請專利範圍第80項所述之系統，其所述導線架和所述積體電路實施一四邊扁平無接腳(QFN)封裝。
  82. 一種系統，包括如申請專利範圍第62項所述積體電路，進一步包括：一第一傳輸線，其與所述M個接觸點部分的第一接觸點部分通信；一第二傳輸線，其與所述M個接觸點部分的第二接觸點部分通信；一第三傳輸線，其與所述M個接觸點部分的第三接觸點部分通信；以及一電容，其與所述第二傳輸線和所述第三傳輸線通信，其中所述第二傳輸線提供一第一電壓電勢，並且所述第三傳傳輸線 提供一第二電壓電勢。
TW097109386A 2007-03-15 2008-03-17 積體電路與用於此積體電路之互連結構 TWI479634B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US89502207P 2007-03-15 2007-03-15

Publications (2)

Publication Number Publication Date
TW200847381A TW200847381A (en) 2008-12-01
TWI479634B true TWI479634B (zh) 2015-04-01

Family

ID=39493459

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097109386A TWI479634B (zh) 2007-03-15 2008-03-17 積體電路與用於此積體電路之互連結構

Country Status (3)

Country Link
CN (1) CN101652858A (zh)
TW (1) TWI479634B (zh)
WO (1) WO2008115468A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
US11139241B2 (en) * 2016-12-07 2021-10-05 Intel Corporation Integrated circuit device with crenellated metal trace layout

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793068A (en) * 1994-01-03 1998-08-11 Texas Instruments Incorporated Compact gate array
US20020076851A1 (en) * 2000-07-13 2002-06-20 Eden Richard C. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6724044B2 (en) * 2002-05-10 2004-04-20 General Semiconductor, Inc. MOSFET device having geometry that permits frequent body contact
US6744288B1 (en) * 2002-10-15 2004-06-01 National Semiconductor Corporation Driver with bulk switching MOS power transistor
US20050231990A1 (en) * 2004-04-19 2005-10-20 Tomoaki Uno Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611687B2 (ja) * 1995-06-26 1997-05-21 セイコーエプソン株式会社 半導体装置
US7265448B2 (en) * 2004-01-26 2007-09-04 Marvell World Trade Ltd. Interconnect structure for power transistors
US7851872B2 (en) * 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793068A (en) * 1994-01-03 1998-08-11 Texas Instruments Incorporated Compact gate array
US20020076851A1 (en) * 2000-07-13 2002-06-20 Eden Richard C. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6724044B2 (en) * 2002-05-10 2004-04-20 General Semiconductor, Inc. MOSFET device having geometry that permits frequent body contact
US6744288B1 (en) * 2002-10-15 2004-06-01 National Semiconductor Corporation Driver with bulk switching MOS power transistor
US20050231990A1 (en) * 2004-04-19 2005-10-20 Tomoaki Uno Semiconductor device

Also Published As

Publication number Publication date
WO2008115468A4 (en) 2009-12-10
WO2008115468A3 (en) 2009-09-24
CN101652858A (zh) 2010-02-17
WO2008115468A2 (en) 2008-09-25
TW200847381A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
US8026550B2 (en) Integrated circuits and interconnect structure for integrated circuits
EP1571708B1 (en) Integrated circuit
US7882482B2 (en) Layout schemes and apparatus for high performance DC-DC output stage
US7166898B2 (en) Flip chip FET device
JP5291864B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
TWI601269B (zh) 半導體裝置
TW200409331A (en) Semiconductor device
TWI512937B (zh) Flip - mounted package for integrated switching power supply and its flip - chip packaging method
JP2005510878A (ja) マルチチップ・モジュール半導体装置
JP2005203775A (ja) マルチチップパッケージ
US7667316B2 (en) Semiconductor integrated circuit and method for manufacturing the same
TWI479634B (zh) 積體電路與用於此積體電路之互連結構
TWI585905B (zh) 具有引線框架和層壓基板的封裝電路
JP2001036081A (ja) 半導体装置
JP3230287B2 (ja) モノリシック電源装置
JP2004140133A (ja) 半導体集積回路及びその製造方法
JPS61125047A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees