CN115377085A - 一种无线互连装置及系统 - Google Patents

一种无线互连装置及系统 Download PDF

Info

Publication number
CN115377085A
CN115377085A CN202210951372.7A CN202210951372A CN115377085A CN 115377085 A CN115377085 A CN 115377085A CN 202210951372 A CN202210951372 A CN 202210951372A CN 115377085 A CN115377085 A CN 115377085A
Authority
CN
China
Prior art keywords
module
ground
bonding
mcm substrate
wireless interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210951372.7A
Other languages
English (en)
Inventor
张峰
赵婷
李淼
张翠婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Automation of Chinese Academy of Science
Original Assignee
Institute of Automation of Chinese Academy of Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Automation of Chinese Academy of Science filed Critical Institute of Automation of Chinese Academy of Science
Priority to CN202210951372.7A priority Critical patent/CN115377085A/zh
Publication of CN115377085A publication Critical patent/CN115377085A/zh
Priority to CN202310062555.8A priority patent/CN116259620B/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明提供一种无线互连装置及系统，涉及通信技术领域，所述无线互连装置，包括：第一模块、第二模块、MCM基板、至少一个电容和球栅阵列，其中：球栅阵列设于MCM基板下方；第一模块设于MCM基板上；第二模块设于第一模块上，且第二模块和第一模块的电源和地以键合方式连接，其中，键合方式包括微凸点方式、混合键合方式和键合打线方式的一种；至少一个电容设于第二模块和第一模块之间，用于实现第一模块和第二模块的数字信号无线互连。本发明可增加无线互连密度，实现信号高速传输且增大信号带宽，进一步提升连接可靠性。

Description

一种无线互连装置及系统
技术领域
本发明涉及通信技术领域，尤其涉及一种无线互连装置及系统。
背景技术
随着集成电路工艺的进步，处理器的性能大幅提升，与此相对应的内存性能提升速度相对较慢，造成了当前内存的存取速度严重滞后于处理器的计算速度，从而导致高性能处理器难以发挥出应有的功效，这对日益增长的高性能计算(High PerformanceComputing，HPC)造成了极大的制约，该现象也被称为内存墙现象(Memory Wall)。
现有技术中，传统处理器和内存通常采用PCB(Printed Circuit Board)互连方式和HBM方式(High Bandwidth Memory)连接，其中：
(1)、PCB互连方式使得信号走线长度较长、走线密度难以提升、信号传输速率和信号带宽很难进一步提升，严重制约了高性能处理器的计算性能；
(2)、HBM技术是利用2.5D、3D等高级封装将处理器和存储器集成在同一封装内，如图1所示，二者之间采用硅转接板进行互连，相较于PCB方式，其信号走线长度更短、走线密度更高、可以提供更高的信号传输速率和更大的信号带宽。但在HBM方式中，处理器和存储器仍为水平放置，二者之间走线距离仍然较长，而且，处理器和存储器与基板之间通过微凸点、混合键合、键合打线实现互连时，存在互连密度较低及互连可靠性问题，即当互连数量相对少时，通过冗余编码等技术可以提高互连连接成品率，但当互连数量达到数万个以上时，互连连接成品率将大幅下降，故信号传输速率和信号带宽提高仍受限。
发明内容
本发明提供一种无线互连装置及系统，用以解决现有技术中因走线长度过长以及互连密度较低导致的信号传输速率和信号带宽提升受限的缺陷，增大无线互连密度，实现信号高速传输且增大信号带宽，进一步提升连接可靠性。
本发明提供一种无线互连装置，包括：第一模块、第二模块、MCM基板、至少一个电容和球栅阵列，其中：
所述球栅阵列设于所述MCM基板下方；
所述第一模块设于所述MCM基板上；
所述第二模块设于所述第一模块上，且所述第二模块和所述第一模块的电源和地以键合方式连接，其中，所述键合方式包括微凸点方式、混合键合方式和键合打线方式的一种；
所述至少一个电容设于所述第二模块和所述第一模块之间，用于实现所述第一模块和所述第二模块的数字信号无线互连。
根据本发明提供的无线互连装置，所述第二模块和所述第一模块上均设有PAD焊盘，所述第二模块和所述第一模块的电源和地基于所述PAD焊盘以键合打线方式连接时，所述第二模块和所述第一模块之间基于DAF膜粘接或基于硅硅键合方式将晶圆键合在一起，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
根据本发明提供的无线互连装置，所述第二模块和所述第一模块之间设有金属键合垫，所述第二模块的电源和地与所述第一模块基于所述金属键合垫以混合键合方式连接，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
根据本发明提供的无线互连装置，所述第一模块和所述第二模块内均设有第二硅通孔，所述第二硅通孔与所述金属键合垫处于同一竖直轴线上，且用于支撑所述金属键合垫。
根据本发明提供的无线互连装置，所述第二模块和所述第一模块之间设有微凸点，所述第二模块的电源和地与所述第一模块基于所述微凸点以微凸点方式连接，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
根据本发明提供的无线互连装置，所述第一模块下设有凸点，所述第一模块的电源和地与所述MCM基板还基于所述凸点连接，所述第二模块的电源和地与所述MCM基板以键合打线方式连接。
根据本发明提供的无线互连装置，所述第一模块下设有凸点，所述第一模块的电源和地与所述MCM基板基于所述凸点连接，所述第一模块与所述第二模块的电源和地基于所述金属键合垫以混合键合方式连接。
根据本发明提供的无线互连装置，所述第一模块下设有凸点，所述第一模块的电源和地与所述MCM基板基于所述凸点连接，所述第一模块与所述第二模块的电源和地基于所述微凸点连接。
根据本发明提供的无线互连装置，所述第一模块包括电路层和衬底层，在所述第一模块的电源和地与所述MCM基板基于所述凸点连接的情况下，所述第一模块内设有至少两个第一硅通孔，其中，所述第一硅通孔用于连接所述电路层和所述衬底层的所述电容。
本发明还提供一种无线互连系统，包括：
如上述任一项所述的无线互连装置。
本发明提供的一种无线互连装置及系统，将第二模块设置于第一模块上方，且通过电容无线互连提高第一模块和第二模块之间的互连数量，通过大幅度提升互连密度实现高速高密度数字信号传输，进一步提高信号传输可靠性和互连连接成品率；此外，还通过键合打线方式实现电源、地等低速低密度信号传输，进一步提升无线互连装置的可靠性。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的无线互连装置的结构示意图；
图2是本发明提供的无线互连装置的结构示意图之一；
图3是本发明提供的无线互连装置的结构示意图之二；
图4是本发明提供的无线互连装置的结构示意图之三；
图5是本发明提供的无线互连装置的结构示意图之四；
图6是本发明提供的无线互连装置的结构示意图之五；
图7是本发明提供的无线互连装置的结构示意图之六；
图8是本发明提供的无线互连装置的结构示意图之七；
图9是本发明提供的无线互连装置的结构示意图之八。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
针对现有技术的问题，本发明提供了一种无线互连装置，图2是本发明提供的无线互连装置的结构示意图之一，如图2所示，该无线互连装置包括：第一模块1、第二模块2、MCM基板8、至少一个电容3和球栅阵列7，其中：
所述球栅阵列7设于所述MCM基板8下方；
所述第一模块1设于所述MCM基板8上；
所述第二模块2设于所述第一模块1上，且所述第二模块2和所述第一模块1的电源和地以键合方式连接，其中，所述键合方式包括微凸点方式、混合键合方式和键合打线方式的一种；
所述至少一个电容3设于所述第二模块2和所述第一模块1之间，用于实现所述第一模块1和所述第二模块2的数字信号无线互连。
具体地，将第二模块2与第一模块1由水平放置改为垂直堆叠放置，且第二模块2和第一模块1之间采用电容3进行无线互连，将水平走线方式改为垂直相对方式，大幅度缩短走线长度，进一步增加互连数量和互连密度，且通过电容3实现信号的可靠高速传输，进而提高信号传输速率和信号带宽。此外，第二模块2和第一模块1均与MCM(Multi-ChipModule，多芯片组件)基板以键合打线方式连接，实现电源和地等低密度信号传输，提高连接可靠性和互连成品率，且减小处理器体积，进一步实现小型化。
可选地，第一模块与第二模块的结构组成可以为处理器与存储器、处理器与接口、存储器和存储器中的任意一种，即第一模块可以为处理器或存储器，在第一模块为处理器的情况下，第二模块可以为存储器或接口，在第一模块为存储器的情况下，第二模块可以为存储器。
可选地，上述接口可以为高速并行互连接口。
可选地，上述电容3的一个金属极板可以采用第一模块1的顶层金属层进行制作，减小电容3的面积。
可选地，上述电容3可以为差分式电容3，进一步提高数据无线传输的噪声抑制能力。
可选地，所述第二模块2和所述第一模块1上均设有PAD焊盘，所述第二模块2和所述第一模块1的电源和地基于所述PAD焊盘以键合打线方式连接时，所述第二模块2和所述第一模块1之间基于DAF膜12粘接或基于硅硅键合方式将晶圆键合在一起，所述第一模块1的电源和地与所述MCM基板以键合打线方式连接。
具体地，本发明实施例中，在第二模块2和第一模块1均与MCM基板8以键合打线方式连接的情况下，第二模块2和第一模块1之间可以通过DAF膜12(Die Attach Film，晶片黏结薄膜)进行粘接，还可以通过硅硅键合方式将晶圆键合在一起，以便进行信号传输。其中，DAF膜12用于实现第二模块2和第一模块1的堆叠封装；硅硅键合是通过两个表面平整洁净的硅片在一定条件下可以通过表面的化学键互相连接起来，硅硅键合连接灵活且对半导体工艺具有兼容性。
可选地，如图2所示，本发明实施例提供了一种无线互连装置，以第一模块1为处理器，第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，存储器和处理器之间通过硅硅键合方式将晶圆键合在一起；存储器的电源和地通过键合打线方式与MCM基板8连接，即，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，球栅阵列7BGA(Ball Grid Array)设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图3是本发明提供的无线互连装置的结构示意图之二，如图3所示，本发明实施例提供了一种无线互连装置，以第一模块1为处理器，第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，存储器和处理器之间通过DAF膜12方式进行粘接；存储器的电源和地通过键合打线方式与MCM基板8连接，即，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第二模块2和所述第一模块1之间设有金属键合垫11，所述第二模块2的电源和地与所述第一模块1基于所述金属键合垫11以混合键合方式连接，所述第一模块1的电源和地与所述MCM基板8以键合打线方式连接。
具体地，图4是本发明提供的无线互连装置的结构示意图之三，如图4所示，本发明实施例还提供一种无线互连装置，以第一模块1为处理器，第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，存储器和处理器之间的电源和地通过金属键合垫11以混合键合方式进行连接，实现低速低密度信号传输，处理器和存储器内的第二硅通孔TSV对金属键合垫11起到支撑作用，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1和所述第二模块2内均设有第二硅通孔，所述第二硅通孔与所述金属键合垫11处于同一竖直轴线上，且用于支撑所述金属键合垫11。
可选地，所述第二模块2和所述第一模块1之间设有微凸点10，所述第二模块2的电源和地与所述第一模块1基于所述微凸点10连接，所述第一模块1的电源和地与所述MCM基板8以键合打线方式连接。
具体地，图5是本发明提供的无线互连装置的结构示意图之四，如图5所示，本发明实施例还提供一种无线互连装置，以第一模块1为处理器，第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，存储器和处理器之间的电源和地通过两侧的微凸点10进行连接，实现低速低密度信号传输，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1下设有凸点9，所述第一模块1的电源和地与所述MCM基板8还基于所述凸点9连接，所述第二模块2的电源和地与所述MCM基板8以键合打线方式连接。
具体地，图6是本发明提供的无线互连装置的结构示意图之五，如图6所示，本发明实施例还提供一种无线互连装置，以第一模块1为处理器，第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下；处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，存储器和处理器之间通过硅硅键合方式将晶圆键合在一起，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5(Through Silicon Via，TSV)连接，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图7是本发明提供的无线互连装置的结构示意图之六，如图7所示，本发明实施例还提供一种无线互连装置，以第一模块1为处理器，第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下；处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，存储器和处理器之间通过DAF膜12进行粘接，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5连接，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1下设有凸点9，所述第一模块1的电源和地与所述MCM基板8基于所述凸点9连接，所述第一模块1与所述第二模块2的电源和地基于所述金属键合垫11以混合键合方式连接。
可选地，图8是本发明提供的无线互连装置的结构示意图之七，如图8所示，本发明实施例还提供一种无线互连装置，以第一模块1为处理器，第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下；处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，存储器和处理器之间的电源和地通过金属键合垫11以混合键合方式进行连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5连接，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1下设有凸点9，所述第一模块1的电源和地与所述MCM基板8基于所述凸点9连接，所述第一模块1与所述第二模块2的电源和地基于所述微凸点10连接。
可选地，图9是本发明提供的无线互连装置的结构示意图之八，如图9所示，本发明实施例还提供了一种无线互连装置，以第一模块1为处理器，第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下；处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，存储器的电源和地通过两侧的微凸点10进行连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5连接，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
实际中，所述第一模块1包括电路层4和衬底层6，在所述第一模块1的电源和地与所述MCM基板基于所述凸点连接的情况下，所述第一模块1内设有至少两个第一硅通孔5，其中，所述第一硅通孔5用于连接所述电路层4和所述衬底层6中的所述电容3。
示例地，以第一模块1为处理器，第二模块2为存储器为例，处理器包括电路层4和衬底层6，为进一步实现信号传输，电路层4以编码电路为例，电路层4对信号进行编码，并通过第一硅通孔5传输至衬底层6中的电容3，由电容3传输至存储器，进行解码及后续处理。
本发明提供的一种无线互连装置，将第二模块2设置于第一模块1上方，且通过电容3无线互连提高第一模块1和第二模块2之间的互连数量，通过大幅度提升互连密度实现高速高密度数字信号传输，进一步提高信号传输可靠性和互连连接成品率；此外，还通过键合打线方式实现电源、地等低速低密度信号传输，进一步提升无线互连装置的可靠性。
此外，本发明还提供一种无线互连系统，包括：
如上述任一项所述的无线互连装置。
本发明提供的一种无线互连系统，通过无线互连装置，大幅度提高信号传输速率和信号传输带宽。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种无线互连装置，其特征在于，包括：第一模块、第二模块、MCM基板、至少一个电容和球栅阵列，其中：
所述球栅阵列设于所述MCM基板下方；
所述第一模块设于所述MCM基板上；
所述第二模块设于所述第一模块上，且所述第二模块和所述第一模块的电源和地以键合方式连接，其中，所述键合方式包括微凸点方式、混合键合方式和键合打线方式的一种；
所述至少一个电容设于所述第二模块和所述第一模块之间，用于实现所述第一模块和所述第二模块的数字信号无线互连。
2.根据权利要求1所述的无线互连装置，其特征在于，所述第二模块和所述第一模块上均设有PAD焊盘，所述第二模块和所述第一模块的电源和地基于所述PAD焊盘以键合打线方式连接时，所述第二模块和所述第一模块之间基于DAF膜粘接或基于硅硅键合方式将晶圆键合在一起，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
3.根据权利要求1所述的无线互连装置，其特征在于，所述第二模块和所述第一模块之间设有金属键合垫，所述第二模块的电源和地与所述第一模块基于所述金属键合垫以混合键合方式连接，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
4.根据权利要求3所述的无线互连装置，其特征在于，所述第一模块和所述第二模块内均设有第二硅通孔，所述第二硅通孔与所述金属键合垫处于同一竖直轴线上，且用于支撑所述金属键合垫。
5.根据权利要求1所述的无线互连装置，其特征在于，所述第二模块和所述第一模块之间设有微凸点，所述第二模块的电源和地与所述第一模块基于所述微凸点以微凸点方式连接，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
6.根据权利要求2所述的无线互连装置，其特征在于，所述第一模块下设有凸点，所述第一模块的电源和地与所述MCM基板还基于所述凸点连接，所述第二模块的电源和地与所述MCM基板以键合打线方式连接。
7.根据权利要求4所述的无线互连装置，其特征在于，所述第一模块下设有凸点，所述第一模块的电源和地与所述MCM基板还基于所述凸点连接，所述第一模块与所述第二模块的电源和地基于所述金属键合垫以混合键合方式连接。
8.根据权利要求5所述的无线互连装置，其特征在于，所述第一模块下设有凸点，所述第一模块的电源和地与所述MCM基板还基于所述凸点连接，所述第一模块与所述第二模块的电源和地基于所述微凸点连接。
9.根据权利要求6至8中任一项所述的无线互连装置，其特征在于，所述第一模块包括电路层和衬底层，在所述第一模块的电源和地与所述MCM基板基于所述凸点连接的情况下，所述第一模块内设有至少两个第一硅通孔，其中，所述第一硅通孔用于连接所述电路层和所述衬底层中的所述电容。
10.一种无线互连系统，其特征在于，包括：
如权利要求1至9中任一项所述的无线互连装置。
CN202210951372.7A 2022-08-09 2022-08-09 一种无线互连装置及系统 Pending CN115377085A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210951372.7A CN115377085A (zh) 2022-08-09 2022-08-09 一种无线互连装置及系统
CN202310062555.8A CN116259620B (zh) 2022-08-09 2023-01-19 一种无线互连装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210951372.7A CN115377085A (zh) 2022-08-09 2022-08-09 一种无线互连装置及系统

Publications (1)

Publication Number Publication Date
CN115377085A true CN115377085A (zh) 2022-11-22

Family

ID=84063856

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210951372.7A Pending CN115377085A (zh) 2022-08-09 2022-08-09 一种无线互连装置及系统
CN202310062555.8A Active CN116259620B (zh) 2022-08-09 2023-01-19 一种无线互连装置及系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310062555.8A Active CN116259620B (zh) 2022-08-09 2023-01-19 一种无线互连装置及系统

Country Status (1)

Country Link
CN (2) CN115377085A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137090A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置
US8773866B2 (en) * 2010-12-10 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Radio-frequency packaging with reduced RF loss
CN102623443B (zh) * 2012-04-20 2015-10-14 日月光半导体制造股份有限公司 半导体封装件
TWI691036B (zh) * 2014-06-23 2020-04-11 澳大利亞商西拉娜集團私人有限公司 具有隔離部的接合晶粒
US9978696B2 (en) * 2016-09-14 2018-05-22 Analog Devices, Inc. Single lead-frame stacked die galvanic isolator
US10134712B1 (en) * 2017-08-23 2018-11-20 Micron Technology, Inc. Methods and systems for improving power delivery and signaling in stacked semiconductor devices
US11658158B2 (en) * 2020-09-03 2023-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Die to die interface circuit

Also Published As

Publication number Publication date
CN116259620A (zh) 2023-06-13
CN116259620B (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
US20210028147A1 (en) Multi-Die Package Structures Including Redistribution Layers
US9607947B2 (en) Reliable microstrip routing for electronics components
KR102515521B1 (ko) 스케일러블 시스템을 구현하기 위한 시스템들 및 방법들
US11018080B2 (en) Semiconductor package and method of forming the same
US20180040587A1 (en) Vertical Memory Module Enabled by Fan-Out Redistribution Layer
KR20120001340A (ko) 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US9099475B2 (en) Techniques for reducing inductance in through-die vias of an electronic assembly
Tummala et al. Heterogeneous and homogeneous package integration technologies at device and system levels
US20240071940A1 (en) Creating interconnects between dies using a cross-over die and through-die vias
CN111508928A (zh) 封装装置
CN114400219A (zh) 半导体器件及其制造方法、封装器件和电子装置
CN219716852U (zh) 一种堆叠式芯片封装结构
US11257741B2 (en) Semiconductor package
CN110544673B (zh) 一种多层次融合的三维系统集成结构
CN115377085A (zh) 一种无线互连装置及系统
CN114927499A (zh) 硅通孔转接板、制造方法及多面互连的异构三维封装结构
WO2022261812A1 (zh) 三维堆叠封装及三维堆叠封装制造方法
US20240014140A1 (en) Fan-out Wafer Level Package having Small Interposers
CN216288432U (zh) 一种基于转接芯片的高速互联封装结构
WO2024066617A1 (zh) 一种半导体封装及电子设备
CN218039195U (zh) 半导体封装结构
TW202401693A (zh) 一種層疊式封裝
CN113871381A (zh) 一种tsv多芯片立体集成结构
CN114005816A (zh) 基于tsv晶圆重构及多层堆叠的ddr微模组结构及制备工艺
CN117497516A (zh) 高密度光电集成的三维封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20221122