CN116259620A - 一种无线互连装置及系统 - Google Patents

一种无线互连装置及系统 Download PDF

Info

Publication number
CN116259620A
CN116259620A CN202310062555.8A CN202310062555A CN116259620A CN 116259620 A CN116259620 A CN 116259620A CN 202310062555 A CN202310062555 A CN 202310062555A CN 116259620 A CN116259620 A CN 116259620A
Authority
CN
China
Prior art keywords
module
adjacent
modules
processor
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310062555.8A
Other languages
English (en)
Other versions
CN116259620B (zh
Inventor
张峰
赵婷
李淼
张翠婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Automation of Chinese Academy of Science
Original Assignee
Institute of Automation of Chinese Academy of Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Automation of Chinese Academy of Science filed Critical Institute of Automation of Chinese Academy of Science
Publication of CN116259620A publication Critical patent/CN116259620A/zh
Application granted granted Critical
Publication of CN116259620B publication Critical patent/CN116259620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种无线互连装置及系统，涉及通信技术领域，所述装置包括：第一模块、至少一个第二模块、MCM基板、至少两个电容、球栅阵列和至少一个第一硅通孔，其中：球栅阵列设于MCM基板下方；第一模块设于MCM基板上；至少一个第二模块设于第一模块上，且各第二模块和第一模块的电源和地以键合方式连接，其中，键合方式包括微凸点方式、混合键合方式和键合打线方式的一种；第一模块和相邻第二模块之间设有至少一个电容，以及相邻两个第二模块之间设有至少一个电容，各第二模块内垂直相对的电容的极板通过第一硅通孔连接。本发明可增加无线互连密度，实现信号高速传输且增大信号带宽，进一步提升连接可靠性。

Description

一种无线互连装置及系统
技术领域
本发明涉及通信技术领域，尤其涉及一种无线互连装置及系统。
背景技术
随着集成电路工艺的进步，处理器的性能大幅提升，与此相对应的内存性能提升速度相对较慢，造成了当前内存的存取速度严重滞后于处理器的计算速度，从而导致高性能处理器难以发挥出应有的功效，这对日益增长的高性能计算(High PerformanceComputing，HPC)造成了极大的制约，该现象也被称为内存墙现象(Memory Wall)。
现有技术中，传统处理器和内存通常采用PCB(Printed Circuit Board)互连方式和HBM方式(High Bandwidth Memory)连接，其中：
(1)、PCB互连方式使得信号走线长度较长、走线密度难以提升、信号传输速率和信号带宽很难进一步提升，严重制约了高性能处理器的计算性能；
(2)、HBM技术是利用2.5D、3D等高级封装将处理器和存储器集成在同一封装内，如图1所示，二者之间采用硅转接板进行互连，相较于PCB方式，其信号走线长度更短、走线密度更高、可以提供更高的信号传输速率和更大的信号带宽。但在HBM方式中，处理器和存储器仍为水平放置，二者之间走线距离仍然较长，而且，处理器和存储器与基板之间通过微凸点和硅通孔实现互连时，存在互连密度较低及互连可靠性问题，即当互连数量相对少时，通过冗余编码等技术可以提高互连连接成品率，但当互连数量达到数万个以上时，互连连接成品率将大幅下降，故信号传输速率和信号带宽提高仍受限。
发明内容
本发明提供一种无线互连装置及系统，用以解决现有技术中信号传输速率和信号带宽提升受限的缺陷，增大无线互连密度，实现信号高速传输且增大信号带宽，进一步提升连接可靠性。
本发明提供一种无线互连装置，第一模块、至少一个第二模块、MCM基板、至少两个电容、球栅阵列和至少一个第一硅通孔，其中：
所述球栅阵列设于所述MCM基板下方；
所述第一模块设于所述MCM基板上；
至少一个所述第二模块设于所述第一模块上，且各所述第二模块和所述第一模块的电源和地以键合方式连接，其中，所述键合方式包括微凸点方式、混合键合方式和键合打线方式的一种；
所述第一模块和相邻所述第二模块之间设有至少一个电容，以及相邻两个所述第二模块之间设有至少一个电容，各所述第二模块内垂直相对的电容的极板通过所述第一硅通孔连接，用于实现所述第一模块和各所述第二模块之间，或各所述第二模块之间的数字信号无线互连。
根据本发明提供的无线互连装置，所述第一模块和各所述第二模块上均设有PAD焊盘，各所述第二模块和所述第一模块的电源和地分别与所述MCM基板基于所述PAD焊盘以键合打线方式连接时，所述第一模块和相邻所述第二模块之间、以及相邻两个所述第二模块之间基于DAF膜粘接或基于硅硅键合方式将晶圆键合在一起。
根据本发明提供的无线互连装置，所述第一模块和相邻所述第二模块之间，以及相邻所述第二模块之间设有金属键合垫，所述第一模块和相邻所述第二模块的电源和地，以及相邻所述第二模块之间基于所述金属键合垫以混合键合方式连接，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
根据本发明提供的无线互连装置，所述第一模块和各所述第二模块内均设有第二硅通孔，所述第二硅通孔与所述金属键合垫处于同一竖直轴线上，且用于支撑所述金属键合垫。
根据本发明提供的无线互连装置，所述第一模块和相邻所述第二模块之间，以及相邻所述第二模块之间设有微凸点，所述第一模块和相邻所述第二模块的电源和地，以及相邻所述第二模块之间基于所述微凸点以微凸点方式连接，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
根据本发明提供的无线互连装置，所述第一模块下设有凸点，各所述第二模块上均设有PAD焊盘，各所述第二模块的电源和地分别与所述MCM基板基于所述PAD焊盘以键合打线方式连接时，所述第一模块和相邻所述第二模块之间、以及相邻两个所述第二模块之间基于DAF膜粘接或基于硅硅键合方式将晶圆键合在一起，所述第一模块的电源和地与所述MCM基板基于所述凸点连接。
根据本发明提供的无线互连装置，所述第一模块下设有凸点，所述第一模块和相邻所述第二模块之间，以及相邻所述第二模块之间设有金属键合垫，所述第一模块和相邻所述第二模块的电源和地，以及相邻所述第二模块之间基于所述金属键合垫以混合键合方式连接，所述第一模块的电源和地与所述MCM基板基于所述凸点连接。
根据本发明提供的无线互连装置，所述第一模块下设有凸点，所述第一模块和相邻所述第二模块之间，以及相邻所述第二模块之间设有微凸点，所述第一模块和相邻所述第二模块的电源和地，以及相邻所述第二模块之间基于所述微凸点以微凸点方式连接，所述第一模块的电源和地与所述MCM基板基于所述凸点连接。
根据本发明提供的无线互连装置，所述第一模块包括电路层和衬底层，在所述第一模块的电源和地与所述MCM基板基于所述凸点连接的情况下，所述电路层和所述衬底层基于所述第一硅通孔连接。
本发明还提供一种无线互连系统，包括：如上述任一项所述的无线互连装置。
本发明提供的一种无线互连装置及系统，通过将第一模块设置于MCM基板上，且将至少一个第二模块设置于第一模块上，多个第二模块可垂直堆叠于同一第一模块上，并通过电容的无线互连提高第一模块和各第二模块之间的互连数量，通过大幅度提升互连密度实现高速高密度数字信号传输，进一步提高信号传输可靠性和互连连接成品率；此外，还通过键合打线方式实现电源、地等低速低密度信号传输，进一步提升无线互连装置的可靠性。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的无线互连装置的结构示意图；
图2是本发明提供的无线互连装置的结构示意图之一；
图3是本发明提供的无线互连装置的结构示意图之二；
图4是本发明提供的无线互连装置的结构示意图之三；
图5是本发明提供的无线互连装置的结构示意图之四；
图6是本发明提供的无线互连装置的结构示意图之五；
图7是本发明提供的无线互连装置的结构示意图之六；
图8是本发明提供的无线互连装置的结构示意图之七；
图9是本发明提供的无线互连装置的结构示意图之八；
图10是本发明提供的无线互连装置的结构示意图之九；
图11是本发明提供的无线互连装置的结构示意图之十；
图12是本发明提供的无线互连装置的结构示意图之十一；
图13是本发明提供的无线互连装置的结构示意图之十二；
图14是本发明提供的无线互连装置的结构示意图之十三；
图15是本发明提供的无线互连装置的结构示意图之十四；
图16是本发明提供的无线互连装置的结构示意图之十五；
图17是本发明提供的无线互连装置的结构示意图之十六；
图18是本发明提供的无线互连装置的互连示例示意图之一；
图19是本发明提供的无线互连装置的互连示例示意图之二；
图20是本发明提供的无线互连装置的结构示意图之十七；
图21是本发明提供的无线互连装置的结构示意图之十八。
附图标记：
1：第一模块；2：第二模块；3：电容；4：电路层；5：第一硅通孔；6：衬底层；7：球栅阵列；8：MCM基板；9：凸点；10：微凸点；11：金属键合垫；12：DAF膜；13：PAD焊盘；14：键合线；15：金属线；16：矩阵开关；161：第一开关；162：第二开关；17：硅转接板。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
针对现有技术中信号传输速率和信号带宽提升受限的问题，本发明实施例提供一种无线互连装置，图2是本发明提供的无线互连装置的结构示意图之一，如图2所示，该无线互连装置包括：包括：第一模块1、至少一个第二模块2、MCM基板8、至少两个电容3、球栅阵列7和至少一个第一硅通孔5，其中：
所述球栅阵列7设于所述MCM基板8下方；
所述第一模块1设于所述MCM基板8上；
至少一个所述第二模块2设于所述第一模块1上，且各所述第二模块2和所述第一模块1的电源和地以键合方式连接，其中，所述键合方式包括微凸点10方式、混合键合方式和键合打线方式的一种；
所述第一模块1和相邻所述第二模块2之间设有至少一个电容3，以及相邻两个所述第二模块2之间设有至少一个电容3，各所述第二模块2内垂直相对的电容3的极板通过所述第一硅通孔5连接，用于实现所述第一模块1和各所述第二模块2之间，或各所述第二模块2之间的数字信号无线互连。
具体地，将第二模块2与第一模块1由水平放置改为垂直堆叠放置，且在第二模块2为多个的情况下，第二模块2可垂直堆叠于同一个第一模块1上，且相邻两个第二模块2之间的电容3通过第一硅通孔5进行连接，同时，第一模块1与相邻第二模块2之间，以及相邻两个第二模块2之间均采用电容3进行无线互连，将水平走线方式改为垂直相对方式，大幅度缩短走线长度，进一步增加互连数量和互连密度，且通过电容3实现信号的可靠高速传输，进而提高信号传输速率和信号带宽。此外，第二模块2和第一模块1均与MCM(Multi-ChipModule，多芯片组件)基板以键合打线方式连接，实现电源和地等低密度信号传输，提高连接可靠性和互连成品率，且减小处理器体积，进一步实现小型化。
可选地，第一模块1与第二模块2的结构组成可以为处理器与存储器、处理器与接口、存储器和存储器、FPGA与FPGA、FPGA与接口等中的任意一种，即第一模块1可以为处理器、存储器、FPGA等中的任意一种，在第一模块1为处理器的情况下，第二模块2可以为存储器或接口，在第一模块1为存储器的情况下，第二模块2可以为存储器，在第一模块1为FPGA的情况下，第二模块2可以为FPGA或接口。
可选地，上述接口可以为高速并行互连接口。
可选地，上述电容3的一个金属极板可以采用第一模块1的顶层金属层进行制作，以减小电容3的面积。
可选地，上述电容3可以为差分式电容3，进一步提高数据无线传输的噪声抑制能力。
可选地，所述第一模块1和各所述第二模块2上均设有PAD焊盘13，各所述第二模块2和所述第一模块1的电源和地分别与所述MCM基板8基于所述PAD焊盘13以键合打线方式连接时，所述第一模块1和相邻所述第二模块2之间、以及相邻两个所述第二模块2之间基于DAF膜12粘接或基于硅硅键合方式将晶圆键合在一起。
具体地，本发明实施例中，在各第二模块2和第一模块1分别与MCM基板8通过PAD焊盘13以键合打线方式连接的情况下，第一模块1和相邻第二模块2之间、以及相邻两个第二模块2之间可以通过DAF膜12(Die Attach Film，晶片黏结薄膜)进行粘接，还可以通过硅硅键合方式将晶圆键合在一起，以便进行信号传输。其中，DAF膜12用于实现第一模块1与相邻第二模块2之间、以及相邻两个第二模块2之间的堆叠封装；硅硅键合是通过两个表面平整洁净的硅片在一定条件下可以通过表面的化学键互相连接起来，硅硅键合连接灵活且对半导体工艺具有兼容性。
可选地，如图2所示，以第一模块1和第二模块2的数量均为1，且第一模块1为处理器、第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，存储器和处理器之间通过硅硅键合方式将晶圆键合在一起；存储器的电源和地通过键合打线方式与MCM基板8连接，即，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，球栅阵列7BGA(Ball Grid Array)设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图3是本发明提供的无线互连装置的结构示意图之二，如图3所示，本发明实施例还提供了一种无线互连装置，以第一模块1和第二模块2的数量均为1，且第一模块1为处理器、第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，存储器和处理器之间通过DAF膜12方式进行粘接；存储器的电源和地通过键合打线方式与MCM基板8连接，即，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1和相邻所述第二模块2之间，以及相邻所述第二模块2之间设有金属键合垫11，所述第一模块1和相邻所述第二模块2的电源和地，以及相邻所述第二模块2之间基于所述金属键合垫11以混合键合方式连接，所述第一模块1的电源和地与所述MCM基板8以键合打线方式连接。
可选地，所述第一模块1和各所述第二模块2内均设有第二硅通孔，所述第二硅通孔与所述金属键合垫11处于同一竖直轴线上，且用于支撑所述金属键合垫11。
具体地，图4是本发明提供的无线互连装置的结构示意图之三，如图4所示，本发明实施例还提供一种无线互连装置，以第一模块1和第二模块2的数量均为1，且第一模块1为处理器、第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，存储器和处理器之间的电源和地通过金属键合垫11以混合键合方式进行连接，实现低速低密度信号传输，处理器和存储器内的第二硅通孔TSV对金属键合垫11起到支撑作用，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1和相邻所述第二模块2之间，以及相邻所述第二模块2之间设有微凸点10，所述第一模块1和相邻所述第二模块2的电源和地，以及相邻所述第二模块2之间基于所述微凸点10以微凸点10方式连接，所述第一模块1的电源和地与所述MCM基板8以键合打线方式连接。
具体地，图5是本发明提供的无线互连装置的结构示意图之四，如图5所示，本发明实施例还提供一种无线互连装置，以第一模块1和第二模块2的数量均为1，且第一模块1为处理器、第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，存储器和处理器之间的电源和地通过两侧的微凸点10进行连接，实现低速低密度信号传输，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1下设有凸点9，各所述第二模块2上均设有PAD焊盘13，各所述第二模块2的电源和地分别与所述MCM基板8基于所述PAD焊盘13以键合打线方式连接时，所述第一模块1和相邻所述第二模块2之间、以及相邻两个所述第二模块2之间基于DAF膜12粘接或基于硅硅键合方式将晶圆键合在一起，所述第一模块1的电源和地与所述MCM基板8基于所述凸点9连接。
具体地，图6是本发明提供的无线互连装置的结构示意图之五，如图6所示，本发明实施例还提供一种无线互连装置，以第一模块1和第二模块2的数量均为1，且第一模块1为处理器、第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下；处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，存储器和处理器之间通过硅硅键合方式将晶圆键合在一起，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5(Through Silicon Via，TSV)连接，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图7是本发明提供的无线互连装置的结构示意图之六，如图7所示，本发明实施例还提供一种无线互连装置，以第一模块1和第二模块2的数量均为1，且第一模块1为处理器、第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下；处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，存储器和处理器之间通过DAF膜12进行粘接，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5连接，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1下设有凸点9，所述第一模块1和相邻所述第二模块2之间，以及相邻所述第二模块2之间设有金属键合垫11，所述第一模块1和相邻所述第二模块2的电源和地，以及相邻所述第二模块2之间基于所述金属键合垫11以混合键合方式连接，所述第一模块1的电源和地与所述MCM基板8基于所述凸点9连接。
具体地，图8是本发明提供的无线互连装置的结构示意图之七，如图8所示，本发明实施例还提供一种无线互连装置，以第一模块1和第二模块2的数量均为1，且第一模块1为处理器、第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下；处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，存储器和处理器之间的电源和地通过金属键合垫11以混合键合方式进行连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5连接，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1下设有凸点9，所述第一模块1和相邻所述第二模块2之间，以及相邻所述第二模块2之间设有微凸点10，所述第一模块1和相邻所述第二模块2的电源和地，以及相邻所述第二模块2之间基于所述微凸点10以微凸点10方式连接，所述第一模块1的电源和地与所述MCM基板8基于所述凸点9连接。
具体地，图9是本发明提供的无线互连装置的结构示意图之八，如图9所示，本发明实施例还提供一种无线互连装置，以第一模块1和第二模块2的数量均为1，且第一模块1为处理器、第二模块2为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下；处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，存储器的电源和地通过两侧的微凸点10进行连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5连接，球栅阵列7BGA设于MCM基板8下方；处理器和存储器的内部分别设置一个金属极板，两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
上述实施例均为第一模块1和第二模块2的数量均为1的情况，下面以第一模块1的数量为1且第二模块2的数量大于1为例，对本发明实施例提供的无线互连装置进行描述。
可选地，图10是本发明提供的无线互连装置的结构示意图之九，如图10所示，本发明实施例还提供了一种无线互连装置，以第二模块2的数量大于1，且第一模块1为处理器、各第二模块2均为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；多个存储器垂直堆叠设于处理器上。处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，处理器和相邻存储器之间，以及相邻两个存储器之间通过硅硅键合方式将晶圆键合在一起。各存储器的电源和地通过键合打线方式与MCM基板8连接，即，各存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输。球栅阵列7BGA设于MCM基板8下方。处理器的电路层4设置一个金属极板。处于处理器和最上层存储器之间的多个中间存储器可以正放或倒放，中间存储器包括电路层4和衬底层6，且电路层4和衬底层6分别设置一个金属极板，第一硅通孔5TSV用于连接中间存储器对应的电路层4和衬底层6的金属极板。最上层存储器可以正放或倒放，若最上层存储器正放，则在其衬底层6设置一个金属极板，若最上层存储器倒放，则在电路层4设置一个金属极板。处理器和相邻存储器，以及相邻两个存储器之间的两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
需要说明的是，在第二模块的数量大于1个的情况下，在同一个无线互连装置中，纵向堆叠在第一模块上的各第二模块的类型可以完全相同，也可以不完全相同，如，纵向堆叠在第一模块上的各第二模块可以全部为存储器、接口、FPGA等中的任意一种，也可以为存储器、接口、FPGA等中的至少两种的组合，如，存储器+接口、存储器+FPGA、接口+FPGA、存储器+接口+FPGA中的任意一种组合。
可选地，图11是本发明提供的无线互连装置的结构示意图之十，如图11所示，本发明实施例还提供了一种无线互连装置，以第二模块2的数量大于1，且第一模块1为处理器、各第二模块2均为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下；多个存储器垂直堆叠设于处理器上。处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，处理器和相邻存储器之间，以及相邻两个存储器之间基于DAF膜12粘接方式将晶圆键合在一起。各存储器的电源和地通过键合打线方式与MCM基板8连接，即，各存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输。球栅阵列7BGA设于MCM基板8下方。处理器的电路层4设置一个金属极板。处于处理器和最上层存储器之间的多个中间存储器可以正放或倒放，中间存储器包括电路层4和衬底层6，且电路层4和衬底层6分别设置一个金属极板，第一硅通孔5TSV用于连接中间存储器对应的电路层4和衬底层6的金属极板。最上层存储器可以正放或倒放，若最上层存储器正放，则在最上层存储器的衬底层6设置一个金属极板，若最上层存储器倒放，则在最上层存储器的电路层4设置一个金属极板。处理器和相邻存储器，以及相邻两个存储器之间的两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图12是本发明提供的无线互连装置的结构示意图之十一，如图12所示，本发明实施例还提供了一种无线互连装置，以第二模块2的数量大于1，且第一模块1为处理器、各第二模块2均为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下。多个存储器垂直堆叠设于处理器上。处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，处理器和相邻存储器之间，以及多个存储器之间的电源和地通过金属键合垫11以混合键合方式进行连接，实现低速低密度信号传输，处理器和各存储器内的第二硅通孔TSV对金属键合垫11起到支撑作用。球栅阵列7BGA设于MCM基板8下方。处理器的电路层4设置一个金属极板，处于处理器和最上层存储器之间的多个中间存储器可以正放或倒放，其电路层4和衬底层6分别设置一个金属极板，第一硅通孔5TSV用于连接中间存储器对应的电路层4和衬底层6的金属极板。最上层存储器可以正放或倒放，若最上层存储器正放，则在最上层存储器的衬底层6设置一个金属极板，若最上层存储器倒放，则在最上层存储器的电路层4设置一个金属极板。处理器和相邻存储器，以及相邻两个存储器之间的两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图13是本发明提供的无线互连装置的结构示意图之十二，如图13所示，本发明实施例还提供了一种无线互连装置，以第二模块2的数量大于1，且第一模块1为处理器、各第二模块2均为存储器为例，对该无线互连装置进行详细描述。处理器以正装方式设置于MCM基板8上，即处理器的电路层4在上，衬底层6在下。多个存储器垂直堆叠设于处理器上。处理器的电源和地通过键合打线方式与MCM基板8连接，即，处理器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，处理器和存储器之间，以及相邻两个存储器之间的电源和地通过两侧的微凸点10进行连接，实现低速低密度信号传输。球栅阵列7BGA设于MCM基板8下方。处理器的电路层4设置一个金属极板。处于处理器和最上层存储器之间的多个中间存储器可以正放或倒放，中间存储器包括电路层4和衬底层6，且电路层4和衬底层6分别设置一个金属极板，第一硅通孔5TSV用于连接中间存储器对应的电路层4和衬底层6的金属极板。最上层存储器可以正放或倒放，若最上层存储器正放，则在最上层存储器的衬底层6设置一个金属极板，若最上层存储器倒放，则在最上层存储器的电路层4设置一个金属极板。处理器和相邻存储器，以及相邻两个存储器之间的两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图14是本发明提供的无线互连装置的结构示意图之十三，如图14所示，本发明实施例还提供了一种无线互连装置，以第二模块2的数量大于1，且第一模块1为处理器、各第二模块2均为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下。多个存储器垂直堆叠设于处理器上。处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，处理器和相邻存储器之间，以及相邻两个存储器之间通过硅硅键合方式将晶圆键合在一起，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5TSV连接，球栅阵列7BGA设于MCM基板8下方。处理器的衬底层6设置一个金属极板。处于处理器和最上层存储器之间的多个中间存储器可以正放或倒放，中间存储器包括电路层4和衬底层6，且电路层4和衬底层6分别设置一个金属极板，第一硅通孔5TSV用于连接中间存储器对应的电路层4和衬底层6的金属极板。最上层存储器可以正放或倒放，若最上层存储器正放，则在最上层存储器的衬底层6设置一个金属极板，若最上层存储器倒放，则在最上层存储器的电路层4设置一个金属极板。处理器和相邻存储器，以及相邻两个存储器之间的两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图15是本发明提供的无线互连装置的结构示意图之十四，如图15所示，本发明实施例还提供了一种无线互连装置，以第二模块2的数量大于1，且第一模块1为处理器、各第二模块2均为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下。多个存储器垂直堆叠设于处理器上。处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，处理器和相邻存储器之间，以及相邻两个存储器之间通过DAF膜12进行粘接，存储器的电源和地的PAD焊盘13通过键合线14与MCM基板8连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5连接，球栅阵列7BGA设于MCM基板8下方。处理器的衬底层6设置一个金属极板。处于处理器和最上层存储器之间的多个中间存储器可以正放或倒放，中间存储器包括电路层4和衬底层6，且电路层4和衬底层6分别设置一个金属极板，第一硅通孔5TSV用于连接中间存储器对应的电路层4和衬底层6的金属极板。最上层存储器可以正放或倒放，若最上层存储器正放，则在最上层存储器的衬底层6设置一个金属极板，若最上层存储器倒放，则在最上层存储器的电路层4设置一个金属极板。处理器和相邻存储器，以及相邻两个存储器之间的两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图16是本发明提供的无线互连装置的结构示意图之十五，如图16所示，本发明实施例还提供了一种无线互连装置，以第二模块2的数量大于1，且第一模块1为处理器、各第二模块2均为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下。多个存储器垂直堆叠设于处理器上。处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，处理器和相邻存储器之间，以及相邻两个存储器之间的电源和地通过金属键合垫11以混合键合方式进行连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5连接，球栅阵列7BGA设于MCM基板8下方。处理器的衬底层6设置一个金属极板。处于处理器和最上层存储器之间的多个中间存储器可以正放或倒放，中间存储器包括电路层4和衬底层6，且电路层4和衬底层6分别设置一个金属极板，第一硅通孔5TSV用于连接中间存储器对应的电路层4和衬底层6的金属极板。最上层存储器可以正放或倒放，若最上层存储器正放，则在最上层存储器的衬底层6设置一个金属极板，若最上层存储器倒放，则在最上层存储器的电路层4设置一个金属极板。处理器和相邻存储器，以及相邻两个存储器之间的两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，图17是本发明提供的无线互连装置的结构示意图之十六，如图17所示，本发明实施例还提供了一种无线互连装置，以第二模块2的数量大于1，且第一模块1为处理器、各第二模块2均为存储器为例，对该无线互连装置进行详细描述。处理器以倒装方式设置于MCM基板8上，即处理器的衬底层6在上，电路层4在下。多个存储器垂直堆叠设于处理器上。处理器的电源和地通过处理器下方的凸点9与MCM基板8连接，即，处理器的电源和地通过凸点9与MCM基板8连接，处理器和相邻存储器之间，以及相邻两个存储器之间的电源和地通过两侧的微凸点10进行连接，实现低速低密度信号传输，处理器的电路层4和衬底层6的电容3通过第一硅通孔5连接，球栅阵列7BGA设于MCM基板8下方。处理器的衬底层6设置一个金属极板。处于处理器和最上层存储器之间的多个中间存储器可以正放或倒放，中间存储器包括电路层4和衬底层6，且电路层4和衬底层6分别设置一个金属极板，第一硅通孔5TSV用于连接中间存储器对应的电路层4和衬底层6的金属极板。最上层存储器可以正放或倒放，若最上层存储器正放，则在最上层存储器的衬底层6设置一个金属极板，若最上层存储器倒放，则在最上层存储器的电路层4设置一个金属极板。处理器和相邻存储器，以及相邻两个存储器之间的两个相对的金属极板形成电容3，实现信号高速高密度无线传输。
可选地，所述第一模块1包括电路层4和衬底层6，在所述第一模块1的电源和地与所述MCM基板8基于所述凸点9连接的情况下，所述电路层4和所述衬底层6基于所述第一硅通孔5连接。
示例地，以第一模块1和第二模块2的数量均为1，且第一模块1为处理器、第二模块2为存储器为例，处理器包括电路层4和衬底层6，为进一步实现信号传输，电路层4以编码电路为例，电路层4对信号进行编码，并通过第一硅通孔5传输至衬底层6中的电容3，由电容3传输至存储器，进行解码及后续处理。
可选地，第一模块1和第二模块2均可包括电路层4和衬底层6，电路层4中可设有成对的编码电路和解码电路，其中，编码电路又称调制电路或发送电路，解码电路又称解调电路或接收电路等。
示例地，图18是本发明提供的无线互连装置的互连示例示意图之一，如图18所示，以第一模块1为处理器，第二模块2的数量为n个，n为大于或等于1的整数，且均为存储器2，电路层4内包括编码电路TX和解码电路RX，且存储器2内仅有一个电容3连接一对编码电路TX和解码电路RX为例，则处理器分别向各存储器2传输信号包括以下流程：
(1)处理器向存储器2a传输信号时，处理器的电路层4中通过编码电路TX对信号进行编码，编码后的信号通过金属线15和第一硅通孔5传输至电容31，并通过电容31传输至存储器2a，存储器2a中的电路层4通过解码电路RX对接收的信号进行解码及后续处理。
(2)处理器向存储器2b传输信号时，处理器的电路层4中通过编码电路TX对信号进行编码，编码后的信号通过金属线15和第一硅通孔5传输至电容32，由于处理器无需与存储器2a通信，因此，在存储器2a接收到编码后的信号后，无需对接收的信号进行解码，而是立即通过电容32和存储器2a中的第一硅通孔5传输至垂直相对的电容33，存储器2b中的电路层4通过解码电路RX对接收的信号进行解码及后续处理。
(3)处理器向存储器2n传输信号时，处理器的电路层4中通过编码电路TX对信号进行编码，信号在传输时，可通过金属线15和处理器内的第一硅通孔5先传输至电容34，且在存储器2a至存储器2n之间通过处于同一垂直轴线上的第一硅通孔5和电容3进行直接传输，且无需对接收的信号进行解码，直至传输至存储器2n对应的电容3n，存储器2n可通过电路层4中的解码电路对电容3n接收到的信号进行解码及后续处理。
示例地，图19是本发明提供的无线互连装置的互连示例示意图之二，如图19所示，以第一模块1为处理器，第二模块2的数量为n个，n为大于或等于1的整数，且均为存储器2，电路层4内包括编码电路TX和解码电路RX，且相邻存储器2之间的电容3可通过第一硅通孔5、以及一对编码电路TX和解码电路RX连接为例，则处理器向存储器2n传输信号包括：
处理器向存储器2n传输信号时，处理器的电路层4中通过编码电路TX对信号进行编码，编码后的信号通过电容34至电容3n传输至存储器2n，由于电容34和电容35之间、电容35和电容36之间、……、电容3n-1和电容3n之间连接有一对编码电路TX和解码电路RX，可对电容34、电容35、电容36、……、电容3n-1接收的信号进行再生和发送，从而增加信号传输的距离。存储器2n可通过电路层4中的解码电路对电容3n接收到的信号进行解码及后续处理。
此外，若第二模块2的数量为n个，且在各第二模块2之间需进行信号传输时，处于各第二模块2内的电容3均需连接一对编码电路TX和解码电路RX，或基于图19所示的连接方式，即可实现各第二模块2之间的信号传输。
可选地，本发明实施例还提供一种无线互连装置，包括：多个第一模块1、硅转接板17、多个电容3和MCM基板8，其中：
硅转接板17设于MCM基板8上，多个第一模块1平行设于硅转接板17上，电容3的一个金属极板设于各第一模块1内，且电容3的另一个金属极板设于硅转接板17内，硅转接板17中的多个电容3的金属极板之间可通过金属线15或矩阵开关16实现任意互连，以实现多个第一模块1之间的任意互连以及数字高速信号无线传输。MCM基板8与多个第一模块1的电源和地等低速信号传输可通过键合方式实现，键合方式包括微凸点10、混合键合和键合打线中的一种。
需要说明的是，上述互连的多个第一模块1可以相同，也可以不完全相同。第一模块1可以为处理器、存储器、接口、FPGA等中的任意一种。
示例地，图20是本发明提供的无线互连装置的结构示意图之十七，如图20所示，该无线互连装置包括第一模块1a-第一模块1n，硅转接板17和多个电容3，第一模块1a与第一模块1n的电容3可通过金属线15实现任意连接，因此实现第一模块1a-第一模块1n之间任意的数字高速信号无线传输。在实现第一模块1a向第一模块1b传输信号时，第一模块1a中电路层4的编码电路对信号进行编码，并传输至电容31a的金属极板31，而硅转接板17中的金属极板32与金属极板34通过金属线15互连，则编码后的信号通过硅转接板17传输至第一模块1b的电容31b的金属极板33，第一模块1b电路层4中的解码电路对接收的信号进行解码及后续处理。
示例地，图21是本发明提供的无线互连装置的结构示意图之十八，如图21所示，该无线互连装置包括第一模块1a-第一模块1n，与图20的不同之处在于，第一模块1a与第一模块1n的电容3可通过矩阵开关16实现任意连接，因此实现第一模块1a-第一模块1n之间任意的数字高速信号无线传输。其中，矩阵开关16包括：第一开关161、金属线15和第二开关162，第一开关161用于控制同一根金属线15的连接与否，第二开关162处于两根金属线15交叉位置，用于控制两根金属线15的连接与否。在实现第一模块1a向第一模块1b传输信号时，第一模块1a中电路层4的编码电路对信号进行编码，并传输至电容31a的金属极板31，同时，在关闭电容31a连接的第一开关161、电容31b连接的第一开关161，以及电容31a和电容31b连接的任意一行的两个第二开关162后，即可实现硅转接板17中的金属极板32与金属极板34的互连，则编码后的信号通过硅转接板17传输至第一模块1b的电容31b的金属极板33，第一模块1b电路层4中的解码电路对接收的信号进行解码及后续处理。
本发明提供的一种无线互连装置，通过将第一模块1设置于MCM基板8上，且将至少一个第二模块2设置于第一模块1上，多个第二模块2可垂直堆叠于同一第一模块1上，并通过电容3的无线互连提高第一模块1和各第二模块2之间的互连数量，通过大幅度提升互连密度实现高速高密度数字信号传输，进一步提高信号传输可靠性和互连连接成品率；此外，还通过键合打线方式实现电源、地等低速低密度信号传输，进一步提升无线互连装置的可靠性。
此外，本发明实施例还提供一种无线互连系统，包括：如上述任一项所述的无线互连装置。
本发明提供的一种无线互连系统，通过无线互连装置，大幅度提高信号传输速率和信号传输带宽。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种无线互连装置，其特征在于，包括：第一模块、至少一个第二模块、MCM基板、至少两个电容、球栅阵列和至少一个第一硅通孔，其中：
所述球栅阵列设于所述MCM基板下方；
所述第一模块设于所述MCM基板上；
至少一个所述第二模块设于所述第一模块上，且各所述第二模块和所述第一模块的电源和地以键合方式连接，其中，所述键合方式包括微凸点方式、混合键合方式和键合打线方式的一种；
所述第一模块和相邻所述第二模块之间设有至少一个电容，以及相邻两个所述第二模块之间设有至少一个电容，各所述第二模块内垂直相对的电容的极板通过所述第一硅通孔连接，用于实现所述第一模块和各所述第二模块之间，或各所述第二模块之间的数字信号无线互连。
2.根据权利要求1所述的无线互连装置，其特征在于，所述第一模块和各所述第二模块上均设有PAD焊盘，各所述第二模块和所述第一模块的电源和地分别与所述MCM基板基于所述PAD焊盘以键合打线方式连接时，所述第一模块和相邻所述第二模块之间、以及相邻两个所述第二模块之间基于DAF膜粘接或基于硅硅键合方式将晶圆键合在一起。
3.根据权利要求1所述的无线互连装置，其特征在于，所述第一模块和相邻所述第二模块之间，以及相邻所述第二模块之间设有金属键合垫，所述第一模块和相邻所述第二模块的电源和地，以及相邻所述第二模块之间基于所述金属键合垫以混合键合方式连接，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
4.根据权利要求3所述的无线互连装置，其特征在于，所述第一模块和各所述第二模块内均设有第二硅通孔，所述第二硅通孔与所述金属键合垫处于同一竖直轴线上，且用于支撑所述金属键合垫。
5.根据权利要求1所述的无线互连装置，其特征在于，所述第一模块和相邻所述第二模块之间，以及相邻所述第二模块之间设有微凸点，所述第一模块和相邻所述第二模块的电源和地，以及相邻所述第二模块之间基于所述微凸点以微凸点方式连接，所述第一模块的电源和地与所述MCM基板以键合打线方式连接。
6.根据权利要求1所述的无线互连装置，其特征在于，所述第一模块下设有凸点，各所述第二模块上均设有PAD焊盘，各所述第二模块的电源和地分别与所述MCM基板基于所述PAD焊盘以键合打线方式连接时，所述第一模块和相邻所述第二模块之间、以及相邻两个所述第二模块之间基于DAF膜粘接或基于硅硅键合方式将晶圆键合在一起，所述第一模块的电源和地与所述MCM基板基于所述凸点连接。
7.根据权利要求1所述的无线互连装置，其特征在于，所述第一模块下设有凸点，所述第一模块和相邻所述第二模块之间，以及相邻所述第二模块之间设有金属键合垫，所述第一模块和相邻所述第二模块的电源和地，以及相邻所述第二模块之间基于所述金属键合垫以混合键合方式连接，所述第一模块的电源和地与所述MCM基板基于所述凸点连接。
8.根据权利要求1所述的无线互连装置，其特征在于，所述第一模块下设有凸点，所述第一模块和相邻所述第二模块之间，以及相邻所述第二模块之间设有微凸点，所述第一模块和相邻所述第二模块的电源和地，以及相邻所述第二模块之间基于所述微凸点以微凸点方式连接，所述第一模块的电源和地与所述MCM基板基于所述凸点连接。
9.根据权利要求6-8任一项所述的无线互连装置，其特征在于，所述第一模块包括电路层和衬底层，在所述第一模块的电源和地与所述MCM基板基于所述凸点连接的情况下，所述电路层和所述衬底层基于所述第一硅通孔连接。
10.一种无线互连系统，其特征在于，包括：如权利要求1至9中任一项所述的无线互连装置。
CN202310062555.8A 2022-08-09 2023-01-19 一种无线互连装置及系统 Active CN116259620B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210951372.7A CN115377085A (zh) 2022-08-09 2022-08-09 一种无线互连装置及系统
CN2022109513727 2022-08-09

Publications (2)

Publication Number Publication Date
CN116259620A true CN116259620A (zh) 2023-06-13
CN116259620B CN116259620B (zh) 2023-10-31

Family

ID=84063856

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210951372.7A Pending CN115377085A (zh) 2022-08-09 2022-08-09 一种无线互连装置及系统
CN202310062555.8A Active CN116259620B (zh) 2022-08-09 2023-01-19 一种无线互连装置及系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210951372.7A Pending CN115377085A (zh) 2022-08-09 2022-08-09 一种无线互连装置及系统

Country Status (1)

Country Link
CN (2) CN115377085A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137090A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置
CN102543965A (zh) * 2010-12-10 2012-07-04 台湾积体电路制造股份有限公司 具有减小的rf损耗的射频封装
CN102623443A (zh) * 2012-04-20 2012-08-01 日月光半导体制造股份有限公司 半导体封装件
US20170103969A1 (en) * 2014-06-23 2017-04-13 The Silanna Group Pty Ltd Bonded Dies with Isolation
CN107818966A (zh) * 2016-09-14 2018-03-20 美国亚德诺半导体公司 单一引线‑框架堆叠的芯片电流绝缘子
CN110998837A (zh) * 2017-08-23 2020-04-10 美光科技公司 用于改善堆叠式半导体装置中电力递送及发信的方法及系统
CN113725154A (zh) * 2020-09-03 2021-11-30 台湾积体电路制造股份有限公司 集成电路以及集成电路的形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137090A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置
CN102543965A (zh) * 2010-12-10 2012-07-04 台湾积体电路制造股份有限公司 具有减小的rf损耗的射频封装
CN102623443A (zh) * 2012-04-20 2012-08-01 日月光半导体制造股份有限公司 半导体封装件
US20170103969A1 (en) * 2014-06-23 2017-04-13 The Silanna Group Pty Ltd Bonded Dies with Isolation
CN107818966A (zh) * 2016-09-14 2018-03-20 美国亚德诺半导体公司 单一引线‑框架堆叠的芯片电流绝缘子
CN110998837A (zh) * 2017-08-23 2020-04-10 美光科技公司 用于改善堆叠式半导体装置中电力递送及发信的方法及系统
CN113725154A (zh) * 2020-09-03 2021-11-30 台湾积体电路制造股份有限公司 集成电路以及集成电路的形成方法

Also Published As

Publication number Publication date
CN116259620B (zh) 2023-10-31
CN115377085A (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
US11996401B2 (en) Packaged die and RDL with bonding structures therebetween
US20210028147A1 (en) Multi-Die Package Structures Including Redistribution Layers
US12033982B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
US10658347B2 (en) Semiconductor packages and methods of forming the same
US10354983B2 (en) Integrated circuit package and methods of forming same
US20180040587A1 (en) Vertical Memory Module Enabled by Fan-Out Redistribution Layer
US11296062B2 (en) Three-dimension large system integration
US20210305146A1 (en) Chip-on-wafer structure with chiplet interposer
US11488938B2 (en) Semiconductor packages with pass-through clock traces and associated systems and methods
CN112447685A (zh) 半导体封装
Tummala et al. Heterogeneous and homogeneous package integration technologies at device and system levels
US12027455B2 (en) Chip-on-wafer structure with Chiplet Interposer
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN114927499A (zh) 硅通孔转接板、制造方法及多面互连的异构三维封装结构
CN114400219A (zh) 半导体器件及其制造方法、封装器件和电子装置
JP4028211B2 (ja) 半導体装置
CN116259620B (zh) 一种无线互连装置及系统
JP3893268B2 (ja) 半導体装置の製造方法
US10229901B2 (en) Immersion interconnections for semiconductor devices and methods of manufacture thereof
US11961814B2 (en) Integrated circuit package and method
US20240006301A1 (en) Semiconductor package
CN221041116U (zh) 集成电路封装
US20240014140A1 (en) Fan-out Wafer Level Package having Small Interposers
CN117497516A (zh) 高密度光电集成的三维封装结构及其制作方法
CN113871381A (zh) 一种tsv多芯片立体集成结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant