CN102623443B - 半导体封装件 - Google Patents
半导体封装件 Download PDFInfo
- Publication number
- CN102623443B CN102623443B CN201210118216.9A CN201210118216A CN102623443B CN 102623443 B CN102623443 B CN 102623443B CN 201210118216 A CN201210118216 A CN 201210118216A CN 102623443 B CN102623443 B CN 102623443B
- Authority
- CN
- China
- Prior art keywords
- chip
- antenna
- active
- silicon wafer
- lines layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
半导体封装件包括一第一芯片、一第一天线、一第二芯片、一第二天线及一中介层。第一芯片具有相对的一第一主动线路层与一第一非主动面。第一天线形成于第一芯片中。第二芯片具有相对的一第二主动线路层与一第二非主动面,第二芯片的第二非主动面朝向第一芯片的第一非主动面。第二天线形成于第二芯片中,第二天线与第一天线进行无线通讯。中介层设于第一芯片与第二芯片之间。
Description
技术领域
本发明是有关于一种半导体封装件,且特别是有关于一种以无线方式传输信号的半导体封装件。
背景技术
传统的半导体封装件在传输信号过程中,信号通常会从一芯片经由焊球或焊线至另一芯片,然而,透过焊线或焊球传输信号的方式,使得信号传输路径增长,在此长信号传输路径传输过程中,容易产生寄生电容及电感,导致信号传输速度下降。
发明内容
本发明有关于一种半导体封装件,可提升半导体封装件的信号传输速度。
根据本发明的一实施例,提出一种半导体封装件。半导体封装件包括一第一芯片、一第一天线、一第二芯片、一第二天线及一中介层。第一芯片具有相对的一第一主动线路层与一第一非主动面。第一天线形成于第一芯片中。第二芯片具有相对的一第二主动线路层与一第二非主动面,第二芯片的第二非主动面朝向第一芯片的第一非主动面。第二天线形成于第二芯片中,第二天线与第一天线进行无线通讯。中介层设于第一芯片与第二芯片之间。
根据本发明的另一实施例,提出一种半导体封装件。半导体封装件包括一第一芯片、一第一天线、一第二芯片、一中介层及一第二天线。第一芯片具有相对的一第一主动线路层与一第一非主动面。第一天线形成于第一芯片中。第二芯片具有相对的一第二主动线路层与一第二非主动面,第二芯片的第二非主动面朝向第一芯片的第一主动线路层。中介层设于第一芯片与第二芯片之间。第二天线形成于第二芯片与中介层其中之一中,第二天线与第一天线进行无线通讯。
为让本发明的上述内容能更明显易懂,下文特举实施例,并配合所附图式,作详细说明如下:
附图说明
图1绘示依照本发明一实施例的半导体封装件的剖视图。
图2绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图3绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图4绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图5绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图6绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图7绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图8绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图9绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图10绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图11绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图12绘示依照本发明另一实施例的半导体封装件的局部剖视图。
图13A绘示对本发明实施例的半导体封装件的测试结果图。
图13B绘示对本发明实施例的半导体封装件的测试结果图。
图14绘示对本发明实施例的半导体封装件的测试结果图。
图15绘示对本发明实施例的半导体封装件的测试结果图。
【主要组件符号说明】
100、200、300、400、500、600、700、800、900、1000、1100、1200:半导体封装件
110:基板
120:第一芯片
121:第一主动线路层
121a:表面
122:第一硅晶圆
122s1:第一表面
122ua:第一非主动面
122v、142v:导电孔
123:第一天线
130、135:电性接点
140:第二芯片
141:第二主动线路层
142:第二硅晶圆
143:第二天线
142ua:第二非主动面
142s1:第二表面
150:焊线
160:中介层
170:封装体
具体实施方式
请参照图1,其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括基板110、第一芯片120、第一天线123、电性接点130、第二芯片140、第二天线143、焊线150、中介层160及封装体170。
第一芯片120包括第一主动线路层121及第一硅晶圆122,第一硅晶圆122具有相对的第一非主动面122ua与第一表面122s1,第一主动线路层121形成于第一表面122s1上,其中第一芯片120的第一主动线路层121以朝下方位且透过电性接点130连接于基板110。电性接点130例如是焊球、导电柱或凸块,本实施例以焊球为例说明。
第一天线123形成于第一芯片120中。本实施例中,第一天线123是第一主动线路层121的一部分,其邻近于(接近或接触)第一硅晶圆122配置,亦即第一天线123邻近于第一表面122s1配置。第一天线123的区域范围(从图1的俯视方向看去)约2×2平方毫米或1×1平方毫米,第一天线123的线径介于约75微米至200微米之间。
第二芯片140设于中介层160上,且以焊线150电性连接于基板110。第二芯片140包括第二主动线路层141及第二硅晶圆142。
第二硅晶圆142具有相对的第二表面142s1与第二非主动面142ua,第二芯片140的第二非主动面142ua朝向第一芯片120的第一非主动面122ua。第二主动线路层141形成于第二表面142s1上。
第二天线143形成于第二芯片140。本实施例中,第二天线143是第二主动线路层141的一部分,其邻近第二硅晶圆142配置,亦即第二天线143邻近于第二表面142s1配置。第二天线143的区域范围(从图1的俯视方向看去)约2×2平方毫米或1×1平方毫米,第二天线143的线径介于约75至200微米之间。
如图1所示,由于第二天线143邻近于第二硅晶圆142配置,且第一天线123邻近于第一硅晶圆122配置,使第一主动线路层121及第二主动线路层141被排除在第一天线123与第二天线143之外,如此,第一天线123与第二天线143之间仅有第一硅晶圆122、中介层160与第二硅晶圆142(即,第一天线123与第二天线143之间没有或仅存在少数会干扰无线信号传输的线路层),可提升无线信号于第一天线123与第二天线143之间的传输质量。
如图1所示,第一天线123正对第二天线143,使信号传输路径最短,另一实施例中,第一天线123侧向地与第二天线143错开一距离,使第一天线123与第二天线143于垂直投影方向完全不重迭,或第一天线123与第二天线143于垂直投影方向部分重迭。
中介层160具有介电性,使第一天线123与第二天线143可利用电容耦合原理进行无线通讯。进一步地说,第一芯片120与第二芯片141透过一天线123与第二天线143进行无线通讯而传输或接收彼此的各种数据及/或信号。
本实施例中,中介层160例如是黏胶、胶膜或环氧树脂,其设于第一芯片120与第二芯片140之间。另一实施例中,中介层160例如是中介层基板(interposer)。
封装体170包覆第一芯片120、第一天线123、电性接点130、第二芯片140、第二天线143、焊线150及中介层160。
封装体170可包括酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)或其它适当的包覆剂。封装体170亦可包括适当的填充剂,例如是粉状的二氧化硅。可利用数种封装技术形成封装体170,例如是压缩成型(compression molding)、注射成型(injection molding)或转注成型(transfer molding)。一实施例中,封装体170例如是封胶(molding compound)或预浸材迭层(prepreg laminate)。
请参照图2,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件200包括基板110、第一芯片120、第一天线123、电性接点130、第二芯片140、第二天线143、焊线150(未绘示)、中介层160及封装体170。
第一芯片120包括第一主动线路层121及第一硅晶圆122,第一天线123是第一主动线路层121的一部分,且邻近第一硅晶圆122配置,例如是邻近第一表面122s1而直接接触于第一硅晶圆122。另一实施例中,第一天线123邻近第一表面122s1但不接触第一硅晶圆122。
第二芯片140包括第二主动线路层141及第二硅晶圆142,第二天线143形成于第二硅晶圆142上,且邻近中介层160配置,例如,第二天线143形成于第二非主动面142ua上,而直接接触中介层160。另一实施例中,第二天线143形成于第二硅晶圆142内,而不接触中介层160。
第二硅晶圆142具有至少一导电孔142v,导电孔142v电性连接第二天线143与第二主动线路层141,使信号可透过导电孔142v传输至第二主动线路层141。
如图2所示,由于第二天线143邻近中介层160配置,且第一天线123邻近第一硅晶圆122配置,使第一主动线路层121及第二主动线路层141被排除在第一天线123与第二天线143之外,如此,第一天线123与第二天线143之间仅有第一硅晶圆122与中介层160(即,第一天线123与第二天线143之间没有或仅存在少数会干扰无线信号传输的线路层),可提升无线信号传于第一天线123与第二天线143之间的传输质量。
请参照图3,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件300包括基板110、第一芯片120、第一天线123、电性接点130、第二芯片140、第二天线143、焊线150(未绘示)、中介层160及封装体170。
第一芯片120包括第一主动线路层121及第一硅晶圆122,其中第一硅晶圆122具有导电孔122v,导电孔122v例如是硅穿孔(TSV),其电性连接第一天线123与第一主动线路层121。本实施例中,第一天线123透过第一硅晶圆122与第一主动线路层121隔离,且邻近中介层160配置,例如,第一天线123形成于第一非主动面122ua上,而直接接触于中介层160。另一实施例中,第一天线123形成于第一硅晶圆122内,而不接触中介层160。
第二芯片140包括第二主动线路层141及第二硅晶圆142,第二天线143是第二主动线路层141的一部分,且邻近第二硅晶圆142配置,例如是形成于第二表面142s1上。另一实施例中,第二天线143与第二表面142s1相隔一距离而不接触。
如图3所示,由于第二天线143邻近第二硅晶圆142配置,且第一天线123邻近中介层160配置,使第一主动线路层121及第二主动线路层141被排除在第一天线123与第二天线143之外,如此,第一天线123与第二天线143之间仅有第二硅晶圆142与中介层160(即,第一天线123与第二天线143之间没有或仅存在少数会干扰无线信号传输的线路层),可提升无线信号传于第一天线123与第二天线143之间的传输质量。
请参照图4,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件400包括基板110、第一芯片120、第一天线123、电性接点130、第二芯片140、第二天线143、焊线150(未绘示)、中介层160及封装体170。
第一芯片120包括第一主动线路层121及第一硅晶圆122,其中第一硅晶圆122具有导电孔122v,导电孔122v电性连接第一天线123与第一主动线路层121。第一天线123形成于第一硅晶圆122中,且邻近中介层160配置,例如是形成于第一非主动面122ua上,而直接接触于中介层160。另一实施例中,第一天线123形成于第一硅晶圆122内,而不接触中介层160。
第二芯片140包括第二主动线路层141及第二硅晶圆142,其中第二硅晶圆142具有导电孔142v,导电孔142v例如是硅穿孔,其电性连接第二天线143与第二主动线路层141。第二天线143形成于第二硅晶圆142中,且邻近中介层160配置,例如是形成于第二非主动面142ua上,而直接接触中介层160。另一实施例中,第二天线143与第二非主动面142ua相隔一距离,而不接触中介层160。
如图4所示,由于第二天线143及第一天线123皆邻近中介层160配置,使第一主动线路层121及第二主动线路层141被排除在第一天线123与第二天线143之外,如此,第一天线123与第二天线143之间仅有中介层160(即,第一天线123与第二天线143之间没有或仅存在少数会干扰无线信号传输的线路层),可提升无线信号传于第一天线123与第二天线143之间的传输质量。
虽然上述实施例的半导体封装件是以第一芯片的非主动面朝向第二芯片的非主动面为例说明,然另一实施例中,第一芯片的主动层亦可朝向第二芯片的非主动面,以下举例说明。
请参照图5,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件500包括基板110、第一芯片120、第一天线123、第二芯片140、第二天线143、焊线150(未绘示)、中介层160及封装体170。
第一芯片120包括第一主动线路层121及第一硅晶圆122,其中第一芯片120的第一非主动面122ua是以朝下方位设于基板110上。第一天线123是第一主动线路层121的一部分,且邻近中介层160配置,例如是邻近(接近、对齐或突出于)第一主动线路层121的表面121a配置,其中表面121a接触于中介层160。
第二芯片140包括第二主动线路层141及第二硅晶圆142。第二硅晶圆142具有相对的第二非主动面142ua与第二表面142s1,第二主动线路层141形成于第二表面142s1上。第二芯片140以第二非主动面142ua朝向第一芯片120的第一主动线路层121。第二天线143邻近第二硅晶圆142配置,例如是邻近第二表面142s1而直接接触于第二硅晶圆142。另一实施例中,第二天线143与第二表面142s1相隔一距离而不接触第二硅晶圆142。
如图5所示,由于第二天线143邻近第二硅晶圆142配置,且第一天线123邻近中介层160配置,使第一主动线路层121及第二主动线路层141被排除在第一天线123与第二天线143之外,如此第一天线123与第二天线143之间仅有中介层160与第二晶圆142(即,第一天线123与第二天线143之间没有或仅存在少数会干扰无线信号传输的线路层),可提升无线信号传于第一天线123与第二天线143之间的传输质量。
请参照图6,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件600包括基板110、第一芯片120、第一天线123、电性接点130、第二芯片140、第二天线143、中介层160及封装体170。
图6的半导体封装件500与半导体封装件400(图5)不同处在于,第一芯片120、第二芯片140与中介层160是倒置地设于基板110上,即第二芯片140设于基板上。
请参照图7,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件700包括基板110、第一芯片120、第一天线123、电性接点130、第二芯片140、第二天线143、焊线150(未绘示)、中介层160及封装体170。
第一芯片120包括第一主动线路层121及第一硅晶圆122,第一天线123是第一主动线路层121的一部分,且邻近中介层160配置,例如是邻近(接近、对齐或突出于)第一主动线路层121的表面121a配置,其中表面121a与中介层160接触。另一实施例中,第一天线123与表面121a相隔一距离而不接触中介层160。
第二芯片140包括第二主动线路层141及第二硅晶圆142,其中第二硅晶圆142具有导电孔142v,导电孔142v电性连接第二天线143与第二主动线路层141。第二天线143形成于第二硅晶圆142中且邻近中介层160配置,例如是形成于第二非主动面142ua上。另一实施例中,第二天线143形成于第二硅晶圆142内,而不接触中介层160。
如图7所示,由于第二天线143及第一天线123皆邻近中介层160配置,使第一主动线路层121及第二主动线路层141被排除在第一天线123与第二天线143之外,如此,第一天线123与第二天线143之间仅有中介层160(即,第一天线123与第二天线143之间没有或仅存在少数会干扰无线信号传输的线路层),可提升无线信号传于第一天线123与第二天线143之间的传输质量。
请参照图8,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件800包括基板110、第一芯片120、电性接点130、第二芯片140、中介层160及封装体170。
图8的半导体封装件800与半导体封装件700(图7)不同处在于,第一芯片120、第二芯片140与中介层160是倒置地设于基板110上,即第二芯片140的第二主动线路层141是以朝下方位且透过电性接点130设于基板110上。
请参照图9,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件900包括基板110、第一芯片120、第一天线123、电性接点130、第二芯片140、第二天线143、中介层160及封装体170。
第一芯片120包括第一主动线路层121及第一硅晶圆122,其中第一芯片120的第一主动线路层121是以朝下方位且透过电性接点130设于基板110上。
第一硅晶圆122具有相对的第一表面122s1与第一非主动面122ua,第一主动线路层121形成于第一表面122s1上。第一天线123是第一主动线路层121的一部分,其邻近第一硅晶圆122配置,例如第一天线123直接接触第一硅晶圆122,即第一天线123形成于第一表面122s1上。另一实施例中,第一天线123与第一表面122s1相隔一距离而不接触第一硅晶圆122。
第二芯片140设于中介层160上,且包括第二主动线路层141及第二硅晶圆142,第二芯片140以第二主动线路层141朝向第一芯片120的第一非主动面122ua。
第二硅晶圆142具有相对的第二非主动面142ua与第二表面142s1,第二主动线路层141形成于第二表面142s1上。
中介层160设于第一芯片120与第二芯片140之间,第二天线143形成于中介层160上,且透过电性接点135电性连接于第二芯片140的第二主动线路层141。
如图9所示,由于第一天线123邻近于第一硅晶圆122配置,且第二天线143形成于中介层160中,使第一主动线路层121及第二主动线路层141被排除在第一天线123与第二天线143之外,如此,第一天线123与第二天线143之间仅有中介层160与第二硅晶圆122(即,第一天线123与第二天线143之间没有或仅存在少数会干扰无线信号传输的线路层),可提升无线信号传于第一天线123与第二天线143之间的传输质量。
请参照图10,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件1000包括基板110、第一芯片120、第一天线123、第二芯片140、第二天线143、焊线150、中介层160及封装体170。
图10的半导体封装件1000与半导体封装件900(图9)不同处在于,第一芯片120、第二芯片140与中介层160是倒置地设于基板110上,即第二芯片140的第二非主动面142ua设于基板110上。
请参照图11,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件1100包括基板110、第一天线123、第一芯片120、电性接点130、第二芯片140、第二天线143、中介层160及封装体170。
第一芯片120包括第一主动线路层121及第一硅晶圆122,其中第一硅晶圆122具有导电孔122v,导电孔122v电性连接第一天线123与第一主动线路层121。第一天线123邻近于中介层160配置,例如,第一天线123形成于第一非主动面122ua上,而直接接触于中介层160。另一实施例中,第一天线123形成于第一硅晶圆122内,而不接触中介层160。
中介层160设于第一芯片120与第二芯片140之间,第二天线143形成于中介层160上,且透过电性接点135电性连接于第二芯片140的第二主动线路层141。
如图11所示,由于第一天线123及第二天线143皆邻近中介层160配置,使第一主动线路层121及第二主动线路层141被排除在第一天线123与第二天线143之外,如此第一天线123与第二天线143之间仅有中介层160(即,第一天线123与第二天线143之间没有或仅存在少数会干扰无线信号传输的线路层),可提升无线信号传于第一天线123与第二天线143之间的传输质量。
请参照图12,其绘示依照本发明另一实施例的半导体封装件的局部剖视图。半导体封装件1200包括基板110、第一芯片120、电性接点130、第二芯片140、焊线150(未绘示)、中介层160及封装体170。
图12的半导体封装件1200与半导体封装件1100(图11)不同处在于,第一芯片120、第二芯片140与中介层160是倒置地设于基板110上,即第二芯片140的第一非主动面122ua设于基板110上。
请参照图13A,其绘示对本发明实施例的半导体封装件的测试结果图。由图13A可知,当第一天线123与第二天线143分布面积X愈小时,频宽(例如是损失发生在负5db以下的频宽)会往低频区域移动。
请参照图13B,其绘示对本发明实施例的半导体封装件的测试结果图。由图13B可知,当第一天线123与第二天线143之间的厚度TK愈小时,信号损失愈小,且频宽(例如是损失发生在负5db以下的频宽)会往低频区域移动。
请参照图14,其绘示对本发明实施例的半导体封装件的测试结果图。本实施例中,第一天线123与第二天线143之间的厚度TK约为200微米,而第一天线123与第二天线143的分布面积X约为500×2000微米,如此,可使天线频宽介于约3至10GHz之间。
请参照图15,其绘示对本发明实施例的半导体封装件的测试结果图。在第一芯片120与第二芯片140中至少一者加入电感组件,以与第一天线123及第二天线143(相对配置的第一天线123与第二天线143形同电容)形成一共振腔,在此设计下,虽然损失减少且频宽变窄,不过频宽仍分布在3至10GHz的范围内。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种更动与润饰。因此,本发明的保护范围当视后附的权利要求所界定者为准。
Claims (5)
1.一种半导体封装件,包括:
一第一芯片,具有相对的一第一主动线路层与一第一非主动面;
一第一天线,形成于该第一芯片中;
一第二芯片,具有相对的一第二主动线路层与一第二非主动面,该第二芯片的该第二非主动面朝向该第一芯片的该第一非主动面;
一第二天线,该第二天线形成于该第二芯片中,该第二天线与该第一天线进行无线通讯;以及
一中介层基板,设于该第一芯片与该第二芯片之间,且该中介层基板与该第一芯片和第二芯片中至少一个的一主动面或非主动面直接接触;
其中,该第一芯片更包括:
一第一硅晶圆,具有相对于该第一非主动面的一第一表面,该第一主动线路层形成于该第一表面;
该第二芯片更包括:
一第二硅晶圆,具有相对于该第二非主动面的一第二表面,该第二主动线路层形成于该第二表面;
其中,该中介层基板夹设于该第一硅晶圆与该第二硅晶圆之间,该第一天线邻近该第一硅晶圆配置,而该第二天线邻近该第二硅晶圆配置,该第一天线是该第一主动线路层的一部分,而该第二天线形成于该第二硅晶圆中,该第二硅晶圆具有一导电孔,该导电孔电性连接该第二天线与该第二主动线路层。
2.一种半导体封装件,包括:
一第一芯片,具有相对的一第一主动线路层与一第一非主动面;
一第一天线,形成于该第一芯片中;
一第二芯片,具有相对的一第二主动线路层与一第二非主动面,该第二芯片的该第二非主动面朝向该第一芯片的该第一非主动面;
一第二天线,该第二天线形成于该第二芯片中,该第二天线与该第一天线进行无线通讯;以及
一中介层基板,设于该第一芯片与该第二芯片之间,且该中介层基板与该第一芯片和第二芯片中至少一个的一主动面或非主动面直接接触;
其中,该第一芯片更包括:
一第一硅晶圆,具有相对于该第一非主动面的一第一表面,该第一主动线路层形成于该第一表面;
该第二芯片更包括:
一第二硅晶圆,具有相对于该第二非主动面的一第二表面,该第二主动线路层形成于该第二表面;
其中,该中介层基板夹设于该第一硅晶圆与该第二硅晶圆之间,该第一天线邻近该第一硅晶圆配置,而该第二天线邻近该第二硅晶圆配置,该第一天线形成于该第一硅晶圆中,且该第一硅晶圆具有一导电孔,该导电孔电性连接该第一天线与该第一主动线路层,该第二天线是该第二主动线路层的一部分。
3.一种半导体封装件,包括:
一第一芯片,具有相对的一第一主动线路层与一第一非主动面;
一第一天线,形成于该第一芯片中;
一第二芯片,具有相对的一第二主动线路层与一第二非主动面,该第二芯片的该第二非主动面朝向该第一芯片的该第一非主动面;
一第二天线,该第二天线形成于该第二芯片中,该第二天线与该第一天线进行无线通讯;以及
一中介层基板,设于该第一芯片与该第二芯片之间,且该中介层基板与该第一芯片和第二芯片中至少一个的一主动面或非主动面直接接触;
其中,该第一芯片更包括:
一第一硅晶圆,具有相对于该第一非主动面的一第一表面,该第一主动线路层形成于该第一表面;
该第二芯片更包括:
一第二硅晶圆,具有相对于该第二非主动面的一第二表面,该第二主动线路层形成于该第二表面;
其中,该中介层基板夹设于该第一硅晶圆与该第二硅晶圆之间,该第一天线邻近该第一硅晶圆配置,而该第二天线邻近该第二硅晶圆配置,该第一天线形成于该第一硅晶圆中,且该第一硅晶圆具有一导电孔,该第一硅晶圆的该导电孔电性连接该第一天线与该第一主动线路层,该第二天线形成于该第二硅晶圆中,该第二硅晶圆具有一导电孔,该第二硅晶圆的该导电孔电性连接该第二天线与该第二主动线路层。
4.一种半导体封装件,包括:
一第一芯片,具有相对的一第一主动线路层与一第一非主动面;
一第一天线,形成于该第一芯片中;
一第二芯片,具有相对的一第二主动线路层与一第二非主动面,该第二芯片的该第二非主动面朝向该第一芯片的该第一主动线路层;
一中介层基板,设于该第一芯片与该第二芯片之间,且该中介层基板与该第一芯片和第二芯片中至少一个的一主动面或非主动面直接接触,且完全覆盖所述接触的非主动面;以及
一第二天线,形成于该第二芯片与该中介层基板其中之一中,该第二天线与该第一天线进行无线通讯;
其中,该第一芯片更包括:
一第一硅晶圆,具有相对于该第一非主动面的一第一表面,该第一主动线路层形成于该第一表面上;
该第二芯片更包括:
一第二硅晶圆,具有相对于该第二非主动面的一第二表面,该第二主动线路层形成于该第二表面上;
其中,该中介层基板夹设于该第一硅晶圆与该第二硅晶圆之间,该第一天线邻近于该中介层基板,而该第二天线邻近于该第二硅晶圆,该第一天线是该第一主动线路层的一部分且邻近该中介层基板配置,而该第二天线形成于该第二硅晶圆中且邻近该中介层基板配置,该第二硅晶圆具有一导电孔,该导电孔电性连接该第二天线与该第二主动线路层。
5.一种半导体封装件,包括:
一第一芯片,具有相对的一第一主动线路层与一第一非主动面;
一第一天线,形成于该第一芯片中;
一第二芯片,具有相对的一第二主动线路层与一第二非主动面,该第二芯片的该第二非主动面朝向该第一芯片的该第一主动线路层;
一中介层基板,设于该第一芯片与该第二芯片之间,且该中介层基板与该第一芯片和第二芯片中至少一个的一主动面或非主动面直接接触,且完全覆盖所述接触的非主动面;以及
一第二天线,形成于该第二芯片与该中介层基板其中之一中,该第二天线与该第一天线进行无线通讯;
其中,该第一芯片更包括:
一第一硅晶圆,具有相对于该第一非主动面的一第一表面,该第一主动线路层形成于该第一表面上;
该第二芯片更包括:
一第二硅晶圆,具有相对于该第二非主动面的一第二表面,该第二主动线路层形成于该第二表面上;
其中,该中介层基板夹设于该第一硅晶圆与该第二硅晶圆之间,该第一天线邻近于该中介层基板,而该第二天线邻近于该第二硅晶圆,该第一天线形成于该第一硅晶圆中且邻近于该中介层基板配置,该第一硅晶圆具有一导电孔,该导电孔电性连接该第一天线与该第一主动线路层,该第二天线形成于该中介层基板中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210118216.9A CN102623443B (zh) | 2012-04-20 | 2012-04-20 | 半导体封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210118216.9A CN102623443B (zh) | 2012-04-20 | 2012-04-20 | 半导体封装件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102623443A CN102623443A (zh) | 2012-08-01 |
CN102623443B true CN102623443B (zh) | 2015-10-14 |
Family
ID=46563265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210118216.9A Active CN102623443B (zh) | 2012-04-20 | 2012-04-20 | 半导体封装件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102623443B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113097082B (zh) * | 2021-03-31 | 2023-05-16 | 重庆线易电子科技有限责任公司 | 一种数字隔离器与键合线焊接方法 |
CN115377085A (zh) * | 2022-08-09 | 2022-11-22 | 中国科学院自动化研究所 | 一种无线互连装置及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101656249A (zh) * | 2009-07-10 | 2010-02-24 | 中国科学院上海微系统与信息技术研究所 | 一种圆片级封装多层互连结构、制作方法及应用 |
CN102272919A (zh) * | 2009-01-07 | 2011-12-07 | 索尼公司 | 半导体器件及其制造方法、毫米波电介质内传输装置及其制造方法、以及毫米波电介质内传输系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4444683B2 (ja) * | 2004-02-10 | 2010-03-31 | 株式会社日立製作所 | コイル状アンテナを有する半導体チップ及びこれを用いた通信システム |
JP2008017421A (ja) * | 2006-07-10 | 2008-01-24 | Seiko Epson Corp | 半導体装置 |
-
2012
- 2012-04-20 CN CN201210118216.9A patent/CN102623443B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102272919A (zh) * | 2009-01-07 | 2011-12-07 | 索尼公司 | 半导体器件及其制造方法、毫米波电介质内传输装置及其制造方法、以及毫米波电介质内传输系统 |
CN101656249A (zh) * | 2009-07-10 | 2010-02-24 | 中国科学院上海微系统与信息技术研究所 | 一种圆片级封装多层互连结构、制作方法及应用 |
Also Published As
Publication number | Publication date |
---|---|
CN102623443A (zh) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230299462A1 (en) | Semiconductor package including antenna substrate and manufacturing method thereof | |
US8093983B2 (en) | Narrowbody coil isolator | |
US9688529B2 (en) | Glass wafer assembly | |
US9160423B2 (en) | Die-to-die inductive communication devices and methods | |
CN107409469B (zh) | 单层压体电流隔离体组件 | |
CN108573895B (zh) | 半导体封装装置及制造半导体封装装置的方法 | |
EP2819160A1 (en) | Die-to-die inductive communication devices and methods | |
US8628018B2 (en) | RFID circuit and method | |
CN105897210A (zh) | 凹槽型表面声滤波芯片封装结构及其制造方法 | |
EP3120674B1 (en) | Face-up substrate integration with solder ball connection in semiconductor package | |
US20160275391A1 (en) | Miniature rfid tag with coil on ic package | |
CN107968075B (zh) | 半导体封装以及制造方法 | |
CN103943614A (zh) | 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法 | |
US8072064B1 (en) | Semiconductor package and method for making the same | |
US11152315B2 (en) | Electronic device package and method for manufacturing the same | |
CN102623443B (zh) | 半导体封装件 | |
CN102088015B (zh) | 半导体封装件及其制造方法 | |
TWI686914B (zh) | 天線整合式封裝結構及其製造方法 | |
US8368216B2 (en) | Semiconductor package | |
CN104009014A (zh) | 集成无源器件晶圆级封装三维堆叠结构及制作方法 | |
CN104716116A (zh) | 一种埋入式传感芯片封装结构及其制备方法 | |
CN204809206U (zh) | 封装件组装结构 | |
CN105846038A (zh) | 金属圆片级蚀刻型表面声滤波芯片封装结构的制造方法 | |
US10388586B2 (en) | Semiconductor package device and method of manufacturing the same | |
CN102543910A (zh) | 芯片封装件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |