DE102017120763A1 - Galvanischer Einzel-Systemträger-Stacked-Die-Isolator - Google Patents

Galvanischer Einzel-Systemträger-Stacked-Die-Isolator Download PDF

Info

Publication number
DE102017120763A1
DE102017120763A1 DE102017120763.5A DE102017120763A DE102017120763A1 DE 102017120763 A1 DE102017120763 A1 DE 102017120763A1 DE 102017120763 A DE102017120763 A DE 102017120763A DE 102017120763 A1 DE102017120763 A1 DE 102017120763A1
Authority
DE
Germany
Prior art keywords
semiconductor die
insulator
integrated
contact
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017120763.5A
Other languages
English (en)
Other versions
DE102017120763B4 (de
Inventor
Gabriele Barnardinis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of DE102017120763A1 publication Critical patent/DE102017120763A1/de
Application granted granted Critical
Publication of DE102017120763B4 publication Critical patent/DE102017120763B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es werden Isolatoren zum Bereitstellen einer elektrischen Isolation zwischen zwei bei verschiedenen Spannungen arbeitenden Schaltungen beschrieben, bei denen mehrere, die Isolatorkomponenten und die Komponenten der beiden Schaltungen enthaltende Halbleiter-Die aufeinandergestapelt sind, um eine lateralkompakte Anordnung bereitzustellen. Eine Isolationsbarriere trennt die beiden Schaltungen elektrisch, und der Isolator kann einen Kommunikationskanal für den Transfer von Informationen und/oder Leistung zwischen den beiden Schaltungen bereitstellen. Der Isolator kann in einem integrierten Bauelement mit einer Stacked-Die-Konfiguration enthalten sein, wobei ein erster Halbleiter-Die den Isolator und Komponenten der ersten der beiden Schaltungen enthält und ein zweiter Halbleiter-Die, über dem ersten Halbleiter-Die positioniert, Komponenten der zweiten der beiden Schaltungen enthält. Zwei Komponenten des Isolators können in separaten Schichten des ersten Halbleiter-Die ausgebildet sein.

Description

  • GEBIET DER OFFENBARUNG
  • Die vorliegende Anmeldung betrifft galvanische Isolatoren, die eine galvanische Isolation zwischen Schaltungen bereitstellen.
  • ALLGEMEINER STAND DER TECHNIK
  • Isolatoren liefern eine elektrische Isolation zwischen Schaltungen, die miteinander kommunizieren. Bei einigen Situationen arbeiten Schaltungen, die miteinander kommunizieren, bei verschiedenen Spannungen, beispielweise eine bei einer relativ hohen Spannung und die andere bei einer relativ niedrigen Spannung. Bei einigen Situationen sind die Schaltungen auf verschiedene elektrische Massepotentiale referenziert, so dass eine Spannung in einer der Schaltungen von einer Spannung in der anderen Schaltung differiert. Isolatoren werden verwendet, um eine in einem relativ hohen Spannungsbereich arbeitende erste Schaltung elektrisch von einer in einem relativ niedrigen Spannungsbereich arbeitenden zweiten Schaltung elektrisch zu isolieren oder um auf verschiedene Massepotentiale referenzierte Schaltungen elektrisch zu isolieren. Eine Isolationsbarriere ist zwischen den beiden Schaltungen bewiesen, um eine unerwünschte Spannungsüberkreuzung zu verhindern. Der Isolator liefert eine Kommunikation über die Isolationsbarriere.
  • KURZE DARSTELLUNG DER OFFENBARUNG
  • Es werden Isolatoren zum Bereitstellen einer elektrischen Isolation zwischen zwei bei verschiedenen Spannungen arbeitenden Schaltungen beschrieben, bei denen mehrere, die Isolatorkomponenten und die Komponenten der beiden Schaltungen enthaltende Halbleiter-Die aufeinandergestapelt sind, um eine lateral kompakte Anordnung bereitzustellen. Eine Isolationsbarriere trennt die beiden Schaltungen elektrisch, und der Isolator kann einen Kommunikationskanal für den Transfer von Informationen und/oder Leistung zwischen den beiden Schaltungen bereitstellen. Der Isolator kann in einem integrierten Bauelement mit einer Stacked-Die-Konfiguration bzw. Gestapelte-Die-Aufbau enthalten sein, wobei ein erster Halbleiter-Die den Isolator und Komponenten der ersten der beiden Schaltungen enthält und ein zweiter Halbleiter-Die, über dem ersten Halbleiter-Die positioniert, Komponenten der zweiten der beiden Schaltungen enthält. Zwei Komponenten des Isolators können in separaten Schichten des ersten Halbleiter-Die ausgebildet sein.
  • Bei einigen Ausführungsformen wird ein integriertes Isolatorbauelement bereitgestellt. Das integrierte Isolatorbauelement weist einen ersten Halbleiter-Die auf, der Folgendes aufweist: mindestens eine erste Schaltung und mindestens einen Isolator mit einer in einer ersten Schicht des Halbleiter-Die positionierten ersten Isolatorkomponente und einer in einer zweiten Schicht des ersten Halbleiter-Die positionierten zweiten Isolatorkomponente. Das integrierte Isolatorbauelement weist weiterhin einen über dem ersten Halbleiter-Die positionierten zweiten Halbleiter-Die auf. Der zweite Halbleiter-Die besitzt mindestens eine zweite Schaltung.
  • Bei einigen Ausführungsformen wird ein Verfahren zum Herstellen eines integrierten Bauelements mit einem Isolator bereitgestellt. Das Verfahren weist das Ausbilden einer ersten Isolatorkomponente in einer ersten Schicht eines ersten Halbleiter-Die auf. Der erste Halbleiter-Die enthält mindestens eine erste Schaltung. Das Verfahren weist weiterhin das Ausbilden einer zweiten Isolatorkomponente in einer zweiten Schicht des ersten Halbleiter-Die und Positionieren eines zweiten Halbleiter-Die über dem ersten Halbleiter-Die auf. Der zweite Halbleiter-Die enthält mindestens eine zweite Schaltung.
  • Bei einigen Ausführungsformen, weist ein System einen ersten Halbleiter-Die und einen über dem ersten Halbleiter-Die positionierten zweiten Halbleiter-Die auf. Der erste Halbleiter-Die weist mindestens eine erste Schaltung auf, die konfiguriert ist zum Arbeiten in einem ersten Spannungsbereich, und mindestens einen Isolator mit einer in einer ersten Schicht des ersten Halbleiter-Die positionierten ersten Isolatorkomponente und einer in einer zweiten Schicht des ersten Halbleiter-Die positionierten zweiten Isolatorkomponente. Der zweite Halbleiter-Die besitzt mindestens eine zum Arbeiten in einem von dem ersten Spannungsbereich verschiedenen zweiten Spannungsbereich konfigurierte zweite Schaltung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Verschiedene Aspekte und Ausführungsformen der Anmeldung werden unter Bezugnahme auf die folgenden Figuren beschrieben. Es versteht sich, dass die Figuren nicht notwendigerweise maßstabsgetreu gezeichnet sind. In mehreren Figuren erscheinende Elemente sind durch die gleiche Bezugszahl in all den Figuren, in denen sie erscheinen, angegeben.
  • 1 ist ein Diagramm eines integrierten Isolatorbauelements mit einer gestapelten Konfiguration.
  • 2A ist eine Querschnittsansicht eines integrierten Isolatorbauelements mit einer gestapelten Konfiguration, bei der ein auf einem ersten Halbleiter-Die gestapelter zweiter Halbleiter-Die einen Isolator des ersten Halbleiter-Die nicht überlappt.
  • 2B ist eine planare Ansicht des in 2A gezeigten integrierten Isolatorbauelements.
  • 2C ist eine planare Ansicht eines integrierten Isolatorbauelements mit zwei auf einem anderen Halbleiter-Die, in dem ein Isolator ausgebildet ist, positionierten Halbleiter-Dies.
  • 3A ist eine Querschnittsansicht eines integrierten Isolatorbauelements mit einer gestapelten Konfiguration, bei der ein auf einen ersten Halbleiter-Die gestapelter zweiter Halbleiter-Die einen Isolator des ersten Halbleiter-Die überlappt.
  • 3B ist eine planare Ansicht des in 3A gezeigten integrierten Isolatorbauelements.
  • 4A ist eine Querschnittsansicht eines integrierten Isolatorbauelements mit einer gestapelten Konfiguration, bei der ein zweiter Halbleiter-Die auf dem ersten Halbleiter-Die gestapelt ist und ein Via durch den zweiten Halbleiter-Die ausgebildet ist.
  • 4B ist eine Querschnittsansicht eines integrierten Isolatorbauelements mit einer gestapelten Konfiguration, die eine zwischen einem ersten Halbleiter-Die und einem zweiten Halbleiter-Die positionierte Säule enthält.
  • 4C ist eine planare Ansicht des in 4A gezeigten integrierten Bauelements.
  • 5 ist ein beispielhaftes Verfahren zum Herstellen eines integrierten Isolatorbauelements der hier beschriebenen Typen mit einer gestapelten Konfiguration.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Elektrische Isolatoren und die Schaltungen, die sie isolieren, können auf Halbleiter-Die mikrofabriziert werden. Um eine elektrische Verbindung zu elektrischen Komponenten auf einem Halbleiter-Die herzustellen, wird der Die typischerweise auf einem Systemträger platziert, der eine Tragstruktur mit elektrischen Kontaktpunkten ist, die mit elektrischen Kontaktpunkten auf dem Halbleiter-Die verbunden werden können. Aspekte der vorliegenden Anmeldung stellen elektrische (galvanische) Isolatoren bereit, die zusammen mit mindestens einigen der Komponenten der Schaltungen, die sie isolieren, auf mehreren Halbleiter-Die ausgebildet werden, die aufeinander gestapelt sind, und zwar auf eine Weise, die den Einsatz eines einzelnen Systemträgers gestattet, um eine elektrische Verbindung zu den gestapelten Halbleiter-Die herzustellen. Somit wird ein integriertes elektrisches Bauelement mit einem elektrischen Isolator und isolierten Schaltungskomponenten in einer gestapelten Halbleiter-Die-Struktur bereitgestellt, die auf einem einzelnen Systemträger angeordnet ist, bei einigen Ausführungsformen. Die Stacked-Die-Isolatorkonfiguration kann auf verschiedene Arten von Isolatortechnologien angewendet werden, einschließlich induktiver koppelnder Isolatoren, kapazitiver koppelnder Isolatoren und Hochfrequenz-koppelnder Isolatoren durch Ausbilden verschiedener Typen von Isolatorkomponenten bei einem der Halbleiter-Die der Stacked-Die-Struktur.
  • Ein Vorzug der Stacked-Die-Konfiguration für ein integriertes Bauelement mit dem Isolator und zwei Schaltungen auf dem gleichen Systemträger besteht darin, dass eine derartige Konfiguration einen reduzierten Flächeninhalt des integrierten Bauelements und/oder eine reduzierte Packaging-Bodenfläche des integrierten Bauelements gestattet. Dies wiederum kann die Herstellungskosten reduzieren durch Reduzieren der Menge einiger Materialien, die zum Ausbilden des integrierten Bauelements verwendet werden, sowie durch Einsparen von Platz durch die Verwendung eines einzelnen Systemträgers. Das integrierte Bauelement auf einem einzelnen Systemträger zu haben kann zudem die Bodenfläche des gekapselten integrierten Bauelements reduzieren, während weiter unten beschriebene gewünschte Kriechdistanzen zwischen leitfähigen Teilen einschließlich Systemträgern und Package-Pads oder -Pins eingehalten werden. Beispielsweise können die Techniken der vorliegenden Anmeldung im Vergleich zu Isolationsbauelementen mit zwei oder mehr Systemträgern eine Größenreduktion des Packages um bis zu etwa 40% gestatten. Bei einigen Ausführungsformen kann eine Dimension des integrierten Bauelements im Bereich von 1,5 mm bis 5 mm liegen. Der von dem integrierten Isolatorbauelement eingenommene Flächeninhalt kann im Bereich von 6 mm2 bis 12 mm2 liegen. Somit können kompakte Isolatorstrukturen erzielt werden.
  • Das Einhalten von einem oder mehreren Kriechdistanzwerten, um elektrische Entladung zu reduzieren oder zu beseitigen, kann sich auf die Bodenfläche von integrierten Bauelementen auswirken, insbesondere von Bauelementen, die dahingehend wirken, an verschiedene Spannungsbereiche angeschlossene Schaltungen zu isolieren. Die Kriechdistanzen können für Distanzen zwischen zwei elektrischen Kontakten gelten, einschließlich Distanzen zwischen bei verschiedenen Spannungen arbeitenden elektrischen Punkten. Ein integriertes Bauelement kann als einen Kriechdistanzwert einhaltend angesehen werden, wenn eine Distanz zwischen zwei elektrischen Punkten des Bauelements größer oder gleich einem vorbestimmten Wert ist, der je nach einem oder mehreren Faktoren variieren kann, einschließlich des Typs des in dem resultierenden Bauelement verwendeten Packaging-Materials, eines Markt- oder Industriestandards (z. B. medizinisch, Verbraucher) und/oder eines Länderstandards. Das externe Kriechen kann sich auf die Distanz zwischen elektrischen Kontakten (z. B. Package-Pads oder Pins) beziehen, die als Eingänge wirken, und elektrische Kontakte, die als Ausgänge eines integrierten Bauelements dienen. Die Richtlinien für externes Kriechen können eine Distanz von einigen wenigen Millimeter (z. B. im Bereich von 2 mm bis 6 mm) zwischen elektrischen Kontakten erfordern. Das interne Kriechen kann sich auf die Distanz zwischen zwei Systemträgern eines integrierten Bauelements oder einem Systemträger und einem Package oder einem Pin eines integrierten Bauelements beziehen. Richtlinien für das interne Kriechen können eine Distanz von einigen hundert Mikrometern (z. B. im Bereich von 300 bis 800 Mikrometer) erfordern. Die Verwendung von mehreren Systemträgern zum Ausbilden eines Isolators wird typischerweise eine größere Bodenfläche belegen als ein einzelner Systemträger, nicht nur wegen der Größe und Form der Systemträger, sondern weil der belegte Bereich gewisse Werte für das interne Kriechen zwischen Systemträgern bei mindestens einigen Anwendungen einhält. Während die Dimensionen der Systemträger Werte für externes Kriechen berücksichtigen können, kann somit die Bodenfläche eines Bauelements durch Werte für internes Kriechen begrenzt sein. Aspekte der vorliegenden Anmeldung beinhalten ein integriertes Isolatorbauelement mit einem einzelnen Systemträger, das bei mindestens einigen Ausführungsformen eine reduzierte Bodenfläche des integrierten Isolatorbauelements im Vergleich zu Bauelementen mit mehreren Systemträgern bereitstellt. Für Bauelemente mit einem einzelnen Systemträger kann eine Begrenzung hinsichtlich der Bodenfläche Werten für das externe Kriechen entsprechen, weil eine oder mehrere Dimensionen des Systemträgers möglicherweise kleiner werden als das externe Kriechen. Dementsprechend betreffen Aspekte der vorliegenden Anmeldung integrierte Bauelemente, die Kriechwerte, einschließlich externer und interner, für Bauelemente mit einem einzelnen Systemträger einhalten.
  • 1 zeigt ein auf einem Systemträger 102 ausgebildetes Isolatorbauelement 100. Das integrierte Isolatorbauelement 100 enthält einen ersten Halbleiter-Die 104 und einen zweiten Halbleiter-Die 112. Der erste Halbleiter-Die besitzt eine Schaltung 106 und einen Isolator mit Komponenten 108 und 110. Der zweite Halbleiter-Die 112 besitzt eine Schaltung 114. Eine Isolationsbarriere 116 ist zwischen der Schaltung 106 und der Schaltung 114 positioniert und kann eine galvanische Isolation bereitstellen, um einen Stromfluss zwischen der Schaltung 106 und der Schaltung 114 zu reduzieren oder völlig zu verhindern. Die Isolationsbarriere 116 kann eine oder mehrere Schichten besitzen. Wenngleich in 1 ein Isolator gezeigt ist, versteht sich, dass mehrere Isolatoren in dem ersten Halbleiter-Die ausgebildet werden können. Bei einigen Ausführungsformen kann ein erster Isolator in dem ersten Halbleiter-Die mit einem zweiten Halbleiter-Die koppeln und ein zweiter Isolator in dem ersten Halbleiter-Die kann mit einem dritten Halbleiter-Die koppeln. Bei derartigen Ausführungsformen können der zweite und dritte Halbleiter-Die über dem ersten Halbleiter-Die positioniert sein.
  • Die Schaltungen 106 und 114 können als eine Eingangs- und Ausgangsschaltungsanordnung zum Isolator wirken. Bei einigen Ausführungsformen kann die Schaltung 106 einen Sender enthalten und die Schaltung 114 kann einen Empfänger enthalten, so dass Leistung und/oder Informationen von der Schaltung 106 des ersten Halbleiter-Die 104 zu der Schaltung 114 des zweiten Halbleiter-Die 112 transferiert werden. Bei anderen Ausführungsformen kann die Schaltung 114 einen Sender enthalten und die Schaltung 106 kann einen Empfänger enthalten. Bei einigen Ausführungsformen können beide Schaltungen 106 und 114 Sendeempfänger sein. Bei einigen Ausführungsformen können beide Schaltungen 106 und 114 Empfänger sein. Die Schaltungen 106 und 114 können konfiguriert sein zum Arbeiten bei verschiedenen Spannungen oder können zu verschiedenen Massepotentialen referenziert sein, und der Isolator kann gestatten, dass die Schaltungen 106 und 114 Informationen austauschen. Das resultierende integrierte Bauelement kann auf eine Vielzahl von Anwendungen angewendet werden (z. B. industrielle, medizinische, Verbraucher), wo Isolatoren verwendet werden können, einschließlich Isolatorsteuerschalter und isolierter Stromversorgungscontroller. Als ein Beispiel kann ein Stück Industriemaschinerie bei einer hohen Spannung arbeiten und durch einen Computer eines anderen Steuergeräts gesteuert werden, das bei einer viel niedrigeren Spannung arbeitet, wobei die beiden über einen Isolator des dargestellten Typs kommunizieren. Die Schaltungen 106 und 114 können elektrisch mit zwei verschiedenen Stromversorgungen koppeln und/oder die Schaltungen 106 und 114 können elektrisch mit separaten Massereferenzen koppeln. Bei einigen Ausführungsformen kann die Schaltung 106 an eine Massereferenz oder einen Signalkontakt, von dem Systemträger 102 getrennt, koppeln, wie etwa ein Package oder einen Pin des integrierten Bauelements. Bei anderen Ausführungsformen kann die Schaltung 106 elektrisch mit einer Massereferenz des Systemträgers 102 koppeln. Die Schaltung 114 kann mit einer Massereferenz oder einem Signalkontakt, von dem Systemträger 102 getrennt, koppeln, wie etwa einem Package-Pad oder Pin.
  • Die Isolatorkomponenten 108 und 110 sind in zwei Schichten des ersten Halbleiter-Die 104 ausgebildet, wobei die Isolatorkomponente 108 in einer ersten Schicht des ersten Halbleiter-Die 104 ausgebildet ist und die Isolatorkomponente 110 in einer zweiten Schicht des ersten Halbleiter-Die 104 ausgebildet ist. Bei einigen Ausführungsformen kann der Isolator ein Transformator sein, der konfiguriert ist zum Bereitstellen von Kommunikation durch induktive Kopplung zwischen Spulen, wobei die Isolatorkomponenten 108 und 110 solche Spulen sind. Bei einigen Ausführungsformen kann der Isolator ein kapazitiver Isolator sein, der konfiguriert ist zum Bereitstellen einer Kommunikation durch kapazitive Kopplung zwischen kapazitiven Platten, wobei die Isolatorkomponenten 108 und 110 Kondensatorplatten sind. Bei einigen Ausführungsformen kann der Isolator ein Hochfrequenzisolator sein, der konfiguriert ist zum Bereitstellen einer Kommunikation durch Hochfrequenzkopplung zwischen Antennen, wobei die Isolatorkomponenten 108 und 110 jeweils eine Antenne sind.
  • Die zwischen den Isolatorkomponenten 108 und 110 des ersten Halbleiter-Die 104 positionierte Isolationsbarriere 116 kann einen gewünschten Grad an galvanischer Isolation zwischen den Schaltungen 106 und 114 bereitstellen, während sie gestattet, dass es zum Koppeln zwischen den Isolatorkomponenten 108 und 110 kommt. Damit es zu einem Koppeln kommen kann (z. B. induktive Kopplung, kapazitive Kopplung oder Hochfrequenzkopplung), können Isolatorkomponenten 108 und 110 in relativ enger Nähe positioniert werden. Dementsprechend können eine oder mehrere Charakteristika (z. B. Material, Dicke) der Isolationsbarriere 116 zusätzlich zu dem Koppeln zwischen den Isolatorkomponenten 108 und 110 eine galvanische Isolation zwischen den Schaltungen 106 und 114 gestatten. Die Isolationsbarriere 116 kann einen Grad an galvanischer Isolation mit Signalverlust durch den Isolator zwischen den Schaltungen 106 und 114 ausgleichen. Die Isolationsbarriere 116 kann sich auf die Leistung des integrierten Isolatorbauelements 100 auswirken, so dass das integrierte Bauelement 116 nicht durch den Leistungspegel begrenzt wird, der zum Kompensieren des Signalverlusts durch den Isolator verwendet wird. Zu Beispielen für geeignete Materialien für die Isolationsbarriere 116 zählen ein oder mehrere Polyimide. Die Dicke der Isolationsbarriere 116 kann im Bereich von 5 Mikrometern bis 50 Mikrometern liegen oder kann einen beliebigen Wert oder Bereich von Werten in diesem Bereich aufweisen.
  • Die Leistung des integrierten Isolatorbauelements 100 kann durch elektrostatische Entladung und andere Verluste beeinflusst werden, die sich aus der relativen Nähe verschiedener elektrischer Komponenten ergeben. Bei Ausführungsformen, wo der zweite Halbleiter-Die 112 an einen separaten Kontakt (z. B. Systemträger, Pad, Pin) koppelt, kann eine Distanz zwischen dem Systemträger 102 und dem separaten Kontakt die Einhaltung von Vorgaben bzgl. interner Kriechströme (internal creepage) erfüllen, und die Distanz kann mindestens 350 Mikrometer betragen, zwischen 350 Mikrometern und 1 Millimeter liegen oder einen beliebigen anderen geeigneten Wert aufweisen. Bei einigen Ausführungsformen beträgt die Distanz zwischen dem Systemträger und dem Kontakt ungefähr 400 Mikrometer. Eine weitere Erwägung bei der Leistung eines integrierten Isolatorbauelements, wie etwa des integrierten Isolatorbauelements 100, ist die Distanz von dem zweiten Die 112 zum Systemträger 102. Das Beibehalten dieser Distanz unter Einhaltung spezifizierter Kriechparameter für eine bestimmte Anwendung kann die Wahrscheinlichkeit einer unerwünschten elektrostatischen Entladung reduzieren. Bei einigen Ausführungsformen kann eine Distanz zwischen dem zweiten Die 112 und dem Systemträger 102 mindestens 350 Mikrometer betragen, zwischen 350 Mikrometern und 1 Millimeter liegen oder irgendeinen anderen geeigneten Wert aufweisen. Bei einigen Ausführungsformen beträgt die Distanz zwischen dem zweiten Die 112 und dem Systemträger 102 ungefähr 400 Mikrometer. Eine weitere Erwägung bei der Leistung eines integrierten Isolatorbauelements, wie etwa des integrierten Isolatorbauelements 100, ist die Distanz zwischen der Isolatorkomponente 110, die die Schaltung 114 des zweiten Halbleiter-Die 112 koppelt, und dem Systemträger 102. Eine Distanz zwischen der Isolatorkomponente 110 und dem Systemträger 102 kann im Bereich von 300 Mikrometern bis 450 Mikrometern liegen oder irgendeinen Wert oder Bereich von Werten in diesem Bereich betragen. Bei einigen Ausführungsformen kann die Distanz mindestens 300 Mikrometer betragen.
  • 2A zeigt eine Querschnittsansicht eines integrierten Isolatorbauelements mit einem ersten Halbleiter-Die 104 und einem zweiten Halbleiter-Die 112, über dem Systemträger 102 positioniert. Bei der in 2A und 2B gezeigten Ausführungsform kann der zweite Halbleiter-Die 104 mit Isolatorkomponenten 110 und 108 nicht-überlappend sein. Der erste Halbleiter-Die 104 kann eine Schaltungsanordnungsschicht 122 mit der Schaltung 106 enthalten, die einen Sender (TX) und/oder einen Empfänger (RX) enthalten kann, und eine Passivierungsschicht 124. Die Schaltungsanordnungsschicht 122 kann eine oder mehrere Verbindungen 128 enthalten, die die Schaltung 106 elektrisch an den in der Passivierungsschicht 124 positionierten Isolator 108 koppeln. Bei einigen Ausführungsformen kann die Schaltungsanordnungsschicht 122 eine oder mehrere Abschirmkomponenten 126 enthalten, die positioniert sind zum Reduzieren des Signalverlusts und Verbessern der Leistung des integrierten Bauelements. Bei einigen Ausführungsformen kann eine Abschirmkomponente 126 zwischen der Isolatorkomponente 108 und einer Verbindung 128 positioniert sein. Der erste Halbleiter-Die 104 kann eine Passivierungsschicht 134 enthalten, wobei die Isolatorkomponente 110 in der Passivierungsschicht 134 positioniert ist. Die Isolationsbarriere 116 kann zwischen der Passivierungsschicht 124 und der Passivierungsschicht 134 positioniert sein. Der Kontakt 120 kann ein beliebiger geeigneter Kontakt außerhalb des integrierten Isolatorbauelements sein, einschließlich eines externen Pins oder Pads. Der Kontakt 120 kann elektrisch an den Kontakt 138 des ersten Halbleiter-Die 104 gekoppelt (z. B. drahtgebondet) sein. Der Kontakt 120 kann eine elektrische Massereferenz für den ersten Halbleiter-Die 104 bereitstellen, einschließlich seiner Schaltungsanordnung (z. B. Schaltung 106), oder kann eine Signalverbindung für den ersten Halbleiter-Die 104 sein. Die Drahtverbindung 146 kann den Kontakt 120 mit dem Kontakt 138 koppeln. Wenngleich in 2A nicht gezeigt, kann ein Kontakt 138 elektrisch an den Systemträger 102 gekoppelt (z. B. drahtgebondet) sein, und der Systemträger kann eine elektrische Massereferenz für den ersten Halbleiter-Die 104 bei einigen Ausführungsformen bereitstellen. Der Kontakt 138 kann durch Entfernen eines Abschnitts der Passivierungsschicht 124 und Abscheiden eines oder mehrerer Metalle ausgebildet werden oder kann auf beliebige andere geeignete Weise ausgebildet werden. Bei einigen Ausführungsformen kann der physische Kontakt zwischen dem Systemträger 102 und der Schaltungsanordnungsschicht 122 eine elektrische Massereferenz bereitstellen, die möglicherweise die Notwendigkeit für die elektrische Verbindung zwischen den Kontakten 138 und 120 beseitigen kann.
  • Der zweite Halbleiter-Die 112 kann die Passivierungsschicht 132 und die Schaltungsanordnungsschicht 130 mit der Schaltung 114 enthalten, die einen Sender (TX) und/oder einen Empfänger (RX) enthalten kann. Die Kontakte 140 und 142 des zweiten Halbleiter-Die 112 können elektrisch an die Schaltungsanordnungsschicht 130 koppeln und können zum Verbinden der Schaltung 114 mit anderen Komponenten des integrierten Bauelements verwendet werden. Der Kontakt 140 kann elektrisch an die Isolatorkomponente 110 gekoppelt (z. B. drahtgebondet) sein. Der Kontakt 142 kann elektrisch an die Schaltungsanordnungsschicht 130 gekoppelt sein und zum Verbinden der Schaltung 114 mit dem Kontakt 136 verwendet werden. Der Kontakt 136 kann ein beliebiger geeigneter Kontakt außerhalb des integrierten Isolatorbauelements sein, einschließlich eines externen Pins oder Pads. Die Drahtverbindung 144 kann den Kontakt 142 mit dem Kontakt 136 verbinden.
  • 2B ist eine planare Ansicht des in 2A gezeigten integrierten Bauelements. In 2B ist ersichtlich, dass das Positionieren des zweiten Halbleiter-Die 112 auf dem ersten Halbleiter-Die 104 derart ist, dass der Isolator in dem ersten Halbleiter-Die nicht durch den zweiten Halbleiter-Die bedeckt wird. Wie in 2A und 2B gezeigt, ist die Distanz X die Distanz zwischen dem Systemträger 102 und dem Kontakt 136 des integrierten Bauelements und kann gewählt werden, um Spezifikationen für das interne Kriechen zu erfüllen. Zu Spezifikationen für das interne Kriechen können eine Mindestdistanz zwischen leitfähigen Punkten (z. B. geklebten Verbindungsstellen) des integrierten Bauelements zählen, und die Mindestdistanz kann von Industriestandards und/oder Packaging-Materialien abhängen, die beim Kapseln des integrierten Bauelements verwendet werden. Das Einhalten von Spezifikationen für das interne Kriechen kann das Aufweisen einer Distanz X größer oder gleich der Mindestdistanz beinhalten. Bei einigen Ausführungsformen kann die Distanz X im Bereich von 350 Mikrometern bis 750 Mikrometern liegen oder kann einen beliebigen Wert oder Bereich von Werten innerhalb dieses Bereichs haben. Die Distanz Y ist die Distanz zwischen den Kontakten 120 und 136 des integrierten Bauelements. Die Distanz Y kann einen Wert besitzen, der so gewählt ist, dass er Spezifikationen für das externe Kriechen erfüllt. Spezifikationen für das externe Kriechen können eine Mindestdistanz zwischen Pads und/oder Pins eines integrierten Bauelements beinhalten, die von Industriestandards und/oder Packaging-Materialien abhängen kann, die beim Kapseln des integrierten Bauelements verwendet werden. Das Einhalten der Spezifikationen für das externe Kriechen kann das Aufweisen einer Distanz Y größer oder gleich der Mindestdistanz beinhalten. Bei einigen Ausführungsformen kann die Distanz Y im Bereich von 0,5 Millimeter bis 15 Millimeter liegen oder kann einen beliebigen Wert oder Bereich von Werten innerhalb dieses Bereichs haben.
  • Einige Ausführungsformen der vorliegenden Anmeldung betreffen ein integriertes Isolatorbauelement mit mehr als einem sekundären Die, das über dem ersten Halbleiter-Die positioniert ist, in dem der Isolator ausgebildet ist. Bei derartigen Ausführungsformen kann das integrierte Bauelement mehr als eine galvanische Isolation zwischen einem ersten Halbleiter-Die und einem zweiten Halbleiter-Die bereitstellen. Das heißt, der erste Halbleiter-Die kann mehrere Isolatoren enthalten. Die mehreren sekundären Dies können für eine Kapselung bemessen und geformt werden und um kriech-erfüllend zu sein. Bei einigen Ausführungsformen können Package-Pads und/oder -Pins so angeordnet sein, dass sie einem oder mehreren Kriecherfüllungswerten genügen.
  • 2C zeigt eine beispielhafte planare Ansicht eines integrierten Bauelements mit zwei Halbleiter-Dies, die in einer Konfiguration Seite an Seite angeordnet und auf einem Halbleiter-Die mit Passivierungsschichten 134 und 124 positioniert sind. Die beiden Seite an Seite befindlichen Halbleiter-Die können jeweils eine Passivierungsschicht 132 und eine Schaltungsanordnungsschicht 130 besitzen, wie oben unter Bezugnahme auf 2A erörtert. Wie in 2C gezeigt, ist die Passivierungsschicht 132a für einen der beiden Seite an Seite befindlichen Halbleiter-Dies, und die Passivierungsschicht 132b ist für den anderen Halbleiter-Die. Die Distanzen Y1, Y2 und Y3 können Werte annehmen, die einer Spezifikation für externe Kriechströmes (external creepage) auf Platinenebene genügen, um ein gewünschtes Ausmaß an Isolation für das integrierte Bauelement bereitzustellen. Die Distanz Y1 ist die Distanz zwischen den Kontakten 120b und 136b des integrierten Bauelements. Die Distanz Y2 ist die Distanz zwischen den Kontakten 120a und 136a. Die Distanz Y3 ist die Distanz zwischen den Kontakten 136a und 136b. Die Kontakte 120a, 120b, 136a und 136b können Pads und/oder Pins des integrierten Bauelements sein. Bei einigen Ausführungsformen können die Distanzen Y1, Y2 und Y3 im Bereich von 0,5 mm bis 15 mm liegen oder einen beliebigen Wert oder Bereich von Werten innerhalb dieses Bereichs besitzen. Die Distanzen X1 und X2 können Werte besitzen, die Richtlinien für internes Kriechen genügen. Die Distanz X1 ist die Distanz zwischen dem Kontakt 136b und dem Systemträger 102. Der Kontakt 136b kann elektrisch an einen Kontakt des Halbleiter-Die mit der Passivierungsschicht 132b koppeln. Die Distanz X2 ist die Distanz zwischen dem Kontakt 136a und dem Systemträger 102. Der Kontakt 136a kann elektrisch an einen Kontakt eines Halbleiter-Die mit der Passivierungsschicht 132a koppeln. Die Distanzen X1 und X2 können im Bereich von 350 Mikrometern bis 750 Mikrometern liegen oder irgendeinen Wert oder Bereich von Werten innerhalb dieses Bereichs besitzen. Die Distanz Z, die die Distanz zwischen den beiden Seite an Seite befindlichen Halbleiter-Die darstellt, kann einen Wert besitzen, der so gewählt ist, dass die elektrische Entladung zwischen den Dies reduziert wird und/oder das Risiko eines elektrischen Durchschlags zwischen den Halbleiter-Die reduziert oder eliminiert wird.
  • Das integrierte Isolatorbauelement von 2C kann mehrere Isolatoren vorsehen. Beispielsweise kann ein Isolator vorgesehen sein, um eine Schaltung auf dem Halbleiter-Die 104 von einer auf dem Halbleiter-Die mit der Passivierungsschicht 132a zu isolieren. Ein separater Isolator kann vorgesehen sein, um eine Schaltung auf dem Halbleiter-Die 104 von einer auf dem Halbleiter-Die mit der Passivierungsschicht 132b zu isolieren. Auf diese Weise können mehrere Isolatoren vorgesehen werden, während immer noch ein gestapeltes integriertes Isolatorbauelement auf einem einzelnen Systemträger bereitgestellt wird. Die Isolatoren können sich bei einigen Ausführungsformen auf dem Halbleiter-Die 104 befinden.
  • Bei einigen Ausführungsformen eines gestapelten integrierten Isolatorbauelements mit einem Isolator in einem ersten Halbleiter-Die, auf dem ein oder mehrere Halbleiter-Die gestapelt sind, kann ein Abschnitt des zweiten Halbleiter-Die einen Teil oder alles des Isolators auf dem ersten Halbleiter-Die überlappen. Ein Vorzug eines integrierten Bauelements mit dieser Konfiguration besteht darin, dass der zweite Halbleiter-Die möglicherweise einen zusätzlichen Flächeninhalt beansprucht, der anderweitig zum Ausbilden von Oberflächenkontakten für den Isolator verwendet werden kann. Eine derartige Konfiguration kann gestatten, dass das integrierte Bauelement im Vergleich dazu, wenn der zweite Halbleiter-Die mit dem Isolator nicht-überlappend ist, wie etwa dem in 2A gezeigten integrierten Isolatorbauelement, einen größeren zweiten Halbleiter-Die besitzt. Das Ausmaß an zusätzlichem Flächeninhalt, das der zweite Halbleiter-Die möglicherweise in Anspruch nimmt, kann von dem Flächeninhalt des ersten Halbleiter-Die und/oder einer Distanz zwischen dem zweiten Halbleiter-Die und dem ersten Halbleiter-Die abhängen (z. B. einer Distanz einer oberen Oberfläche des zweiten Halbleiter-Die und einem leitfähigen Teil des ersten Halbleiter-Dies), um Richtlinien bezüglich des Kriechens einzuhalten. Beispielsweise kann der zweite Halbleiter-Die, der mit dem Isolator überlappt, einen ungefähr 10% größeren Flächeninhalt besitzen als ein integriertes Bauelement, das den Isolator nicht überlappt, wie etwa das in 2A gezeigte Bauelement.
  • Bei Ausführungsformen, bei denen der zweite Halbleiter-Die einen Teil oder alles des Isolators überlappt, kann der erste Halbleiter-Die eine Oxidschicht enthalten, die zwischen der Isolationsbarriere und der Isolatorkomponente positioniert ist, konfiguriert zum Koppeln mit dem zweiten Halbleiter-Die. Die Oxidschicht kann eine oder mehrere elektrische Verbindungen zum Verbinden der Isolatorkomponente mit einem Kontakt des ersten Halbleiter-Die enthalten. 3A zeigt eine Querschnittsansicht eines integrierten Isolatorbauelements, in dem der zweite Halbleiter-Die 112 positioniert ist zum Überlappen mit Isolatorkomponenten 110 und 108 auf einem ersten Halbleiter-Die 104. Bei dieser Ausführungsform enthält der in 3A gezeigte erste Halbleiter-Die 104 eine Oxidschicht 302 (z. B. thermisches Siliziumoxid), die zwischen der Passivierungsschicht 134 und der Isolationsbarriere 116 positioniert ist. Die Oxidschicht 302 kann eine oder mehrere elektrische Verbindungen 304 enthalten, die als eine Unterführung durch die Oxidschicht 302 wirken und die Isolatorkomponente 110 an den Kontakt 306 koppeln hönnen. Eine elektrische Verbindung 304 kann aus einem oder mehreren Metallen gebildet werden. Der Kontakt 306 kann durch eine Drahtverbindung 308 an den Kontakt 140 des zweiten Halbleiter-Die 112 drahtgebondet sein. Der Kontakt 310 kann die Schaltungsanordnungsschicht (z. B. Schaltung 114) elektrisch an den Kontakt 136 koppeln, wie etwa durch ein Drahtbonden.
  • 3B zeigt eine planare Ansicht des in 3A gezeigten integrierten Isolatorbauelements. Zusätzlich zu den oben erörterten Distanzen Y und X kann eine Distanz W zwischen den Kontakten der beiden Halbleiter-Dies, die durch Drahtverbindungen verbunden sein können, einen Wert besitzen, der so gewählt ist, dass das Bonden zwischen den beiden Halbleiter-Die möglich ist und/oder dass Spezifikationen bezüglich des Kriechens eingehalten werden. Beispielsweise kann die Distanz W zwischen dem Kontakt 306 des ersten Halbleiter-Die 104 und dem Kontakt 140 des zweiten Halbleiter-Die 112 liegen. Die Distanz W kann eine gewünschte Distanz bereitstellen, um ein Drahtbonden zwischen den beiden Halbleiter-Die zu gestatten, wie etwa durch Down-Bonden. Die Distanz W kann im Bereich von 50 Mikrometern bis 250 Mikrometern liegen oder einen beliebigen Wert oder Bereich von Werten innerhalb dieses Bereichs besitzen. Bei einigen Ausführungsformen kann die Distanz W etwa 150 Mikrometer betragen. Das Einhalten von Richtlinien bezüglich des Kriechens kann eine zusätzliche Überlegung sein, um einen gewünschten Grad an elektrischer Isolation zwischen Kontakten der beiden Halbleiter-Die zu gestatten, wie etwa Kontakt 140 und 306. Eine vertikale Dimension oder Höhe des zweiten Halbleiter-Die 112 kann einen Wert besitzen, der so gewählt ist, dass Richtlinien bezüglich des Kriechens eingehalten werden. Die vertikale Dimension des zweiten Halbleiter-Die 112 kann im Bereich von 100 Mikrometern bis 400 Mikrometern liegen oder einen beliebigen Wert oder Bereich von Werten innerhalb dieses Bereichs besitzen.
  • Während 3A eine Ausführungsform zeigt, bei der ein Isolator in einem Halbleiter-Die durch einen anderen Halbleiter-Die überlappt wird und durch Drahtverbindungen an den darüber liegenden Halbleiter-Die gekoppelt ist, können andere Techniken zum Koppeln des Isolators an den darüber liegenden Halbleiter-Die verwendet werden. Bei einigen Ausführungsformen können ein oder mehrere Vias (z. B. Silizium-Vias wie etwa ein TSV (through silicon via)) durch die Schaltungsanordnungsschicht des zweiten Halbleiter-Die hindurch ausgebildet werden und können den Isolator elektrisch an einen Kontakt des zweiten Halbleiter-Die koppeln. Als ein Beispiel zeigt 4A eine Querschnittsansicht eines integrierten Isolatorbauelements, bei dem der zweite Halbleiter-Die 112 ein Via 402 enthält. Das Via 402 kann sich durch die Schaltungsanordnungsschicht 130 erstrecken und die Isolatorkomponente 110 mit dem Kontakt 404 verbinden. Das Via 402 kann Silizium enthalten, wenngleich andere Materialien implementiert sein können. Der Kontakt 404 kann elektrisch mit der Schaltungsanordnungsschicht 130 (z. B. der Schaltung 114) koppeln.
  • Bei einigen Ausführungsformen können eine oder mehrere Säulen (z. B. Kupfersäulen) zwischen dem zweiten Halbleiter-Die und dem ersten Halbleiter-Die eines Stacked-Die-Bauelements positioniert sein. Bei solchen Ausführungsformen kann der zweite Halbleiter-Die in einer derartigen Distanz von dem ersten Halbleiter-Die positioniert sein, dass Luft oder ein anderes geeignetes Material einen Raum zwischen dem ersten und zweiten Halbleiter-Die füllt. Eine Säule kann einen Isolator des ersten Halbleiter-Die elektrisch an einen Kontakt des zweiten Halbleiter-Die koppeln. Eine Säule kann Kontakte der beiden Halbleiter-Die elektrisch koppeln, was das Drahtbonden zu einem externen Kontakt erleichtern kann, wie etwa während des Kapselns.
  • 4B zeigt eine Querschnittsansicht eines integrierten Isolatorbauelements mit Säulen 410 und 414. Die Säule 410 kann die Isolatorkomponente 110 elektrisch an den Kontakt 412 koppeln. Die Säule 414 kann den Kontakt 416 des zweiten Halbleiter-Die 112 elektrisch an den Kontakt 418 des ersten Halbleiter-Die koppeln, der an den separat von dem Systemträger 102 positionierten Kontakt 136 drahtgebondet sein kann. Die Säule 414 kann den Austausch von Leistung und/oder Daten/Informationen zwischen der Schaltungsanordnungsschicht 130 und dem Kontakt 136 gestatten. Beispielsweise kann die Säule 414 ein Signal von der Schaltung 114 des zweiten Halbleiter-Die 112 zum Kontakt 136 lenken. Das Ausbilden der Säule 414 kann die Fabrikation einer elektrischen Verbindung zwischen dem Kontakt 416 und dem Kontakt 136 wegen Herausforderungen erleichtern, die beim direkten Drahtbonden des Kontakts 136 an den Kontakt 416 bestehen können, was als ein „Up-Bonding” angesehen werden kann. Durch die Säule 414 werden diese Herausforderungen beseitigt, weil der Kontakt 136 an den Kontakt 418 bonden kann, wie etwa durch einen „Down-Bonding”-Prozess. Die Säulen 410 und 414 können Metall (z. B. Kupfer) enthalten, wenngleich andere Materialien implementiert werden können. Da der zweite Halbleiter-Die 112 relativ zu dem ersten Halbleiter-Die 104 derart positioniert ist, dass sich die Passivierungsschichten 132 und 134 nahe aneinander befinden, kann das in 4B gezeigte integrierte Isolatorbauelement so angesehen werden, dass es eine Flip-Chip-on-Die-Konfiguration besitzt. Bei einigen Ausführungsformen können mehrere über dem ersten Halbleiter-Die positionierte zweite Halbleiter-Die und zusätzliche Säulen vorliegen, die konfiguriert sind zum elektrischen Koppeln jedes der zweiten Halbleiter-Die an den ersten Halbleiter-Die.
  • 4C zeigt eine planare Ansicht des in 4A gezeigten integrierten Bauelements. Ein Kontakt 142 kann elektrisch an einen Kontakt 136 gekoppelt sein, und ein Kontakt 138 kann elektrisch an einen Kontakt 120 gekoppelt sein. Die 4C zeigen mehrere planare Dimensionen der integrierten Bauelemente, einschließlich der oben erörterten X und Y. Die in 4C gezeigten Dimensionen können für das in 4B gezeigte integrierte Bauelement gelten. Der erste Halbleiter-Die kann eine Dimension D in einer Richtung entlang einer Linie zwischen einem Kontakt des ersten Halbleiter-Dies, wie etwa dem Kontakt 138, und einem Kontakt des zweiten Halbleiter-Dies, wie etwa dem in 4C gezeigten Kontakt 142 oder dem Kontakt 418 des in 4B gezeigten integrierten Bauelements, besitzen. Wie in 4C gezeigt, kann die Dimension D eine Dimension der Schicht 124 sein. Die Dimension D des ersten Halbleiter-Die 104 kann im Bereich von 0,5 mm bis 2 mm liegen oder irgendeinen Wert oder Bereich von Werten innerhalb dieses Bereichs besitzen. Das integrierte Bauelement kann eine Dimension L entlang einer Linie zwischen Kontakten (z. B. Pads und/oder Pins) auf entgegengesetzten Seiten des integrierten Bauelements besitzen, wie etwa einer Linie zwischen den Kontakten 120 und 136. Die Dimension L des integrierten Bauelements kann im Bereich von 1,5 mm bis 3,5 mm liegen oder irgendeinen Wert oder Bereich von Werten innerhalb dieses Bereichs besitzen. Das integrierte Bauelement kann eine Dimension H entlang einer Seite des integrierten Bauelements besitzen, die mehrere Kontakte (z. B. Pads und/oder Pins) auf der Seite schneidet, wie etwa Kontakte 136. Eine Dimension H des integrierten Bauelements kann im Bereich von 3 mm bis 5 mm liegen oder irgendeinen Wert oder Bereich von Werten innerhalb dieses Bereichs besitzen.
  • Einige Ausführungsformen der vorliegenden Anmeldung betreffen Verfahren zum Ausbilden eines integrierten Bauelements mit einer gestapelten Konfiguration gemäß den hierin beschriebenen Techniken. 5 zeigt ein beispielhaftes Verfahren zum Herstellen 500. Im Schritt 510 kann eine Schaltung auf einem ersten Halbleiter-Die ausgebildet werden. Die Schaltung des ersten Halbleiter-Die kann einen Sender und/oder einen Empfänger enthalten. Bei einigen Ausführungsformen kann die Schaltung des ersten Halbleiter-Die in einer Schaltungsanordnungsschicht des Dies ausgebildet werden. Im Schritt 520 kann ein Isolator in dem ersten Halbleiter-Die ausgebildet werden. Der Isolator enthält Isolatorkomponenten, deren Typ von dem gewünschten Isolationstyp abhängen kann (z. B. Spulen, Platten, Antennen). Die Isolatorkomponenten können in verschiedenen Schichten des ersten Halbleiter-Die ausgebildet werden, so dass eine erste Isolatorkomponente in einer ersten Schicht ausgebildet wird und eine zweite Isolatorkomponente in einer zweiten Schicht ausgebildet wird. Bei einigen Ausführungsformen können die Isolatorkomponenten in einer Passivierungsschicht wie etwa den hier zuvor beschriebenen Passivierungsschichten 124 und 134 ausgebildet werden. Eine Isolationsbarriere kann zwischen den Isolatorkomponenten ausgebildet werden. Bei einigen Ausführungsformen können eine oder mehrere elektrische Verbindungen innerhalb einer Oxidschicht des ersten Halbleiter-Die ausgebildet werden, wie etwa hier zuvor beschriebene elektrische Verbindungen 304. Die eine oder mehreren elektrischen Verbindungen können als eine Unterführung wirken und die zweite Isolatorkomponente mit einem Kontakt verbinden, wie etwa dem hier zuvor beschriebenen Kontakt 306. Im Schritt 530 kann eine Schaltung in einem zweiten Halbleiter-Die ausgebildet werden. Die Schaltung des zweiten Halbleiter-Die kann einen Sender und/oder einen Empfänger enthalten. Bei einigen Ausführungsformen kann ein Via ausgebildet werden, das sich durch eine oder mehrere Schichten des zweiten Halbleiter-Die erstreckt. Das Via kann sich durch eine Schaltungsanordnungsschicht des zweiten Halbleiter-Die erstrecken. Das Via kann die zweite Isolatorkomponente elektrisch an einen Kontakt des zweiten Halbleiter-Die koppeln. Das Via kann Silizium enthalten.
  • Im Schritt 540 kann der zweite Halbleiter-Die über dem ersten Halbleiter-Die positioniert werden. Bei einigen Ausführungsformen kann der zweite Halbleiter-Die positioniert werden zum Nicht-Überlappen mit dem Isolator des ersten Halbleiter-Dies. Bei einigen Ausführungsformen kann der zweite Halbleiter-Die positioniert werden zum Überlappen mit der zweiten Isolatorkomponente des ersten Halbleiter-Dies. Bei einigen Ausführungsformen kann der zweite Halbleiter-Die den ersten Halbleiter-Die kontaktieren. Bei einigen Ausführungsformen können der zweite Halbleiter-Die und der erste Halbleiter-Die zwischen sich einen Raum besitzen, der mit Luft oder anderen Materialien gefüllt ist. Bei einigen Ausführungsformen kann der erste Halbleiter-Die vor dem Positionieren des zweiten Halbleiter-Die über dem ersten Halbleiter-Die an einem Systemträger (z. B. Paddle, Pad) angebracht werden.
  • Bei einigen Ausführungsformen können der zweite Halbleiter-Die und der erste Halbleiter-Die eine Flip-Chip-on-Die-Konfiguration besitzen, wo der zweite Halbleiter-Die derart umgeklappt ist, dass sich die Passivierungsschichten des ersten und zweiten Halbleiter-Die aneinander befinden, wie etwa Passivierungsschichten 132 und 134 des in 4B gezeigten integrierten Bauelements. Bei solchen Ausführungsformen kann eine zwischen dem ersten und zweiten Halbleiter-Die positionierte Säule den Isolator elektrisch an einen Kontakt des zweiten Halbleiter-Die koppeln. Die Säule kann aus einem oder mehreren Metallen (z. B. Kupfer) ausgebildet werden. Die Säule kann vor dem Positionieren des zweiten Halbleiter-Die über dem ersten Halbleiter-Die auf dem zweiten Halbleiter-Die ausgebildet werden (z. B. durch Aufwachsen der Säule auf einer Oberfläche des zweiten Halbleiter-Dies). Bei Ausführungsformen, wo die Säule auf einer Oberfläche des zweiten Halbleiter-Die aufgewachsen wird, wird der zweite Halbleiter-Die derart über dem ersten Halbleiter-Die positioniert, dass sich die Oberfläche mit der Säule nahe an dem ersten Halbleiter-Die befindet. Bei einigen Ausführungsformen kann vor dem Positionieren des zweiten Halbleiter-Die über dem ersten Halbleiter-Die eine elektrische Verbindung zwischen dem ersten Halbleiter-Die und einem Pad und/oder einem Pin ausgebildet werden. Beispielsweise kann ein Verfahren zum Ausbilden des in 4B gezeigten integrierten Bauelements das Ausbilden der Säulen 410 und 414 auf dem zweiten Halbleiter-Die 112 und das Ausbilden einer elektrischen Verbindung (z. B. Drahtbonden) zwischen dem Kontakt 418 des ersten Halbleiter-Die 104 und dem Kontakt 136 vor dem Positionieren des zweiten Halbleiter-Die 112 über dem ersten Halbleiter-Die 104 beinhalten.
  • Im Schritt 550 kann das Kapseln des integrierten Bauelements das Ausbilden elektrischer Verbindungen einschließlich von Kontakten beinhalten und das Drahtbonden zu Kontakten, Pins und/oder Pads kann unter Verwendung beliebiger geeigneter Techniken vorgenommen werden. Elektrische Verbindungen können zwischen dem ersten und zweiten Halbleiter-Die (z. B. ein Kontakt für die zweite Isolatorkomponente zu dem zweiten Halbleiter-Die) und zwischen einem Die und einem oder mehreren Package-Pads oder Leitungen ausgebildet werden. Bei einigen Ausführungsformen kann das Kapseln des integrierten Bauelements das Positionieren der Stacked-Die-Konfiguration des ersten und zweiten Halbleiter-Die über einem einzelnen Systemträger beinhalten.
  • Die hierin beschriebenen integrierten Isolatorbauelemente können in verschiedenen Anwendungen (z. B. industriell, medizinisch, Verbraucher) verwendet werden. Beispielsweise können ein Datentransfer und/oder ein Leistungstransfer zwischen galvanisch isolierten Systemen mit den hierin beschriebenen integrierten Isolatorbauelementen bewerkstelligt werden. Beispielsweise kann medizinisches Gerät in einem Raum, in dem eine medizinische Prozedur durchgeführt wird, galvanisch von einem Steuersystem in einem Steuerraum isoliert sein. Beispielsweise können ein Teil eines medizinischen Bildgebungsgeräts und/oder Monitore in dem Raum, in dem die Prozedur durchgeführt wird, von einem System isoliert sein, das die Betätigung des Bildgebungsgeräts und/oder das Display steuert. Der Isolator kann ein integriertes Isolatorbauelement von einem beliebigen der hierin beschriebenen Typen sein, und der isolierte Signalweg kann analog oder digital sein.
  • Als ein weiteres Beispiel kann ein Industriegerät von einem das Gerät steuernden Steuersystem isoliert sein. Beispielsweise können Hochleistungsmotoren von ihren betriebssteuernden Steuersystemen durch integrierte Isolatorbauelemente der hierin beschriebenen Typen isoliert sein. Die Steuersysteme können bei einer niedrigeren Leistung arbeiten als die durch das Industriegerät verwendeten Hochleistungsmotoren. Der Isolator kann auf einer Leiterplatte angeordnet sein, auf der verschiedene, mit den Motoren und/oder dem Steuergerät verbundene Schaltungskomponenten enthalten sind.
  • Es sind auch andere Verwendungen der hierin beschriebenen integrierten Isolatorbauelemente möglich, da jene beschriebene Beispiele nichtbegrenzend sind.
  • Wie beschrieben können einige Aspekte als ein oder mehrere Verfahren verkörpert sein. Die als Teil des Verfahrens durchgeführten Schritte können auf beliebige geeignete Weise geordnet sein. Dementsprechend können Ausführungsformen konstruiert werden, bei denen die Schritte in einer anderen als der dargestellten Reihenfolge durchgeführt werden, was das Durchführen einiger Schritte simultan beinhalten kann, obwohl in darstellenden Ausführungsformen als sequentielle Schritte gezeigt.
  • Die Ausdrücke „ungefähr” und „etwa” können so verwendet werden, dass sie innerhalb von +20% eines Zielwerts bei einigen Ausführungsformen bedeuten, innerhalb +10% eines Zielwerts bei einigen Ausführungsformen, innerhalb von +5% eines Zielwerts bei einigen Ausführungsformen und noch innerhalb von +2% eines Zielwerts bei einigen Ausführungsformen. Die Ausdrücke „ungefähr” und „etwa” können den Zielwert beinhalten.

Claims (20)

  1. Integriertes Isolatorbauelement, aufweisend: einen ersten Halbleiter-Die, aufweisend: mindestens eine erste Schaltung; und mindestens einen Isolator mit einer in einer ersten Schicht des Halbleiter-Die positionierten ersten Isolatorkomponente und einer in einer zweiten Schicht des ersten Halbleiter-Die positionierten zweiten Isolatorkomponente; und einen über dem ersten Halbleiter-Die positionierten zweiten Halbleiter-Die, wobei der zweite Halbleiter-Die mindestens eine zweite Schaltung besitzt.
  2. Integriertes Isolatorbauelement nach Anspruch 1, wobei die erste Isolatorkomponente konfiguriert ist zum Arbeiten bei einer ersten Spannung und die zweite Isolatorkomponente konfiguriert ist zum Arbeiten bei einer von der ersten Spannung verschiedenen zweiten Spannung.
  3. Integriertes Isolatorbauelement nach Anspruch 2, wobei die mindestens erste Schaltung konfiguriert ist zum Arbeiten bei der ersten Spannung und die mindestens eine zweite Schaltung konfiguriert ist zum Arbeiten bei der zweiten Spannung.
  4. Integriertes Isolatorbauelement nach einem vorhergehenden Anspruch, wobei die mindestens eine erste Schaltung einen Sender oder einen Empfänger enthält und die mindestens eine zweite Schaltung einen Sender oder einen Empfänger enthält.
  5. Integriertes Isolatorbauelement nach einem vorhergehenden Anspruch, wobei das integrierte Bauelement weiterhin einen Systemträger enthält und der erste Halbleiter-Die auf dem Systemträger montiert ist.
  6. Integriertes Isolatorbauelement nach einem vorhergehenden Anspruch, wobei der mindestens eine Isolator einen Transformator enthält und die erste Isolatorkomponente und die zweite Isolatorkomponente Spulen sind.
  7. Integriertes Isolatorbauelement nach einem vorhergehenden Anspruch, wobei der zweite Halbleiter-Die und der Isolator nicht-überlappend sind.
  8. Integriertes Isolatorbauelement nach einem vorhergehenden Anspruch, wobei der zweite Halbleiter-Die über dem Isolator positioniert ist.
  9. Integriertes Isolatorbauelement nach Anspruch 8, weiterhin aufweisendmindestens ein Via durch den zweiten Halbleiter-Die, wobei das mindestens eine Via die zweite Isolatorkomponente elektrisch an einen Kontakt des zweiten Halbleiter-Die koppelt.
  10. Integriertes Isolatorbauelement nach Anspruch 8, weiterhin aufweisendmindestens eine zwischen dem ersten Halbleiter-Die und dem zweiten Halbleiter-Die positionierte Säule, wobei die mindestens eine Säule die zweite Isolatorkomponente elektrisch an einen Kontakt des zweiten Halbleiter-Die koppelt.
  11. Verfahren zum Herstellen eines integrierten Bauelements mit einem Isolator, wobei das Verfahren Folgendes aufweist: Ausbilden einer ersten Isolatorkomponente in einer ersten Schicht eines ersten Halbleiter-Dies, wobei der erste Halbleiter-Die mindestens eine erste Schaltung enthält; Ausbilden einer zweiten Isolatorkomponente in einer zweiten Schicht des ersten Halbleiter-Dies; und Positionieren eines zweiten Halbleiter-Die über dem ersten Halbleiter-Die, wobei der zweite Halbleiter-Die mindestens eine zweite Schaltung enthält.
  12. Verfahren nach Anspruch 11, wobei das Positionieren des zweiten Halbleiter-Die über dem ersten Halbleiter-Die das Positionieren des zweiten Halbleiter-Die zum Überlappen mit der zweiten Isolatorkomponente des ersten Halbleiter-Die aufweist.
  13. Verfahren nach Anspruch 11 oder 12, weiterhin aufweisend das Ausbilden einer Säule zwischen dem ersten Halbleiter-Die und dem zweiten Halbleiter-Die.
  14. Verfahren nach Anspruch 13, wobei das Ausbilden der Säule das Ausbilden der Säule zum elektrischen Koppeln mit der zweiten Isolatorkomponente und einem Kontakt des zweiten Halbleiter-Die aufweist.
  15. Verfahren nach Anspruch 11 oder 12, weiterhin aufweisend das Ausbilden eines Via durch eine Schaltungsanordnungsschicht des zweiten Halbleiter-Die zum elektrischen Koppeln der zweiten Isolatorkomponente an einen Kontakt des zweiten Halbleiter-Dies.
  16. System, aufweisend: einen ersten Halbleiter-Die, aufweisend: mindestens eine erste Schaltung, die konfiguriert ist zum Arbeiten in einem ersten Spannungsbereich; und mindestens einen Isolator mit einer in einer ersten Schicht des Halbleiter-Die positionierten ersten Isolatorkomponente und einer in einer zweiten Schicht des ersten Halbleiter-Die positionierten zweiten Isolatorkomponente; und einen über dem ersten Halbleiter-Die positionierten zweiten Halbleiter-Die, wobei der zweite Halbleiter-Die mindestens eine zum Arbeiten in einem von dem ersten Spannungsbereich verschiedenen zweiten Spannungsbereich konfigurierte zweite Schaltung besitzt.
  17. System nach Anspruch 16, weiterhin aufweisend einen ersten Systemträger, auf dem der erste Halbleiter-Die positioniert ist, wobei ein elektrischer Kontakt auf dem ersten Halbleiter-Die elektrisch an einen elektrischen Kontakt auf dem ersten Systemträger gekoppelt ist und wobei ein elektrischer Kontakt auf dem zweiten Halbleiter-Die elektrisch an einen elektrischen Kontakt auf dem zweiten Systemträger gekoppelt ist.
  18. System nach Anspruch 16 oder 17, wobei der zweite Halbleiter-Die über dem Isolator positioniert ist.
  19. System nach Anspruch 18, weiterhin aufweisend mindestens ein Via durch den zweiten Halbleiter-Die, wobei das mindestens eine Via die zweite Isolatorkomponente elektrisch an einen Kontakt des zweiten Halbleiter-Die koppelt.
  20. System nach Anspruch 18, weiterhin aufweisend mindestens eine zwischen dem ersten Halbleiter-Die und dem zweiten Halbleiter-Die positionierte Säule, wobei die mindestens eine Säule die zweite Isolatorkomponente elektrisch an einen Kontakt des zweiten Halbleiter-Die koppelt.
DE102017120763.5A 2016-09-14 2017-09-08 Galvanischer Einzel-Systemträger-Stacked-Die-Isolator Active DE102017120763B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/265,138 US9978696B2 (en) 2016-09-14 2016-09-14 Single lead-frame stacked die galvanic isolator
US15/265,138 2016-09-14

Publications (2)

Publication Number Publication Date
DE102017120763A1 true DE102017120763A1 (de) 2018-03-15
DE102017120763B4 DE102017120763B4 (de) 2022-12-29

Family

ID=61247242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017120763.5A Active DE102017120763B4 (de) 2016-09-14 2017-09-08 Galvanischer Einzel-Systemträger-Stacked-Die-Isolator

Country Status (4)

Country Link
US (1) US9978696B2 (de)
JP (2) JP2018046280A (de)
CN (1) CN107818966A (de)
DE (1) DE102017120763B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019117789A1 (de) * 2019-07-02 2021-01-07 Infineon Technologies Ag Halbleitervorrichtung mit galvanisch isolierten Halbleiterchips

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
EP3963626B1 (de) * 2019-04-29 2024-06-12 Analog Devices, Inc. Miniaturisierte isolatormodule für eigensicherheitsanwendungen
US11469223B2 (en) * 2019-05-31 2022-10-11 Analog Devices International Unlimited Company High precision switched capacitor MOSFET current measurement technique
US11387316B2 (en) * 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
US11476045B2 (en) 2020-05-29 2022-10-18 Analog Devices International Unlimited Company Electric field grading protection design surrounding a galvanic or capacitive isolator
US11621364B2 (en) * 2020-07-22 2023-04-04 Mpics Innovations Pte. Ltd Isolation device and method of transmitting a signal across an isolation material using wire bonds
CN115377085A (zh) * 2022-08-09 2022-11-22 中国科学院自动化研究所 一种无线互连装置及系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230287B2 (ja) * 1992-08-17 2001-11-19 富士電機株式会社 モノリシック電源装置
DE10232642B4 (de) 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
US7489526B2 (en) 2004-08-20 2009-02-10 Analog Devices, Inc. Power and information signal transfer using micro-transformers
US20080278275A1 (en) 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US9105391B2 (en) 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
JP5045219B2 (ja) 2007-04-27 2012-10-10 富士電機株式会社 マイクロトランスの製造方法
ITTO20070325A1 (it) 2007-05-11 2008-11-12 St Microelectronics Srl Isolatore galvanico integrato utilizzante trasmissione wireless
JP2009295750A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置
US8446243B2 (en) 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
JP5238562B2 (ja) * 2009-03-13 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置
WO2010137090A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置
JP2011082212A (ja) * 2009-10-02 2011-04-21 Toyota Motor Corp マイクロトランス素子、信号伝達回路、及び半導体装置
JP2012204575A (ja) * 2011-03-25 2012-10-22 Panasonic Corp 半導体装置
US9153520B2 (en) * 2011-11-14 2015-10-06 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
WO2013179333A1 (en) 2012-05-29 2013-12-05 Fuji Electric Co., Ltd. Isolator and isolator manufacturing method
JP2014022600A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体集積回路
DE102013100622B4 (de) 2013-01-22 2018-03-01 Phoenix Contact Gmbh & Co. Kg Leiterplatte im Lagenaufbau
US9466413B2 (en) 2013-06-28 2016-10-11 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US20150004902A1 (en) * 2013-06-28 2015-01-01 John M. Pigott Die-to-die inductive communication devices and methods
US10992346B2 (en) * 2014-03-26 2021-04-27 Nxp Usa, Inc. Systems and devices with common mode noise suppression structures and methods
CN104022113B (zh) 2014-06-16 2018-09-11 中国科学院自动化研究所 一种基于微型变压器的堆叠式数字隔离器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019117789A1 (de) * 2019-07-02 2021-01-07 Infineon Technologies Ag Halbleitervorrichtung mit galvanisch isolierten Halbleiterchips
US11444007B2 (en) 2019-07-02 2022-09-13 Infineon Technologies Ag Semiconductor device with galvanically isolated semiconductor chips
DE102019117789B4 (de) 2019-07-02 2023-06-01 Infineon Technologies Ag Halbleitervorrichtung mit galvanisch isolierten Halbleiterchips
US11837531B2 (en) 2019-07-02 2023-12-05 Infineon Technologies Ag Semiconductor device with galvanically isolated semiconductor chips

Also Published As

Publication number Publication date
JP6903721B2 (ja) 2021-07-14
DE102017120763B4 (de) 2022-12-29
JP2019195110A (ja) 2019-11-07
CN107818966A (zh) 2018-03-20
US9978696B2 (en) 2018-05-22
JP2018046280A (ja) 2018-03-22
US20180076154A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
DE102017120763B4 (de) Galvanischer Einzel-Systemträger-Stacked-Die-Isolator
DE102009034404B4 (de) Transformatoren und Verfahren zum Herstellen derselben
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE112012003296B4 (de) Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102017110962B4 (de) Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor und herstellungsverfahren dafür
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE60130142T2 (de) Implantierbare medizinische elektronik unter verwendung von flipchipartigen hochspannungsbauteilen
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102005009163B4 (de) Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE102007037543A1 (de) Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung
DE102016105096B4 (de) Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102017218138A1 (de) Vorrichtung mit Substrat mit leitfähigen Säulen
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
DE102019212931A1 (de) Gehäusetechnik auf scheibenebene mit integrierten antennenstrukturen
DE102014110655A1 (de) Segmentierte Bondkontaktierungsinseln und Verfahren zu ihrer Fertigung
DE102014107729A1 (de) Dreidimensionaler Stapel einer mit Anschlüssen versehenen Packung und eines elektronischen Elements
DE102014109662A1 (de) Halbleiterchip und Gehäuse mit Source-Down- und Sensorkonfiguration

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES, INC., WILMINGTON, US

Free format text: FORMER OWNER: ANALOG DEVICES, INC., NORWOOD, MA, US

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final