CN1104373A - 用于降低串音以改进芯片外的选择性的互连结构 - Google Patents

用于降低串音以改进芯片外的选择性的互连结构 Download PDF

Info

Publication number
CN1104373A
CN1104373A CN94115702A CN94115702A CN1104373A CN 1104373 A CN1104373 A CN 1104373A CN 94115702 A CN94115702 A CN 94115702A CN 94115702 A CN94115702 A CN 94115702A CN 1104373 A CN1104373 A CN 1104373A
Authority
CN
China
Prior art keywords
transmission line
substrate
differential
pair
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN94115702A
Other languages
English (en)
Inventor
大卫德·E·鲍克曼
罗伯特·E·斯坦兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1104373A publication Critical patent/CN1104373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

为了降低在重入芯片外选择性中的串音，在一种 结构中使用了差动电路(402，415)，传输线(423， 424)和芯片外滤波器(422)，该结构平衡与所有差动 元件相关的寄生电容。该结构包括具有差动产生电 路(402)和接收电路(415)的衬底(409)。两条差动 传输线(423，424)，每一条传输线具有不变的特性阻 抗而且每一条传输线对地具有平衡电容，两者是某个 距离靠近间隔的，该传输线耦合电路(402，415)到小 间距的接线片(403)。

Description

本申请涉及如下的美国申请：代理登记号为No.CM015332J.由David  E.Bockelnan和Douglas  H.Weisnan发明的，名称为“水平地扭绞线对平面导线结构”，代理登记号为No.CM01533J.由David  E.Bockelman发明的，名称为“垂直扭绞线对导线结构”，代理登记号为No.CM01534J，由David  E.Bockilman发明的，名称为“扭绞线对平面导线补偿结构”，和代理登记号为No.CM00747L，由David  E.Bockelman和Douglas  H.Weisman发明的，名称为“对扭绞线的连接及其方法”，所有这些申请与此同时申请并都转让给莫托罗拉公司。
本发明涉及小型化高频电路，具体地涉及这些电路的互连。
参见图1，在多衬底射频（RF）结构中，RF信号从一个衬底100发送出到另一个衬底200，然后反回到该第一衬底100。例如，在无线收发信机中，如在产生电路102中放大和在接收电路103中混频的有源RF功能被制造和在一个半导体衬底100上，而具有一定时延的无源带通滤波器101被制造在另一个衬底200上。在这种情况下，主RF信号通过第一衬底100，然后被滤波或者相反地在第二衬底200上简单地处理，而且返回到第一衬底100，用于进一步处理。
图1的RF信号的这种传送及其以后的选择性性能，如图12所见到的，以后将规定为“重入芯片外RF选择性”（reentrant  off-chip  RF  selectiyity）。RF选择性是这样的一种特性，该特性确定所需信号可区别于其它频率或带外信号干扰的范围。换句话说，选择性涉及带外信号的衰减量。
一般地，收发信机的无线电前端的有源RF部分被制造在一个半导体衬底上，该部分相对于芯片外或第二衬底实际上是小的。该有源的或第一衬底的这种小尺寸要求在半导体衬底上的任何电气连接具有小间距（closely  spaced）。以后，“小间距电气连接”规定为具有终端间距与它们的侧边长度相同数量级的连接区的电气连接。
在现有技术的重入芯片外方案中，由于小间距电气连接（实际上傍路该滤波器）的串音耦合或RF信号从滤波器的输入跳到输出，产生了不良的RF选择性性能。串音耦合是所需信号的信号损耗，这是从一个电路到另一个电路的杂散电磁能量耦合的干扰产生的，即在近邻平行电气连接，例如焊接区之间存在的感性和容性耦合。从不同的观点来看，当通过一个短的电延迟滤波器传送芯片外信号时，信号处理器的输入和输出之间信号的混合（每个信号都对串音耦合有影响）
可能产生选择性的严重降级或另一种情况可能使芯片外功能块的希望的延迟或定时性能降级。
由于RF电连接的间距更小，重入RF连接的串音问题增加。重入RF连接的串音耦合的最强模式或一种情况是熟知的共模阻抗耦合并经常在单个终端电路中碰到。
单个终端电路产生或接收相对于公共地单个交流（AC）信号。在这样的单终端系统中许多或所有电路共用一个公共地，而且所有的信号电流通过这个公共地返回到它们的始发电路。然而，任何共用地有一个非零阻抗，该阻抗对于所有电路是共同的，而且这个公共阻抗提供一个通路，信号通过该通路可耦合并出现欧姆损耗。
在图1和12重入芯片外RF选择性的情况下，由产生电路102产生的RF信号将被耦合到负载或作为欧姆损耗功能的接收电路103或如图1示意地表示的公共阻抗104，并产生图12所示的频率响应。图12的迹线1201代表仅具有约80dB带外衰耗的滤波器101的典型的频率响应，而迹线1200代表具有公共阻抗104加到该滤波器101的典型的降级频率响应。因此，用图1的单终端的电路将不能实现带通滤波器101的最大带外衰减或选择性。而一般地交叉耦合产生如图12的迹线1200所看到的仅约30dB的带外衰减或选择性。
常规地，增加选择性的努力集中在改进接地并提供多个接地片来降低交叉耦合。但是，仅这些努力来产生选择性的任何实质性改进已经失败了，因为在这些重入芯片外方案中仍使用了单终端电路。因此，希望提供一种改进的重入芯片外RF选择性结构，以便显著地降低滤波器连接处用于RF处理的串音，但是不限于频率选择滤波。
附图的简单描述：
图1是具有公模阻抗的电路方框图。
图2是不同滤波系统的理想表示法的方框图。
图3是不同滤波系统非理想表示法的方框图。
图4是根据本发明的无线接收机前端的方框图。
图5是以平行配置的图4的差动传输线423的图。
图6是以垂直堆积配置的图4的差动传输线423的图。
图7是以垂直堆积配置的图4的差动传输线423的改进结构的图。
图8是根据本发明普遍的重入芯片外电路的方框图。
图9的根据本发明的普遍的重入衬底互连的方框图。
图10是图8的普遍的重入芯片外电路的接线连接衬底互连的图。
图11是图8的普遍的重入芯片外电路的倒装处互连的图。
图12是表示图2电路中理想滤波器201带外衰减与图3电路中其性能比较的频率响应图。
下面详细描述本发明的优选实施例。
在如下的实施例的描述中相同的参考标号一直沿用，在小型化高频应用中使用差动电路例如集成电路或芯片能大大地降低公共阻抗的影响。参见图2，表示了一个差动滤波系统的理想表示法其中发生器202，负载203和滤波器201都是与公共参考点204隔离的。
然而，在差动系统的实际实现中，例如在图3中，RF通路中的所有导线31-34对公共点至少具有一些寄生电容35-38，例如用作弱导电接地平面的半导体衬底本身。在半导体实施例中，半导体衬底代表其上面电路的导电表面。但是，该衬底的导电性与金属相比是不良的，而且这种不良的导电性使衬底为不良的RF接地平面。
例如，轻掺杂半导体衬底（典型的用于硅Si处理）在该衬底上两点之间将呈现显著的欧姆损耗，而且电压取决于参考电位与该衬底上面所有其它电路之间的耗尽层电容。这种低导电性能使衬底上的一点具有一个耗尽层电容值，而在该衬底上第二个实际分离的点具有不同的耗尽层电容值。如果这两点代表两个差动的信号通路，那么这两个通路将共用一个公共阻抗104，如图1所示，而且此后，信号将在两个通路之间耦合。此外，半导体衬底的欧姆损耗将代表部分公共阻抗104，而且还影响耦合串音。
这个寄生电容可产生重入芯片处选择性耦合的重要的公共阻抗，即使使用差动电路。因此，如果电容35和36不相等，或者如果电容37和38不相等，那么该滤波器系统的频率响应将类似于图12的非最佳迹线1200。
根据本发明的教导，为了明显地降低重入芯片外RF选择性的串音，同时使用了差动电路，差动传输线和差动芯片外功能例如滤波功能。而且本发明提供一种结构，它平衔与所有差动元件有关的寄生电容。
参见图4，示意地表示了一个无线接收机的前端。在这个实施例中，半导体衬底（例如硅Si或砷化镓GaAs）409在一端面上具有由边缘40围绕的上和下表面，它至少包括一个RF放大器402和在衬底中形成的混频器415。该放大器402有一个差动输出，产生一对相位彼此相反的互补信号，一起称为单个差动信号，根据规定，这就意味着单独的输出端不共用公共地。该放大器420有一个预定的源阻抗，最好为50欧姆。该混频器415接收差分RF信号，并具有一定的负载阻抗，量好也是50欧姆。
在衬底409上还包括一组两对导线410，411和413，414，分别构成两个实际接近的传输线423和424，该传输线具有构成希望特性阻抗需要的预定的实际尺寸，以便使源的阻抗与负载阻抗适当的匹配。两个实际接近导线之间的距离约小于单个传输线的两上导线之间间隔的十倍。传输线423和424是相邻的而且在一些长度上基本上是平行的。虽然不要求转弯，但可以有一个或多个90度的导线弯曲。但是，如果使用转弯，如图4所示，可能需要一些补偿以便提供传输线的适当的阻抗匹配。
高导电的或相反的金属的接地平面或者任何等电位的导电平面412通常在两个传输线423和424下面提供。在上和下两个表面上绝缘，该接地平面412安排在传输线423和424之下，在衬底上表面之上，并离开边缘40。对于Si处理的衬底来说，该金属平面被连接到一定电压点，例如电路地。对于其它衬底，地平面可简单地是独立的金属层。
在这个实施例中，以电终端的形式提供电的连接到半导体衬底409的装置被表示为接线片403，404，406和407。分别相应于传输线423和424的电连接或终端的两对接线片403，404和406，407是相邻的而且安排在与传输线相同的层上。这些接线片是未钝化的金属区，该区足够地大可允许电的通过，例如标准的连线结合405被贴附在接线片403，404，406和407的表面。通用接线片尺寸是100微米×100微米的数量级。一般地，这样的接线片通常具有约150微米的最小中心至中心间距。
接地平面412可在接线片403，404，406和407下面延伸，但是最好接地平面412从接线片截去。这种截断降低了接线片对地的电容，否则接地平面412可能是太大而不能提供有用的RF连接。
这个接地平面412是本发明特别是在半导体实施例中的关键元件。通过附加高导电性接地平面412，例如大的金属底层，通过预定在该平面上的电路的实际尺寸可控制公共耦合阻抗。
例如，差动传输线423的两个导线410和411通过调正在接地平面412上面它们的宽度和它们的高度能够保证对接地平面412具有基本上相等的电容。例如图3的35或36不再是该电容，而是在传输线导线上电压的函数。而且，通过要求实际接近差分传输线423和424共用单个大的高导电接地平面412，进一步降低传输线423，424之间的任何公共阻抗。好的接地平面比衬底具有更低的损耗。因此，寄生电容能被很好地平衡以降低串音耦合。没有这种高导电接地平面412和差动传输线，两上信号通路之间的串音将是不可接受的，特别是对于无线接收机中的芯片外选择性。
图4实施例的另一个元件是第二衬底408，在该衬底上构成一个滤波器422。相应的接线片416-419允许连线结合405连接两个衬底408和409。
公共无线系统的技术规范将要求这样的滤波器约80dB的选择性，如图12的迹线1201所示。实际的滤波器422可以许多方式和用许多不同的材料来实现，但是，所有这样的实现必须有一组严格的限制。首先，该滤波器422必须具有差动输入和输出，其每一个具有一定的源或负载阻抗，最好为50欧姆。另外，由滤波器422的两个不接地的输入端425和426限定的差动输入和由两个不接地的输出端427和428限定的差动输出必须不共用任何公共地，即所有端子425，426，427和428必须是基本上与任何公共地绝缘的。
如果传输线429和430对该滤波器是需要的，不是其有已合适匹配的集成滤波器组件，例如差动表面波（SAW）滤波器，而是传输线429和430必须遵循加到传输线423和424的相同限制。图中表示出了接地平面420和421，但是不需要电气连接到接地平面412。
在小间距电气连接的不利条件下，为了保持滤波器422的80dB的选择性，应该实现依据本发明原理的一种结构。无需滤波器外过渡（off-filter-on  transition）的特殊重入处理，滤波器422的输入425与426和输出427与428之间的串音将该选择性限制在30dB数量级，如图12的迹线1200所示。
返回来参见图3，天线431和宽带预选器或预放大器滤波器401接收和进一步准备加到RF放大器402的输入的RF信号。预选择器401和预放大器402之间的互连可通过通常可接受的各种方法来实现，包括差动传输线，例如传输线424和423。
在一组预定限制之内，传输线423和424（和传输线429和430，如果需要的话）可有许多不同的实施例。该传输线必须是差动的，每个差动传输必须有两条不接地导线。传输线423和424必须具有基本上相同的横截面，而且在传输线的长度上这些横截面必须基本上是不变的。而且，甚至，导线410，411，413和414必须通过几何配置对接地平面412具有基本上相等的电容。
参见图5，所表示的传输线423和424的一个实施例以平行配置形式安排。导线501和502组合制成差动传输线505，两条导线501和502存在于水平定向的平面内，因此这种传输线结构一般地称为水平定向平面差动传输线，或简称水平差动传输线。导线501和502在公共电位接地平面503之上具有基本上相等的宽度和基本上相等的高度。导线的宽度和高度以及它们之间的水平间距确定传输线505的特性阻抗。
所表示的接地平面503在导线501和502下面的某个规定距离插入第一绝缘层507。接平面50可直接地位于下面，在半导体衬底506的一个表面上，或可以是由第二绝缘层504绝缘。注意到导线501和502几何地配置以便对接地平面503具有相等的电容是重要的。
参见图6，传输线423和424的另一个实施例以堆积配置表示。导线601和602组合构成差动传输线600。导线601和602是垂直地堆积，导线601在导线602的上面，因此这种传输线结构一般称为垂直定向平面差动传输线，或简称垂直差动传输线。
上面的导线601比下导线602具有更宽的宽度，上面导线601的宽度约为下导线602宽度的两倍。宽度之间准确的关系是：从上面导线601到接地平面605的电容基本上等于从下导线602到接地平面605的电容。
导线601和602被第一绝缘层603分开。导线601和602的宽度和高度以及它们之间垂直间距规定了传输线600的特性阻抗。如前面所描述，图中示出了接地平面605在下导线602之下某个规定距离插入第二绝缘层604。接地平面605可直接地位于半导体衬底607上或可由第三绝缘层606绝缘。
但是，通过加宽上导线601来平衡对地的寄生电容，引入了其它的不平衡。较宽的上导线601比较窄的下导线602具有较低欧姆损耗和较低自感。这种导线损耗和电感的不平衡可增加共模阻抗耦和数量。为了计算这些不平衡，使用了如图7所示的结构。
参见图7，在接地平面605上表示了完全平衡的垂直差动传输线。为了简单和清楚起见，没有表示支撑材料的插入层。制造如槽700那样的开口通过上导线601。这个槽700基本上是在上导线601宽度的中心，而且该槽是沿上导线长度方向成一直线。槽的宽度701是这样的：上导线601具有的损耗和自感近似等于下导线602的相应值。选择宽度701使其略微小于下导线602的宽度，因为在平衡和传输质量之间折衷。槽的长度702可以是任何方便的长度，而且理想地在传输线的整个长度上应有一个长槽。但是，为了保证好的传输质量，该槽的长度最好在10至20倍的下导线602的宽度的量级。此外，通过保持槽的长度短于一个波长的若干数量级，在工作频率一个槽将不会起着天线的作用，而且辐射损耗将被忽略。当传输线长于槽的长度702时，任意数量的槽700周期地沿着上导线601的长度放置。槽700被上导线601的中间部分703分离开，而这个间距是较小的长度704。
参见图8，表示出根据本发明的更普遍的电路。半导体衬底800至少包含一个产生电路或发生器801和一个接收电路802。发生器801有一个输出，产生彼此相位相反的关系的一对互补信号，一起称为单个差动信号。相应地，接收电路802具有能接收这样差动信号的输入。还包括一对差动传输线806和807，该传输线受到前面提到的相同限制;接地平面804;和连接区808，在前面对图4都描述了。
图8的普通的实施例还包含第二衬底813和衬底800与813之间的电气连接809，这里以连线结合表示。第二衬底813至少包含一个功能部件812，例如频率选择滤波器。但是，可用其它的功能例如延迟线替代。功能部件812的要求与前面描述的相同：首先，功能部件必须具差动输入和差动输出，其每一个具有一定的源或负载阻抗，最好为50欧姆。另外，功能部件812的输入和输出必须不共用任何公共地;所有的端子必须基本上是同任何公共地相隔离。如果提供传输线811和814，则传输线811和814必须遵循加于第一衬底800的传输线806和807的相同限制。接地平面815和816可以是但是不需要（未示出）是电气地连接到地平面804。
参见图9，表示了衬底互连的另一个实施例。这个实施例类似于图8，具有附加中间传输线909与910和接地面908。在该实施例中，在公共支持衬底950（例如印刷电路板，陶瓷衬底或弯曲板）上的传输线909和910允许芯片外或第二衬底812从半导体衬底901拿掉，而不考虑降低串音。接地平面908也由绝缘层分离开并且接地平面908可能是在公共衬底950的背面。传输线909和910以及所有其它元件受到前面描述的相同限制。
除了图9的分开的中间结构之外，衬底之间的电气连接可有若干实施例。正如一直提到的，衬底之间互连的一种形式是使用图10所示的连线接合405。另一个衬底间互连称为“倒装片”或如图11所示的“直接芯片连接”，而不使用连线结合405。
总之，当从一个衬底传送信号到第二个衬底，通过电信号处理器（例如具有相对短的延迟的滤波器）并返回到第一衬底，特别是当电气连接必须被做成密闭密封的时候，本发明有助于解决信号串音的问题。在小间距电气连接不利情况下，为了降低信号处理器输入和输出之间的串音，传输系统所有元件的实现必须小心地由合适的差动传输线结构来控制。

Claims (10)

1、一种用于小型化高频电路的互连结构，包括：
一个衬底，具有一对输入端和一对输出端，用于提供外部电气耦合到该衬底；
一条输入差动传输线，该传输线在耦合到该对输入端的所衬底上形成，和一条输出差动传输线，该传输线在耦合到该对输出端的所述衬底上形成；和
一个公共电位级层，该层安排在所述差动传输线之下远离所述端子，用于平衡所述输入和输出差传输线之间的寄生电容。
2、根据权利要求1的互连结构，其中每个差动传输线包括第一和第二导线和其中：
所述第一导线基本上平行于所述衬底;和
所述第二导线是在所述第一导线的上面，所述第二导线宽于所述第一导线，以便使所述第二导线对所述公共电位级层的电容基本上等于所述第一导线对所述公共电位级层的电容。
3、根据权利要求1的互连结构，其中每个差动传输线包括第一和第二导线和其中：
所述第一导线基本上平行于所述衬底;和
所述第二导线是在所述第一导线的上面，所述第二导线宽于所述第一导线，以便使所述第二导线对所述公共电位层的电容基本上等于所述第一导线对所述公共电位级层的电容，所述第二导线至少具有一个槽，所述槽基本上安排在所述第二线的中心，所述槽具有一个宽度使得所述第二导线的欧姆损耗和自感基本上是等于所述第一导线的欧姆损耗和自感。
4、根据权利要求1的互连构，进一步包括：
一个第二衬底;
一个处理电路，该处理电路在所述第二衬底上形成，用于接收和电气地处理第一差动信号，所述电处理电路具有预定负载阻抗的差动输入，所述处理电路具有预定源阻抗的差动输出，它通过处理所述第一差动信号提供第二差动信号;和
所述第二衬底的所述差动输入经该时输出端电气地耦合到所述第一衬底的所述输出差动传输线和所述第二衬底的所述差动输出经该对输入端电气地耦合到所述第一衬底的所述输入差动传输线。
5、一种用于小型化高频电路的互连结构，包括：
一个第一衬底，至少具有第一对差动传输线端口;
一个第二衬底，至少具有第二对差动传输线端口;
一个第一公共电位级层，安排在第一对差动传输线端口的一部分之下，用于平衡与所述第一传输线端口相关的寄生电容;
一个第二公共电位级层，安排在第二对差动传输线端口的一部分之下，用于平衡与所述第二传输线端口相关的寄生电容;和
导线装置，用于连接第一和第二衬底的差动传输线端口，该导线装置安置在远离所述第一和第二公共电位级层。
6、一种用于小型化高频电路的互连结构，包括：
一个第一衬底，至少具有第一对差动传输线端口;
一个第二衬底，至少具有第二对差动传输线端口;
一个第一公共电位级层，安排在第一对差动传输线端口的一部分之下，用于平衡与所述第一传输线端口相关的寄生电容;
一个第二公共电位级层，安排在第二对差动传输线端口的一部分之下，用于平衡与所述第二传输线端口相关的寄生电容;和
导线装置，用于连接第一和第二衬底的差动输线端口，该导线装置安置远离所述第一和第二公共电位级层;
其中所述第一对差动传输线端口至少包括：
一个第一差动输入端口，具有第一对输入端，和具有第一对输出端的第一差动输出端口;
在所述第一衬底上形成的一个第一传输线，耦合所述第一输出差动端口到所述第一对输出端;和
在所述第一衬底上形成的一个第二传输线;耦合所述第一对输入端到所述第一差动输入端口。
7、根据权利要求6的互连结构，其中所述第二对差动传输线端口至少包括：
具有第二对输入端的第二差动输入端口和具有第二对输出端的第二差动输出端口;
在所述第二衬底上形成的第三传输线，用于耦合所述第二对输入端到所述第二差动输入端口;和
在所述第二衬底上形成的第四传输线，用于耦合所述第二差动输出端口到所述第二对输出端。
8、根据权利要求7的互连结构，其中导线装置包括：
第一对结合连线，连接所述第一对输出端到所述第二对输入端;和
第二对结合连线，连接所述第二对输出端到所述第一对输入端。
9、根据权利要求7的互连结构，其中当以倒装片配置所述第二衬底是相反并安装在所述第一衬底的顶上时，所述两个衬底的所述输入和输出端包括结合片，用于支持直接连接所述第二衬底到所述第一衬底。
10、一种用于小型化高频电路的互连结构，包括：
一个第一衬底，至少具有第一对差动传输线端口;
一个第二衬底，至少具有第二对差动传输线端口;
一个第一公共电位级层，安排在第一对差动传输线端口的一部分之下，用于平衡与所述第一传输线端口相关的寄生电容;
一个第二公共电位级层，安排在第二对差动传输线端口的一部分之下，用于平衡与所述第二传输线端口相关的寄生电容;和
导线装置，用于连接第一和第二衬底的差动传输线端口，该导线装置安置在远离所述第一和第二公共电位级层;
其中导线装置包括：
一个第三衬底，至少具有第三对差动传输线端口;
一个第三公共电位层，安排在所述第三对差动传输线端口的一部分之下，用于平衡与所述第三传输端口相关的寄生电容;和
多个结合连线，用于连接所述第一和第二衬底的所述差动传输线端口，所述结合连线安置在远离所述第一，第二和第三公共电位级层。
CN94115702A 1993-08-31 1994-08-25 用于降低串音以改进芯片外的选择性的互连结构 Pending CN1104373A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US115,291 1993-08-31
US08/115,291 US5376902A (en) 1993-08-31 1993-08-31 Interconnection structure for crosstalk reduction to improve off-chip selectivity

Publications (1)

Publication Number Publication Date
CN1104373A true CN1104373A (zh) 1995-06-28

Family

ID=22360414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94115702A Pending CN1104373A (zh) 1993-08-31 1994-08-25 用于降低串音以改进芯片外的选择性的互连结构

Country Status (15)

Country Link
US (1) US5376902A (zh)
EP (1) EP0641034B1 (zh)
JP (1) JPH07106810A (zh)
KR (1) KR0137111B1 (zh)
CN (1) CN1104373A (zh)
AU (1) AU665718B2 (zh)
BR (1) BR9403019A (zh)
CA (1) CA2130225C (zh)
DE (1) DE69423684T2 (zh)
FI (1) FI943662A (zh)
IL (1) IL110218A (zh)
MY (1) MY115426A (zh)
RU (1) RU2158992C2 (zh)
TW (1) TW282583B (zh)
ZA (1) ZA946141B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544667A (zh) * 2010-12-31 2012-07-04 财团法人工业技术研究院 芯片上的差动信号输入装置及其巴伦器
CN102577116A (zh) * 2009-07-07 2012-07-11 Elmec株式会社 共模滤波器
CN105743334A (zh) * 2016-03-29 2016-07-06 上海中科深江电动车辆有限公司 低压供电回路滤波电路

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734268A (en) * 1996-04-08 1998-03-31 Motorola, Inc. Calibration and measurment technique and apparatus for same
US6687842B1 (en) * 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
DE19914305B4 (de) * 1998-03-31 2004-11-25 Kanji Higashiyamato Otsuka Elektronische Vorrichtung
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
EP1376747A3 (en) * 2002-06-28 2005-07-20 Texas Instruments Incorporated Common mode rejection in differential pairs using slotted ground planes
US8222721B2 (en) * 2003-09-15 2012-07-17 Silicon Laboratories Inc. Integrated circuit suitable for use in radio receivers
DE102005005887A1 (de) * 2005-02-09 2006-08-10 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Anordnung zur Korrektur der Rückwirkung elektrischer Messwandler auf das Messobjekt
DE102006024457B4 (de) * 2006-05-24 2014-06-05 Infineon Technologies Ag Integrierte Schaltung zum Senden und/oder Empfangen von Signalen
DE102006024460B4 (de) * 2006-05-24 2016-08-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Durchführung eines Tests
DE102006024458B4 (de) * 2006-05-24 2016-04-14 Infineon Technologies Ag Integrierte Mehrfachmischer-Schaltung
US7830301B2 (en) 2008-04-04 2010-11-09 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for automotive radars
US7733265B2 (en) 2008-04-04 2010-06-08 Toyota Motor Engineering & Manufacturing North America, Inc. Three dimensional integrated automotive radars and methods of manufacturing the same
US8022861B2 (en) 2008-04-04 2011-09-20 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for mm-wave imager and radar
US7990237B2 (en) 2009-01-16 2011-08-02 Toyota Motor Engineering & Manufacturing North America, Inc. System and method for improving performance of coplanar waveguide bends at mm-wave frequencies
FR2945895B1 (fr) * 2009-05-20 2014-04-18 Thales Sa Dispositif d'interconnexion pour circuits electroniques, notamment des circuits electroniques hyperfrequence
US8786496B2 (en) 2010-07-28 2014-07-22 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional array antenna on a substrate with enhanced backlobe suppression for mm-wave automotive applications
JP2013030722A (ja) * 2011-06-22 2013-02-07 Seiko Epson Corp 接続構造および接続方法
CN105781052A (zh) * 2014-04-29 2016-07-20 易欣 一种硅藻泥模块化制品
RU2600731C1 (ru) * 2015-09-30 2016-10-27 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Фильтр подавления электромагнитных помех
KR20170056774A (ko) * 2015-11-13 2017-05-24 에스케이하이닉스 주식회사 반도체 장치 및 반도체 패키지
JP6665759B2 (ja) * 2016-11-10 2020-03-13 三菱電機株式会社 高周波回路
US11516905B2 (en) * 2020-04-14 2022-11-29 Dell Products L.P. Method to improve PCB trace conductivity and system therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4350958A (en) * 1980-01-17 1982-09-21 Motorola, Inc. Impedance matching circuitry for radio frequency signal power amplifiers
US4386324A (en) * 1980-12-05 1983-05-31 Hughes Aircraft Company Planar chip-level power combiner
JPS5931042A (ja) * 1982-08-12 1984-02-18 Mitsubishi Electric Corp 高周波高出力半導体装置
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
US4831497A (en) * 1986-09-11 1989-05-16 General Electric Company Reduction of cross talk in interconnecting conductors
US4891616A (en) * 1988-06-01 1990-01-02 Honeywell Inc. Parallel planar signal transmission system
JPH02166803A (ja) * 1988-12-20 1990-06-27 Matsushita Electric Ind Co Ltd マイクロ波集積回路
JP2736107B2 (ja) * 1989-03-14 1998-04-02 株式会社東芝 信号配線基板
JPH033289A (ja) * 1989-05-30 1991-01-09 Gurafuiko:Kk ツイスト・プリント配線
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
JPH04180401A (ja) * 1990-11-15 1992-06-26 Hitachi Ltd 高周波伝送線路
US5223804A (en) * 1990-11-28 1993-06-29 Seiko Epson Corporation Fabrication process for IC circuit and IC circuits fabricated thereby
JPH05109924A (ja) * 1991-10-17 1993-04-30 Ngk Spark Plug Co Ltd 集積回路用パツケージ
US5223809A (en) * 1992-04-24 1993-06-29 At&T Bell Laboratories Signal isolating microwave splitters/combiners

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577116A (zh) * 2009-07-07 2012-07-11 Elmec株式会社 共模滤波器
CN102577116B (zh) * 2009-07-07 2015-03-18 Elmec株式会社 共模滤波器
CN102544667A (zh) * 2010-12-31 2012-07-04 财团法人工业技术研究院 芯片上的差动信号输入装置及其巴伦器
CN105743334A (zh) * 2016-03-29 2016-07-06 上海中科深江电动车辆有限公司 低压供电回路滤波电路

Also Published As

Publication number Publication date
MY115426A (en) 2003-06-30
CA2130225C (en) 1999-07-20
DE69423684T2 (de) 2000-11-09
JPH07106810A (ja) 1995-04-21
RU2158992C2 (ru) 2000-11-10
ZA946141B (en) 1995-11-08
AU665718B2 (en) 1996-01-11
US5376902A (en) 1994-12-27
KR950007088A (ko) 1995-03-21
EP0641034A3 (en) 1996-01-17
AU6734894A (en) 1995-03-16
FI943662A (fi) 1995-03-01
TW282583B (zh) 1996-08-01
BR9403019A (pt) 1995-06-27
IL110218A (en) 1996-10-31
IL110218A0 (en) 1994-10-21
EP0641034A2 (en) 1995-03-01
EP0641034B1 (en) 2000-03-29
CA2130225A1 (en) 1995-03-01
FI943662A0 (fi) 1994-08-05
KR0137111B1 (ko) 1998-06-01
RU94031099A (ru) 1997-04-20
DE69423684D1 (de) 2000-05-04

Similar Documents

Publication Publication Date Title
CN1104373A (zh) 用于降低串音以改进芯片外的选择性的互连结构
US9431177B2 (en) Interface for communication between voltage domains
JP5255583B2 (ja) 高電圧絶縁デュアルキャパシタ通信システム
CN100463153C (zh) 具有电路焊盘的器件及其制造方法
US6323116B1 (en) Differential pair geometry for integrated circuit chip packages
CN100565869C (zh) 集成电磁屏蔽装置
GB2461156A (en) High voltage drive circuit having capacitive isolation
US20040145380A1 (en) Automatic test equipment pin channel with T-coil compensation
CN1531194A (zh) 半导体装置
US4393392A (en) Hybrid transistor
US10699995B2 (en) Isolator with symmetric multi-channel layout
US7741935B2 (en) High voltage isolation semiconductor capacitor digital communication device and corresponding package
US8818265B2 (en) Interface for communication between voltage domains
US6794724B2 (en) Module for optical communications for converting light and differential signals
US6252760B1 (en) Discrete silicon capacitor
US6975189B1 (en) On-chip multilayer metal shielded transmission line
CN111312897B (zh) 隔离电容及隔离电路
US20220209750A1 (en) Quality factor of a parasitic capacitance
JPH0522004A (ja) 伝送路配線
EP0439919A1 (en) Circuit packaging
US6552407B1 (en) Communication module having a structure for reducing crosstalk
CN118872056A (zh) 电子部件及电路装置
CN1545215B (zh) 组合切换电路
CN111326496A (zh) 隔离电容及隔离电路
CN114153083A (zh) 光芯片、光模块和通信设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication