CN100565869C - 集成电磁屏蔽装置 - Google Patents
集成电磁屏蔽装置 Download PDFInfo
- Publication number
- CN100565869C CN100565869C CNB011357592A CN01135759A CN100565869C CN 100565869 C CN100565869 C CN 100565869C CN B011357592 A CNB011357592 A CN B011357592A CN 01135759 A CN01135759 A CN 01135759A CN 100565869 C CN100565869 C CN 100565869C
- Authority
- CN
- China
- Prior art keywords
- electronic component
- substrate
- spacer assembly
- assembly according
- separator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000004020 conductor Substances 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 35
- 239000000377 silicon dioxide Substances 0.000 description 17
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 238000002955 isolation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
为了隔离至少一个电元件或电子元件(16，58)，例如集成到一个半导体衬底(12)上的互连，本发明的装置包括下列至少一种隔离件：一个在衬底中延伸的隔离层(84，86，90)；以及一个组件，其高度超过了该元件，并且在该元件的每侧包含至少两个重叠的导体(60、62、64，66、68、70)，这些导体集成到衬底中并沿着该元件延伸。
Description
技术领域
本发明涉及一种集成电磁屏蔽装置，并且特别是涉及一种用于隔离集成到半导体衬底上的电子元件的装置。
本发明特别用于隔离在半导体衬底上形成的连接(线路)中所传播的电信号，或者隔离产生于集成电路或这种电路的元件中的电信号。
背景技术
例如集成发射极-接收器电路这样的电子装置是已知的，其中各种类型的信号共存。这些信号相互之间的区别在于它们的频率是不同的或它们所传送的信息种类不同：一些信号可能是逻辑信号而另一些是模拟信号。
这些不同信号的共存不利地影响这些电路的功能。例如，数字信号如时钟信号就很可能与模拟信号相互干扰。
另外，将电感元件集成到这些电路中会引起这些电感元件和电连接之间的电磁耦台，导致其它信号的传播。
因此，在一个集成接收器中，存在这样的风险：由电压控制振荡器所产生的频率的频谱质量会因时钟信号的转换操作而受到干扰。
在电子装置中，因此就需要有效地隔离其中传播信号的电连接，因为这些电连接可能干扰该装置的功能。
根据一种已知的方法，这种问题可部分地得以解决，即，在两个导线之间插入干扰连接(interfering connection)，这些导线随后连接到地或DC电压源。
这种方案显示在图1的剖面图中，一个硅衬底2被一个二氧化硅薄膜4所覆盖，并且在二氧化硅薄膜4上设有干扰连接6以及两个导线8和10。
由K.Joardcr在1995IEEE第178页发表的文章“在BiCMOS混合方式集成电路中的信号隔离”中也涉及这个课题。
已知的解决方案只提供了部分屏蔽：它不能排除干扰连接6与同样形成在衬底2上的其它连接或元件(未示出)之间的电磁耦合。
另外，在毫米波和超高频范围，该已知方案不能使干扰连接6完全与所述的其它连接或元件隔离：所述频率的信号很可能在所述其它连接或元件和干扰连接6之间通过衬底2为媒介而进行交换。
发明内容
本发明的一个目的就是要克服上述的缺点。
本发明提供了一种隔离装置，用于隔离集成到一个半导体衬底上的至少一个电子元件，该隔离装置的特征在于：它包括隔离在所述半导体衬底中纵向延伸并同时与所述电子元件平行延伸的由绝缘材料或半导体材料构成的至少一个隔离层，所述隔离层围绕并且覆盖所述电子元件以将所述电子元件与所述半导体衬底中其它部分隔离，所述隔离装置还包括：位于所述半导体衬底上并设置在所述电子元件两侧的重叠的导电体，该导电体沿所述电子元件延伸并高于所述电子元件的高度；以及至少一个设置在所述电子元件下延伸的沟槽，该沟槽填充有绝缘材料。
本发明还提供了一种隔离装置，用于隔离集成到一个半导体衬底上的至少一个电子元件，该隔离装置的特征在于包括一个组件，所述组件的高度超过所述电子元件的高度，并且在所述电子元件的每侧包括至少两个重叠的导电体，所述导电体集成到所述半导体衬底中并沿着所述电子元件延伸。
该电子元件可以是电连接以及电器件或电子器件或者是集成电路或该电路的一部分，或者甚至是集成到衬底上并被该装置界定的一个区域，在该区域中，在毫米波、射频或超高频范围的信号可进行传播，这样该装置同样形成了一个集成传播媒介(它是自屏蔽的)。
根据本发明的装置的一个具体实施例，隔离层是一个隐埋在衬底中的半导体层，所述的层在元件下面延伸并且具有与衬底相反的掺杂类型，由此与所述衬底形成一个PN结，该装置还包括该PN结的反偏置的装置。
根据本发明的另一具体实施例，该装置还包括至少一个沟槽，它在衬底中垂直于衬底表面并沿着元件延伸，而且位于该元件与另一个电子元件之间，隔离层填充所述的沟槽，以便将元件相互隔离开。
根据本发明的装置可包括两个隔离层，它们填充在衬底中垂直于衬底的表面并在元件两侧沿着该元件延伸的两个沟槽。
每个沟槽在两个重叠的导电体下面延伸。
根据再一具体实施例，该装置还包括多个平行的沟槽，这些沟槽在衬底中垂至于衬底的表面、在元件下面并垂直于所述元件延伸，每个沟槽都填充隔离层。
根据本发明的装置的一个优选实施例，重叠的导电体通过至少一个通路电互连，该通路是穿过绝缘材料形成的。
在这种情况下，每个通路可从重叠导体的一端延伸到另一端，或者重叠导电体通过多个分离的通路互连。
根据本发明的另一个具体实施例，该装置还包括一个导电层。该导电层在元件上面延伸并将最上面的两个导电体连接到一起，所述的导体设置在该元件的每侧。
根据本发明的又一个具体实施例，该装置包括一个附加的隔离层，它在衬底中在元件的下面延伸，并且将衬底的形成元件的部分与衬底的其余部分隔离开。
根据本发明的再一个具体实施例，隔离层在衬底中在元件的下面延伸，并且将衬底的形成元件的部分与衬底的其余部分隔离开；隔离装置还包括两个导电体，它们集成到该衬底中，设置在形成元件的所述衬底部分的上面，分别位于该元件的每侧，而且沿着该元件延伸。
附图说明
参照下面描述的实施例，本发明的这些和其它方面将会更清楚，这些实施例只作为一种信息并无限制之意，这些实施例将参照以下附图进行说明：
图1是已经描述的已知装置的剖面图，该装置用于隔离干扰连接；
图2是根据本发明的装置的一个具体实施例的剖面图；
图3显示出根据本发明的装置的一个不同的具体实施例的一部分；
图4显示出图3所示装置的一种变型的一部分；
图5是根据本发明的装置的另一具体实施例的一部分的平面图；
图6是根据本发明的装置的另一具体实施例的一部分的(剖)视图；
图7是沿图6中线VII-VII截取的剖面图；
图8显示出图7的一种变型；
图9显示出根据本发明的装置的另一具体实施例的一部分；
图10是根据本发明的装置的一个具体实施例的剖面图；
图11是根据本发明的装置的剖面图，该装置还形成“三板”结构；
图12是根据本发明的另一装置的剖面图，该装置还形成一个波导。
具体实施方式
图2显示出根据本发明的一个例子，它包括例如一个P型硅半导体衬底12。该衬底上覆盖了一层绝缘薄膜14，它是由例如二氧化硅做成的，厚度小于例如10μm。要隔离的元件是一条导线16，它在绝缘层14上形成。
需要做的是，例如，将导线16与另一条导线18隔离，导线18与导线16平行延伸并且也形成在绝缘层14上。
为此，在图2所示的例子中，利用了一个隔离层，它是一个N型隐埋半导体层20，它是在形成薄膜14之前通过扩散到衬底中而得到的，如图2所示，该层20在导线16下面延伸并且比导线16宽。
设有一个DC(直流)电压源22，它使由层20和衬底形成的PN结反向偏置：电压源22的一极通过一个电接点24连接到衬底12，而电压源22的+极通过贯穿隔离层14的通路26连接到隐埋层20。
以这种方式，获得了该导线16的电容隔离。
如果衬底12是由N型半导体材料做成，那么就形成一个P型隐埋层20，并且使用这样一个DC电压源：它的一极连接到所述的P型隐埋层，它的+极连接到衬底。
图3显示出根据本发明的另一个例子，该图同样示出了半导体衬底12和在其表面形成的绝缘薄膜14。图3还显示出导线16和18，根据本发明它们要被相互隔离。
为此，形成了一个深的沟槽28，它平行于导线16和18延伸并位于它们之间。该沟槽是跨越绝缘层14的厚度而形成并在衬底12中延伸，该沟槽的深度P等于例如6μm，而其宽度L等于例如2μm。
在沟槽28形成后，其中填充隔离层29，它可以由绝缘材料或者导电或半导电材料做成。
图4显示出根据木发明的另一个例子，它也包括导线16。在该图中没有显示出另一导线18以及可能要与导线16隔离的其它元件。
图4显示出两个深的沟槽30和32，它们相互平行并平行于导线16延伸，它们分别在该导线的两侧延伸。这两个沟槽同样是跨越绝缘层14的厚度而形成并在衬底12中延伸。
这些沟槽的深度P和宽度L可以例如与所述的相同。
在这些沟槽形成后，它们分别填充隔离层34和36，这些隔离层可以由绝缘材料或者导电或半导电材料做成。
图5显示出根据本发明的另一个例子，它也包括导线16，导线16形成在覆盖衬底12(图5中未示出)的绝缘薄膜14上。
几个平行的深沟槽38在衬底中垂直于其表面延伸，并且跨越绝缘层14的厚度而形成在导线16的下面。另外，如图中所示，这些沟槽垂直于所述导线16延伸。
每个沟槽38填充隔离层40。此外，每个沟槽的宽度L为例如20μm，其宽度比导电轨道(conducting track)16的宽度大；两个相邻沟槽38之间的间隔E是例如2μm；沟槽38的深度为例如6μm；沟槽38的长度或厚度e为例如2μm。
首先，沟槽38形成在衬底12中，跨越绝缘层14的厚度，并且每个沟槽都填充隔离层40，此后形成导线16。
每个都填充隔离层40的沟槽38使得能够避免在衬底12中形成纵向电流。
在根据本发明的另一个例子中(还参见图5)，除了横向的沟槽38外，还设有两个纵向的沟槽42和44，它们填充隔离层46和48并分别设置在沟槽38的一侧。这些沟槽42和44与图4中所示的沟槽30和32的类型相同。它们沿着导线16延伸并使得所述导线的隔离增强。为此，也可以在衬底中形成深的纵向沟槽，以便与横向沟槽38互相电连接并因此在导线16下面形成了一个等电位栅。
在本发明的另一个例子中(见图2)，设有两个纵向的沟槽50和52，它们平行于导电轨道16并在隐埋层26的两侧延伸。这些沟槽50和52填充隔离层54和56，它们同样使得如图2所示的导线16的隔离增强。
填充沟槽的隔离层(不管这些沟槽是沿着要被隔离的元件延伸还是与所述元件垂直地延伸)可由具有低电阻率的多晶硅或诸如二氧化硅的绝缘材料做成。
如果这些沟槽沿着要被隔离的元件延伸并且不与所述元件接触，可使用导电材料，例如具有低电阻率的多晶硅，来形成用于填充沟槽的隔离层。
在图6中示出的本发明的例子中，一个诸如导线16的元件形成在覆盖着衬底12的绝缘层14上，它可用在导线16每侧的至少两个(在图6的例子中是三个)一组的重叠导电体来隔离。这些导电体集成在衬底12中，并沿着导线16延伸。
每组的高度超过导线16的高度。
应指出的是，根据本发明，不仅可以隔离单个元件而且可以隔离多个元件，例如如图6所示的两个平行的导线，即，导线16和另一导线58(它在绝缘层14上形成并且平行于导线16延伸)，该导线58同样位于被两组重叠导体所界定的区域内，这些组的高度超过导线16的高度。
从绝缘层14向上，重叠导体在要被隔离的导线16和58的一侧用参考数字60、62和64标记，在导线16和58的另一侧用参考数字66、68和70来标记。
如图所示，重叠的导体通过跨越诸如二氧化硅的绝缘材料形成的通路相互连接。
导体60和66首先形成在二氧化硅层14上。其次，在所述的二氧化硅层上形成覆盖导体60和66以及导线16和58的一个二氧化硅层72，此后，跨越所述的层72形成分别在导体69和66上延伸的两个连续的通路74和76(见图7)。
随后，在所述层72的表面，形成导体62和68，它们分别通过通路74和76与导体60和66接触。下一步，在层72上形成覆盖导体62和68的一个二氧化硅层77，此后，跨越所述的层77形成两个通路78和79，所述的通路分别与所述导体62和68接触。
随后，在该层77的表面形成导体64和70，所述的导体分别通过通路78和79与导体62和68相接触。
作为另一种选择，除了利用连续的通路来互连两个相邻的重叠导体外(见图7)，也可使用几个离散的通路，比如通路74a或78a(见图8)，它们通过隔离这些导体的隔离层来互连这两个导体。
在图8中所示的通路74a和78a大致是线状的，并且这些线之间的间隔的选择取决于要被隔离的电子信号的频率。
在本发明的另一个例子中，可设置两个沟槽80和82(见图6)，它们与图4中所示的沟槽30和32是同种类型的，所述的构槽分别设置在导体60和66的下面。这些沟槽填充隔离层84和86，隔离层可以由绝缘材料做成，或者相反地由导电材料做成，因为该材料是与导体60和66接触的。
除了沟槽80和82外，或者没有它们，还可设置与图5所示的沟槽38同类的横向沟槽88。这些沟槽88在要被隔离的元件下面延伸，如图6所示，并且填充由绝缘材料做成的隔离层90。
在绝缘层77上还可设置一个导电层91，它在要被隔离的元件(导线16和58)上面延伸并与最上面的两个导体64和70相互连接，导体64和70分别在这些元件的每侧设置，以便形成集成的电磁屏蔽。
图9所示的是本发明的另一个例子，其中示出了要被隔离的导线16。在该导线16的每侧及沿着该导线，没有两对导电体92-94和96-98。导体92和96在二氧化硅层14上形成。另一个二氧化硅层100在层14上形成并覆盖导体92和96以及导线16。
导体94和98在该层100上形成，并且通路102和104(它们可以是连续的(如图7所示的例子)或非连续的(如图8所示的例子))通过层100分别互连导体92和94以及导体96和98。
此外，一个隔离层106在导体92和96以及导线16的下面延伸，并且在导体92和96的方向又到达绝缘层14的表面，以便因此将区域107与形成有导线16的衬底隔离开。
一种隔离材料可用于层106，其中的方法是按下列方式执行的：硅衬底最初包括一个隐埋的氧化物薄膜，随后增加填充氧化物的沟槽与所述的氧化物层接触，从而形成一个隔离阱。
为了获得最适宜的隔离来防止高频信号的影响，该附加的隔离层106可通过深扩散到衬底12和隔离层14中来形成：如果衬底是P型的(或N型的)，就使用N型(或P型的)隐埋层106。
还可以设置一个导电层108，它在导体16的上面、在二氧化硅层100的表面形成，它互连直线形的导体94和98。
图10显示出本发明的另一个例子。图10所示的隔离装置比图9所示的要简单。在图10的情况中，只简单使用了导体92和96以及隔离层106，该隔离层106将部分107与衬底12隔离开。
通过恰当地选择根据本发明的装置的尺寸，可获得能与超高频相兼容的集成传播媒介(图11)，甚至用于毫米波频率的集成波导(图12)。
图11显示出衬底12，它同样被二氧化硅层14所覆盖。一个例如具有低电阻率的多晶硅的导电层110在该层14上形成。
一个例如二氧化硅的隔离层112覆盖该导电层110，并且一个直线形导体114在该隔离层112上形成。该导体114沿着导电层110并在其上面延伸。
该隔离层112和该导体114被另一个二氧化硅隔离层116所覆盖。其次，另一个导电层118大致与层110相同并在所述层110上延伸，它形成在通过结合这两个隔离层112和116所获得的层上。
结果是，导体114位于这两个导电层110和118之间，并且与这些层隔离，从而形成了一个“三板(tri-plate)”结构。
根据通过这个结构要发送的信号的频率，可以设置或避免设置通路120和122(最好是两个连续的通路)，它们分别设置在导体114的每侧并且通过隔离层112和116互连导电层110和118。导电层110和118以及通路120和122有益地连接到相同的基准电压端子。
根据本发明，通过这个“三板”结构所传送的信号因此就与在该“三板”结构外面的衬底12上的其它元件中传送的电信号隔离开。
图12显示出本发明的再一个例子，其中半导体衬底12同样被二氧化硅层14所覆盖。一个导电层124在该二氧化硅层14上形成。
一个例如二氧化硅的隔离层126覆盖该导电层124。另一个导电层128在导电层124上方、在该隔离层126的表面形成，并且这些导电层124和128通过通路130和132(最好是连续的通路)跨越隔离层126互连。导电层124和128以及通路130和132有益地连接到相同的基准电压端子。
以这种方式，就形成了一种波导型传播媒介。
该波导(在由导电层124和128以及通路130和132所界定的隔离区134中)所传送的并且频率在毫米波范围内的电信号，因此就与在衬底12上(在波导外面)形成的其它元件中所传播的电信号隔离开。
以上所提到的导体、导线或轨道以及导电层是由诸如铝的金属做成的。
通路是由诸如钨的金属做成的。
此外，只有图2所示的例子采用了偏置源。然而，当使用通过N或P型扩散获得的隔离层时，可有益地使用这种源。
在图2到图10所示的例子中，使用了设在半导体衬底表面上的隔离层。然而，对于图11和12所描述的例子也可以省略该层。
此外，在图2到图10所示的例子中，一个或几个导体轨道被隔离。然而，本发明的这些例子还使得能够隔离电路的可能被外部电磁干扰所影响的部件。
Claims (15)
1.一种隔离装置，用于隔离集成到一个半导体衬底(12)上的至少一个电子元件(16，58，112，114，116)，该隔离装置的特征在于：包括在所述半导体衬底中纵向延伸并同时与所述电子元件平行延伸的由绝缘材料或半导体材料构成的至少一个隔离层(20，29，34，36，40，54，56，84，86，90，106，110，118，124，128)，所述隔离层围绕并且覆盖所述电子元件以将所述电子元件与所述半导体衬底中其它部分隔离，所述隔离装置还包括：位于所述半导体衬底上并设置在所述电子元件两侧的重叠的导电体，该导电体沿所述电子元件延伸并高于所述电子元件的高度；以及至少一个设置在所述电子元件下延伸的沟槽(28，30，32，42，44，50，52，80，82)，该沟槽填充有绝缘材料。
2.根据权利要求1所述的隔离装置，其中，所述隔离层是一个掩埋在衬底(12)中的半导体层(20)，所述的半导体层在所述电子元件(16)下面延伸并且具有与半导体衬底相反的掺杂类型，由此与所述衬底形成一个PN结，该隔离装置还包括该PN结的反偏置的装置(22)。
3.根据权利要求1或2所述的隔离装置，所述沟槽在衬底(12)中垂直于衬底表面并沿着所述电子元件(16，58)延伸，而且位于该电子元件与另一个电子元件(18)之间，所述隔离层填充所述沟槽，以便将所述电子元件相互隔离开。
4.根据权利要求3所述的隔离装置，还包括两个隔离层(34，36，46，48，54，56，84，86)，所述两个隔离层填充在衬底(12)中垂直于衬底的表面并在所述电子元件(16，58)两侧沿着该电子元件延伸的两个沟槽。
5.根据权利要求4所述的隔离装置，其中，每个所述沟槽(80，82)在两个重叠的导电体(60，62，64，66，68，70)下面沿所述导电体延伸。
6.根据权利要求1或2所述的隔离装置，所述沟槽包括多个平行的沟槽，这些沟槽在衬底中垂直于衬底的表面、在电子元件下面并垂直于所述电子元件延伸，每个沟槽都填充隔离层。
7.根据权利要求1或2所述的隔离装置，其中，重叠的导电体通过至少一个通路(74，78，74a，78a，76，79，102，104)电互连，该通路是穿过绝缘材料(72，77，100)形成的。
8.根据权利要求7所述的隔离装置，其中，每个所述通路(74，78)从所述重叠的导电体的一端延伸到另一端。
9.根据权利要求7所述的隔离装置，其中，所述重叠的导电体通过多个分离的通路(74a，78a)互连。
10.根据权利要求1或2所述的隔离装置，它还包括一个导电层(91，108)，该导电层在所述电子元件上面延伸并将最上面的两个导电体(64，70，94，98)连接在一起，所述导电体设置在该电子元件的每侧。
11.根据权利要求1或2所述的隔离装置，包括一个附加的隔离层(106)，它在衬底(12)中在电子元件的下面延伸，并且将衬底的形成电子元件的部分(107)与衬底的其余部分隔离开。
12.根据权利要求1所述的隔离装置，其中，所述隔离层(106)在所述半导体衬底(12)中在所述电子元件(16)的下面延伸，并且将所述半导体衬底的形成所述电子元件的部分(107)与所述半导体衬底的其余部分隔离开；所述隔离装置还包括两个导电体(92，96)，它们集成到该所述半导体衬底中，设置在形成所述电子元件的所述衬底部分的上面，分别位于该电子元件的每侧，而且沿着该电子元件延伸。
13.根据权利要求1所述的隔离装置，其中，该电子元件包括一个导电体(114)和一个绝缘层(112，116)，所述导电体形成在所述绝缘层上，并且，所述隔离装置包括两个平行的导电层(110，118)，所述绝缘层在它们之间延伸。
14.根据权利要求13所述的隔离装置，还包括通路(120，122)，所述通路穿过所述绝缘层将这两个导电层互连，并且平行于所述导电体(114)沿所述导电体延伸。
15.根据权利要求1所述的隔离装置，其中，所述隔离装置包括：两个平行的导电层(124，128)，在它们之间有一个绝缘层(126)；以及平行的通路(130，132)，所述通路穿过所述绝缘层将这两个导电层互连，所述电子元件是由所述两个导电层和所述平行的通路形成的一个波导。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0011307 | 2000-09-05 | ||
| FR00/11307 | 2000-09-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1341964A CN1341964A (zh) | 2002-03-27 |
| CN100565869C true CN100565869C (zh) | 2009-12-02 |
Family
ID=8853987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011357592A Expired - Lifetime CN100565869C (zh) | 2000-09-05 | 2001-09-01 | 集成电磁屏蔽装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7030455B2 (zh) |
| EP (1) | EP1187206B1 (zh) |
| JP (1) | JP2002093810A (zh) |
| KR (1) | KR100867457B1 (zh) |
| CN (1) | CN100565869C (zh) |
| DE (1) | DE60140722D1 (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE0200715D0 (sv) * | 2001-12-14 | 2002-03-11 | Optillion Ab | Feedthrough Interconnection Assembly |
| DE10309614A1 (de) * | 2003-03-05 | 2004-09-23 | Infineon Technologies Ag | Halbleiterstruktur und Verfahren zur Herstellung derselben |
| US7186924B2 (en) * | 2003-10-21 | 2007-03-06 | International Business Machines Corporation | Dielectric structure for printed circuit board traces |
| US8901703B2 (en) * | 2004-05-06 | 2014-12-02 | Nxp, B.V. | Electronic device |
| US7566971B2 (en) * | 2005-05-27 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI294681B (en) * | 2006-01-25 | 2008-03-11 | Ind Tech Res Inst | Image ground shielding structure |
| DE102006062844B4 (de) * | 2006-05-12 | 2016-11-17 | Infineon Technologies Ag | Abschirmvorrichtung zum Abschirmen von elektromagnetischer Strahlung |
| DE102006022360B4 (de) | 2006-05-12 | 2009-07-09 | Infineon Technologies Ag | Abschirmvorrichtung |
| US7609125B2 (en) * | 2006-10-13 | 2009-10-27 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | System, device and method for reducing cross-talk in differential signal conductor pairs |
| KR100898247B1 (ko) | 2007-10-24 | 2009-05-18 | 주식회사 동부하이텍 | 반도체형 ｒｆ소자 |
| US8106474B2 (en) * | 2008-04-18 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2010106839A1 (ja) * | 2009-03-19 | 2010-09-23 | 株式会社村田製作所 | 回路基板及びマザー積層体 |
| KR101361058B1 (ko) * | 2009-12-09 | 2014-02-12 | 한국전자통신연구원 | 광 소자를 포함하는 반도체 장치의 형성 방법 |
| US8670638B2 (en) | 2011-09-29 | 2014-03-11 | Broadcom Corporation | Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide |
| US9075105B2 (en) | 2011-09-29 | 2015-07-07 | Broadcom Corporation | Passive probing of various locations in a wireless enabled integrated circuit (IC) |
| US9318785B2 (en) | 2011-09-29 | 2016-04-19 | Broadcom Corporation | Apparatus for reconfiguring an integrated waveguide |
| US9570420B2 (en) | 2011-09-29 | 2017-02-14 | Broadcom Corporation | Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package |
| US8508029B2 (en) | 2011-09-29 | 2013-08-13 | Broadcom Corporation | Semiconductor package including an integrated waveguide |
| TWI528525B (zh) * | 2013-09-03 | 2016-04-01 | 瑞昱半導體股份有限公司 | 金屬溝渠減噪結構及其製造方法 |
| US10939541B2 (en) * | 2017-03-31 | 2021-03-02 | Huawei Technologies Co., Ltd. | Shield structure for a low crosstalk single ended clock distribution circuit |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608590A (en) * | 1978-12-20 | 1986-08-26 | At&T Bell Laboratories | High voltage dielectrically isolated solid-state switch |
| US4956688A (en) * | 1984-10-29 | 1990-09-11 | Hitachi, Ltd. | Radiation resistant bipolar memory |
| US4954929A (en) * | 1989-08-22 | 1990-09-04 | Ast Research, Inc. | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals |
| JPH03165058A (ja) | 1989-11-24 | 1991-07-17 | Mitsubishi Electric Corp | 半導体装置 |
| DE9214898U1 (zh) * | 1991-11-07 | 1992-12-17 | Siemens Ag, 8000 Muenchen, De | |
| US5262353A (en) * | 1992-02-03 | 1993-11-16 | Motorola, Inc. | Process for forming a structure which electrically shields conductors |
| US5196920A (en) * | 1992-04-21 | 1993-03-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks |
| JP3283984B2 (ja) * | 1993-12-28 | 2002-05-20 | 株式会社東芝 | 半導体集積回路装置 |
| US5631491A (en) * | 1994-09-27 | 1997-05-20 | Fuji Electric Co., Ltd. | Lateral semiconductor device and method of fixing potential of the same |
| KR0175000B1 (ko) | 1994-12-14 | 1999-02-01 | 윤종용 | 전자파 억제구조를 갖는 반도체 소자 |
| US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
| AU2187397A (en) * | 1996-03-22 | 1997-10-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Semiconductor device shielded by an array of electrically conducting pins and a method to manufacture such a device |
| US5994765A (en) * | 1996-07-01 | 1999-11-30 | Sun Microsystems, Inc. | Clock distribution network with efficient shielding |
| US5780340A (en) * | 1996-10-30 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of forming trench transistor and isolation trench |
| US6157065A (en) * | 1999-01-14 | 2000-12-05 | United Microelectronics Corp. | Electrostatic discharge protective circuit under conductive pad |
| US6075700A (en) * | 1999-02-02 | 2000-06-13 | Compaq Computer Corporation | Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures |
-
2001
- 2001-08-28 DE DE60140722T patent/DE60140722D1/de not_active Expired - Lifetime
- 2001-08-28 EP EP01203251A patent/EP1187206B1/fr not_active Expired - Lifetime
- 2001-09-01 CN CNB011357592A patent/CN100565869C/zh not_active Expired - Lifetime
- 2001-09-04 KR KR1020010054182A patent/KR100867457B1/ko not_active IP Right Cessation
- 2001-09-05 US US09/946,715 patent/US7030455B2/en not_active Expired - Lifetime
- 2001-09-05 JP JP2001268493A patent/JP2002093810A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1187206A1 (fr) | 2002-03-13 |
| KR100867457B1 (ko) | 2008-11-06 |
| US20020074605A1 (en) | 2002-06-20 |
| US7030455B2 (en) | 2006-04-18 |
| EP1187206B1 (fr) | 2009-12-09 |
| CN1341964A (zh) | 2002-03-27 |
| DE60140722D1 (de) | 2010-01-21 |
| KR20020019413A (ko) | 2002-03-12 |
| JP2002093810A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100565869C (zh) | 集成电磁屏蔽装置 | |
| KR100315128B1 (ko) | 금속교차선이없이레벨쉬프트동작을하는레벨쉬프트회로,모스페트장치및고전압집적회로 | |
| US5196373A (en) | Method of making trench conductor and crossunder architecture | |
| KR101006286B1 (ko) | 제조공정의 후 공정에서 서스펜드된 전송 라인 구조를형성하기 위한 방법 | |
| US6967392B2 (en) | Seal ring structure for radio frequency integrated circuits | |
| US8058689B2 (en) | Techniques to reduce substrate cross talk on mixed signal and RF circuit design | |
| CN1104373A (zh) | 用于降低串音以改进芯片外的选择性的互连结构 | |
| CN102844864B (zh) | 用于传输线的屏蔽结构 | |
| US5057895A (en) | Trench conductor and crossunder architecture | |
| CN103165228A (zh) | 柔性扁平电缆 | |
| CN203377214U (zh) | 集成电路 | |
| US5012321A (en) | Interconnection device between the cells of a pre-implanted hyperfrequency integrated circuit | |
| CN101617574B (zh) | 多层器件的电容耦合层 | |
| JPH08236629A (ja) | 集積回路構造及びその製造方法 | |
| US6975189B1 (en) | On-chip multilayer metal shielded transmission line | |
| US10957655B2 (en) | Integrated circuit with inductors having electrically split scribe seal | |
| CN101271882B (zh) | 半导体元件 | |
| US6278186B1 (en) | Parasitic current barriers | |
| JP2007115895A (ja) | 化合物半導体スイッチ回路装置 | |
| US7411279B2 (en) | Component interconnect with substrate shielding | |
| CN114171868B (zh) | 隔离器 | |
| US6552407B1 (en) | Communication module having a structure for reducing crosstalk | |
| US20220209750A1 (en) | Quality factor of a parasitic capacitance | |
| US20090214155A1 (en) | Integrated optical modulator | |
| US7550853B2 (en) | Electrical isolation of monolithic circuits using a conductive through-hole in the substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD. Effective date: 20071026 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20071026 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklike Philips Electronics N. V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190715 Address after: Room 630, Haiheng Building, 6 Cuiwei Road, Hefei Economic and Technological Development Zone, Anhui Province Patentee after: Changxin Storage Technology Co., Ltd. Address before: Holland Ian Deho Finn Patentee before: Koninkl Philips Electronics NV |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20091202 |