CN1341964A - 集成电磁屏蔽装置 - Google Patents

集成电磁屏蔽装置 Download PDF

Info

Publication number
CN1341964A
CN1341964A CN01135759A CN01135759A CN1341964A CN 1341964 A CN1341964 A CN 1341964A CN 01135759 A CN01135759 A CN 01135759A CN 01135759 A CN01135759 A CN 01135759A CN 1341964 A CN1341964 A CN 1341964A
Authority
CN
China
Prior art keywords
substrate
spacer assembly
separator
electric
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01135759A
Other languages
English (en)
Other versions
CN100565869C (zh
Inventor
P·加曼德
A·德拉托雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1341964A publication Critical patent/CN1341964A/zh
Application granted granted Critical
Publication of CN100565869C publication Critical patent/CN100565869C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

为了隔离至少一个电元件或电子元件(16,58),例如集成到一个半导体衬底(12)上的互连,本发明的装置包括下列至少一种隔离件:一个在衬底中延伸的隔离层(84,86,90);以及一个组件,其高度超过了该元件,并且在该元件的每侧包含至少两个重叠的导体(60 62 64,66 68,70),这些导体集成到衬底中并沿着该元件延伸。

Description

集成电磁屏蔽装置
发明领域
本发明涉及一种集成电磁屏蔽装置，并且特别是涉及一种用于隔离集成到半导体衬底上的电元件或电子元件的装置。
本发明特别用于隔离在半导体衬底上形成的连接(线路)中所传播的电信号，或者隔离产生于集成电路或这种电路的元件中的电信号。
发明背景
例如集成发射极一接收器电路这样的电子装置是已知的，其中各种类型的信号共存。这些信号相互之间的区别在于它们的频率是不同的或它们所传送的信息种类不同：一些信号可能是逻辑信号而另一些是模拟信号。
这些不同信号的共存不利地影响这些电路的功能。例如，数字信号如时钟信号就很可能与模拟信号相互干扰。
另外，将电感元件集成到这些电路中会引起这些电感元件和电连接之间的电磁耦合，导致其它信号的传播。
因此，在一个集成接收器中，存在这样的风险：由电压控制振荡器所产生的频率的频谱质量会因时钟信号的转换操作而受到干扰。
在电子装置中，因此就需要有效地隔离其中传播信号的电连接，因为这些电连接可能干扰该装置的功能。
根据一种已知的方法，这种问题可部分地得以解决，即，在两个导线之间插入干扰连接(interfering connection)，这些导线随后连接到地或DC电压源。
这种方案显示在图1的剖面图中，一个硅衬底2被一个二氧化硅薄膜4所覆盖，并且在二氧化硅薄膜4上设有干扰连接6以及两个导线8和10。
由K.Joarder在1995 IEEE第178页发表的文章“在BiCMOS混合方式集成电路中的信号隔离”中也涉及这个课题。
已知的解决方案只提供了部分屏蔽：它不能排除干扰连接6与同样形成在衬底2上的其它连接或元件(未示出)之间的电磁耦合。
另外，在毫米波和超高频范围，该已知方案不能使干扰连接6完全与所述的其它连接或元件隔离：所述频率的信号很可能在所述其它连接或元件和干扰连接6之间通过衬底2为媒介而进行交换。
发明目的
本发明的一个目的就是要克服上述的缺点。
发明方案概述
本发明旨在提供一种隔离装置，用于隔离集成到一个半导体衬底上的至少一个电元件或电子元件，该隔离装置的的特征在于：它包括下列至少一种隔离件：
一个隔离层，它在衬底中延伸，和
一个组件，其高度超过该元件的高度，并且在该元件的每侧包括至少两个重叠的电导体，这些电导体集成到衬底中并沿着该元件延伸。
该电元件或电子元件可以是电连接以及电器件或电子器件或者是集成电路或该电路的一部分，或者甚至是集成到衬底上并被该装置界定的一个区域，在该区域中，在毫米波、射频或超高频范围的信号可进行传播，这样该装置同样形成了一个集成传播媒介(它是自屏蔽的)。
根据本发明的装置的一个具体实施例，隔离层是一个隐埋在衬底中的半导体层，所述的层在元件下面延伸并且具有与衬底相反的掺杂类型，由此与所述衬底形成一个PN结，该装置还包括该PN结的反偏置的装置。
根据本发明的另一具体实施例，该装置还包括至少一个沟槽，它在衬底中垂直于衬底表面并沿着元件延伸，而且位于该元件与另一个电元件或电子元件之间，隔离层填充所述的沟槽，以便将元件相互隔离开。
根据本发明的装置可包括两个隔离层，它们填充在衬底中垂直于衬底的表面并在元件两侧沿着该元件延伸的两个沟槽。
每个沟槽在两个重叠的电导体下面延伸。
根据再一具体实施例，该装置还包括多个平行的沟槽，这些沟槽在衬底中垂至于衬底的表面、在元件下面并垂直于所述元件延伸，每个沟槽都填充隔离层。
根据本发明的装置的一个优选实施例，重叠的电导体通过至少一个通路电互连，该通路是穿过电绝缘材料形成的。
在这种情况下，每个通路可从重叠导体的一端延伸到另一端，或者重叠电导体通过多个分离的通路互连。
根据本发明的另一个具体实施例，该装置还包括一个导电层，该导电层在元件上面延伸并将最上面的两个电导体连接到一起，所述的导体设置在该元件的每侧。
根据本发明的又一个具体实施例，该装置包括一个附加的隔离层，它在衬底中在元件的下面延伸，并且将衬底的形成元件的部分与衬底的其余部分隔离开。
根据本发明的再一个具体实施例，隔离层在衬底中在元件的下面延伸，并且将衬底的形成元件的部分与衬底的其余部分隔离开；隔离件还包括两个电导体，它们集成到该衬底中，设置在形成元件的所述衬底部分的上面，分别位于该元件的每侧，而且沿着该元件延伸。
附图简述
参照下面描述的实施例，本发明的这些和其它方面将会更清楚，这些实施例只作为一种信息并无限制之意，这些实施例将参照以下附图进行说明：
图1是已经描述的已知装置的剖面图，该装置用于隔离干扰连接；
图2是根据本发明的装置的一个具体实施例的剖面图；
图3显示出根据本发明的装置的一个不同的具体实施例的一部分；
图4显示出图3所示装置的一种变型的一部分；
图5是根据本发明的装置的另一具体实施例的一部分的平面图；
图6是根据本发明的装置的另一具体实施例的一部分的(剖)视图；
图7是沿图6中线VII-VII截取的剖面图；
图8显示出图7的一种变型；
图9显示出根据本发明的装置的另一具体实施例的一部分；
图10是根据本发明的装置的一个具体实施例的剖面图；
图11是根据本发明的装置的剖面图，该装置还形成“三板”结构；
图12是根据本发明的另一装置的剖面图，该装置还形成一个波导。
优选实施例叙述
图2显示出根据本发明的一个例子，它包括例如一个P型硅半导体衬底12。该衬底上覆盖了一层电绝缘(隔离)薄膜14，它是由例如二氧化硅做成的，厚度小于例如10μm。要隔离的元件是一条导线16，它在隔离层14上形成。
需要做的是，例如，将导线16与另一条导线18隔离，导线18与导线16平行延伸并且也形成在绝缘层14上。
为此，在图2所示的例子中，利用了一个隔离层，它是一个N型隐埋半导体层20，它是在形成薄膜14之前通过扩散到衬底中而得到的。如图2所示，该层20在导线16下面延伸并且比导线16宽。
设有一个DC(直流)电压源22，它使由层20和衬底形成的PN结反向偏置：电压源22的一极通过一个电接点24连接到衬底12，而电压源22的+极通过贯穿绝缘层14的通路26连接到隐埋层20。
以这种方式，获得了该导线16的电容隔离。
如果衬底12是由N型半导体材料做成，那么就形成一个P型隐埋层20，并且使用这样一个DC电压源：它的一极连接到所述的P型隐埋层，它的+极连接到衬底。
图3显示出根据本发明的另一个例子，该图同样示出了半导体衬底12和在其表面形成的绝缘薄膜14。图3还显示出导线16和18，根据本发明它们要被相互隔离。
为此，形成了一个深的沟槽28，它平行于导线16和18延伸并位于它们之间。该沟槽是跨越隔离层14的厚度而形成并在衬底12中延伸，该沟槽的深度P等于例如6μm，而其宽度L等于例如2μm。
在沟槽28形成后，其中填充隔离层29，它可以由电绝缘材料或者导电或半导电材料做成。
图4显示出根据本发明的另一个例子，它也包括导线16。在该图中没有显示出另一导线18以及可能要与导线16隔离的其它元件。
图4显示出两个深的沟槽30和32，它们相互平行并平行于导线16延伸，它们分别在该导线的两侧延伸。这两个沟槽同样是跨越绝缘层14的厚度而形成并在衬底12中延伸。
这些沟槽的深度P和宽度L可以例如与所述的相同。
在这些沟槽形成后，它们分别填充隔离层34和36，这些隔离层可以由电绝缘材料或者导电或半导电材料做成。
图5显示出根据本发明的另一个例子，它也包括导线16，导线16形成在覆盖衬底12(图5中未示出)的绝缘薄膜14上。
几个平行的深沟槽38在衬底中垂直于其表面延伸，并且跨越绝缘层14的厚度而形成在导线16的下面。另外，如图中所示，这些沟槽垂直于所述导线16延伸。
每个沟槽38填充隔离层40。此外，每个沟槽的宽度L为例如20μm，其宽度比导电轨道(conducting track)16的宽度大；两个相邻沟槽38之间的间隔E是例如2μm；沟槽38的深度为例如6μm；沟槽38的长度或厚度e为例如2μm。
首先，沟槽38形成在衬底12中，跨越绝缘层14的厚度，并且每个沟槽都填充隔离层40，此后形成导线16。
每个都填充隔离层40的沟槽38使得能够避免在衬底12中形成纵向电流。
在根据本发明的另一个例子中(还参见图5)，除了横向的沟槽38外，还设有两个纵向的沟槽42和44，它们填充隔离层46和48并分别设置在沟槽38的一侧。这些沟槽42和44与图4中所示的沟槽30和32的类型相同。它们沿着导线16延伸并使得所述导线的隔离增强。为此，也可以在衬底中形成深的纵向沟槽，以便与横向沟槽38互相电连接并因此在导线16下面形成了一个等电位栅。
在本发明的另一个例子中(见图2)，设有两个纵向的沟槽50和52，它们平行于导电轨道16并在隐埋层26的两侧延伸。这些沟槽50和52填充隔离层54和56，它们同样使得如图2所示的导线16的隔离增强。
填充沟槽的隔离层(不管这些沟槽是沿着要被隔离的元件延伸还是与所述元件垂直地延伸)可由具有低电阻率的多晶硅或诸如二氧化硅的电绝缘材料做成。
如果这些沟槽沿着要被隔离的元件延伸并且不与所述元件接触，可使用导电材料，例如具有低电阻率的多晶硅，来形成用于填充沟槽的隔离层。
在图6中示出的本发明的例子中，一个诸如导线16的元件形成在覆盖着衬底12的绝缘层14上，它可用在导线16每侧的至少两个(在图6的例子中是三个)一组的重叠电导体来隔离。这些电导体集成在衬底12中，并沿着导线16延伸。
每组的高度超过导线16的高度。
应指出的是，根据本发明，不仅可以隔离单个元件而且可以隔离多个元件，例如如图6所示的两个平行的导线，即，导线16和另一导线58(它在绝缘层14上形成并且平行于导线16延伸)，该导线58同样位于被两组重叠导体所界定的区域内，这些组的高度超过导线16的高度。
从绝缘层14向上，重叠导体在要被隔离的导线16和58的一侧用参考数字60、62和64标记，在导线16和58的另一侧用参考数字66、68和70来标记。
如图所示，重叠的导体通过跨越诸如二氧化硅的电绝缘材料形成的通路相互连接。
导体60和66首先形成在二氧化硅层14上。其次，在所述的二氧化硅层上形成覆盖导体60和66以及导线16和58的一个二氧化硅层72，此后，跨越所述的层72形成分别在导体60和66上延伸的两个连续的通路74和76(见图7)。
随后，在所述层72的表面，形成导体62和68，它们分别通过通路74和76与导体60和66接触。下一步，在层72上形成覆盖导体62和68的一个二氧化硅层77，此后，跨越所述的层77形成两个通路78和79，所述的通路分别与所述导体62和68接触。
随后，在该层77的表面形成导体64和70，所述的导体分别通过通路78和79与导体62和68相接触。
作为另一种选择，除了利用连续的通路来互连两个相邻的重叠导体外(见图7)，也可使用几个离散的通路，比如通路74a或78a(见图8)，它们通过隔离这些导体的隔离层来互连这两个导体。
在图8中所示的通路74a和78a大致是线状的，并且这些线之间的间隔的选择取决于要被隔离的电子信号的频率。
在本发明的另一个例子中，可设置两个沟槽80和82(见图6)，它们与图4中所示的沟槽30和32是同种类型的，所述的沟槽分别设置在导体60和66的下面。这些沟槽填充隔离层84和86，隔离层可以由电绝缘材料做成，或者相反地由导电材料做成，因为该材料是与导体60和66接触的。
除了沟槽80和82外，或者没有它们，还可设置与图5所示的沟槽38同类的横向沟槽88。这些沟槽88在要被隔离的元件下面延伸，如图6所示，并且填充由电绝缘材料做成的隔离层90。
在绝缘层77上还可设置一个导电层91，它在要被隔离的元件(导线16和58)上面延伸并与最上面的两个导体64和70相互连接，导体64和70分别在这些元件的每侧设置，以便形成集成的电磁屏蔽。
图9所示的是本发明的另一个例子，其中示出了要被隔离的导线16。在该导线16的每侧及沿着该导线，设有两对电导体92-94和96-98。导体92和96在二氧化硅层14上形成。另一个二氧化硅层100在层14上形成并覆盖导体92和96以及导线16。
导体94和98在该层100上形成，并且通路102和104(它们可以是连续的(如图7所示的例子)或非连续的(如图8所示的例子))通过层100分别互连导体92和94以及导体96和98。
此外，一个隔离层106在导体92和96以及导线16的下面延伸，并且在导体92和96的方向又到达绝缘层14的表面，以便因此将区域107与形成有导线16的衬底隔离开。
一种隔离材料可用于层106，其中的方法是按下列方式执行的：硅衬底最初包括一个隐埋的氧化物薄膜，随后增加填充氧化物的沟槽与所述的氧化物层接触，从而形成一个隔离阱。
为了获得最适宜的隔离来防止高频信号的影响，该附加的隔离层106可通过深扩散到衬底12和隔离层14中来形成：如果衬底是P型的(或N型的)，就使用N型(或P型的)隐埋层106。
还可以设置一个导电层108，它在导体16的上面、在二氧化硅层100的表面形成，它互连直线形的导体94和98。
图10显示出本发明的另一个例子。图10所示的隔离装置比图9所示的要简单。在图10的情况中，只简单使用了导体92和96以及隔离层106，该隔离层106将部分107与衬底12隔离开。
通过恰当地选择根据本发明的装置的尺寸，可获得能与超高频相兼容的集成传播媒介(图11)，甚至用于毫米波频率的集成波导(图12)。
图11显示出衬底12，它同样被二氧化硅层14所覆盖。一个例如具有低电阻率的多晶硅的导电层110在该层14上形成。
一个例如二氧化硅的隔离层112覆盖该导电层110，并且一个直线形导体114在该隔离层112上形成。该导体114沿着导电层110并在其上面延伸。
该隔离层112和该导体114被另一个二氧化硅隔离层116所覆盖。其次，另一个导电层118大致与层110相同并在所述层110上延伸，它形成在通过结合这两个隔离层112和116所获得的层上。
结果是，导体114位于这两个导电层110和118之间，并且与这些层隔离，从而形成了一个“三板(tri-plate)”结构。
根据通过这个结构要发送的信号的频率，可以设置或避免设置通路120和122(最好是两个连续的通路)，它们分别设置在导体114的每侧并且通过隔离层112和116互连导电层110和118。导电层110和118以及通路120和122有益地连接到相同的基准电压端子。
根据本发明，通过这个“三板”结构所传送的信号因此就与在该“三板”结构外面的衬底12上的其它元件中传送的电信号隔离开。
图12显示出本发明的再一个例子，其中半导体衬底12同样被二氧化硅层14所覆盖。一个导电层124在该二氧化硅层14上形成。
一个例如二氧化硅的隔离层126覆盖该导电层124。另一个导电层128在导电层124上方、在该隔离层126的表面形成，并且这些导电层124和128通过通路130和132(最好是连续的通路)跨越隔离层126互连。导电层124和128以及通路130和132有益地连接到相同的基准电压端子。
以这种方式，就形成了一种波导型传播媒介。
该波导(在由导电层124和128以及通路130和132所界定的隔离区134中)所传送的并且频率在毫米波范围内的电信号，因此就与在衬底12上(在波导外面)形成的其它元件中所传播的电信号隔离开。
以上所提到的导体、导线或轨道以及导电层是由诸如铝的金属做成的。
通路是由诸如钨的金属做成的。
此外，只有图2所示的例子采用了偏置源。然而，当使用通过N或P型扩散获得的隔离层时，可有益地使用这种源。
在图2到图10所示的例子中，使用了设在半导体衬底表面上的隔离层。然而，对于图11和12所描述的例子也可以省略该层。
此外，在图2到图10所示的例子中，一个或几个导体轨道被隔离。然而，本发明的这些例子还使得能够隔离电路的可能被外部电磁干扰所影响的部件。

Claims (15)

1.一种隔离装置，用于隔离集成到一个半导体衬底(12)上的至少一个电元件或电子元件(16，58，112-114-116)，该隔离装置的的特征在于：它包括下列至少一种隔离件：
一个隔离层(20，29，34-36，40，54-56，84-86，90，106，110-118，124-128)，它在衬底中延伸，和
一个组件，其高度超过该元件的高度，并且在该元件的每侧包括至少两个重叠的电导体(60-62-64，66，68，70；92-94，96-98)，这些电导体集成到衬底中并沿着该元件延伸。
2.根据权利要求1的隔离装置，其中，隔离层是一个隐埋在衬底(12)中的半导体层(20)，所述的层在元件(16)下面延伸并且具有与衬底相反的掺杂类型，由此与所述衬底形成一个PN结，该隔离装置还包括该PN结的反偏置的装置(22)。
3.根据权利要求1或2的隔离装置，该隔离装置还包括至少一个沟槽(28，30-32，42-44，50-52，80-82)，它在衬底(12)中垂直于衬底表面并沿着元件(16，58)延伸，而且位于该元件与另一个电元件或电子元件(18)之间，隔离层填充所述的沟槽，以便将元件相互隔离开。
4.根据权利要求3的隔离装置，它包括两个隔离层(34-36，46-48，54-56，84-86)，它们填充在衬底(12)中垂直于衬底的表面并在元件(16，58)两侧沿着该元件延伸的两个沟槽。
5.根据权利要求4的装置，其中，每个沟槽(80，82)在两个重叠的电导体(60-62-64，66-68-70)下面延伸。
6.根据权利要求1-5中任一权利要求的隔离装置，该隔离装置还包括多个平行的沟槽，这些沟槽在衬底中垂至于衬底的表面、在元件下面并垂直于所述元件延伸，每个沟槽都填充隔离层。
7.根据权利要求1-6中任一权利要求的隔离装置，其中，重叠的电导体通过至少一个通路(74-78，74a-78a，76-79，102-104)电互连，该通路是穿过电绝缘材料(72，77，100)形成的。
8.根据权利要求7的隔离装置，其中，每个通路(74，78)从重叠导体的一端延伸到另一端。
9.根据权利要求7的隔离装置，其中，重叠电导体通过多个分离的通路(74a，78a)互连。
10.根据权利要求1-9中任一权利要求的隔离装置，它还包括一个导电层(91，108)，该导电层在元件上面延伸并将最上面的两个电导体(64-70，94-98)连接到一起，所述的导体设置在该元件的每侧。
11.根据权利要求1-10中任一权利要求的隔离装置，包括一个附加的隔离层(106)，它在衬底(12)中在元件的下面延伸，并且将衬底的形成元件的部分(107)与衬底的其余部分隔离开。
12.根据权利要求1的隔离装置，其中，隔离层(106)在衬底(12)中在元件(16)的下面延伸，并且将衬底的形成元件的部分(107)与衬底的其余部分隔离开；隔离件还包括两个电导体(92，96)，它们集成到该衬底中，设置在形成元件的所述衬底部分的上面，分别位于该元件的每侧，而且沿着该元件延伸。
13.根据权利要求1的隔离装置，其中，该元件包括一个电导体(114)和一个电绝缘层(112-116)，电导体形成在电绝缘层上，并且，隔离件包括两个平行的导电层(110，118)，所述的绝缘层在它们之间延伸。
14.根据权利要求13的隔离装置，它还包括通路(120，122)，通路经过电绝缘层将这两个导电层互连，并且平行于电导体(114)延伸。
15.根据权利要求1的隔离装置，其中，隔离件包括：两个平行导电层(124，128)，在它们之间有一个电绝缘层(126)；以及平行通路(130，132)，通路穿过电绝缘层将这两个导电层互连，元件是由两个导电层和两个通路界定的波导。
CNB011357592A 2000-09-05 2001-09-01 集成电磁屏蔽装置 Expired - Lifetime CN100565869C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0011307 2000-09-05
FR00/11307 2000-09-05

Publications (2)

Publication Number Publication Date
CN1341964A true CN1341964A (zh) 2002-03-27
CN100565869C CN100565869C (zh) 2009-12-02

Family

ID=8853987

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011357592A Expired - Lifetime CN100565869C (zh) 2000-09-05 2001-09-01 集成电磁屏蔽装置

Country Status (6)

Country Link
US (1) US7030455B2 (zh)
EP (1) EP1187206B1 (zh)
JP (1) JP2002093810A (zh)
KR (1) KR100867457B1 (zh)
CN (1) CN100565869C (zh)
DE (1) DE60140722D1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566971B2 (en) 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0200715D0 (sv) * 2001-12-14 2002-03-11 Optillion Ab Feedthrough Interconnection Assembly
DE10309614A1 (de) * 2003-03-05 2004-09-23 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Herstellung derselben
US7186924B2 (en) * 2003-10-21 2007-03-06 International Business Machines Corporation Dielectric structure for printed circuit board traces
ATE388520T1 (de) * 2004-05-06 2008-03-15 Nxp Bv Elektronische einrichtung
TWI294681B (en) * 2006-01-25 2008-03-11 Ind Tech Res Inst Image ground shielding structure
DE102006022360B4 (de) 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
DE102006062844B4 (de) * 2006-05-12 2016-11-17 Infineon Technologies Ag Abschirmvorrichtung zum Abschirmen von elektromagnetischer Strahlung
US7609125B2 (en) * 2006-10-13 2009-10-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. System, device and method for reducing cross-talk in differential signal conductor pairs
KR100898247B1 (ko) 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 ｒｆ소자
US8106474B2 (en) * 2008-04-18 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010106839A1 (ja) * 2009-03-19 2010-09-23 株式会社村田製作所 回路基板及びマザー積層体
KR101361058B1 (ko) * 2009-12-09 2014-02-12 한국전자통신연구원 광 소자를 포함하는 반도체 장치의 형성 방법
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US8508029B2 (en) * 2011-09-29 2013-08-13 Broadcom Corporation Semiconductor package including an integrated waveguide
US8670638B2 (en) 2011-09-29 2014-03-11 Broadcom Corporation Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
US9570420B2 (en) 2011-09-29 2017-02-14 Broadcom Corporation Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package
TWI528525B (zh) * 2013-09-03 2016-04-01 瑞昱半導體股份有限公司 金屬溝渠減噪結構及其製造方法
US10939541B2 (en) * 2017-03-31 2021-03-02 Huawei Technologies Co., Ltd. Shield structure for a low crosstalk single ended clock distribution circuit
KR102672313B1 (ko) * 2022-07-08 2024-06-05 한국전자통신연구원 전자파 간섭 제거 기능을 갖는 수광 소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608590A (en) * 1978-12-20 1986-08-26 At&T Bell Laboratories High voltage dielectrically isolated solid-state switch
US4956688A (en) * 1984-10-29 1990-09-11 Hitachi, Ltd. Radiation resistant bipolar memory
US4954929A (en) * 1989-08-22 1990-09-04 Ast Research, Inc. Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
JPH03165058A (ja) 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
DE9214898U1 (de) * 1991-11-07 1992-12-17 Siemens AG, 8000 München Steuergerät
US5262353A (en) * 1992-02-03 1993-11-16 Motorola, Inc. Process for forming a structure which electrically shields conductors
US5196920A (en) * 1992-04-21 1993-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks
JP3283984B2 (ja) * 1993-12-28 2002-05-20 株式会社東芝 半導体集積回路装置
US5631491A (en) * 1994-09-27 1997-05-20 Fuji Electric Co., Ltd. Lateral semiconductor device and method of fixing potential of the same
KR0175000B1 (ko) 1994-12-14 1999-02-01 윤종용 전자파 억제구조를 갖는 반도체 소자
US5859466A (en) * 1995-06-07 1999-01-12 Nippon Steel Semiconductor Corporation Semiconductor device having a field-shield device isolation structure and method for making thereof
AU2187397A (en) * 1996-03-22 1997-10-10 Telefonaktiebolaget Lm Ericsson (Publ) Semiconductor device shielded by an array of electrically conducting pins and a method to manufacture such a device
US5994765A (en) * 1996-07-01 1999-11-30 Sun Microsystems, Inc. Clock distribution network with efficient shielding
US5780340A (en) * 1996-10-30 1998-07-14 Advanced Micro Devices, Inc. Method of forming trench transistor and isolation trench
US6157065A (en) * 1999-01-14 2000-12-05 United Microelectronics Corp. Electrostatic discharge protective circuit under conductive pad
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566971B2 (en) 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7919861B2 (en) 2005-05-27 2011-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN1870261B (zh) * 2005-05-27 2013-11-20 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
DE60140722D1 (de) 2010-01-21
CN100565869C (zh) 2009-12-02
JP2002093810A (ja) 2002-03-29
KR100867457B1 (ko) 2008-11-06
EP1187206B1 (fr) 2009-12-09
US20020074605A1 (en) 2002-06-20
KR20020019413A (ko) 2002-03-12
US7030455B2 (en) 2006-04-18
EP1187206A1 (fr) 2002-03-13

Similar Documents

Publication Publication Date Title
CN1341964A (zh) 集成电磁屏蔽装置
CN100345285C (zh) 高频器件
CN1199264C (zh) 内插器及其制造方法
CN1251354C (zh) 小型天线
CN1881552A (zh) 制造光耦合器的方法
CN1186663C (zh) 与标准cmos电路相集成的波导结构及其制作方法
CN1207768C (zh) 具有绝缘体上硅结构的半导体器件及其制造方法
CN1700451A (zh) 半导体晶片及其制造方法
CN1181534C (zh) 半导体装置的制造方法
CN1296642A (zh) 射频电路模块
CN1708859A (zh) 具源极穿孔绝缘体硅基板上金氧半导体晶体管
CN1992272A (zh) 半导体结构
CN1738008A (zh) 半导体器件
CN1838431A (zh) 双极性装置
CN1862790A (zh) 半导体器件的制造方法以及半导体器件
CN1925157A (zh) 半导体器件
CN102280482B (zh) 射频侧向扩散金属氧化物半导体器件及制备方法
CN1160786C (zh) 具有深衬底接触的半导体器件
CN1298080C (zh) 具有内建接地面的多段平面天线
CN1806341A (zh) 场效应晶体管,特别是双扩散场效应晶体管,及其制造方法
CN1596463A (zh) 电容器及制造电容器之方法
CN100442537C (zh) 半导体器件的端子结构及其制造方法
CN1232299A (zh) 半导体器件
CN1685502A (zh) 高频信号传输构件
US6897547B2 (en) Semiconductor device including bipolar junction transistor, and production method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20071026

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071026

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklike Philips Electronics N. V.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190715

Address after: Room 630, Haiheng Building, 6 Cuiwei Road, Hefei Economic and Technological Development Zone, Anhui Province

Patentee after: Changxin Storage Technology Co., Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091202