CN1186663C - 与标准cmos电路相集成的波导结构及其制作方法 - Google Patents

与标准cmos电路相集成的波导结构及其制作方法 Download PDF

Info

Publication number
CN1186663C
CN1186663C CNB00806251XA CN00806251A CN1186663C CN 1186663 C CN1186663 C CN 1186663C CN B00806251X A CNB00806251X A CN B00806251XA CN 00806251 A CN00806251 A CN 00806251A CN 1186663 C CN1186663 C CN 1186663C
Authority
CN
China
Prior art keywords
waveguiding structure
waveguide
metalized coated
contact hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB00806251XA
Other languages
English (en)
Other versions
CN1371483A (zh
Inventor
M·米舍洛夫
S·波斯拉
C·T·加布里尔
M·维林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1371483A publication Critical patent/CN1371483A/zh
Application granted granted Critical
Publication of CN1186663C publication Critical patent/CN1186663C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

提供了波导结构和制作用于传送光信号的波导的方法。波导结构是通过使用标准CMOS制造操作过程被制成的，并与具有数字CMOS电路的同一个芯片集成在一起。制作波导的示例的方法包括形成一个穿过介质层向下到基片的接触孔，以及用第一金属化涂层涂覆接触孔的侧壁。然后用介质材料填充接触孔。局部波导结构被形成在接触孔的第一金属化涂层和介质材料上。由波导介质结构和被规定在波导介质上的第二金属化涂层规定了局部波导结构。第三金属化涂层被形成来规定隔板连同局部波导结构的侧壁，第一金属化涂层和第二金属化涂层。第三金属化涂层被配置成完成被填充以波导介质材料的波导结构。然后，光信号可以传播通过波导结构，以及与其它CMOS数字电路相接口。

Description

与标准CMOS电路相集成 的波导结构及其制作方法
技术领域
本发明涉及半导体设备的制造。更具体地，本发明涉及把高速度波导结构集成到标准互补金属氧化物半导体(CMOS)芯片。
背景技术
今天的半导体设备不断地被推进满足更严格的要求。随着使用这种技术的设备充斥市场，消费者对设备提出更高的要求。这些要求包括更小的、更紧凑的、具有更大功能的设备。
在搜索更高的执行的电路，CMOS电路的设计者一直在寻求其它技术。这样的技术包括射频(RF)技术、微波频率技术、和光频率技术。然而，一个问题是这样的技术不能通过使用在标准CMOS设计中实施的相同的处理操作过程来被集成。结果，当对于更快速的执行电路的需要增长时，集成电路设计者被迫单独的设计和制造分开的芯片，然后通过使用印刷电路板(PCB)把它们合并在一起。
众所周知，由于制造上的不同，需要分开地设计和制造。也就是，在制造CMOS设备时实施的标准制造操作过程不容易被应用来制造RF电路、微波电路或光学电路。例如，许多RF电路需要把传导线形成为具有内导体和外部的屏蔽体的同轴线。某些微波电路通过使用微带技术和带有或不带有填充介质材料的钢波导来制造。光设备也常常通过使用多个介质层和特别地排列的导体来制造。
一旦CMOS芯片和RF设备或微波设备或光学设备准备好集成，主要的工作必须被执行，以确保做到在两个技术之间的信号正确的通信。这种测试常常需要在时间上很大的投资，以及多次产生无法满足严格性能需要的设备。性能上的这种失败主要是由于分开地制造的过程，以及当分开的芯片被接口时受到的信号或功率损耗。另外，分开制造和集成也具有增加工程化费，从而增加最后的产品的成本的缺点。
通过以上所述，需要能够把标准CMOS电路连同其它非CMOS高速度电路集成在一起的半导体设备。也需要用于使用标准CMOS制造处理过程制作半导体设备的方法。
发明内容
一般说来，本发明通过提供把非CMOS高速度电路结构连同标准CMOS电路集成在一起的半导体设备，而满足这些需要。应当看到，本发明可以以多种方式被实施，包括处理过程、设备、系统、设备或方法。下面描述本发明的几个发明性实施例。
在一个实施例中，揭示了通过实施CMOS制造过程来制作波导结构的方法。方法包括提供基片，具有被制造在其上的多个有源设备；以及覆盖的氧化物层。规定了一个接触孔穿过氧化物层，用来规定向下到基片的路径。方法然后转到在氧化物层上和在接触孔内淀积第一金属化涂层。在接触孔的基底处去除第一金属化涂层，以便规定向下到基片的路径，以及接触孔被填充以接触孔介质材料。然后，在第一金属化涂层上形成波导介质，以及与接触孔介质材料相接触。然后在波导介质上形成第二金属化涂层。方法然后转到形成第二金属化涂层、波导介质、和第一金属化涂层的图案。图案被配置成使得具有接触孔介质材料的局部波导结构与波导介质相接触。第三金属化涂层被形成在局部波导结构上。第三金属化涂层被配置成规定金属化隔板，它连接第一金属化涂层和第二金属化涂层，以及包围波导介质，以便规定波导结构。
在另一个实施例中，揭示了制作用于传送光学信号的波导的方法。方法包括形成一个接触孔，穿过介质层，向下到基片，以及用第一金属化涂层覆盖接触孔的侧壁。接触孔然后被填充以介质材料。局部波导结构被形成在第一金属化涂层和接触孔的介质材料。局部波导结构由波导介质结构和在波导介质结构上规定的第二金属化涂层规定。然后，形成第三金属化涂层，规定隔板连同局部波导的侧壁，第一金属化涂层，第二金属化涂层。第三金属化涂层被配置来完成波导结构，填充以波导介质结构。然后，光信号可被传播提供波导结构，以及与其它CMOS数字电路相面接。
在再一个实施例中，揭示了被集成到半导体设备的、和通过使用标准CMOS处理过程被制造的波导结构。波导结构包括：(a)具有被制造在其中的发光二极管的基片；(b)被涂覆的导电材料和介质填充的接触孔，与基片的发光二极管通信；以及(c)导电材料涂覆的介质线，与导电材料覆盖的、和介质填充的接触孔进行介质接触，导电材料涂覆的介质线规定波导结构。
应当看到本发明的许多优点。半导体应用现在可以把波导结构和标准CMOS通信合并在单个芯片上。这样，不再要求设计者设计和制造具有波导结构的分开的芯片和CMOS芯片来制作想要的集成电路应用项。通过以下结合附图的详细说明，借助于例子说明本发明的原理，将明白本发明的其它方面和优点。
根据本发明的一个方面，提供一种用于通过实施CMOS制造工艺来制作波导结构的方法，该方法包括：
提供一个基片，该基片具有被制造在其中的多个有源设备和一个覆盖的氧化物层；
规定一个穿过氧化物层的接触孔，以规定一条向下到基片的路径；
在氧化物层上和在接触孔内淀积第一金属化涂层；
去除在接触孔的基底的第一金属化涂层，以规定向下到基片的路径；
用接触孔介质材料填充接触孔；
在第一金属化涂层上形成波导介质，并与接触孔介质材料相接触；
在波导介质上形成第二金属化涂层；
形成第二金属化涂层、波导介质和第一金属化涂层的图案，该图案被做成使得具有接触孔介质材料的局部波导结构与波导介质相接触；以及
在局部波导结构上形成第三金属化涂层，第三金属化涂层被作成用于规定将第一金属化涂层和第二金属化涂层相连接的金属化隔层和包围波导介质以及规定波导结构。
根据本发明的另一个方面，提供通过使用标准CMOS处理工艺制造的被集成到半导体设备中的一种波导结构，包括：
具有在其中制造了发光二极管和激光二极管之一的基片；
与基片中的二极管相联的介质接触，该介质接触具有导电材料涂层；以及
与介质接触直接相接触的介质线，该介质线具有导电材料涂层。
附图说明
通过以下结合附图的详细说明，将容易了解本发明。所以，相同的参考数字表示相同的结构单元。
图1显示按照本发明的一个实施例的、在初始标准CMOS处理期间半导体设备的截面图。
图2显示按照本发明的一个实施例的、在执行蚀刻操作后。图1的半导体基片的截面图。
图3显示在氧化物层上和在与基片相接口的接触孔中的TiN涂层的形成。
图4显示按照本发明的一个实施例的、被配置来去除接触孔中的一部分TiN材料的蚀刻操作。
图5显示按照本发明的一个实施例的、淀积介质层到接触孔，造成到基片的介质连接。
图6显示按照本发明的一个实施例的、在CMO操作被实施来去除过量的介质材料后的图5的最后的结构。
图7显示按照本发明的一个实施例的、在介质层与TiN的第二涂层被形成在图6的结构后的最后的结构。
图8显示按照本发明的一个实施例的、被使用来规定局部波导的位置的光阻掩膜的形成。
图9显示按照本发明的一个实施例的、具有波导介质结构的最后的局部波导结构。
图10显示按照本发明的一个实施例的、在第三TiN涂层被淀积在局部波导结构后的图9的结构。
图11A显示按照本发明的一个实施例的、通过使用标准CMOS制造操作而制造的最后的波导结构。
图11B显示按照本发明的一个实施例的、图11A的波导结构的更详细的图。
图12显示按照本发明的一个实施例的、在波导结构上形成介质层，以便继续进行标准CMOS处理过程。
具体实施方式
揭示了具有集成的波导结构的CMOS半导体设备。在以下的说明中，阐述多个特定的细节，以便提供对本发明的透彻的了解。然而，本领域技术人员将会看到，可以不用这些特定的细节的全部或局部而实施本发明。在其它事例中，熟知的处理操作将不作详细描述，以免不必要地掩蔽本发明。
图1显示按照本发明的一个实施例的、在初始标准CMOS处理期间半导体设备的截面图。设备从半导体基片100开始被处理，它包括多个在其中制作晶体管设备的有源区。在本例中，浅沟隔离(STI)区102被提供来隔离示例的晶体管，它包括源极区与漏极区104，以及栅极106。一旦在IC设备上规定了各种晶体管后，氧化物层108就被淀积在半导体基片100。在本实施例中，氧化物层108被淀积到约5,000埃和约15,000埃之间的厚度范围，优选的厚度约为10,000埃。
图2显示按照本发明的一个实施例的、在执行蚀刻操作后。图1的半导体基片的截面图。如图所示，光阻掩膜110在氧化物层108上被做成图案，规定向下到半导体基片100的接触孔。实施蚀刻操作112，以便在氧化物层108上蚀刻，氧化物层108优选地是二氧化硅(SiO2)材料或其它适当的无机或有机介质。蚀刻操作规定在区域100a处向下到半导体基片100的接触孔，它将被使用来形成发光二极管(LED)，如图11B所示。本发明的波导也可一个实现激光二极管，它可以通过使用熟知的技术被制作在半导体基片100，以便产生光信号。
一旦完成图2上的蚀刻操作，处理过程转到图3，在其中氮化钛(TiN)层114被淀积在氧化物层108上和接触孔113中。如图所示，包括基底的接触孔113的壁被淀积上TiN层114。优选地，TiN层114被淀积到约200埃和约1,000埃之间的厚度范围，以及更优选地约为500埃的厚度。优选地，TiN材料的电阻率是在约每厘米50微欧姆到约每厘米1,000微欧姆之间，以及最优选地是每厘米100微欧姆。
图4显示按照本发明的一个实施例的、被配置来去除接触孔中的一部分TiN材料114的蚀刻操作。如图所示，光阻掩膜116以一种暴露接触孔113内半导体基片100的区域100a的方式被形成在TiN层114。通过从接触孔113的基底去除TiN材料114，可以把要被形成的波导连接到半导体基片100和它的相关的光发射结构。现在，氧化物层120被淀积到TiN层114和接触孔113内，以使得氧化物层120在区域100a处与半导体基片100直接接触。氧化物淀积优选地是高密度等离子体(HDP)氧化物淀积，它被做成填充在接触孔113中向下到半导体基片100。
这时，化学机械抛光(CMP)操作，如图6所示地被执行来去除氧化物层120向下到TiN层114。如图7所示，另一个氧化物层122被淀积在TiN层114上，以及被淀积成与在接触孔113内包含的氧化物材料120进行介质接触。优选地，氧化物层122被淀积到约5,000埃和约15,000埃之间的厚度范围。一旦氧化物层122被淀积到适当的厚度，规定所形成的波导的深度后，TiN层114a就被淀积成氧化物层122上。优选地，TiN材料114a将具有范围在约200埃和约1,000埃之间的厚度，最优选地，和TiN层114一样，具有约500埃的厚度。
波导的宽度将通过在TiN层114a做成光阻掩膜124的图案而被规定，如图8所示。一旦在TiN层114a上规定了光阻掩膜124，就执行蚀刻操作126，去除暴露的TiN层114a，氧化物层122，和TiN层114。所以，光阻掩膜124规定波导的宽度W，如图9所示。优选地，宽度可被选择为在约0.5微米与约50微米之间，最优选地约为1微米。在TiN层114a，氧化物层122和TiN层114上实施的示例的蚀刻操作在下面的表A上加以说明。蚀刻的氧化物层122所以规定了在其顶部和底部被涂覆以导电材料的介质线。这时，波导还没有被规定，因为波导需要由在所有壁上的金属化涂层包围。
               表A
       参量                             TiN                                             氧化物                            TiN
       压力(mT)        ∽10        ∽30        ∽10
       RF-顶部(W)        ∽450        ∽450        ∽450
       RF-底部(W)        ∽135        ∽300        ∽135
       BCl3(sccm)        ∽60        0.0        ∽60
       Cl2(sccm)        ∽60        0.0        ∽60
       N2(sccm)        ∽11        0.0        ∽11
       CF34(sccm)        0.0        ∽30        0.0
       Ar(sccm)        0.0        ∽100        0.0
       CHF3(sccm)        0.0        ∽90        0.0
       He夹持(T)        ∽10        ∽10        ∽10
    完成        时间   时间        时间
    时间        ∽20秒        ∽20秒        ∽10秒
在下一个操作中，另一个TiN层114b被掩蔽淀积在氧化物层108的顶部，和局部波导结构的TiN层114a，如图10所示。在本实施例中，TiN层114b的厚度优选地在约200埃和约2,000埃之间，以及最优选地，约为1,000埃。一旦TiN层114b已被淀积，就实施蚀刻操作117，从氧化物层108和TiN层114a，去除TiN层114b。蚀刻操作117的效果将是要留下如图11A所示TiN隔板114b围绕氧化物层122的侧壁，因此，包围介质材料122和规定波导结构130。众所周知，波导结构包含一个空洞，或介质填充的导电管子、方形，或矩形。在截止频率以上的电磁波可以沿着波导传播具有被约束在波导内的电场和磁场。有利地，本发明的波导可以通过使用被使用来制造数字电路的同一个标准CMOS处理过程操作来制造。
如图所示，波导结构130现在被金属材料包围，在本例中，优选地是TiN。应当看到，任何其它适当的金属材料可被使用来规定波导130的隔板。例如，其它适当的材料可以从包含氮化钛(TiN)，铜(Cu)，金(Au)，钨(W)，和氮化钽(TaN)的组中进行选择。一旦波导结构130被形成，就可在波导结构上形成氧化物层132，如图12所示，以及可以按需要完成任何剩余的标准处理过程步骤。
图11B显示按照本发明的一个实施例的、波导结构130的更详细的图。波导结构130被显示为具有由TiN材料114，114a和114b规定的隔板。被包含在波导结构130内的是：具有线的形式的氧化物材料122，和向下延伸的、并与半导体材料100的区域100a相接触的氧化物材料120。在本示例性实施例中，半导体基片100优选地是被负的充电的P型基片。在区域100a中规定了N+掺杂的阱，它被使用来规定一个二极管。然后，N+掺杂的阱在操作期间被连接到正的电压源。
为了图形地显示二极管140的位置，简化图显示二极管是如何在N+掺杂的阱和P型基片的交界面上被规定的。因此，二极管140可以产生必要的光和用作为发光二极管(LED)，以便把光信号传播到波导结构130的介质材料120和122。在一个实施例中，波导结构130可被使用来传播具有大于1016Hz的频率的光信号。当最大尺寸(宽度或高度)约为1微米时，光信号的1016Hz的频率是波导结构130的截止频率。如果希望传播大于1013Hz的光信号，则最大尺寸(例如宽度)必须大于约10微米。所以，正如可以看到的，对波导130的尺寸的修改使得能够用于不同的截止频率。
虽然上述的本发明以某些细节进行描述，以便清晰地了解，但将会看到，可以在附属权利要求的范围内做成某些改变和修改。因此，本实施例被认为是说明性的，而不是限制性的，本发明并不限于这里给出的细节，而是可以在附属权利要求的范围和等价物内被修改。

Claims (13)

1.一种用于通过实施CMOS制造工艺来制作波导结构的方法，该方法包括：
提供一个基片，该基片具有被制造在其中的多个有源设备和一个覆盖的氧化物层；
规定一个穿过氧化物层的接触孔，以规定一条向下到基片的路径；
在氧化物层上和在接触孔内淀积第一金属化涂层；
去除在接触孔的基底的第一金属化涂层，以规定向下到基片的路径；
用接触孔介质材料填充接触孔；
在第一金属化涂层上形成波导介质，并与接触孔介质材料相接触；
在波导介质上形成第二金属化涂层；
形成第二金属化涂层、波导介质和第一金属化涂层的图案，该图案被做成使得具有接触孔介质材料的局部波导结构与波导介质相接触；以及
在局部波导结构上形成第三金属化涂层，第三金属化涂层被作成用于规定将第一金属化涂层和第二金属化涂层相连接的金属化隔层和包围波导介质以及规定波导结构。
2.如权利要求1中所述的用于通过实施CMOS制造工艺来制作波导结构的方法，其中基片在规定到基片的路径处包括发光二极管和激光二极管之一。
3.如权利要求2中所述的用于通过实施CMOS制造工艺来制作波导结构的方法，其中该发光二极管和激光二极管之一被配置成用于产生一个通过波导结构的波导介质和接触孔介质材料传播的光学信号。
4.如权利要求1中所述的用于通过实施CMOS制造工艺来制作波导结构的方法，其中第一金属化涂层、第二金属化涂层和第三金属化涂层均选自包含氮化钛、铜、金、钨、和氮化钽的组。
5.如权利要求4中所述的用于通过实施CMOS制造工艺来制作波导结构的方法，其中当第一金属化涂层、第二金属化涂层和第三金属化涂层均是氮化钛时，这些涂层具有范围在200埃到2,000埃之间的厚度。
6.如权利要求5中所述的用于通过实施CMOS制造工艺来制作波导结构的方法，其中氮化钛具有范围在每厘米50微欧姆到每厘米1,000微欧姆之间的电阻率。
7.如权利要求1中所述的用于通过实施CMOS制造工艺来制作波导结构的方法，其中该波导结构是能够载送具有频率大于1014Hz的光学信号的光波导结构。
8.如权利要求7中所述的用于通过实施CMOS制造工艺来制作波导结构的方法，其中波导介质具有范围在5,000埃到15,000埃之间的厚度，以及具有范围在5,000埃到50,000埃之间的宽度。
9.通过使用标准CMOS处理工艺制造的被集成到半导体设备中的一种波导结构，包括：
具有在其中制造了发光二极管和激光二极管之一的基片；
与基片中的二极管相联的介质接触，该介质接触具有导电材料涂层；以及
与介质接触直接相接触的介质线，该介质线具有导电材料涂层。
10.如权利要求9中所述的通过使用标准CMOS处理过程制造的被集成到半导体设备中的波导结构，其中该二极管被配置成用于通过介质接触和介质线来产生光学信号。
11.如权利要求9中所述的通过使用标准CMOS处理过程制造的被集成到半导体设备中的波导结构，还包括：
在波导结构上的标准互连金属化层。
12.如权利要求9中所述的通过使用标准CMOS处理过程制造的被集成到半导体设备中的波导结构，其中该导电材料选自包含氮化钛、铜、金、钨和氮化钽的组。
13.如权利要求9中所述的通过使用标准CMOS处理过程制造的被集成到半导体设备中的波导结构，其中所述接触和线是由无机介质和有机介质之一形成的。
CNB00806251XA 1999-12-14 2000-11-02 与标准cmos电路相集成的波导结构及其制作方法 Expired - Fee Related CN1186663C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/461702 1999-12-14
US09/461,702 US6387720B1 (en) 1999-12-14 1999-12-14 Waveguide structures integrated with standard CMOS circuitry and methods for making the same

Publications (2)

Publication Number Publication Date
CN1371483A CN1371483A (zh) 2002-09-25
CN1186663C true CN1186663C (zh) 2005-01-26

Family

ID=23833607

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00806251XA Expired - Fee Related CN1186663C (zh) 1999-12-14 2000-11-02 与标准cmos电路相集成的波导结构及其制作方法

Country Status (6)

Country Link
US (1) US6387720B1 (zh)
EP (1) EP1218788A2 (zh)
JP (1) JP2003517635A (zh)
KR (1) KR100723077B1 (zh)
CN (1) CN1186663C (zh)
WO (1) WO2001044842A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942692B4 (de) * 1999-09-07 2007-04-12 Infineon Technologies Ag Optoelektronische Mikroelektronikanordnung
JP3890046B2 (ja) * 2002-10-07 2007-03-07 日本電信電話株式会社 平面回路型光学素子の製造方法
US6993225B2 (en) 2004-02-10 2006-01-31 Sioptical, Inc. Tapered structure for providing coupling between external optical device and planar optical waveguide and method of forming the same
US6897498B2 (en) 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
KR100549578B1 (ko) * 2004-05-25 2006-02-08 주식회사 하이닉스반도체 Ｍｏｓ 트랜지스터 제조 방법
CN100478718C (zh) * 2006-03-06 2009-04-15 中国科学院半导体研究所 多层金属间氧化物脊形波导结构及其制作方法
US9679602B2 (en) 2006-06-14 2017-06-13 Seagate Technology Llc Disc drive circuitry swap
US9305590B2 (en) 2007-10-16 2016-04-05 Seagate Technology Llc Prevent data storage device circuitry swap
WO2009051902A1 (en) 2007-10-17 2009-04-23 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating selectively coupled optical waveguides on a substrate
WO2009051903A1 (en) 2007-10-18 2009-04-23 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing multiple layers of waveguides
US7736934B2 (en) 2007-10-19 2010-06-15 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing vertical germanium detectors
US20100092682A1 (en) * 2007-10-24 2010-04-15 Bae Systems Information And Electronic Systems Int Method for Fabricating a Heater Capable of Adjusting Refractive Index of an Optical Waveguide
WO2009055778A1 (en) 2007-10-25 2009-04-30 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing lateral germanium detectors
US7811844B2 (en) 2007-10-26 2010-10-12 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating electronic and photonic devices on a semiconductor substrate
WO2009058469A2 (en) * 2007-10-29 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. High-index contrast waveguide optical gyroscope having segmented paths
US8871554B2 (en) * 2007-10-30 2014-10-28 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating butt-coupled electro-absorptive modulators
WO2009058580A1 (en) * 2007-10-31 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. High-injection heterojunction bipolar transistor
WO2009136945A1 (en) * 2008-05-09 2009-11-12 Hewlett-Packard Development Company, L.P. Methods for fabrication of large core hollow waveguides
US7853101B2 (en) * 2008-08-29 2010-12-14 Bae Systems Information And Electronic Systems Integration Inc. Bi-rate adaptive optical transfer engine
US7987066B2 (en) * 2008-08-29 2011-07-26 Bae Systems Information And Electronic Systems Integration Inc. Components and configurations for test and valuation of integrated optical busses
US7715663B2 (en) * 2008-08-29 2010-05-11 Bae Systems Information And Electronic Systems Integration Inc. Integrated optical latch
US8288290B2 (en) * 2008-08-29 2012-10-16 Bae Systems Information And Electronic Systems Integration Inc. Integration CMOS compatible of micro/nano optical gain materials
US7693354B2 (en) * 2008-08-29 2010-04-06 Bae Systems Information And Electronic Systems Integration Inc. Salicide structures for heat-influenced semiconductor applications
US8148265B2 (en) * 2008-08-29 2012-04-03 Bae Systems Information And Electronic Systems Integration Inc. Two-step hardmask fabrication methodology for silicon waveguides
WO2010044746A1 (en) * 2008-10-16 2010-04-22 Agency For Science, Technology And Research An integrated assembly and a method of manufacturing the same
US7847353B2 (en) * 2008-12-05 2010-12-07 Bae Systems Information And Electronic Systems Integration Inc. Multi-thickness semiconductor with fully depleted devices and photonic integration
US9305779B2 (en) * 2009-08-11 2016-04-05 Bae Systems Information And Electronic Systems Integration Inc. Method for growing germanium epitaxial films
US9709740B2 (en) 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
US9362444B1 (en) * 2015-03-18 2016-06-07 International Business Machines Corporation Optoelectronics and CMOS integration on GOI substrate
CN105445854B (zh) * 2015-11-06 2018-09-25 南京邮电大学 硅衬底悬空led光波导集成光子器件及其制备方法
US11921325B2 (en) 2020-02-27 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2626563A1 (de) * 1976-06-14 1977-12-29 Siemens Ag Verfahren zum herstellen von lichtleiterstrukturen mit dazwischenliegenden elektroden
JPS62194691A (ja) * 1986-02-21 1987-08-27 Kokusai Denshin Denwa Co Ltd <Kdd> 光導波路領域を有する半導体光集積装置の製造方法
US5198008A (en) 1990-11-09 1993-03-30 National Semiconductor Corporation Method of fabricating an optical interconnect structure
US5453154A (en) 1991-10-21 1995-09-26 National Semiconductor Corporation Method of making an integrated circuit microwave interconnect and components
FR2735905B1 (fr) * 1995-06-22 1997-07-11 Alcatel Optronics Procede pour fermer un plateau et une couverture sur ce plateau notamment sur un substrat semiconducteur
US5637521A (en) 1996-06-14 1997-06-10 The United States Of America As Represented By The Secretary Of The Army Method of fabricating an air-filled waveguide on a semiconductor body
KR100203307B1 (ko) * 1996-06-29 1999-06-15 김영환 레이저 다이오드의 제조방법
JP3695082B2 (ja) * 1997-07-11 2005-09-14 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法および撮像装置
US6090636A (en) * 1998-02-26 2000-07-18 Micron Technology, Inc. Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same

Also Published As

Publication number Publication date
US6387720B1 (en) 2002-05-14
WO2001044842A2 (en) 2001-06-21
CN1371483A (zh) 2002-09-25
KR20010102102A (ko) 2001-11-15
EP1218788A2 (en) 2002-07-03
KR100723077B1 (ko) 2007-05-29
JP2003517635A (ja) 2003-05-27
WO2001044842A3 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
CN1186663C (zh) 与标准cmos电路相集成的波导结构及其制作方法
US6187660B1 (en) Method of making an embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US6388198B1 (en) Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality
US6903918B1 (en) Shielded planar capacitor
US20010029105A1 (en) Semiconductor device and method for manufacturing the same
CN1280903C (zh) 具有伪结构的半导体器件
CN105428431A (zh) 电介质平板波导的硅界面
JPS63268257A (ja) シールド伝送線構造体の製造方法
US6995457B2 (en) Wiring structure and manufacturing method therefor, semiconductor device including wiring structure and wiring board
CN106575611A (zh) 针对高频层转移器件的emi屏蔽
CN1661800A (zh) 在无线频率集成电路中提供护罩用以降低噪声耦合的一种装置及方法
CN1303670C (zh) 制造nand快闪器件的方法
CN1342330A (zh) Cmos工艺中的同轴互连的制作方法
KR100723080B1 (ko) 반도체 디바이스 제조 방법
KR100774600B1 (ko) 라인간 용량 및 누화 잡음이 감소된 반도체 디바이스
US6137126A (en) Method to reduce gate-to-local interconnect capacitance using a low dielectric constant material for LDD spacer
KR100495857B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
US6410425B1 (en) Integrated circuit with stop layer and method of manufacturing the same
US12100670B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
US20240047306A1 (en) Semiconductor device and method for manufacturing the same
CN1779915A (zh) 用于金属阻挡层与晶种集成的方法与系统
CN111480224B (zh) 半导体产品和制造工艺
KR20040059466A (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR101073008B1 (ko) 반도체 장치의 제조 방법
KR101035575B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050126

Termination date: 20141102

EXPY Termination of patent right or utility model