CN1738008A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1738008A
CN1738008A CNA2005100915143A CN200510091514A CN1738008A CN 1738008 A CN1738008 A CN 1738008A CN A2005100915143 A CNA2005100915143 A CN A2005100915143A CN 200510091514 A CN200510091514 A CN 200510091514A CN 1738008 A CN1738008 A CN 1738008A
Authority
CN
China
Prior art keywords
film
semiconductor device
dielectric film
interface
interface reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100915143A
Other languages
English (en)
Other versions
CN100449707C (zh
Inventor
宇佐美达矢
大音光市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1738008A publication Critical patent/CN1738008A/zh
Application granted granted Critical
Publication of CN100449707C publication Critical patent/CN100449707C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

抑制了半导体器件中的裂缝的传播，因而保护了元件形成区域。设置界面加强膜从而覆盖穿透形成在硅衬底上的SiCN膜和SiOC膜的凹部的侧壁。界面加强膜和另一个SiOC膜整体且连续地形成，并且包括空气间隙。

Description

半导体器件
本申请基于日本专利申请No.2004-239578，在此将其内容作为参考引进。
技术领域
本发明涉及一种半导体器件，特别涉及包括多层互连结构的半导体器件。
背景技术
为了制造包括在半导体衬底上形成的多层互连结构的半导体器件，已经研究了使用称作低k材料的低介电常数材料作为降低互连之间的寄生电容的绝缘中间层。在晶片上大量地形成包括多层互连结构的半导体器件，然后通过划片将其分裂成单独的器件，其中在多层互连结构中采用低介电常数膜作为绝缘中间层。
但是，在划片工艺中，经常在切割部分上制作刻痕。由于刻痕是应力集中的地方，所以易于从刻痕产生裂缝。因此，当通过对接近于层叠的绝缘膜的界面进行划片来制作刻痕时，裂缝会沿着界面从切割部分向半导体衬底的内部传播。
尤其在采用低介电常数膜作为绝缘中间层的情况下，裂缝的传播产生显著的影响。例如，如果低介电常数膜在晶片划片工艺中暴露于划片的部分上，那么低介电常数膜会在后续的温度循环测试等热循环下与相邻层分离。
除了划片工艺之外，对于包括具有熔丝的电路的半导体器件，沿着界面的裂缝的该问题也是一样的，因此构成了需要致力解决的重要问题。
为了抑制裂缝的传播，JP-A No.H10-172927提出了在包括其中采用BPGS(掺硼的磷硅玻璃)作为部分绝缘中间层的多层互连结构的半导体器件中，在半导体芯片的主表面上形成狭缝从而包围保护环。根据该文献，可以认为该结构能有效地抑制裂缝传播到芯片的内部。
但是，现在已经发现根据引用的文献的技术要求在半导体衬底上形成穿透多个互连层的深狭缝。因此，随着互连层的层叠数量的增加，不得不以更大的纵横比形成狭缝，这使得更加难以进行蚀刻以形成狭缝。因此，从器件构造和制造工艺的简化的角度看，该技术还有改进的空间。
发明内容
本发明人对发生在层叠膜的界面处的裂缝进行了深入研究。结果，发现当绝缘膜由不同的材料构成时，在绝缘膜的界面处更易于产生裂缝。据此，本发明人认真地研究了用简化的结构抑制裂缝沿着该界面传播的措施，从而实现了本发明。
根据本发明，提供一种半导体器件，包括：半导体衬底；形成在半导体衬底上的第一绝缘膜；形成在第一绝缘膜上的第二绝缘膜；穿透第一绝缘膜和第二绝缘膜的凹部；以及布置为被掩埋在凹部中且跨过第一绝缘膜的侧面到第二绝缘膜的侧面的界面加强膜。
根据本发明，界面加强膜作为阻止裂缝沿着第一绝缘膜和第二绝缘膜之间的界面传播的裂缝传播阻挡膜。在如此构造的半导体器件中，界面加强膜沿着对应于第一绝缘膜和第二绝缘膜的侧面的凹部的侧壁布置。因此，甚至在第一绝缘膜和第二绝缘膜之间的界面产生裂缝，也能抑制裂缝的传播，并且由此能够抑制界面处的层之间的分离。
根据本发明的半导体器件，可以还包括形成在第二绝缘膜上的第三绝缘膜，并且界面加强膜和第三绝缘膜可以构成连续的且整体的结构。该构造可以以简单的结构抑制沿着第一绝缘膜和第二绝缘膜之间的界面的裂缝转播。在此，术语“连续的且整体的”是指连续地形成的一体的结构。优选地，整体的且连续的结构由单一部件(member)构成，而没有连接部件。
根据本发明的半导体器件，可以还包括形成在半导体衬底上的多层互连结构，其包括多个互连层和连接包括在不同的互连层中的互连的导电栓塞层，并且导电栓塞层可以包括第一绝缘膜、第二绝缘膜和界面加强膜。在该构造中，界面加强膜位于与导电栓塞相同的层中。因此，能够可靠地阻止在导电栓塞层中产生的裂缝的传播。
根据本发明的半导体器件，可以还包括形成在半导体衬底上的互连层，并且第一绝缘膜可以形成在互连层上，并且界面加强膜可以沿着穿透互连层、第一绝缘膜和第二绝缘膜的凹部的侧壁的对应于互连层和第二绝缘膜的部分布置。该构造进一步确保了当在界面处产生裂缝时，对裂缝传播的抑制效果，由此有效地阻止了第一绝缘膜和第二绝缘膜的分离。
在根据本发明的半导体器件中，界面加强膜可以包括空气间隙。在界面加强膜内有意地设置空气间隙还确保对裂缝传播的抑制效果。根据本发明，界面加强膜可以由低介电常数膜构成。
根据本发明的半导体器件中，界面加强膜可以填充在凹部中并且具有实心结构。该结构也有效地抑制了裂缝沿界面传播。根据本发明，界面加强膜可以由SiO2膜构成。
在根据本发明的半导体器件中，第二绝缘膜可以由低介电常数膜构成。在此，低介电常数膜是指具有3.5或更低的比介电常数的膜。该结构抑制了沿着低介电常数膜和相邻绝缘膜之间的界面的裂缝传播。
在根据本发明的半导体器件中，第二绝缘膜可以具有比第一绝缘膜低的膜密度。
在根据本发明的半导体器件中，第一绝缘膜可以由SiC膜、SiCN膜、SiN膜和SiON膜中的一种膜构成，并且第二绝缘膜可以由从SiOC膜、氢聚硅氧烷膜、甲基聚硅氧烷膜、甲基氢聚硅氧烷膜组成的组中选出的一种膜构成。
在根据本发明的半导体器件中，凹部可以形成为沟槽形状。该构造进一步确保了对沿着第一绝缘膜和第二绝缘膜之间的界面的裂缝传播的抑制效果。
在根据本发明的半导体器件中，半导体衬底可以包括第一区域和第二区域，第一区域中设置有元件，并且沿着第一区域和第二区域之间的边界布置界面加强膜。在该情况下，第二区域是会对半导体器件引起损坏的区域。因此，沿着该第二区域和第一区域之间的边界布置界面加强膜可以阻止在第二区域中已经产生的裂缝传播到第一区域中。因此，可以保护位于第一区域中的元件不受损坏。
在根据本发明的半导体器件中，半导体衬底可以包括其中设置了元件的区域和包围其中设置了元件的区域的周边的周边区域，并且界面加强膜可以布置在周边区域中。该构造抑制了裂缝传播到其中设置了元件的区域中。因此，可以保护设置在内部区域中的元件不受损坏。
根据本发明的半导体器件还可以包括位于周边区域中的保护环，从而包围其中设置了元件的区域，并且可以布置界面加强膜使其包围保护环的外周边。该构造进一步增强了保护环以及其中设置了元件的内部区域的保护。
注意，前述特征的任何组合，或者将本发明中的描述向方法或器件的任何转换都当然地包括在本发明的范围之内。
引用几个例子，根据本发明，界面加强膜可以布置在凹部的整个侧壁上。该构造进一步确保了对沿着第一绝缘膜和第二绝缘膜之间的界面的裂缝传播的抑制效果。
此外，根据本发明，空气间隙的底部比第一绝缘膜和第二绝缘膜之间的界面更接近半导体衬底。该构造进一步确保了对沿着第一绝缘膜和第二绝缘膜之间的界面的裂缝传播的抑制效果，由此防止了这些层之间的分离。
此外，根据本发明，界面加强膜形成为带形图案。此外，界面加强膜可以形成为环形。该构造抑制了从界面加强膜的内部区域向外部区域的裂缝传播，以及从界面加强膜的外部区域向内部区域的裂缝传播。
此外，根据本发明，SiOC膜可以包括Si、O、C和H作为组分，并且可以由CVD工艺淀积。
通过前面段落所述，根据本发明，设置界面加强膜使其掩埋在穿透第一绝缘膜和第二绝缘膜的凹部中，并且跨过第一绝缘膜的侧面到第二绝缘膜的侧面，导致了实现能够抑制在半导体器件中的裂缝的传播的技术，并且由此将对有关区域的影响最小化。
附图说明
从结合附图的如下说明中，本发明的上述和其他目的、优点和特征将更为明显，其中：
图1是示意性剖面图，示出了根据本发明实施例的半导体器件的构造；
图2A和2B是示意性剖面图，用于说明根据该实施例的半导体器件的制造工艺；
图3A和3B是示意性剖面图，用于说明根据该实施例的半导体器件的制造工艺；
图4A和4B是示意性剖面图，用于说明根据该实施例的半导体器件的制造工艺；
图5A和5B是示意性剖面图，示出了半导体器件的构造；
图6是示意性剖面图，示出了根据第一实施例的半导体器件的构造；
图7是示意性剖面图，示出了根据该实施例的半导体器件的构造；
图8是示意性剖面图，示出了根据该实施例的半导体器件的构造；
图9是示意性剖面图，示出了根据该实施例的半导体器件的构造；
图10是示意性剖面图，示出了半导体器件的构造；
图11是示意性剖面图，示出了半导体器件的构造；
图12是示意性平面图，示出了根据该实施例的半导体器件的构造；
图13是示意性剖面图，示出了根据该实施例的半导体器件的构造；
图14是示意性剖面图，示出了根据该实施例的半导体器件的构造；
图15是示意性剖面图，示出了根据本发明实施例的半导体器件的构造；
图16A和16B是示意性剖面图，用于说明根据该实施例的半导体器件的制造工艺；
图17A和17B是示意性剖面图，用于说明根据该实施例的半导体器件的制造工艺；
图18是示意性剖面图，用于说明根据该实施例的半导体器件的制造工艺；
图19是示意性剖面图，用于说明根据该实施例的半导体器件的构造；
图20是示意性剖面图，用于说明根据该实施例的半导体器件的构造；
图21是示意性剖面图，用于说明根据该实施例的半导体器件的构造；以及
图22是示意性平面图，用于说明根据本发明的实施例的半导体器件的构造。
具体实施方式
现在将参考说明性实施例在此说明本发明。本领域技术人员将认识到，使用本发明的讲述能完成许多可替换实施例并且本发明并不限于用于说明性目的所说明的实施例。
参考附图，在下面说明本发明的实施例，以包括位于元件形成区中的多层互连的半导体器件作为例子。在所有附图中，共同采用的组成部分被赋予相同的标号，并且在适当之处将不再进行重复的描述。
[第一实施例]
第一实施例涉及包括其中采用低介电常数膜作为绝缘中间层的多层互连结构的半导体器件。
图1是示意性剖面图，示出了根据本发明的半导体器件的构造。参考图1，半导体器件100包括形成在半导体衬底上的绝缘中间层，并且绝缘中间层包括多层互连结构，该多层互连结构包括铜互连和通孔。图1所示的结构表示通过单金属镶嵌工艺形成的该多层互连结构的一部分，其中由铜膜119构成的下互连经由铜栓塞121连接到由铜膜123构成的上互连。
由铜膜119构成的下互连位于绝缘膜103之内。绝缘膜103由层叠的膜构成，包括例如下绝缘膜、SiCN膜、SiOC膜和SiO2膜。铜膜119的侧面和底面被作为阻挡金属层的Ta(下)/TaN(上)膜(未示出)所覆盖。
布置界面加强膜115使其被掩埋在凹部中，以跨过SiCN膜105的侧面到SiOC膜107的侧面并覆盖它们，该凹部穿透SiCN膜105和布置为与SiCN膜105相接触的SiOC膜107。根据图1，凹部在从绝缘膜103到SiOC膜107的区域上延伸，并且界面加强膜115覆盖凹部的整个侧壁。
界面加强膜115与SiOC膜113构成了连续且整体的结构。界面加强膜115由SiOC构成，其是低介电常数材料。界面加强膜115具有窄于其深度的宽度，并且包括空气间隙117。布置空气间隙117使其底面比SiCN膜105和SiOC膜107之间的界面更接近硅衬底101。在图1中，空气间隙117的底面位于绝缘膜103之内。
铜栓塞121位于绝缘膜103上的穿过包括SiCN膜105、SiOC膜107和SiO2膜109的层叠层形成的孔中。该孔的侧面和底面被作为阻挡金属层的Ta/TaN层(未示出)所覆盖。Cu栓塞121和界面加强膜115都掩埋在SiCN膜105和SiOC膜107中，它们中的全部都位于相同的层中。
由铜膜123构成的上互连位于包括SiCN膜111、SiOC膜113和SiO2膜125的层叠层中。铜膜123的侧面和底面被作为阻挡金属层的Ta/TaN层(未示出)所覆盖。
现在将在下面说明根据本实施例的半导体器件的制造工艺。图2A、2B、3A、3B、4A和4B是示意性剖面图，顺序地示出了根据本实施例的半导体器件的制造工艺。
首先参考图2A，在其上设置了半导体元件(未示出)的硅衬底101上淀积500nm厚的绝缘膜103。然后，对绝缘膜103选择性地进行干法蚀刻，从而形成互连沟道。互连沟道用Ta/TaN层(未示出)和Cu膜119填充，由此形成下互连。之后，在整个硅衬底101上顺序地形成SiCN膜105、SiOC膜107和SiO2膜109，由此覆盖下互连。这里，SiCN膜105作为SiOC膜107的蚀刻停止膜，以及铜扩散阻挡膜。此外，SiO2膜109是SiOC膜107的帽层。
顺序地将抗反射膜(未示出)和光致抗蚀剂(未示出)涂覆到SiO2膜109上，并依次对SiO2膜109、SiOC膜107和SiCN膜105进行光刻和选择性蚀刻，从而形成通孔图案，之后进行灰化工艺以去除光致抗蚀剂和抗反射膜。然后通过深蚀刻(etchback)去除位于通孔的底部的SiCN膜105，由剥离剂去除蚀刻工艺中的残余物。然后进行溅射，以淀积30nm厚的Ta/TaN层(未示出)，在该层上形成铜籽晶层(未示出)。现在，进行电解镀以淀积700nm厚的Cu膜，从而填充在通孔图案中，这样形成了铜栓塞121。为了结晶化，之后在400摄氏度下进行热处理，然后通过CMP(化学机械抛光)工艺去除SiO2膜109上的多余的Cu膜和Ta/TaN层，这完成了Cu栓塞121的形成。然后，淀积50nm厚的SiCN膜111，其作为铜扩散阻挡膜(图2B)。
进行到图3A，将抗反射膜127和抗蚀剂膜129涂覆到SiCN膜111上，在抗蚀剂膜129和抗反射膜127上设置开口131。开口131位于接近于硅衬底101的划片部分102上。在此，以沿着元件形成区域的整个周边形成沟槽形状的开口131，从而包围包括Cu膜119、Cu栓塞121和随后形成的Cu膜123的区域。开口131可以形成为例如300nm宽。
然后，在使用抗蚀剂膜129作为掩模的光刻工艺的基础上，在SiCN膜111、SiO2膜109、SiOC膜107、SiCN膜105和绝缘膜103上进行蚀刻工艺，从而形成沟槽形状的凹部133。在此，蚀刻的效果覆盖了从SiCN膜111到包括在绝缘膜103中的SiO2膜的范围(图3B)。
然后去除抗蚀剂膜129和抗反射膜127。现在参考图4A，在SiCN膜111上淀积作为低介电常数膜的SiOC膜113，从而填充凹部133而保留空气间隙117，这样形成了界面加强膜115。在该步骤，凹部133形成为深度大于其宽度。这为凹部133提供了较大的纵横比，并且由此确保了用于布置空气间隙117的空间。然后，用于淀积SiOC膜113的CVD条件可以被设定为例如温度在350和400摄氏度之间，压力在5和8Torr之间，从而在界面加强膜115之内形成空气间隙117。
进行到图4B，在SiOC膜113上淀积SiO2膜125，以作为SiOC膜113的帽层。然后，在Cu栓塞121上的SiO2膜125、SiOC膜113和SiCN膜111上顺序地进行用于形成互连的光刻工艺基础上的蚀刻工艺，从而形成互连沟道。将Ta/TaN层(未示出)和Cu膜119填充到互连沟道中。然后，进行CMP工艺以去除残留在SiO2膜125上的Cu膜119，这样获得了上互连。
注意，在前述工艺中的硅衬底101实际上表示硅晶片。当在其上形成多个半导体器件之后通过划片将硅晶片分开，获得了多个单独的半导体器件100，每个半导体器件都具有划片部分102。这就是如何获得图1所示的半导体器件100。此外，在形成图1所示的半导体器件100之后，可以在SiO2膜125上形成SiCN膜，以与上述相似的工艺形成上互连，在该情况下多层低k层叠结构包括希望数目的互连层。
下面段落说明图1所示的半导体器件100的有利效果。
如图1所示，半导体器件100包括界面加强膜115，其设置为在接近于划片部分102的位置处掩埋在穿透SiOC膜107和SiCN膜105的凹部133中，并且跨过SiCN膜105的侧面到SiOC膜107的侧面。因此，甚至当由于划片操作在划片部分102上发生刻痕并且刻痕在SiOC膜107和SiCN膜105之间的界面处引起裂缝时，也可以防止裂缝沿着界面进一步传播。
将通过与现有结构对比来进一步说明半导体器件100的优点。
图5A和5B是示意性剖面图，示出了不包括界面加强膜115的半导体器件。图5A描绘了在裂缝产生之前的状态，图5B描绘了产生裂缝的状态。图5A和5B表示了通过单金属镶嵌工艺形成的一部分多层互连结构，其中Cu膜219构成的下互连经由Cu栓塞221连接到Cu膜223构成的上互连。
Cu膜219构成的下互连位于绝缘膜203中。布置Cu栓塞221穿过孔，该孔穿透包括绝缘膜203上的SiCN膜205、SiOC膜207和SiO2膜209的层叠的膜。由Cu膜223构成的上互连位于包括SiCN膜211、SiOC膜213和SiO2膜225的层叠的膜中。
如图5A和5B所示，在没有界面加强膜115的结构中，由于没有设置可以限制裂缝传播的组件，所以一旦产生了裂缝239，该裂缝可以沿着界面前进，这样甚至会分离整个界面。
相反，图6示出了在图1所示的半导体器件100的划片部分102上产生裂缝139的状态。参考图6，由于设置了包括空气间隙117的界面加强膜115，所以通过界面加强膜115中的空气间隙117的存在，可以阻止裂缝139沿SiCN膜105和SiOC膜107之间的界面继续向内传播。因此，能够可靠地保护在界面加强膜115之内的区域。
现在可以明显看出，根据本实施例，设置作为可以防止裂缝沿着SiCN膜105和SiOC膜107之间的界面向内传播的裂缝传播阻挡膜的界面加强膜115，导致了防止SiCN膜105和SiOC膜107之间的界面的分离。
通过将界面加强膜115向下延伸到作为包括Cu膜119的互连层的绝缘中间层的绝缘膜103中，从而如图1所示界面加强膜115也覆盖绝缘膜103的侧壁，可以显著地展现这种有利效果。此外，通过形成界面加强膜115，从而覆盖对应于SiOC膜107、SiCN膜105和绝缘膜103的凹部133的整个侧壁，可以增强该优点。
此外，当如图1所示的半导体器件100那样，界面加强膜115位于与Cu栓塞121相同的层中时，可以显著地提供该优点。在包括互连的互连层和包括连接包括在不同互连层中的互连的导电栓塞的层之间，后者在SiCN膜105和SiOC膜107之间的界面中具有较小的导电材料的覆盖区(footprint)。因此，在层之间的分离易于发生在包括导电栓塞的层中的绝缘中间层的低介电常数膜和相邻绝缘膜之间的界面中。但是，在该实施例中，由于界面加强膜115位于与Cu栓塞121相同的层中，所以可以可靠地防止裂缝沿着具有较小导体覆盖区的导电栓塞层的界面传播。
从另一个观点看，布置低介电常数膜的SiOC膜107与SiCN膜105和SiO2膜109接触，如图1所示。根据本发明人的发现，裂缝易于发生SiCN膜105和SiOC膜107之间的界面处。因此，设置穿过该界面的界面加强膜115，自然地抑制了裂缝的传播。推测起来，这是由于在SiCN膜105和SiOC膜107之间的膜特性的差异比SiOC膜107和SiO2膜109之间的膜特性的差异大，并且由于SiOC膜107和SiCN膜105之间的附着性比SiOC膜107和SiO2膜109之间的附着性弱，所以裂缝更容易沿着SiOC膜107和SiCN膜105之间的界面传播。
此外，裂缝更易于在彼此具有大的膜特性差异的绝缘膜之间传播。尤其在采用诸如SiOC膜的低介电常数膜作为绝缘中间层的半导体器件中，较小膜密度的低介电常数膜和比低介电常数膜的膜密度大的相邻绝缘膜之间的界面的强度不够，因此一旦在划片部分102上产生刻痕，那么裂缝会容易地传播。此外，裂缝特别易于通过包括其中导电膜具有小覆盖区的低介电常数膜的层来传播。
该位置的具体例子包括：
(i)在包括导电栓塞的低介电常数膜中的最下低介电常数膜和下相邻绝缘膜之间的界面；以及
(ii)在包括导电栓塞的低介电常数膜中的最上低介电常数膜和下相邻绝缘膜。
根据上述，当将根据图1的半导体器件100的结构应用到多层互连结构时，在如下位置提供界面加强膜115有效地抑制了裂缝沿着SiOC膜和SiCN膜之间的界面传播。
(I)在包括SiOC膜作为绝缘中间层的那些层中的最上导电栓塞层；或者
(II)在包括SiOC膜作为绝缘中间层的那些层中的最下导电栓塞层。
图7到9是示意性剖面图，分别示出了包括大量层叠的层的半导体器件，其中引进了图1的半导体器件100的构造。图7和8表示在其中在上述(I)位置处设置界面加强膜115的结构。图7示出了在划片部分102上没有裂缝的状态，图8描绘了在划片部分102上发生裂缝139的状态。在该结构中，界面加强膜115同样有效地防止了裂缝139的传播。
图9表示在其中在上述(II)的位置处设置界面加强膜115的半导体器件的构造。在此，图7和图9的结构可以被同时采用，换句话说，界面加强膜115可以位于两个位置(I)和(II)。该构造进一步确保了对半导体器件中的绝缘膜的界面处的分离的抑制效果。
参考图7到11，以及随后所述的图19到21，符号M表示互连层，并且其中分别所示的结构包括从硅衬底101侧开始标号为M1、M2、…、Mx、Mx+1、My、My+1的互连层。互连层M2到Mx+1包括作为绝缘中间层的SiOC膜。在互连层My和My+1中，绝缘中间层由SiO2膜构成。
图10和11描绘了包括多层互连结构但是不具有界面加强膜115的半导体器件。图10表示在其中将图5A和5B所示的半导体器件的结构应用于多层互连结构的构造。在该情况下，由于没有设置界面加强膜115，所以一旦由于划片操作在划片部分202上产生刻痕，那么会在SiCN膜205和SiOC膜207之间的界面处引起裂缝239。然后该裂缝可以沿着相同的界面自由地传播到硅衬底201的内部区域，这样甚至发生整体分离。
图11示出了图10所示的半导体器件的结构，但是其中形成了沟槽使其穿透SiOC膜207和所有的上层。该构造对应于在前述专利文献1中公开的结构。该穿透沟槽能够防止产生在划片部分202处的裂缝239的传播。但是，在该结构中，在完成多层互连结构的形成之后，必须从硅衬底201上的芯片的元件形成表面一直向下到SiOC膜207的底面形成高纵横比的沟槽。因此，从在整个制造工艺中保持产品稳定性的角度，该技术还必需改进。
相反，在图7到9所示的半导体器件中，预先在易于发生层分离的位置设置界面加强膜115消除了形成高纵横比的沟槽的需要，因此确保了在整个制造工艺中产品的稳定性。此外，由于可以在淀积SiOC膜113时同时地形成界面加强膜115，所以可以简化制造工艺。
例如，图12示出了图1的半导体器件100的平面布图。参考图12，沿着形成在硅衬底101的正面上的元件形成区域147的外周设置保护环145。保护环145是以沟槽形式掩埋在硅衬底101上的绝缘膜中的导电部件。此外，带形界面加强膜115位于沿着整个周边区域，从而包围保护环145。
设置界面加强膜115从而作为沿着图12所示的元件形成区域147的整个周边区域的衬垫(liner)，能够有效地抑制源于划片部分102的层分离。此外，将界面加强膜115定位在保护环145的外部位置可靠地阻止了保护环145之外的裂缝传播。因此，可以阻止从划片部分102穿透绝缘中间层的湿气，由此提高了位于元件形成区域147中的元件的抗湿气的可靠性。因此，可以更可靠地保护元件形成区域147。
因此沿着设置元件的区域和其他区域之间的边界设置界面加强膜115能够抑制裂缝传播到元件存在的区域中。因此，该构造保护了元件不受损坏。当沿着整个边界设置界面加强膜115时能显著地拥有该优点。
尽管前面的描述涉及通过单金属镶嵌工艺形成的互连结构，但是也可以在由双金属镶嵌工艺形成的互连结构中引进包括界面加强膜115的结构。
图13和14是示意性剖面图，示出了通过双金属镶嵌工艺形成的结构，其中将图1的半导体器件100的结构应用于该结构。图13和14所示的半导体器件不包括SiO2膜109，因此设置SiCN膜111直接与SiOC膜107接触。
图13包括由Cu栓塞121和Cu膜123以连续的结构整体地构成的Cu膜。同时在该情况中，SiOC膜113填充在穿透从SiCN膜111到绝缘膜103的膜的凹部中，从而用SiOC膜113覆盖了凹部的侧壁，并且同时形成具有空气间隙117的界面加强膜115，通过其可以获得与图1所示的半导体器件100所提供的优点相似的优点。
同时在图13所示的半导体器件100中，在淀积作为蚀刻停止膜的SiCN膜111之后，可以形成沟槽形凹部133，然后将SiOC膜113填充在凹部133中，这样如参考图3B所描述那样形成了界面加强膜115。
图14描绘了根据图1的半导体器件100的结构，但其中在SiO2膜125上设置SiO2膜141。形成从SiO2膜125到绝缘膜103的膜的凹部，SiO2膜125填充在凹部中从而覆盖其侧壁，并且同时形成具有空气间隙117的界面加强膜115。该结构也能有效地抑制源于划片部分102的层分离。
图14所示的结构可以通过下面的步骤形成。在通过在其上形成SiO2膜125来为SiOC膜113提供硬掩模之后，形成沟槽形状的凹部133。然后，形成另一SiO2膜141从而作为硬掩模绝缘膜，并且填充在凹部133中。在该阶段，在凹部133中，使SiO2膜141包括空气间隙117。这完成之后，进行普通的双金属镶嵌工艺。
仍然参考图14，界面加强膜115可以由除了低介电常数膜的绝缘膜构成，诸如SiO2膜。但是，优选地采用诸如SiOC膜113的低介电常数膜来构成界面加强膜115。采用低介电常数膜能够增强界面加强膜115和SiOC膜107之间的附着性。此外，由于低介电常数膜通常具有较小的膜密度，所以采用这样的材料确保了对裂缝传播的抑制效果。
[第二实施例]
图15是示意性剖面图，示出了根据本发明的本实施例的半导体器件的构造。图15所示的半导体器件110包括具有与根据第一实施例的半导体器件100共同的基本结构的互连层，但是界面加强膜的结构不同。
半导体器件110包括实心结构的界面加强膜143，代替图1的半导体器件100中的界面加强膜115。此外，在SiO2膜109和SiCN膜111之间插入SiO2膜141，并且界面加强膜143与SiO2膜141连续地且整体地形成。设置界面加强膜143使其填充依次穿透SiO2膜109、SiOC膜107和SiCN膜105的凹部，从而界面加强膜143的底面与SiCN膜105的底面对齐。
下面段落对图15所示的半导体器件的制造方法进行描述。图16A、16B、17A、17B和18是示意性剖面图，顺序地示出了图15的半导体器件100的制造工艺。在下面，将主要描述与图1的半导体器件100的制造工艺的不同之处。
图16A表示通过参考图2A所述的方法，直到已经完成了在硅衬底101上形成SiCN膜105的步骤的状态。在SiCN膜105上，顺序地形成SiOC膜107和SiO2膜109。进一步在SiO2膜109上，顺序地形成抗反射膜127和抗蚀剂膜129。然后，利用抗蚀剂膜129作为掩模，形成沟槽形凹部151使其穿透SiO2膜109和SiOC膜107(图16B)。在该阶段，凹部151形成为比第一实施例的凹部133的纵横比小的纵横比。优选地，凹部151形成为500nm-2μm宽，更具体地为1μm。
进行到图17A，去除抗蚀剂膜129和抗反射膜127。然后，在SiO2膜109的整个上表面上用例如CVD工艺淀积SiO2膜141，从而也填充了凹部151。这样，用SiO2膜141填充凹部151导致了实心结构的界面加强膜143的形成。
在图17B，进行CMP工艺以使SiO2膜141减薄。然后参考图18，通过参考图2A所述的方法，形成Cu栓塞121，使其穿透SiO2膜141、SiO2膜109、SiOC膜107和SiCN膜105。
最后，依次在SiO2膜141上淀积SiCN膜111、SiOC膜113和SiO2膜125，并且通过参考图4B所述的方法形成Cu膜123。这就是如何获得图15所示的半导体器件110。
现在，将在下面描述图15所示的半导体器件110的优点。
同样在图15所示的半导体器件110中，形成穿过SiCN膜105和SiOC膜107之间的界面的凹部，并且设置界面加强膜143使其覆盖凹部的整个侧壁。因此，甚至当自发生在划片部分102上的刻痕开始在SiCN膜105和SiOC膜107之间的界面产生裂缝时，界面加强膜143也能如第一实施例那样阻止裂缝的传播。因此，可以防止在SiCN膜105和SiOC膜107之间的界面处的分离。
此外，由于位于半导体器件110中的界面加强膜143是实心结构，因此凹部151不必扩展到绝缘膜103中，这简化了器件的整个结构。
图19到21是示意性剖面图，分别示出了包括大量层叠的层的半导体器件，其中引进了图15所示的半导体器件110的结构。图19到20表示其中在第一实施例中所述的位置(I)处设置界面加强膜143的构造。图19示出了在划片部分102上没有裂缝的状态，而图20描绘了在划片部分102上出现裂缝139的状态。同样在该结构中，界面加强膜143有效地抑制了裂缝139的传播。
图21表示其中在第一实施例中描述的位置(II)处设置界面加强膜143的半导体器件的构造。在此，可以同时采用图19和图21的结构，换句话说，界面加强膜143可以既位于位置(I)又位于位置(II)。该构造进一步确保了对半导体器件中的绝缘膜的界面处的分离的抑制效果。
图15的半导体器件110的平面图布局可以如参考第一实施例的图12所示。同样在本实施例中，在元件形成区域和保护环145的外周设置界面加强膜143可以抑制在划片部分102上发生的裂缝向保护环145或元件形成区域147的传播。因此，可以有效地保护在元件形成区域中形成的元件。
尽管前述说明基于假设半导体器件115中的互连结构通过单金属镶嵌工艺形成，但是如第一实施例那样，半导体器件115的结构也可以应用于通过双金属镶嵌工艺形成的互连结构。
在前述实施例中，使用SiOC膜作为具有低介电常数的绝缘中间层，然而氢聚硅氧烷(hydrogen polysiloxane)膜、甲基聚硅氧烷(methylpolysiloxane)膜、甲基氢聚硅氧烷(methyl hydrogen polysiloxane)膜、或者具有多孔结构的这些膜中的任何一个都可以替代SiOC膜作为低介电常数膜。此外，低介电常数膜可以由有机聚合物构成。低介电常数膜的比介电常数可以指定在例如3.5或更小。低介电常数膜可以含Si、O和H作为组成元素。此外，低介电常数膜可以包含Si、C、O和H作为组成元素。在所有这些情况中，采用根据前述实施例的结构能够有效地抑制沿着低介电常数膜和位于其正下方的扩散阻挡膜之间的界面的裂缝传播。
虽然前述实施例涉及了其中位于SiOC膜正下方的扩散阻挡膜由SiCN膜构成的结构，但是扩散阻挡膜也可以由SiC层、SiN层或SiON层构成，代替SiCN膜。
此外，尽管在上述实施例中设置SiOC膜107与SiCN膜105接触，但是可以在这些绝缘膜之间插入薄膜，只要界面加强膜115能够有效地保护SiCN膜105和SiOC膜107之间的区域。
此外，在前述实施例中，代替包括SiCN膜105和SiOC膜107的一对绝缘膜，凹部133可以形成为穿过包括具有彼此不同膜特性的绝缘膜的层叠的膜，并且可以沿着该凹部的整个侧壁设置界面加强膜115。尽管具有不同膜特性的绝缘膜之间的界面通常缺少附着强度，但是设置界面加强膜115可以抑制在绝缘膜之间的界面产生的裂缝的传播。
[第三实施例]
虽然前述实施例表示了其中在硅衬底101的主表面上沿着包括多层互连结构的元件形成区域的周边从内部向周围顺序地布置保护环145以及围绕保护环的界面加强膜的构造，但是本发明也可以应用于具有熔丝的半导体器件。基于包括例如第一实施例的界面加强膜115的结构，将在下面说明该实施例。
图22是示意性平面图，示出了根据本实施例的包括密封环的半导体器件。根据本实施例的半导体器件包括熔丝122a、熔丝122b和熔丝122c，其由诸如Ta或TaN的高熔点金属的膜构成。
设置熔丝122a、熔丝122b和熔丝122c，它们具有由激光照射熔化的其中央细线部分，以便连接到熔丝的各端部的互连被断开。因此，熔丝122a、122b和122c由高导电性、高熔点的金属制成，其能有效地吸收激光。
包括在中央部分中的细线，也就是熔丝122a、122b和122c的激光照射区域直径为例如0.5μm到1.6μm细。熔丝122a、122b和122c的端部厚于激光照射区域中的部分，并且分别连接到包括在位于端部正下方的绝缘中间层中的铜互连120a、铜互连120b、铜互连120c、铜互连120d、铜互连120e和铜互连120f。
此外，位于熔丝122a、122b和122c正下方的绝缘中间层包括密封环149，其布置为包围熔丝122a、122b和122c正下方的区域。在密封环149和熔丝122a、122b和122c之间，布置界面加强膜115。在此，例如，界面加强膜115可以具有图1所示的结构。
该构造能够抑制裂缝越过界面加强膜115向硅衬底101的周边区域传播。
虽然基于优选实施例详细地描述了本发明，但是应该理解，这些实施例只是示意性的，并且对于本领域技术人员来说很明显，可以在不偏离本发明的范围的条件下进行各种修改。
例如，在前述实施例中，通过TEM(透射电子显微镜)观察半导体器件的剖面可以获得绝缘膜的膜密度。
显然，本发明不限于上述实施例，在不偏离本发明的范围和精神的条件下可以进行修改和变化。

Claims (16)

1.一种半导体器件，包括：
半导体衬底；
形成在所述半导体衬底上的第一绝缘膜；
形成在所述第一绝缘膜上的第二绝缘膜；
穿透所述第一绝缘膜和所述第二绝缘膜的凹部；以及
布置为被掩埋在所述凹部中且跨过所述第一绝缘膜的侧面到所述第二绝缘膜的侧面的界面加强膜。
2.根据权利要求1的半导体器件，
还包括形成在所述第二绝缘膜上的第三绝缘膜；
其中所述界面加强膜和所述第三绝缘膜构成连续的且整体的结构。
3.根据权利要求1的半导体器件，
还包括形成在所述半导体衬底上的多层互连结构，其包括多个互连层和连接包括在与所述互连层不同的层中的互连的导电栓塞层；
其中所述导电栓塞层包括所述第一绝缘膜、所述第二绝缘膜和所述界面加强膜。
4.根据权利要求1的半导体器件，
还包括形成在所述半导体衬底上的互连层；
其中所述第一绝缘膜形成在所述互连层上，并且
其中所述界面加强膜沿着穿透所述互连层、所述第一绝缘膜和所述第二绝缘膜的所述凹部的侧壁的对应于所述互连层和所述第二绝缘膜的部分布置。
5.根据权利要求1的半导体器件，
其中所述界面加强膜包括空气间隙。
6.根据权利要求1的半导体器件，
其中所述界面加强膜填充在所述凹部中且具有实心结构。
7.根据权利要求1的半导体器件，
其中所述第二绝缘膜由低介电常数膜构成。
8.根据权利要求1的半导体器件，
其中所述第二绝缘膜具有比所述第一绝缘膜低的膜密度。
9.根据权利要求1的半导体器件，
其中所述第一绝缘膜由SiC膜、SiCN膜、SiN膜和SiON膜中的一种膜构成，并且所述第二绝缘膜由从SiOC膜、氢聚硅氧烷膜、甲基聚硅氧烷膜、甲基氢聚硅氧烷膜组成的组中选出的一种膜构成。
10.根据权利要求1的半导体器件，
其中所述凹部形成为沟槽形状。
11.根据权利要求1的半导体器件，
其中所述半导体衬底包括第一区域和第二区域，第一区域中设置有元件，并且沿着所述第一区域和所述第二区域之间的边界布置所述界面加强膜。
12.根据权利要求1的半导体器件，
其中所述半导体衬底包括其中设置了元件的区域和包围其中设置了所述元件的所述区域的周边的周边区域，并且所述界面加强膜布置在所述周边区域中。
13.根据权利要求12的半导体器件，
还包括位于所述周边区域中的保护环，从而包围其中设置了所述元件的所述区域；
其中所述界面加强膜布置为包围所述保护环的外周边。
14.根据权利要求1的半导体器件，
其中所述界面加强膜布置在所述凹部的整个侧壁上。
15.根据权利要求5的半导体器件，
其中所述空气间隙的底部比所述第一绝缘膜和所述第二绝缘膜之间的所述界面更接近所述半导体衬底。
16.根据权利要求1的半导体器件，
其中所述界面加强膜形成为带形图案。
CNB2005100915143A 2004-08-19 2005-08-18 半导体器件 Expired - Fee Related CN100449707C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004239578 2004-08-19
JP2004239578A JP4417202B2 (ja) 2004-08-19 2004-08-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101733610A Division CN101431064B (zh) 2004-08-19 2005-08-18 半导体器件

Publications (2)

Publication Number Publication Date
CN1738008A true CN1738008A (zh) 2006-02-22
CN100449707C CN100449707C (zh) 2009-01-07

Family

ID=35908891

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101733610A Expired - Fee Related CN101431064B (zh) 2004-08-19 2005-08-18 半导体器件
CNB2005100915143A Expired - Fee Related CN100449707C (zh) 2004-08-19 2005-08-18 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008101733610A Expired - Fee Related CN101431064B (zh) 2004-08-19 2005-08-18 半导体器件

Country Status (3)

Country Link
US (1) US7649258B2 (zh)
JP (1) JP4417202B2 (zh)
CN (2) CN101431064B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078109A (zh) * 2021-03-26 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4938222B2 (ja) * 2004-02-03 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JP4646591B2 (ja) 2004-10-15 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
JP2006179542A (ja) * 2004-12-21 2006-07-06 Renesas Technology Corp 半導体装置
JP2008028136A (ja) * 2006-07-20 2008-02-07 Nec Corp 半導体装置とその製造方法
US7566593B2 (en) * 2006-10-03 2009-07-28 International Business Machines Corporation Fuse structure including cavity and methods for fabrication thereof
US7439172B2 (en) * 2007-01-16 2008-10-21 International Business Machines Corporation Circuit structure with low dielectric constant regions and method of forming same
US7485567B2 (en) * 2007-02-02 2009-02-03 International Business Machines Corporation Microelectronic circuit structure with layered low dielectric constant regions and method of forming same
US7544602B2 (en) * 2007-03-29 2009-06-09 International Business Machines Corporation Method and structure for ultra narrow crack stop for multilevel semiconductor device
US20080284039A1 (en) * 2007-05-18 2008-11-20 International Business Machines Corporation Interconnect structures with ternary patterned features generated from two lithographic processes
US8237283B2 (en) * 2007-06-05 2012-08-07 International Business Machines Corporation Structure and method of reducing electromigration cracking and extrusion effects in semiconductor devices
US7713792B2 (en) 2007-10-10 2010-05-11 International Business Machines Corporation Fuse structure including monocrystalline semiconductor material layer and gap
JP5235378B2 (ja) * 2007-10-24 2013-07-10 パナソニック株式会社 半導体装置
US8476758B2 (en) * 2008-01-09 2013-07-02 International Business Machines Corporation Airgap-containing interconnect structure with patternable low-k material and method of fabricating
US8933567B2 (en) * 2010-05-21 2015-01-13 Qualcomm Incorporated Electrically broken, but mechanically continuous die seal for integrated circuits
US8373271B2 (en) * 2010-05-27 2013-02-12 International Business Machines Corporation Interconnect structure with an oxygen-doped SiC antireflective coating and method of fabrication
US8604618B2 (en) 2011-09-22 2013-12-10 International Business Machines Corporation Structure and method for reducing vertical crack propagation
JP5889118B2 (ja) 2012-06-13 2016-03-22 株式会社東芝 半導体装置及びその製造方法
US9536842B2 (en) 2014-12-18 2017-01-03 GlobalFoundries, Inc. Structure with air gap crack stop
CN106033741B (zh) * 2015-03-20 2020-09-15 联华电子股份有限公司 金属内连线结构及其制作方法
US9905456B1 (en) 2016-09-26 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US20220310534A1 (en) * 2021-03-26 2022-09-29 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181087A (en) * 1986-02-28 1993-01-19 Hitachi, Ltd. Semiconductor device and method of producing the same
JPH0621061A (ja) * 1992-07-03 1994-01-28 Nec Corp 半導体装置
JP2658899B2 (ja) * 1994-09-22 1997-09-30 日本電気株式会社 半導体装置の製造方法
JP2940432B2 (ja) 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
JPH10172927A (ja) 1996-12-13 1998-06-26 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000003917A (ja) 1998-04-16 2000-01-07 Denso Corp 半導体装置及びその製造方法
US6355540B2 (en) * 1998-07-27 2002-03-12 Acer Semicondutor Manufacturing Inc. Stress-free shallow trench isolation
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6583462B1 (en) * 2000-10-31 2003-06-24 International Business Machines Corporation Vertical DRAM having metallic node conductor
JP2002217198A (ja) 2001-01-19 2002-08-02 Hitachi Ltd 半導体装置
US6602749B2 (en) * 2001-09-17 2003-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor under bitline (CUB) memory cell structure with reduced parasitic capacitance
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
DE10162676B4 (de) * 2001-12-19 2005-06-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
JP4088120B2 (ja) 2002-08-12 2008-05-21 株式会社ルネサステクノロジ 半導体装置
US6624040B1 (en) * 2002-09-20 2003-09-23 Chartered Semiconductor Manufacturing Ltd. Self-integrated vertical MIM capacitor in the dual damascene process
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
KR100539213B1 (ko) * 2004-07-10 2005-12-27 삼성전자주식회사 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078109A (zh) * 2021-03-26 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Also Published As

Publication number Publication date
US7649258B2 (en) 2010-01-19
CN100449707C (zh) 2009-01-07
JP2006059976A (ja) 2006-03-02
JP4417202B2 (ja) 2010-02-17
US20060038297A1 (en) 2006-02-23
CN101431064A (zh) 2009-05-13
CN101431064B (zh) 2010-09-15

Similar Documents

Publication Publication Date Title
CN1738008A (zh) 半导体器件
CN1835226A (zh) 半导体器件及其制造方法
CN1309070C (zh) 半导体器件及其制造方法
CN1776899A (zh) 半导体器件
CN1499626A (zh) 半导体器件及其制造方法
CN100346468C (zh) 半导体器件及其制造方法
CN1645607A (zh) 半导体器件及其制造方法
CN1790702A (zh) 改进的hdp氮化物基ild盖层
KR101369361B1 (ko) 일체형 크랙 스탑 구조물을 구비한 반도체 장치
CN1956173A (zh) 半导体器件以及其制造方法
CN1700451A (zh) 半导体晶片及其制造方法
CN1476072A (zh) 半导体器件
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1701418A (zh) 半导体器件的制造方法、半导体晶片及半导体器件
CN100338743C (zh) 半导体器件及半导体器件的制造方法
CN1207768C (zh) 具有绝缘体上硅结构的半导体器件及其制造方法
CN1976014A (zh) 半导体器件及其制造方法
CN1832132A (zh) 半导体装置及其制造方法
CN1674251A (zh) 半导体器件的制造方法及由此制造的半导体器件
CN1738002A (zh) 半导体装置的制造方法
CN1779962A (zh) 半导体装置及其制造方法
CN1677659A (zh) 穿通电极、设有穿通电极的隔片及其制造方法
CN1858909A (zh) 集成电路结构
CN1684255A (zh) 半导体器件及其制造方法
CN1134835C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20140818

EXPY Termination of patent right or utility model