JP2008028136A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2008028136A
JP2008028136A JP2006198785A JP2006198785A JP2008028136A JP 2008028136 A JP2008028136 A JP 2008028136A JP 2006198785 A JP2006198785 A JP 2006198785A JP 2006198785 A JP2006198785 A JP 2006198785A JP 2008028136 A JP2008028136 A JP 2008028136A
Authority
JP
Japan
Prior art keywords
insulating layer
dielectric constant
low dielectric
layer
constant insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006198785A
Other languages
English (en)
Inventor
Yoshitaka Kyogoku
好孝 京極
Masahiro Ishibashi
正博 石橋
Koichi Honda
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2006198785A priority Critical patent/JP2008028136A/ja
Publication of JP2008028136A publication Critical patent/JP2008028136A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】動作による発熱及び外部の温度変化等によって熱膨張又は熱収縮が起こっても、低誘電率絶縁層が剥離したり破壊したりすることを抑制し、高い信頼性を有する半導体装置を提供する。
【解決手段】半導体装置は、シリコン基板1と、このシリコン基板1上に形成され比誘電率が二酸化珪素の比誘電率4.2よりも小さい低誘電率絶縁層3と、この低誘電率絶縁層3内に相互に絶縁されて形成された複数個の配線4及び6と、低誘電率絶縁層3内に形成され配線4及び6間を接続する複数個のビア5と、低誘電率絶縁層3の端部に接するようにシリコン基板1上に設けられ低誘電率絶縁層3よりも大きい弾性率を有する剥離防止層12と、を有する。
【選択図】図1

Description

本発明は、半導体装置とその製造方法に関し、特に低誘電率絶縁層の剥離及び破壊を抑制する半導体装置及びその製造方法に関する。
近時のデバイスの高速化及び微細化に伴い、配線遅延の問題が顕在化してきている。デバイスが微細化することにより、トランジスタはスケーリングの効果で高速化するが、配線に関しては、配線長が短くなることによる遅延減少の効果はあるものの、配線幅及び配線間隔が狭まることにより配線遅延(RC遅延)が発生する。このRC遅延は、配線の寄生抵抗Rと寄生容量Cとによって決定されるものであり、寄生容量Cは、配線間を絶縁分離する層間絶縁層の実効誘電率が低いほど小さくなる。よって、層間絶縁層に誘電率が低い材料(以下、低誘電率材料という。)を使用することで、RC遅延を減少させることができる。
シリコン基板上の再配線層の層間絶縁層に低誘電率材料を使用した半導体装置が実用化されている。例えば、非特許文献1の図1(Figure 1.)に記載されている従来の半導体装置では、層間絶縁層としてSiLK(商標)と呼ばれる低誘電率の有機絶縁材料を採用している。低誘電率材料は、非特許文献1の表2(Table 2.)に記載されているSiLK(商標)の弾性率(Modulus)の項及び非特許文献2の図2(Figure.2)に示されるように、その弾性率が15GPa以下であることが多く、シリコン(弾性率約170GPa)及び層間絶縁層に使用される材料の1つである二酸化珪素(弾性率約80GPa)等と比較して弾性率が低い。一般的に、弾性率が低い物質は機械的強度が弱く、層間絶縁層として使用するのに十分な強度を得ることができず、不良率が増加する虞があるという問題点がある。
図5(a)及び(b)は、従来の半導体装置製造方法を段階的に示す模式的断面図である。図5(b)に示すように、従来の半導体装置は、シリコン基板101上に層間絶縁層102が形成され、この層間絶縁層102上に低誘電率絶縁層103が形成され、この低誘電率絶縁層103には少なくとも1層の導体層(図示例では配線104、ビア105及び配線106からなる導体層107)が形成されている。そして、低誘電率絶縁層103及び配線106上に、表面上に配線108が設けられた層間絶縁層109が形成され、この層間絶縁層109には配線108と低誘電率絶縁層103の配線106とを電気的に接続するビア110が形成されている。ここで、層間絶縁層102、低誘電率絶縁層103、導体層107、層間絶縁層109及びビア110からなる層を再配線層111とすると、再配線層111の端面とシリコン基板1の端面とが同一面上に位置している。そして、配線108及び層間絶縁層109の上から配線108の表面を露出するように開口部113aが設けられた保護膜層113が形成されている。これにより、従来の半導体装置が構成されている。
特開2005−203794号公報 Kripesh, V. ,et al, "Wire Bonding Process Impact on Low-k Dielectric Material in Damascene Copper Integrated Circuits", Proc. of 52nd ETCT, pp.873−880, 2002 Aoi, N. ,et al, "Evaluation and analysis on mechanical strengths of low-k dielectrics by a finite element method", Proc. of Interconnect Technology Conference, pp.72−74, 2002
しかしながら、上述の従来技術には以下に示すような問題点がある。
図5(b)に示すように、従来の半導体装置は、低誘電率絶縁層103が再配線層111の端面において外部に露出しているため、この半導体装置をパッケージに組み込むときの組み立て工程中及び組み立てられたパッケージを温度サイクル試験等に投入したとき等に、温度変化によってパッケージを構成する部材の熱収縮が発生し、再配線層111の端部に応力集中が生じ、低誘電率絶縁層103が大きく歪み、低誘電率絶縁層103が層間絶縁層102との界面で再配線層111の端部側から剥離したり、層間絶縁層102との界面近傍で破壊したりしてパッケージの信頼性が低下する虞があるという問題点がある。
なお、特許文献1には低誘電率材料として、弾性率が15GPaのSiCOH誘電体材料が開示されているが、このSiCOH誘電体材料は、低誘電率材料としては高い弾性率を有しているものの、前述のパッケージ組み立て工程中及びパッケージの温度サイクル試験時等の低誘電率絶縁層103と層間絶縁層102との剥離及び低誘電率絶縁層103及び層間絶縁層102の界面近傍における破壊を防止するためには不十分である。図5(b)に示す半導体装置の低誘電率絶縁層103にこのSiCOH誘電体材料を使用したとしても、再配線層111の端部に応力集中が生じたときに、低誘電率絶縁層103は大きく歪み、層間絶縁層102との界面で再配線層111の端部側から剥離したり、層間絶縁層102との界面近傍で破壊したりすることを抑制することができない。
また、従来の構造では、再配線層111の端部をダイシングしてシリコンウエハから半導体装置を切り出す工程(ダイシング工程)を行う際に、切断面に低誘電率絶縁層103が存在しているため、低誘電率絶縁層103に切断時の機械的なダメージを与え、低誘電率絶縁層103を損傷する虞があるという問題点がある。この低誘電率絶縁層103の損傷を防ぐためには、ダイシングを行う前に、図5(a)に示すように、ダイシング幅よりも広い領域において低誘電率絶縁層103をレーザーで焼き飛ばす工程を要し、これにより、ダイシング工程が複雑になり、設備導入及び工程のコストが増大するという問題点もある。
本発明はかかる問題点に鑑みてなされたものであって、動作による発熱及び外部の温度変化等によって熱膨張又は熱収縮が起こっても、低誘電率絶縁層が剥離したり破壊したりすることを抑制し、高い信頼性を有する半導体装置を提供することを目的とする。
本発明に係る半導体装置は、シリコン基板と、このシリコン基板上に形成され比誘電率が二酸化珪素の比誘電率4.2よりも小さい低誘電率絶縁層と、この低誘電率絶縁層内に相互に絶縁されて形成された複数個の配線と、前記低誘電率絶縁層内に形成され前記配線間を接続する複数個のビアと、前記低誘電率絶縁層の端部に接するように前記シリコン基板上に設けられ前記低誘電率絶縁層よりも大きい弾性率を有する剥離防止層と、を有することを特徴とする。
前記低誘電率絶縁層は弾性率が15GPa以下であってもよい。
前記剥離防止層は二酸化珪素、シアン化珪素及びシリコンからなる群から選択された1種であることが好ましい。
また、前記剥離防止層は複数個の膜で構成することができる。
更に、前記シリコン基板と前記低誘電率絶縁層との間に前記低誘電率絶縁層よりも大きい弾性率を有する層間絶縁層を設けることもできる。
本発明に係る半導体装置の製造方法は、シリコン基板上に4.2よりも小さい比誘電率で配線及び配線間を接続するビアが設けられた低誘電率絶縁層を形成する工程と、前記低誘電率絶縁層における前記配線及びビアが設けられていない端部をエッチング除去して前記シリコン基板を露出させる工程と、前記エッチングによって露出した前記低誘電率絶縁層の端面に接するように前記シリコン基板上に剥離防止層を形成する工程と、を有することを特徴とする。
前記剥離防止層を形成する工程は、少なくとも2層の剥離防止膜を形成する工程を含んでいてもよい。
ダイシング工程で、前記剥離防止層を通って前記シリコン基板を切断してもよい。
本発明によれば、シリコン基板上に低誘電率絶縁層の端部に接するように剥離防止層が設けられていることにより、半導体装置が動作すること等によって熱収縮が発生し、応力が生じた場合、剥離防止層が剥離防止層内で応力を緩和し、低誘電率絶縁層の剥離及び破壊の発生を抑制することができる。
以下、本発明の実施形態について図面を参照して具体的に説明する。先ず、本発明の第1実施形態について説明する。図1は、本実施形態に係る半導体装置の模式的断面図、図2は、同じく半導体装置の製造方法を段階的に示す模式的断面図である。
図1に示すように、本実施形態に係る半導体装置は、シリコン基板1上に層間絶縁層2が形成され、この層間絶縁層2上に比誘電率が4.2以下で弾性率が15GPa以下の低誘電率絶縁層3が形成され、この低誘電率絶縁層3には少なくとも1層の導体層(図示例では配線4、ビア5及び配線6からなる導体層7)が形成されている。そして、低誘電率絶縁層3及び配線6上に、表面上に配線8が設けられた層間絶縁層9が形成され、この層間絶縁層9には配線8と低誘電率絶縁層3の配線6とを電気的に接続するビア10が形成されている。
ここで、層間絶縁層2、低誘電率絶縁層3、導体層7、層間絶縁層9及びビア10からなる層を再配線層11とすると、再配線層11の端面はシリコン基板1の端面よりも内側に位置しており、シリコン基板1上に再配線層11の端面に接するように設けられた剥離防止層12の端面とシリコン基板1の端面とが同一面上に位置している。ここで、剥離防止層12は低誘電率絶縁層3の弾性率よりも大きい弾性率を有している。層間絶縁層9及び剥離防止層12の表面は同一面上に位置しており、配線8、層間絶縁層9及び剥離防止層12の上から配線8の表面を露出するように開口部13aが設けられた保護膜層13が形成されている。これにより、本実施形態に係る半導体装置が構成されている。
層間絶縁層2は、シリコン基板1上に設けられる絶縁層であり、例えば、二酸化珪素、窒化珪素等を使用することができる。また、層間絶縁層2は、低誘電率材料からなっていても良い。
低誘電率絶縁層3としては、SiOC型の多孔質材、SiOCH型の多孔質材、又は有機絶縁材等を使用することができる。
導体層7は、銅、アルミニウム、チタン、ニッケル、銀又はこれらの合金等によって形成することができる。
また、剥離防止層12としては、高い弾性率を有する材料を使用することが望ましい。例えば、半導体装置が動作すること等によって熱収縮が発生した場合、これによって生じる応力は半導体装置の最外面に集中するため、剥離防止層12が高い弾性率を有することによって、この応力が剥離防止層12内で緩和され、低誘電率絶縁層3に伝達される応力が小さくなるからである。また、ダイシング工程において、高い弾性率を有する剥離防止層12を切断すれば、切断時の機械的なダメージを緩和することもできる。剥離防止層12としては、具体的には、シリコン、二酸化珪素又はシアン化珪素等を使用することができる。
また、剥離防止層12の線膨張係数は、低誘電率絶縁層3の材料の線膨張係数に近い方が好ましい。これは、熱収縮又は熱膨張が発生した際に、剥離防止層12の線膨張係数と低誘電率絶縁層3の線膨張係数が近いほど剥離防止層12及び低誘電率絶縁層3の熱膨張係数の差によって生じる応力が小さくなり、剥離防止層12と低誘電率絶縁層3とが剥離したり低誘電率絶縁層3が破壊したりすることが抑制されるからである。また、このとき、剥離防止層12は低誘電率絶縁層3よりも高い弾性率を有しているため、シリコン基板1との界面で剥離したり、界面近傍において破壊したりすることを防止できる。
層間絶縁層9としては、例えば、二酸化珪素、窒化珪素等を使用することができる。また、層間絶縁層9は、低誘電率材料からなっていても良い。
保護膜層13としては、例えばポリイミドを使用することができる。
次に、上述の如く構成された本実施形態に係る半導体装置の動作について説明する。
例えば半導体装置が動作すること等によって熱収縮が発生した場合、これによって生じる応力は半導体装置の最外面に集中する。このとき、最外面に露出している剥離防止層12が低誘電率絶縁層3よりも高い弾性率を有しているため、剥離防止層12がシリコン基板1との界面において剥離したり、界面近傍において破壊したりすることを抑制する。また、この剥離防止層12内で応力を緩和し、再配線層11の端部に伝達する応力を小さくするため、低誘電率絶縁層3が層間絶縁層2との界面において剥離したり、界面近傍において破壊したりするのを抑制する。
また、このとき、剥離防止層12の線膨張係数が低誘電率絶縁層3の材料の線膨張係数に近ければ、剥離防止層12及び低誘電率絶縁層3の熱膨張係数の差によって生じる応力が小さくなり、剥離防止層12と低誘電率絶縁層3とが剥離したり、低誘電率絶縁層3が破壊したりすることも抑制することができる。
また、本実施形態に係る半導体装置をパッケージに組み込んだとき、パッケージ組み立て工程中及びこのパッケージを温度サイクル試験等に投入したとき等に、温度変化によってパッケージを構成する部材の熱収縮が発生した場合、これによって生じる応力は半導体装置の最外面に集中する。このときも同様に、半導体装置の最外面に露出している剥離防止層12が低誘電率絶縁層3よりも高い弾性率を有しているため、剥離防止層12がシリコン基板1との界面において剥離したり界面近傍において破壊したりすることを防止できる。また、この剥離防止層12内で応力を緩和し、再配線層11の端部に伝達する応力を小さくするため、低誘電率絶縁層3が剥離したり破壊したりすることを抑制することができる。
また、このとき、剥離防止層12の線膨張係数が低誘電率絶縁層3の材料の線膨張係数に近ければ、剥離防止層12及び低誘電率絶縁層3の熱膨張係数の差によって生じる応力が小さくなり、剥離防止層12と低誘電率絶縁層3とが剥離したり、低誘電率絶縁層3が破壊したりすることも抑制することができる。
次に、本実施形態に係る半導体装置の製造方法を説明する。
先ず、図2(a)に示すように、シリコン基板1上に層間絶縁層2を形成し、この上から低誘電率絶縁層3を形成し、この上に配線4をパターン形成する。そして、低誘電率絶縁層3及び配線4の上から更に低誘電率絶縁層3を形成し、低誘電率絶縁層3の表面から配線4に対しビアホールを形成し、このビアホールに導電性材料を充填してビア5を形成し、この上から配線6を形成する。又は、配線6を形成するときに同時に配線形成用の導電性材料をビアホールに埋め込むことでビア5を形成することもできる。そして、この上に、層間絶縁層9を積層する(ステップ1)。
次に、図2(b)に示すように、ドライエッチ等によって、層間絶縁層2、低誘電率絶縁層3及び層間絶縁層9の端部において剥離防止層12を形成する所望の箇所を除去し(ステップ2)、この上から、図2(c)に示すように、剥離防止層12を形成する(ステップ3)。
次に、図2(d)に示すように、ドライエッチ等により、層間絶縁層9上に積層された剥離防止層12を除去し(ステップ4)、図2(e)に示すように、層間絶縁層9の表面から配線6に対しビアホールを形成し、このビアホールに導電性材料を充填してビア10を形成し、この上から配線8を形成する。又は、配線8を形成するときに同時に配線形成用の導電性材料をビアホールに埋め込むことでビア10を形成することもできる(ステップ5)。
次に、図2(f)に示すように、配線8、層間絶縁層9及び剥離防止層12の上から保護膜層13を形成し、配線8の表面を露出するように開口部13aを形成する(ステップ6)。そして、保護膜層13の上から、剥離防止層12を通るようにダイシングを行い(ステップ7)、これにより、本実施形態に係る半導体装置を作成することができる。
本実施形態に係る半導体装置によれば、再配線層11の端面に接するように剥離防止層12が設けられ、再配線層11を構成する低誘電率絶縁層3が外部に露出していないため、半導体装置が動作すること等によって熱収縮が発生し、応力が生じた場合、剥離防止層12が剥離防止層12内で応力を緩和し、再配線層11の端部に伝達する応力を小さくするため、低誘電率絶縁層3が剥離したり、破壊したりすることを抑制することができる。
また、本実施形態に係る半導体装置は、ダイシング部に低誘電率絶縁層3が存在せず、低誘電率絶縁層3よりも高い弾性率を有する剥離防止層12を切断するように形成されているため、従来、ダイシング工程を行う前に必要であったレーザーで低誘電率絶縁層3を焼き飛ばす工程が不要になり、これによって製造工程が簡略化でき、生産性が向上する。
また、本実施形態に係る半導体装置をパッケージに組み込んだとき、パッケージ組み立て工程中及びこのパッケージを温度サイクル試験等に投入したとき等に、温度変化によってパッケージを構成する部材の熱収縮が発生した場合、これによって生じる応力は半導体装置の最外面に集中する。このとき、剥離防止層12が剥離防止層12内で応力を緩和し、再配線層11の端部に伝達する応力を小さくするため、低誘電率絶縁層3が剥離したり、破壊したりすることを抑制することができ、信頼性の高いパッケージを得ることができる。
次に、本発明の第2実施形態について説明する。図3は、本実施形態に係る半導体装置の模式的断面図、図4は、同じく半導体装置の製造方法を段階的に示す模式的断面図である。図3及び4において、図1及び2と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第1実施形態では、剥離防止層が1層であったのに対し、本実施形態においては剥離防止層が複数層(図示例では2層)の膜からなる点が異なり、それ以外は第1実施形態と同様の構造を有している。
図3に示すように、本実施形態に係る半導体装置は、シリコン基板1上に層間絶縁層2が形成され、この層間絶縁層2上に低誘電率絶縁層14が形成され、この低誘電率絶縁層14の上に低誘電率絶縁層15が形成され、この低誘電率絶縁層15には少なくとも1層の導体層(図示例では配線4、ビア5及び配線6からなる導体層7)が形成されている。そして、低誘電率絶縁層15及び配線6上に、表面上に配線8が設けられた層間絶縁層9が形成され、この層間絶縁層9には配線8と低誘電率絶縁層15の配線6とを電気的に接続するビア10が形成されている。ここで、層間絶縁層2、低誘電率絶縁層14、低誘電率絶縁層15、導体層7、層間絶縁層9及びビア10からなる層を再配線層16とすると、再配線層16の端面はシリコン基板1の端面よりも内側に位置しており、再配線層11の端面に接するように設けられた複数層(図示例では剥離防止膜17及び剥離防止膜18の2層)の膜からなる剥離防止層19の端面とシリコン基板1の端面とが同一面上に位置している。層間絶縁層9及び最上面に位置する剥離防止層(図示例では剥離防止膜18)の表面は同一面上に位置しており、配線8、層間絶縁層9及び剥離防止層19の上から配線8の表面を露出するように開口部13aが設けられた保護膜層13が形成されている。これにより、本実施形態に係る半導体装置が構成されている。
次に、上述の如く構成された本実施形態に係る半導体装置の動作について説明する。電気特性のシミュレーション結果等によって、例えば、低誘電率絶縁層14の比誘電率よりも比誘電率が高い材料によって低誘電率絶縁層15を形成することができる。このとき、低誘電率絶縁層14に接する剥離防止膜17に、低誘電率絶縁層14の線膨張係数と近い値の線膨張係数を有する材料を使用することで、半導体装置が動作すること等によって熱収縮が発生した場合、低誘電率絶縁層14と剥離防止膜17との熱膨張係数の差によって生じる応力を小さくすることができる。同様に、低誘電率絶縁層15に接する剥離防止膜18に、低誘電率絶縁層15の線膨張係数と近い値の線膨張係数を有する材料を使用することで、半導体装置が動作すること等によって熱収縮が発生した場合、低誘電率絶縁層15と剥離防止膜18との熱膨張係数の差によって生じる応力を小さくすることができる。
また、シリコン基板1に接する剥離防止膜17にシリコンを使用し、保護膜層13と接する剥離防止膜に低誘電率絶縁層の線膨張係数と近い値の線膨張係数を有する材料を使用することで、半導体装置が動作すること等によって熱収縮が発生した場合、シリコン基板1とシリコン基板1に接する剥離防止膜との熱膨張率係数の差が発生せず、また、保護膜層13と接する側の剥離防止膜と低誘電率絶縁層との熱膨張係数の差によって生じる応力を小さくすることができる。このように、用途によって複数層の低誘電率絶縁層及び剥離防止膜の材料を選択することができる。
本実施形態に係る半導体装置は、剥離防止層を複数種の材料で構成することができる。図3では、低誘電率絶縁層及び剥離防止層が夫々2層からなる例を示しているが、これに限定されず、3層以上からなる低誘電率絶縁層及び剥離防止層を設けても良い。また、本実施形態に係る半導体装置において、複数層の低誘電率絶縁層及び剥離防止膜の材料は、必ずしも全てが異なる材料である必要は無い。
次に、本実施形態に係る半導体装置の製造方法を説明する。
先ず、図4(a)に示すように、シリコン基板1上に層間絶縁層2を形成し、この上から低誘電率絶縁層14を形成し、ドライエッチ等によって、層間絶縁層2及び低誘電率絶縁層14の端部において剥離防止膜17を形成する所望の箇所を除去し(ステップ1)、この上から、図4(b)に示すように、剥離防止膜17を形成する(ステップ2)。
次に、図4(c)に示すように、ドライエッチ等により、低誘電率絶縁層14上に積層された剥離防止膜17を除去し、低誘電率絶縁層14上に配線4をパターン形成する。そして、低誘電率絶縁層14及び配線4の上から低誘電率絶縁層15を形成し、低誘電率絶縁層15の表面から配線4に対しビアホールを形成し、このビアホールに導電性材料を充填してビア5を形成し、この上から配線6を形成する。又は、配線6を形成するときに同時に配線形成用の導電性材料をビアホールに埋め込むことでビア5を形成することもできる。そして、この上に、層間絶縁層9を積層する(ステップ3)。
次に、図4(d)に示すように、ドライエッチ等によって、低誘電率絶縁層15の端部において剥離防止膜18を形成する所望の箇所を除去し(ステップ4)、この上から、図4(e)に示すように、剥離防止膜18を形成する(ステップ5)。
次に、図4(f)に示すように、ドライエッチ等により、層間絶縁層9上に積層された剥離防止層18を除去し、層間絶縁層9の表面から配線6に対しビアホールを形成し、このビアホールに導電性材料を充填してビア10を形成し、この上から配線8を形成する。又は、配線8を形成するときに同時に配線形成用の導電性材料をビアホールに埋め込むことでビア10を形成することもできる。そして、配線8、層間絶縁層9及び剥離防止層18の上から保護膜層13を形成し、配線8の表面を露出するように開口部13aを形成すする(ステップ6)。そして、保護膜層13の上から、剥離防止層19を通るようにダイシングを行い(ステップ7)、これにより、本実施形態に係る半導体装置を作成することができる。
本実施形態に係る半導体装置は、上述の第1実施形態に係る半導体装置の作用に加え、用途によって複数層の低誘電率絶縁層及び剥離防止膜の材料を選択することにより、半導体装置の信頼性をより高めることができる。
本発明の第1実施形態に係る半導体装置の模式的断面図である。 (a)乃至(g)は、本発明の第1実施形態に係る半導体装置の製造方法を段階的に示す模式的断面図である。 本発明の第2実施形態に係る半導体装置の模式的断面図である。 (a)乃至(g)は、本発明の第2実施形態に係る半導体装置の製造方法を段階的に示す模式的断面図である。 (a)及び(b)は、従来の半導体装置製造方法を段階的に示す模式的断面図である。
符号の説明
1、101;シリコン基板
2、9、102、109;層間絶縁層
3、14、15、103;低誘電率絶縁層
4、104、8、108;配線
5、10、105、110;ビア
6、106;配線
7、107;導体層
11、16、111;再配線層
12、19;剥離防止層
13、113;保護膜層
13a、113a;開口部
17、18;剥離防止膜

Claims (8)

  1. シリコン基板と、このシリコン基板上に形成され比誘電率が二酸化珪素の比誘電率4.2よりも小さい低誘電率絶縁層と、この低誘電率絶縁層内に相互に絶縁されて形成された複数個の配線と、前記低誘電率絶縁層内に形成され前記配線間を接続する複数個のビアと、前記低誘電率絶縁層の端部に接するように前記シリコン基板上に設けられ前記低誘電率絶縁層よりも大きい弾性率を有する剥離防止層と、を有することを特徴とする半導体装置。
  2. 前記低誘電率絶縁層は15GPa以下の弾性率を有することを特徴とする請求項1に記載の半導体装置。
  3. 前記剥離防止層は二酸化珪素、シアン化珪素及びシリコンからなる群から選択された1種であることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記剥離防止層が複数個の膜からなることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 前記シリコン基板と前記低誘電率絶縁層との間に前記低誘電率絶縁層よりも大きい弾性率を有する層間絶縁層が設けられていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
  6. シリコン基板上に4.2よりも小さい比誘電率で配線及び配線間を接続するビアが設けられた低誘電率絶縁層を形成する工程と、前記低誘電率絶縁層における前記配線及びビアが設けられていない端部をエッチング除去して前記シリコン基板を露出させる工程と、前記エッチングによって露出した前記低誘電率絶縁層の端面に接するように前記シリコン基板上に剥離防止層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
  7. 前記剥離防止層を形成する工程は、少なくとも2層の剥離防止膜を形成する工程を含むことを特徴とする請求項6に記載の半導体装置の製造方法。
  8. ダイシング工程で、前記剥離防止層を通って前記シリコン基板を切断することを特徴とする請求項6又は7に記載の半導体装置の製造方法。

JP2006198785A 2006-07-20 2006-07-20 半導体装置とその製造方法 Pending JP2008028136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006198785A JP2008028136A (ja) 2006-07-20 2006-07-20 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006198785A JP2008028136A (ja) 2006-07-20 2006-07-20 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2008028136A true JP2008028136A (ja) 2008-02-07

Family

ID=39118461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006198785A Pending JP2008028136A (ja) 2006-07-20 2006-07-20 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2008028136A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690176A (zh) * 2020-05-19 2021-11-23 力晶积成电子制造股份有限公司 半导体元件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217198A (ja) * 2001-01-19 2002-08-02 Hitachi Ltd 半導体装置
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
JP2006059976A (ja) * 2004-08-19 2006-03-02 Nec Electronics Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217198A (ja) * 2001-01-19 2002-08-02 Hitachi Ltd 半導体装置
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
JP2006059976A (ja) * 2004-08-19 2006-03-02 Nec Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690176A (zh) * 2020-05-19 2021-11-23 力晶积成电子制造股份有限公司 半导体元件的制造方法
CN113690176B (zh) * 2020-05-19 2023-12-26 力晶积成电子制造股份有限公司 半导体元件的制造方法

Similar Documents

Publication Publication Date Title
JP6614212B2 (ja) 配線構造体
US9536821B2 (en) Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same
US7884011B2 (en) Semiconductor device and method of manufacture thereof
US8828842B2 (en) Crack stop structure and method for forming the same
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
US20060076651A1 (en) Electronic device and method for fabricating the same
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
TWI768040B (zh) 半導體裝置及其製造方法
JP2008078382A (ja) 半導体装置とその製造方法
KR100791080B1 (ko) 금속 패드 구조체를 갖는 전자 장치 및 그 제조방법
JP2009206241A (ja) 半導体装置
JP4844392B2 (ja) 半導体装置及び配線基板
KR101096101B1 (ko) 반도체장치 및 반도체장치를 제조하는 방법
JP4675146B2 (ja) 半導体装置
JP2010062178A (ja) 半導体装置
JP2005142351A (ja) 半導体装置およびその製造方法
JP2008130880A (ja) 半導体装置の製造方法
JP4675147B2 (ja) 半導体装置
JP2008028136A (ja) 半導体装置とその製造方法
TWI571964B (zh) 半導體結構與其製備方法
JP2007281289A (ja) 電子部品及びその製造方法
JP2012160547A (ja) 半導体装置及びその製造方法
JP2007073808A (ja) 半導体装置の製造方法及び半導体装置
JP2005268395A (ja) 半導体装置
JP2004235586A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705