JP2010062178A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010062178A
JP2010062178A JP2008223230A JP2008223230A JP2010062178A JP 2010062178 A JP2010062178 A JP 2010062178A JP 2008223230 A JP2008223230 A JP 2008223230A JP 2008223230 A JP2008223230 A JP 2008223230A JP 2010062178 A JP2010062178 A JP 2010062178A
Authority
JP
Japan
Prior art keywords
post
rewiring
semiconductor device
passivation film
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008223230A
Other languages
English (en)
Inventor
Takuya Kadoguchi
卓矢 門口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008223230A priority Critical patent/JP2010062178A/ja
Publication of JP2010062178A publication Critical patent/JP2010062178A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】WL−CSP型半導体装置において、樹脂部分と金属部分等の熱膨張係数の差異によってパッシベーション膜と再配線層との間に作用する応力をパッシベーション膜の剥離やクラックを抑制する。
【解決手段】再配線層にポストを固定する再配線台座の半導体装置の積層方向に平行な断面の面積が、ポスト側よりもパッシベーション膜側の方が小さくなるようにする。これによって、ポストと再配線台座との接続可能な面積を確保しながら、再配線台座とパッシベーション膜の接触面の面積を小さくすることができる。ポストと再配線台座との接続マージンを確保しつつ、パッシベーション膜と再配線層との間に作用する応力を緩和するため、パッシベーション膜の剥離やクラックを抑制できる。また、半導体装置を実装基板に実装した状態においては、外部端子に作用する熱応力が再配線台座にも分散されて、外部端子の耐久性が向上する。
【選択図】 図1

Description

本発明は、WL−CSP(Wafer Level−Chip Size Package)型の半導体装置に関する。
近年、パッケージ化された半導体装置のさらなる小型化、薄膜化の要求が高まっている。この要求に応えるため、ウェハ処理工程とパッケージ組立工程を一本化し、チップサイズと同程度の大きさまで小型化されたWL−CSP型の半導体装置が提案されている。
しかしながら、半導体装置は、プリント基板等の実装基板に実装する際のはんだ付けの熱や、半導体装置自身の稼動による発熱によって加熱され、ヒートサイクルに晒される。特に、車載用の半導体装置は、雰囲気温度の変動が厳しく、大きなヒートサイクルに晒される。WL−CSP型の半導体装置がヒートサイクルに晒されると、半導体装置の配線等の金属部分の熱膨張係数と保護樹脂等の樹脂部分の熱膨張係数が相違することから、半導体装置の各部に熱応力が発生する。この熱応力に起因して、再配線層やパッシベーション膜等の半導体装置の各部に剥離やクラックが発生する。
上記の問題に対して、例えば特許文献1では、外部端子の下部にも保護樹脂層を形成し、この外部端子下部の保護樹脂層によってポストに作用する応力を緩和する半導体装置500を提案している。図10に示すように、半導体装置500は、電極パッド504が形成された半導体基板502の表面に、順に絶縁性のパッシベーション膜520、再配線層506、保護樹脂層508が積層されている。再配線層506は、その一部が電極パッド504に接続している。ポスト510は、保護樹脂層508を貫通し、その下端が再配線層506に接続されている。ポスト510の表面(上面)には外部端子514が形成されている。ポスト510は上端が閉じられた円筒形状をしており、その中空部にポスト部樹脂層509が形成されている。ポスト部樹脂層509は、外部端子514の下部中央に位置しており、樹脂の柔軟性を利用してポストに作用する応力を緩和させる。
国際公開WO00/077843号公報
WL−CSP型半導体装置においては、再配線層とパッシベーション膜の熱膨張係数が相違することから、再配線層とパッシベーション膜との間にも熱応力が発生する。特に、再配線台座は、その上面にポストを固定しなければならないため、上面の面積を大きくしなければならない。このため、再配線層の他の部位と比較して、再配線台座とパッシベーション膜との接触面積も大きくなり、発生する熱応力も大きくなる。パッシベーション膜は半導体素子を保護していることから、パッシベーション膜に剥離やクラックが発生すると、半導体装置にとって大きな問題となる。特許文献1においては、ポストにおいて応力を緩和する手段を提案してはいるが、再配線台座において応力を緩和する手段については開示されていない。
そこで、本発明では、パッシベーション膜に作用する応力を緩和することができる新規な構成を有する半導体装置を提供する。
すなわち、本発明の半導体装置は、表面に電極パッドが形成されている半導体基板と、電極パッドおよび半導体基板の表面に形成されたパッシベーション膜と、電極パッドに固定されるとともに、パッシベーション膜表面に形成された再配線層と、再配線層およびパッシベーション膜の表面を被覆する保護樹脂層と、再配線層に電気的に導通しているとともに、保護樹脂層を貫通する導電性のポストと、ポストに固定されるとともに保護樹脂層の表面に露出している外部端子とを備えている。再配線層には、前記ポストが固定される再配線台座が形成されている。そして、再配線台座を半導体装置の積層方向に平行な断面で切断したとき、ポスト側での断面積よりもパッシベーション膜側での断面積の方が小さくなっている。
本発明において、パッシベーション膜は、2種類以上の膜を積層した複合膜でもよい。例えば、半導体基板側にシリコン酸化膜(SiO)、シリコン窒化膜(Si)、リン酸シリケートガラス(Phosphosilicate Glass:PSG)等の膜を形成し、その表面をポリイミド等の樹脂膜で被覆してもよい。
本発明の半導体装置では、半導体装置の積層方向に平行な再配線台座の断面の面積が、ポスト側では大きくなっており、パッシベーション膜側では小さくなっている。このため、ポストと再配線台座との接続可能な面積を確保しながら、再配線台座とパッシベーション膜との接触面積を小さくすることができる。これによって、再配線台座とパッシベーション膜との間に発生する熱応力が緩和され、パッシベーション膜にクラック等が発生することを抑制することができる。
なお、再配線層の配線部分や、電極パッドと接続する部分といった再配線台座を除く再配線層の部分についても、半導体装置の積層方向に平行な断面の面積をポスト側よりもパッシベーション膜側の方が小さくなるようにすることも可能である。再配線層とパッシベーション膜との接触面積をさらに減少させることができ、応力緩和に寄与することができる。
ところで、半導体装置が実装基板(例えば、ガラスエポキシ樹脂の実装基板)に実装された状態で半導体装置の温度が上昇すると、半導体装置と実装基板との熱膨張係数の差から両者の相対的な位置がずれ、半導体装置の外部端子に応力が作用する。外部端子に大きな応力が繰り返し作用すると、外部端子にクラック等が発生してしまう。そこで、本発明では、さらに、ポストの半導体装置の積層方向に平行な断面の面積を、外部端子とポストが接触する面において最大とすることが好ましい。すなわち、ポストの半導体装置の積層方向に平行な断面の面積が、外部端子側よりも再配線層側の方が小さくなっていることが好ましい。
この構成によると、ポストの断面積は外部端子側の面よりも再配線層側の面の方が小さくなっており、再配線層の断面積はポスト側の面よりもパッシベーション膜側の面の方が小さくなる。このため、外部端子に作用する応力が、ポストと再配線層との接触面と、再配線台座とパッシベーション膜との接触面に分散される。これによって、外部端子に作用する応力が緩和され、外部端子の耐久性を向上することができる。
さらに、本発明では、再配線台座の半導体装置の積層方向に平行な断面の最大断面積を、ポストの最大断面積よりも小さくすることができる。再配線台座の最大断面積(ポスト側の断面の断面積)をポストの最大断面積より小さくすることで、再配線台座が不要に大きくなることを防止できる。
本発明によれば、半導体装置に発生する熱応力に起因して、パッシベーション膜に発生する剥離やクラックを抑制することができる。
以下に説明する実施例の主要な特徴を以下に列記する。
(特徴1) ポスト、再配線層、電極パッドには、アルミニウム、銅、ニッケル等を用いている。
(特徴2) パッシベーション膜は、シリコン酸化膜(SiO)、シリコン窒化膜(Si)、PSG(Phosphosilicate Glass)もしくはこれらの積層膜を半導体基板側に形成し、さらにその表面にポリイミド膜もしくはPBO(ポリベンゾオキサドール)膜等の樹脂膜を形成した複合膜である。
(特徴3) 外部端子は、はんだボールによって形成されている。
(特徴4) 再配線層の再配線台座を除く部分の半導体装置の積層方向に平行な断面の面積は、ポスト側よりも前記パッシベーション膜側の方が小さくなっている。
本発明の実施例について、図面を参照しながら説明する。図1(a)は本実施例のWL−CSP型の半導体装置100をポストおよび電極パッドを含む面において半導体装置の積層方向に垂直に切断した断面図である。図1(b)は、本実施例の半導体装置を図1(a)のX−X’で切断した断面図である。図1(c)は、本実施例の半導体装置を、図1(a)のY−Y’で切断したときの、半導体基板側の断面図であり、再配線層とポストとの接触面を含む面を示す図である。
図1(a)に示すように、本実施例に係る半導体装置100は、表面に電極パッド104が形成されている半導体基板102と、電極パッド104および半導体基板102の表面に形成されたパッシベーション膜120aおよび120bと、電極パッド104に接続する再配線層106と、再配線層106およびパッシベーション膜120aを被覆する保護樹脂層108と、保護樹脂層108を貫通して再配線層106と接続する導電性のポスト110と、ポスト110と接続し、保護樹脂層108の表面に露出している外部端子114を備えている。
電極パッド104および再配線層106としては、例えば銅やアルミニウム、ニッケル等の抵抗の低い金属を用いることができる。本実施例においては、パッシベーション膜は2種類以上の膜を積層した複合膜であり、半導体基板側のパッシベーション膜120bとしては、水分やイオンを遮蔽する機能の高いシリコン酸化膜、シリコン窒化膜、PSG膜、もしくはこれらの積層膜を用いている。再配線層側のパッシベーション膜120aとしては、例えば、ポリイミドやPBO(ポリベンゾオキサドール)等の絶縁性の樹脂を用いることができる。外部端子114は、はんだボール溶融によって形成するはんだボールを用いることができる。保護樹脂層108としては、例えば、エポキシ等のモールド樹脂を用いることができる。
図1(c)に示すように、再配線台座107および電極パッド接続部111は、半導体積層方向(以下、水平方向と呼ぶ)に平行な断面が円形となっており、ポストや電極パッドと確実に接続するために十分な断面積が確保されるように、配線部分109と比較して面積が大きくなっている。
図1(a)〜(c)に示すように、再配線台座107は、半導体素子側の底面が小さくなっている円錐台形状(以下、これをテーパ形状と呼ぶ)であり、ポスト110側からパッシベーション膜120aに向けて水平方向の断面積が連続的に減少する形状となっている。これによって、ポスト110と再配線台座107との接触面における再配線台座の面積を十分に確保しながら、再配線台座107とパッシベーション膜120aとの接触面積を小さくすることが可能となる。
図2は、再配線台座とパッシベーション膜の接触面の大きさと、再配線台座とパッシベーション膜との接触面に作用する応力との関係についてシミュレーションを実施した結果を示す図である。横軸は円形である再配線台座とパッシベーション膜の接触面の直径を示しており、縦軸は接触面に作用する水平方向の応力を示している。
図2に示すように、再配線台座とパッシベーション膜との接触面の面積を小さくすることで、この接触面に作用する応力を小さくすることが可能であることがわかる。すなわち、本実施例のテーパ形状の再配線台座107を用いれば、ポストと再配線台座との接続可能な面積を確保しながら、再配線台座107とパッシベーション膜120aとの接触面の面積を小さくでき、この接触面に作用する水平方向の応力を緩和することができる。
さらに、本実施例では、ポスト110も再配線台座107と同様にテーパ形状であり、外部端子114側から再配線層106側に向けて水平方向の断面積が連続的に減少する形状となっている。これによって、外部端子114とポスト110との接続可能な面積を確保しながら、ポスト110と再配線台座107と接続に必要な面積を小さくすることができるため、再配線台座とパッシベーション膜との接触面積をより小さくすることが可能である。
また、例えばガラスエポキシ樹脂製の実装基板201に半導体装置100を実装した状態でヒートサイクルに晒された場合、図8に示すように、半導体装置100と実装基板201との熱膨張係数の差から、両者の相対的な位置がずれ、半導体装置100と実装基板201とに接続されている外部端子114に応力が作用する。この場合、外部端子114と実装基板との接続面の端部にある第1作用部131に作用する応力や、ポスト110と外部端子114との接続面の端部にある第2作用部132に作用する応力が大き過ぎると、実装基板201の配線202と外部端子114との接続部や、ポスト110と外部端子114との接続部における破断発生の要因となる。
本実施例では、図8に示すように、再配線台座107およびポスト110がテーパ形状となっているので、外部端子114と実装基板との接続面上の第1作用部131、ポスト110と外部端子114との接続面上の第2作用部132の他、ポスト110と再配線台座107との接続面上の第3作用部133、および再配線台座107とパッシベーション膜120aとの接続面上の第4作用部134にも応力が分散される。外部端子114に作用する応力が第1〜第4作用部131〜134に分散され、第1作用部131や第2作用部132に作用する応力が緩和されるため、外部端子114の接続部での破断発生が抑制される。
また、外部端子114やポスト110に作用する応力は、ポスト110と外部端子114との接続部やポスト110と再配線台座107との接続部が破断する原因となり得るため、従来、ポスト110の厚み(半導体積層方向に垂直な方向のポストの長さ)を十分大きくしたり、樹脂材料を用いたりすることで、ポスト110に作用する応力を緩和できるように設計していた。本実施例では、上記のとおり、再配線台座107がポスト110と同様に応力を緩和する機能を有するため、例えば、再配線台座107の厚みの分だけポスト110の厚みを小さくしても、外部端子114の耐久性を維持することが可能である。このように、本実施例の半導体装置においては、外部端子114の接続部の耐久性を維持しつつ、半導体装置を小型化することができる。
また、本実施例では、ポスト110と再配線台座107が双方ともテーパ形状となっていることによって、保護樹脂層108との接触部分が図1(a)等に示すようにくさび形状となるため、保護樹脂層とポストおよび再配線台座との密着性が向上し、半導体装置の耐久性向上に寄与できる。
なお、本実施例においては、水平方向における再配線台座107の最大断面積は、ポスト110の最大断面積よりも小さくなっている。このように設計すると、再配線台座が不要に大きくなることが防止され、再配線台座とパッシベーション膜との接触面積を小さくし易い。
上記のとおり、本実施例の半導体装置では、半導体装置の熱膨張係数と実装基板や保護樹脂の熱膨張係数が相違することによって外部端子に作用する熱応力が、テーパ形状の再配線台座やポストにおいて緩和されるため、パッシベーション膜等の剥離やクラックを抑制することができる。車載用など、使用する雰囲気温度の変動が厳しく、大きなヒートサイクルに晒される環境下でも高い信頼性を維持できる半導体装置を提供し得る。
次に、本実施例の半導体装置の製造方法の一例について、図3〜図7を用いて説明する。一般に、ポストおよび再配線層を形成工程においては、それぞれの形状が型抜きされたレジストをマスクとして用いる。本実施例の半導体装置の製造方法は、マスクとして用いるレジスト樹脂の再配線台座形成部分およびポスト形成部分に該当する部分を、酸素プラズマアッシングやドライエッチング等によって加工し、傾斜部を形成する工程を含む点に特徴があり、その他の製造工程においては、一般的なWL−CSP型半導体装置の製造工程と同様である。
図3(a)は、一般的なWL−CSP型半導体装置の製造工程に従って、半導体素子を含む半導体基板102の表面に電極パッド104の上面が開孔するようにパッシベーション膜120a、120bを形成した後、パッシベーション膜120aの表面を第1フォトレジスト膜301で被覆した状態を示している。第1フォトレジスト膜301は、再配線層を形成するためのマスクとして用いるものであり、一般に用いられているフォトレジスト用の樹脂を塗布した後、露光、現像し、紫外線照射によって硬化させたものである。図3(b)は、図3(a)を第1フォトレジスト側から見た平面図であり、再配線層の形状に型抜きされた再配線層形成部302が形成されている。
本実施例では、第1フォトレジスト膜301の再配線層形成部302の両端部に位置する円形の再配線台座および電極パッド接続部を形成する部分に対して酸素プラズマアッシング等を行う。これによって、図4(a)および図4(b)に示すように、再配線台座および電極パッド接続部を形成する部分の上部の径を広げ、傾斜部303を形成する。図4(a)(b)に示すような第1フォトレジスト膜301をマスクとして、選択電解めっき等によって、再配線層106を形成した後、第1フォトレジスト膜301を剥離すると、図5のようにテーパ形状の再配線台座を含む再配線層106を得ることができる。
次に、ポスト110を形成する。この場合も、再配線層106の形成工程と同様の方法によって、ポスト形成部304を有する第2フォトレジスト膜305を形成する。第2フォトレジスト膜には図6(a)(b)に示すような傾斜部306を有するポスト形成部304が形成されている。この第2フォトレジスト膜305をマスクとして用い、選択電解めっき等によってポスト110を形成した後、第2フォトレジスト膜305を剥離すると、図7のようにテーパ形状のポスト110を得ることができる。図7の状態にさらに保護樹脂層108を形成して平坦化し、はんだボール溶融によってポスト110表面に外部端子114を形成すると、図1(a)に示す本実施例の半導体装置を製造することができる。
上記のように、本実施例の半導体装置によれば、従来の製造工程を大幅に変更することなく、マスクとして用いるフォトレジスト膜を加工するだけで、ポストおよび再配線層を応力緩和のために好適な形状にすることができる。本実施例の半導体装置は、従来の半導体装置の製造工程を大幅に変更することなく製造できるため、製造工程での手間やコスト、時間を大幅に増大させることなく製造することが可能である。
なお、本実施例のポスト110に替えて、図9に示すような2つの円柱を組み合わせたポスト410を用いてもよい。ポスト410は、円形の断面積が大きい円柱形状の外部端子側ポスト410aと、円形の断面積が小さい円柱形状の再配線層側ポスト410bによって構成されている。再配線層106に形成された再配線台座107の最大断面積は、外部端子側ポスト410aと外部端子114との接触面の面積より小さくなっている。このような形状のポストを用いれば、外部端子側ポスト410aと再配線層側ポスト410bの断面積比が制限されないため、外部端子114を大きくしても、再配線層とポストとの接触面積を十分に小さくすることができる。また、製造工程においてマスクに傾斜部分を形成する必要がないので、外部端子側ポスト410aと再配線層側ポスト410bの断面積比を調節し易い。
また、本実施例においては、再配線層の配線部分についても、水平方向の断面積が保護樹脂層側からパッシベーション膜側に向かって小さくなるようにしてもよい。再配線層とパッシベーション膜との接触面の面積をさらに小さくでき、接触面に作用する応力の緩和に寄与し得る。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
実施例の半導体装置。図1(a)はポストと電極パッドを含む断面図であり、図1(b)は図1(a)のX−X’で切断した断面図であり、図1(c)は図1(a)のY−Y’で切断した半導体基板側の断面の図である。 実施例の半導体装置における再配線台座とパッシベーション膜との接触面の直径と、接触面に作用する応力を示す図。 実施例の半導体装置の製造工程を示す図。図3(a)はポストと電極パッドを含む断面図であり、図3(b)は平面図である。 実施例の半導体装置の製造工程を示す図。図4(a)はポストと電極パッドを含む断面図であり、図4(b)は平面図である。 実施例の半導体装置の製造工程を示す図。 実施例の半導体装置の製造工程を示す図。図6(a)はポストと電極パッドを含む断面図であり、図6(b)は平面図である。 実施例の半導体装置の製造工程を示す図。 実施例の半導体装置を実装基板に実装した状態を示す図。 変形例の半導体装置。図9(a)はポストと電極パッドを含む断面図であり、図9(b)は図9(a)のX−X’平面で切断した断面図である。 従来例のWL−CSP型半導体装置。
符号の説明
100 半導体装置
102 半導体基板
104 電極パッド
106 再配線層
107 再配線台座
109 配線部分
110 ポスト
111 電極パッド接続部
114 外部端子
120a、120b パッシベーション膜
131 第1作用部
132 第2作用部
133 第3作用部
134 第4作用部
201 実装基板
202 実装基板側配線
301 第1フォトレジスト膜
302 再配線層形成部
303 再配線層形成部の傾斜部
304 ポスト形成部
305 第2フォトレジスト膜
306 ポスト形成部の傾斜部
410 ポスト
410a 外部端子側ポスト
410b 再配線層側ポスト
500 半導体装置
502 半導体基板
504 電極パッド
506 再配線層
508 保護樹脂層
509 ポスト部樹脂層
510 ポスト
514 外部端子
520 パッシベーション膜

Claims (3)

  1. 表面に電極パッドが形成されている半導体基板と、
    前記電極パッドおよび前記半導体基板の表面に形成されたパッシベーション膜と、
    前記電極パッドに固定されるとともに、前記パッシベーション膜表面に形成された再配線層と、
    前記再配線層および前記パッシベーション膜の表面を被覆する保護樹脂層と、
    前記再配線層に電気的に導通しているとともに、前記保護樹脂層を貫通する導電性のポストと、
    前記ポストに固定されるとともに前記保護樹脂層の表面に露出している外部端子とを備えており、
    前記再配線層には、前記ポストが固定される再配線台座が形成されており、
    前記再配線台座の半導体装置の積層方向に平行な断面の面積は、前記ポスト側よりも前記パッシベーション膜側の方が小さくなっていることを特徴とする半導体装置。
  2. 前記ポストの半導体装置の積層方向に平行な断面の面積は、前記外部端子側よりも前記再配線層側の方が小さくなっていることを特徴とする請求項1に記載の半導体装置。
  3. 前記再配線台座の半導体装置の積層方向に平行な断面の最大断面積は、前記ポストの半導体装置の積層方向に平行な断面の最大断面積よりも小さくなっていることを特徴とする請求項1又は2に記載の半導体装置。
JP2008223230A 2008-09-01 2008-09-01 半導体装置 Pending JP2010062178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008223230A JP2010062178A (ja) 2008-09-01 2008-09-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008223230A JP2010062178A (ja) 2008-09-01 2008-09-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2010062178A true JP2010062178A (ja) 2010-03-18

Family

ID=42188704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008223230A Pending JP2010062178A (ja) 2008-09-01 2008-09-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2010062178A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011152424A1 (ja) * 2010-05-31 2011-12-08 三洋電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
JP2012054359A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2015079892A (ja) * 2013-10-17 2015-04-23 住友電気工業株式会社 電極パッド構造
JP2016503241A (ja) * 2013-01-11 2016-02-01 マイクロン テクノロジー, インク. パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法
KR20200104782A (ko) * 2019-02-27 2020-09-04 주식회사 네패스 반도체 패키지 및 반도체 패키지 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210406A (ja) * 2005-01-25 2006-08-10 Fujikura Ltd 配線とそれを備えた半導体装置
JP2007258354A (ja) * 2006-03-22 2007-10-04 Fujikura Ltd 半導体装置の製造方法
JP2007329508A (ja) * 2007-09-03 2007-12-20 Yamaha Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210406A (ja) * 2005-01-25 2006-08-10 Fujikura Ltd 配線とそれを備えた半導体装置
JP2007258354A (ja) * 2006-03-22 2007-10-04 Fujikura Ltd 半導体装置の製造方法
JP2007329508A (ja) * 2007-09-03 2007-12-20 Yamaha Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011152424A1 (ja) * 2010-05-31 2011-12-08 三洋電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
JP2012054359A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2016503241A (ja) * 2013-01-11 2016-02-01 マイクロン テクノロジー, インク. パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法
US9508686B2 (en) 2013-01-11 2016-11-29 Micron Technology, Inc. Semiconductor device assembly with package interconnect extending into overlying spacer material, and associated systems, devices, and methods
US9978730B2 (en) 2013-01-11 2018-05-22 Micron Technology, Inc. Method of assembly semiconductor device with through-package interconnect
US10615154B2 (en) 2013-01-11 2020-04-07 Micron Technology, Inc. Semiconductor device assembly with through-package interconnect and associated systems, devices, and methods
US11456286B2 (en) 2013-01-11 2022-09-27 Micron Technology, Inc. Semiconductor device assembly with through-package interconnect and associated systems, devices, and methods
JP2015079892A (ja) * 2013-10-17 2015-04-23 住友電気工業株式会社 電極パッド構造
KR20200104782A (ko) * 2019-02-27 2020-09-04 주식회사 네패스 반도체 패키지 및 반도체 패키지 제조 방법
KR102294984B1 (ko) * 2019-02-27 2021-08-30 주식회사 네패스 반도체 패키지 및 반도체 패키지 제조 방법

Similar Documents

Publication Publication Date Title
JP5383446B2 (ja) 半導体装置
JP2009129953A (ja) 半導体装置
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2000228420A (ja) 半導体装置及びその製造方法
TWI534971B (zh) 半導體裝置及其製造方法
JP2010062178A (ja) 半導体装置
US10002814B2 (en) Apparatuses and methods to enhance passivation and ILD reliability
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP5361264B2 (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
US20060267190A1 (en) Semiconductor device, laminated semiconductor device, and method for producing semiconductor device
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
JP5424747B2 (ja) 半導体装置
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8603911B2 (en) Semiconductor device and fabrication method thereof
JP2007073826A (ja) 3次元半導体集積回路装置、その製造方法、それを用いたパッケージ化3次元半導体集積回路装置及びその実装方法。
KR20090070917A (ko) 반도체 장치 및 그 제조방법
JP2006294905A (ja) 半導体装置及び半導体素子
CN113496903B (zh) 半导体封装结构及其制造方法
TWI776698B (zh) 晶片封裝結構及其形成方法
JP2006013276A (ja) 半導体装置及びその製造方法
JP2004320059A (ja) 半導体装置の製造方法
JP4769926B2 (ja) 半導体装置及びその製造方法
JP2020047792A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129