KR0137111B1 - 소형 고주파 회로용 상호접속 구조 - Google Patents

소형 고주파 회로용 상호접속 구조

Info

Publication number
KR0137111B1
KR0137111B1 KR1019940020748A KR19940020748A KR0137111B1 KR 0137111 B1 KR0137111 B1 KR 0137111B1 KR 1019940020748 A KR1019940020748 A KR 1019940020748A KR 19940020748 A KR19940020748 A KR 19940020748A KR 0137111 B1 KR0137111 B1 KR 0137111B1
Authority
KR
South Korea
Prior art keywords
transmission line
pair
substrate
differential
lead
Prior art date
Application number
KR1019940020748A
Other languages
English (en)
Other versions
KR950007088A (ko
Inventor
이. 보켈만 데이비드
이. 스텐겔 로버트
Original Assignee
다니엘 케이. 니콜스
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니엘 케이. 니콜스, 모토로라 인코포레이티드 filed Critical 다니엘 케이. 니콜스
Publication of KR950007088A publication Critical patent/KR950007088A/ko
Application granted granted Critical
Publication of KR0137111B1 publication Critical patent/KR0137111B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

재진입 오프-칩 RF 선택도에서 누화를 감소시키기 ㅜ이해, 미분 회로(402,415), 전송선(423,424) 및, 오프-칩 필터(422)가 상기 미분 요소들 모두와 관련된 기생 캐패시턴스의 평형을 맞추는 구조에 사용된다. 상기 구조는 미분 발전 회로(402) 및 수신 회로(415)를 가진 기판(409)을 포함한다. 두 미분 전송선(423,424)은 각각 일정한 특성 임피던스를 갖고, 각각은 접지에 대해 평형 캐패시턴스를 가지며, 상기 두 미분 정송선(423,424)은 어떤 좁은 거리만큼 떨어져 있으며 상기 회로(402,415)를 좁은 간격의 종단 패드(403)에 결합시킨다. 접지 평면(412)은 두 전송선(423,424) 아래에서 공유된다. 상기 제1기판과 함께 재진입 RF경로(406)를 갖는 제2기판은 필터 또는 지연선과 같은 RF기능을 포함한다.

Description

소형 고주파 회로용 상호접속 구조
제1도는 공통 모드 임피던스를 갖는 회로의 블럭도.
제2도는 미분 필터링 시스템의 이상적인 표현의 블럭도.
제3도는 미분 필터링 시스템의 비-이상적인 표현의 블럭도.
제4도는 본 발명에 따른 무선 수신기 프론트-엔드의 블럭도.
제5도는 평행 형태인 제4도의 미분 전송선(423)의 도시도.
제6도는 수직으로 쌓아올려진 형태인 제4도의 미분 전송선(423)의 도시도.
제7도는 수직으로 쌓아올려진 형태인 제6도의 미분 전송선(423)에 대한 개선된 구조의 도시도.
제8도는 본 발명에 따른일반화된 재진입 오프-칩 회로의 블럭도.
제9도는 본 발명에 따른 일반화된 재진입 기판 상호접속의 블럭도.
제10도는 제8도의 일반화된 재진입 오프-칩 회로의 와이어-본드 기판 상호접속의 도시도.
제11도는 제8도의 일반화된 재진입 오프-칩 회로의 플립-칩 상호접속의 도시도.
제12도는 제2도에 도시된 회로의 이상적 필터(201)의 대역외 감쇠에 대한 제3도에 도시된 회로의 성능을 나타내는 주파수 응답 그래프.
*도면의 주요 부분에 대한 부호의 설명*
412,605,804,908:접지 평면
402:RF 증폭기405:와이어 본드
415:믹서801:발전 회로
802:수신 회로809:결합 와이어
[관련된 발명의 상호 참조]
본 출원은 다음의 미국 출원과 관련되어 있다:David E. bockelman 및 Douglas H. Weisman에 의한 명칭이 A Horizontally Twisted-Pair Planar Conductor Line Structure인 Attorney Docket 제CM01532J호, David E. Bockelman에 의한 명칭이 A Vertically Twisted-Pair Conductor Line Structure인 Attorney docket 제CM01533J호, David e. bockelman에 의한 명칭이 A Twisted-Pari Planar conductor Line Off-Set Structure인 Attorney docket 제CM01534J호 및, David E. Bockelman 및 Douglas H. Weisman에 의한 명칭이 A Twisted-Pair Wire bond and Method thereof인 Attorney Docket 제CM00747L호로 모두 이와 함께 출원되었고 모두 Motorola Inc.에 양도되었다.
[배경]
본 발명은 소형 고주파 회로에 관한 것으로서, 더 자세히는 소형 고주파 회로의 상호접속에 관한 것이다.
제1도를 참조하면, 다중-기판 무선 주파수(radio frequency:RF) 구조에서, 제1기판(100)의 RF 신호는 제1기판(100)에서 제2기판(200)으로 루트되었다가 다시 제1기판(100)으로 되돌아온다. 예를 들면, 무선 송수신기에서, 발전 회로(generating circuit; 102)에서의 증폭 및 수신 회로(receiving circuit; 103)에서의 믹싱(mixing)과 같은 능동 RF 기능들은 제1반도체 기판(100)상에 제작되고, 특정한 지연을 갖는 수동 대역 통과 필터(101)는 제2기판(200)상에 제작된다. 이 경우에, 제1기판(100)의 주 RF 신호는 제1기판(100)을 통과하여, 제2기판(200)에서 여과되거나 그렇지 않으면 단순히 처리되며, 또다른 처리동안 제1기판(100)으로 되돌아온다.
제12도에서 알 수 있는 것처럼, 제1도의 RF 신호의 상기 여정(routing) 및 그 이후의 선택도 성능은 이제부터 재진입 오프-칩 RF 선택도(reentrant off-chip RF selectivity)로 정의될 것이다. RF 선택도는 다른 주파수들 즉 대역외 신호들의 외란으로부터 원하는 신호가 구별될 수 있는 정도를 결정하는 특성이다. 다시말해서, 선택도는 대역의 신호들의 감쇠의 양에 비례한다.
통상적으로, 송수신기의 무선 프론트-엔드중 활성 RF부는 물리적으로 오프-칩 즉 제2기판의 작은 비율인 반도체 기판상에 제작된다. 활성 즉 제1기판의 이런 작은 크기는 상기 반도체 기판상에 좁은 간격의 임의의 전기 접속들을 필요로 한다. 이제부터, 좁은 간격의 전기 접속들은 그들의 변길이와 동일한 정도로 떨어져 있는 접속 면적을 갖는 전기 접속으로 정의된다.
공지된 재진입 오프- 칩 체계에서는, 상기 필터를 바이패스하는(by-passing) 과정에 있어서, 좁은 간격의 전기 접속들에서 상기 필터의 입력에서 출력으로의 상기 RF 신호의 누화 결합(cross-talk coupling) 또는 점핑(jumping)에 기인하여 빈약한 RF 선택도 성능이 야기되었다. 누화 결합(cross-talk coupling)은 한 회로에서 다른 회로로의 에너지의 표유 전자기 결합(stray electromagnetic coupling) 즉, 결합 패드(bonding pads)와 같은 밀접한 평행 전기 접속들 사이에 존재하는 유도성 및 용량성 결합의 간섭(interference)에 의해 야기되는 원하는 신호의 신호 손실이다. 다른 견지에서 보면, 상기 필터의 짧은 전기적 지연을 통해 신호 오프-칩을 이송하는 경우, 신호 처리기의 입력과 출력 사이에서, 각각이 누화 결합에 기여하는 신호들의 혼합은 선택도의 심각한 저하를 야기하거나 아니면 오프-칩 기능 블럭의 원하는 지연 즉 원하는 타이밍 성능을 저하시킬 수 있다.
재진입 RF 접속에 대한 누화 문제는 RF 전기 접속의 간격이 좁아질수록 증가한다. 재진입 RF 접속에 대한 누화 결합의 가장 우세한 모드 또는 한 원인은 공통 모드 임피던스 결합(common mode impedance coupling)으로 공지되고, 단일 단말회로(single ended circuit)에서 종종 경험된다.
단일 단말 회로(single ended circuit)는 공통 접지에 연결되는 단일 교류(alternating current:AC) 신호를 발생시키거나 또는 수신한다. 상기 단일 단말 시스템에서의 다수의 또는 모든 회로는 공통 접지를 공유하며, 모든 신호 전류는 이 공통 접지를 통해 자신의 발생 회로로 되돌아온다. 그러나, 임의의 공유 접지는, 모든 회로에 대해 공통적인 0이 아닌 임피던스를 가지며, 이 공통 임피던스는 신호가 결합될 수 있고 저항 손실이 발생하는 경로를 제공한다.
제1도 및 제12도의 재진입 오프-칩 RF 선택도의 경우에, 제1도 및 제12도에 도시된 결과적인 응답에서 도식적으로 나타낸 것처럼, 발전 회로(102)에 으해 발생되는 RF 신호는 저항 손실 즉 공통 임피던스(104)의 함수로서 부하 또는 수신 회로(103)에 결합될 것이다. 제12도의 트레이스(1201)는 약 80dB의 대역외 감쇠(out-of-band attenuation)를 갖는 필터(101)만의 대표적 주파수 응답을 나타내고, 트레이스(1200)는 필터(101)에 첨가된 공통 임피던스(104)에 대한 대표적 저하 응답(degraded response)을 나타낸다. 따라서, 대역 통과 필터(101)의 최대 대역외 감쇠 또는 선택도는 제1도의 단일 단말 회로로는 실현되지 않을 것이다. 대신에, 일반적으로 교차 결합(cross coupling)은 제12도의 트레이스(1200)에서 알 수 있는 것처럼 단지 약 30dB의 대역외 감쇠, 또는 선택도를 야기한다.
전통적으로, 선택도를 증가시키려는 노력은 접지를 개선시키고, 교차 결합을 줄이기 위해 다수의 그라운드 스트랩(ground strap)을 제공하는데에 집중되어 왔다. 그러나, 여전히 단일 단말 회로가 재진입 오프-칩 체계에 사용되었기 때문에, 이런 노력들 자체는 선택도의 임의의 상당한 개선을 야기하는 데에 실패했다. 따라서, RF 처리에 대한 필터 접속에서 누화를 상당히 줄이면서 주파수 선택 필터링으로 한정되지 않는 개선된 재진입 오프-칩 RF 선택도 구조를 제공하는 것이 요구된다.
[양호한 실시예의 상세한 설명]
집적 회로 또는 칩(chips)과 같은 소형 고주파 적용에 미분회로를 사용하므로써 공통 임피던스의 효과가 크게 감소될 수 있는 실시예들에 대한 다음의 설명에서 동일한 참조 번호들이 계속 사용된다. 제2도를 참조하면, 발전기(202), 부하(203) 및, 필터(201)가 모두 공통 기준점(204)으로부터 절연된 미분 필터링 시스템의 이상적 표현이 도시되어 있다.
그러나, 제3도에서와 같이, 미분 시스템의 실제 구현에서, RF 경로의 모든 도선(31-34)들은 약전도성 접지 평면으로 역할하는 반도체 기판과 같은 공통점(204)까지 적어도 몇개의 기생 캐패시턴스(parasitic capacitance; 35-38)를 구비할 것이다. 반도체 실시예에서, 반도체 기판은 자신의 위쪽의 회로에 대한 전도성 표면에 해당한다. 그러나, 상기 기판 전도성은 금속에 비해 약하며, 이 약한 전도성은 상기 기판이 약한 RF 접지 평면이 되도록 한다.
예로서, 약하게 도핑된 반도체 기판(실리콘(Si) 처리에 있어 통상적임)은 기준 전위와상기 기판위의 모든 다른 회로 사이의 전압 의존적인 디플리션 캐패시턴스(depletion capacitances)뿐만 아니라 상기 기판상의 두점 사이의 상당한 저항 손실(ohmic losses)을 나타낼 것이다 상기 저전도성은 상기 기판상의 한점이 한 값의 디플리션 캐패시턴스를 가지고, 동시에 상기 기판상의 물리적으로 분리된 제2의 점이 다른 값의 디플리션 캐패시턴스를 갖는 것을 허용한다. 상기 두 점이 두개의 미분 신호 경로를 나타낸다면, 상기 두 경로는 제1도에 도시된 것처럼 공통 임피던스(104)를 공유할 것이고, 따라서 신호들은 상기 두 경로 사이에서 결합될 것이다. 게다가, 반도체 기판의 저항 손실은 공통 임피던스(104)의 일부를 나타낼 수도 있고, 또한 누화 결합에 기여할 수도 있다.
미분 회로가 사용된다 하더라도, 상기 기생 캐패시턴스는 재진입 오프-칩 RF 선택도에 상당한 공통 임피던스 결합을 야기할 수 있다. 따라서, 캐패시터(35 및 36)가 동일하지 않거나 캐패시터(37 및 38)가 동일하지 않다면, 상기 필터 시스템의 응답은 제12도의 최적화되지 않은 트레이스(1200)와 유사해질 것이다.
본 발명의 교시에 따라 재진입 오프-칩 RF 선택도의 누화를 현저하게 감소시키기 위해, 미분 회로, 미분 전송선 및, 필터링과 같은 미분 오프-칩 기능이 동시에 사용된다. 또한, 본 발명은 상기 모든 미분 요소와 관련된 기생 캐패시턴스의 평형을 맞추는 구조를 제공한다.
제4도를 참조하면, 무선 수신기 프론트-엔드가 개략적으로 도시되어 있다. 이 실시예에서, 한쪽 끝에서 에지(40)에 의해 둘러싸인 상부 및 하부 표면을 구비한 반도체 기판(예를 들면, Si 또는 갈륨 비소(GaAs); 409)은 적어도 상기 기판에 형성된 RF 증폭기(402) 및 믹서(mixer; 415)를 포함한다. 상기 증폭기(402)는 서로서로 위상-반전 관계에 있고 두 신호가 함께 단일 미분 신호로 공지된 한쌍의 상보 신호를 발생시키는 미분 출력을 구비하는데, 정의에 의해 상기 단일 미분 신호는 개개의 출력 단자가 공통 접지를 공유하지 않는다는 사실을 암시한다. 상기 증폭기(402)는 양호값이 50옴(ohms)인 선정된 소스 임피던스를 갖는다. 상기 믹서(415)는 미분 RF 신호를 수신하고 양호값이 역시 50옴인 특정한 부하 임피던스를 갖는다.
또한 각각이, 상기 소스의 임퍼던스를 부하와 적절하게 정합(match)시키기 위한 원하는 전달 임피던스를 형성하기 위해 필요한 선정된 물리적 차원을 갖는 두개의 물리적으로 근접한 전송선(423 및 424)을 형성하는 두 쌍의 도선(410,411 및 413,414)의 세트가 상기 기판(409)상에 포함된다. 상기 두개의 물리적으로 근접한 도선간의 거리는 대략 단일 전송선의 두 도선 간격의 열배 보다 작다. 전송선(423 및 424)은 인접되어 있고 실질상 어떤 길이동안 평행이다. 어떠한 턴(turn)도 필요치 않다하더라도 상기 전송선에는 하나 이상의 90도의 굴곡이 존재할 수 있다. 그러나, 제4도에 도시된 것처럼, 턴이 사용되면 상기 전송선에 적절한 임피던스 정합을 제공하기 위해 약간의 보상이 필요할 수도 있다.
높은 전도성 또는 그렇지 않으면 금속 접지 평면, 즉 임의의 등전위 전도성 평면(412)은 일반적으로 두 전송선(423 및 424)의 밑면으로서 제공된다. 상부 및 하부 표면 모두에서 절연된채, 접지 평면(412)은 상기 기판의 상부 표면위에, 그리고 에지(40)와 떨어져서, 전송선(423 및 424)의 밑면에 배치된다. Si 처리된 기판에 대해, 상기 금속 평면은 회로 접지와 같은 특정한 전압점에 접속된다. 다른 기판들에 대해, 상기 접지 평면은 금속층으로서 단순히 독립적일 수 있다.
전기 단자의 형태로, 상기 반도체 기판(409)에 전기 접속을 제공하는 수단은 이 실시에에서 와이어-결합 패드(403,404,406 및 407)로 도시되어 있다. 전송선(423 및 424)에 대한 전기 접속 또는 종단에 해당하는 두 쌍의 결합 패드(403,404 및 406,407)는 인접되어 있고 상기 전송선과 동일한 층상에 배치된다. 이 결합 패드는 상기 패드(403,404,406 및 407)의 표면에 부착된 표준 와이어 본드(405)와 같은 전도성 동작을 허용하기에 충분히 큰 면적의 비활성화 되지 않은 금속(unpassivated metal)이다. 통상적인 패드 크기는 100μm의 변길이를 갖는 100마이크로미터의 제곱 정도이다. 일반적으로 상기 결합 패드들은 약 150μm의 최소 중심간 간격을 갖는다.
접지 평면(412)은 결합 패드(403,404,406 및 407)의 밑면까지 확장될 수 있지만, 상기 접지 평면(412)은 상기 패드로부터 떨어져 절단되는 것이 선호된다. 이 절단은 상기 패드에서 접지까지의 캐패시턴스를 감소시키는데, 그렇지 않을 경우, 캐패시턴스가 너무커서 유용한 RF 접속을 제공할 수 없다.
이 접지 평면(412)은 본 발명, 특히 반도체 실시예의 중요 성분이다. 큰 금속 하부층과 같은 높은 전도율의 접지 평면(412)을 추가하므로써, 공통 임피던스 결합은 상기 평면위의 회로의 물리적 차원의 선정에 의해 제어될 수 있다.
예로서, 미분 전송선(423)의 두 도선(410 및 411)은 폭 및 상기 접지 평면(412)상으로의 높이를 조절하므로써 상기 접지 평면(412)까지 동일한 캐패시턴스를 갖는다고 확신할 수 있다. 상기 전송선 도선상의 전압의 함수인 제3도의 35 또는 36과 같은 캐패시턴스는 더 이상 존재하지 않는다. 게다가, 물리적으로 근접한 미분 전송선(423 및 424)이 하나의 큰 고전도성 접지 평면(412)을 공유한다는 필요 조건을 강제 하므로써, 전송선(423,424)간의 임의의 공통 임피던스는 훨씬 더 감소된다. 좋은 접지 평면은 기판보다 더 적은 손실을 갖는다. 따라서, 기생 캐패시턴스(parasitic capacitances)는 훌륭하게 평형이 되어 누화 결합을 줄일 수 있다. 이런 고전도성 접지 평면(412) 및 상기 미분 전송선이 없다면, 상기 두 신호 경로간의 누화는 특히, 무선 수신기의 오프-칩 선택도에 대해 수용불가능할 것이다.
제4도의 실시예의 또 다른 성분은 필터(422)가 구성되어 있는 제2기판(408)이다. 대응하는 와이어-결합 패드(416-419)는 와이어 본드(405)가 두 기판(408 및 409)을 접속하는 것을 허용한다.
일반적인 무선 시스템의 명세서(specification)는, 제12도의 트레이스(1201)로 도시된 것처럼, 상기 필터로부터 약 80dB의 선택도를 요구할 것이다. 실제 필터(422)는 여러 형태로 및 많은 상이한 재료들로 구현될 수 있지만, 그런 구현들 모두는 한 세트의 중대한 속박을 가져야만 한다. 우선, 상기 필터(422)는 각각 양호값이 50옴인 특정한 소스 및 부하 임피던스를 갖는 미분 입력들 및 출력들을 구비해야 한다. 게다가, 상기 필터(422)의 두개의 접지되지 않은 입력 단자(425 및 426)에 의해 규정되는 미분 입력 및 두개의 접지되지 않은 출력 단자(427 및 428)에 의해 규정되는 미분 출력은 임의의 공통 접지를 공유하지 않아야 한다; 즉, 모든 단자(425,426,427 및 428)는 실질상 임의의 공통 접지로부터 분리되어 있다.
상기 필터에 전송선(429 및 430)이 필요하다면, 미분 표면 음파(surface acoustical wave:SAW)필터와 같이, 이미 적절하게 정합된 집적 필터 패키지를 구비하는 것 대신에, 상기 전송선(429 및 430)은 전송선(423 및 424)에 적용된 것과 동일한 속박을 수반해야 한다. 접지 평면(420 및 421)이 도시되어 있지만 접지 평면(412)과 전기적으로 접속될 필요는 없다.
좁은 간격의 전기 접속이라는 불리한 조건하에서 필터(422)의 80dB 선택도를 유지시키기 위해, 본 발명에 따라 원칙을 고수하는 구조가 구현되어야 한다. 오프-필터-온 트랜지션(off-filter-on transitions)이라는 특별한 재진입 처리가 없다면, 필터(422)의 입력(425 및 426)과 출력(427 및 428)간의 누화는, 제12도의 트레이스(1200)로 도시된 것처럼, 선택도를 30dB 정도로 제한할 것이다. 다시 제4도를 참조하면, 안테나(431) 및 광대역 사전 선택기 즉, 전치 증폭기 필터(401)는 RF 증폭기(402)에 인가될 인입하는 RF 신호를 수신하고 더 준비한다. 사전 선택기(401)와 전치 증폭기(402)간의 상호접속은 전송선(424 및 423)과 같은 미분 전송선을 포함하는 통상적으로 수용되는 다양한 방법을 통해 이루어진다.
전송선(423 및 424)(및 필요하다면 전송선(429 및 430))은 한 세트의 선정된 속박의 범위내에서 다수의 상이한 실시예를 가질 수 있다. 전송선들은 차동이어야 한다. 즉, 각 미분 전송선은 두개의 접지되지 않은 도선을 구비해야 한다. 전송선(423 및 424)은 실질상 동일한 단면들을 가져야 하고, 게다가 전송선의 길이에 대해 상기 단면들은 실질상 일정해야 한다. 더 나아가, 도선(410,411,413 및 414)은 접지 평면(412)과 실질상 동일한 캐패시턴스를 갖도록 기하학적으로 형성되어야 한다.
제5도를 참조하면, 평행 형태로 배열된 전송선(423 및 424)의 한 실시예가 도시되어 있다. 도선(501 및 502)이 결합되어 미분 전송선(505)이 된다. 도선(501 및 502)은 둘다 수평으로 생성된 평면에 존재하고, 따라서 이 전송선 구조는 주로 수평으로 생성된 평면 미분 전송선(horizontally oriented planar differential transmission line), 또는 단순히 수평 미분 전송선(horizontal differential transmission line)으로 언급될 것이다. 도선(501 및 502)은 실질상 동일한 폭을 가지고 공통 전위 접지 평면(503) 위로 실질상 동일한 높이를 갖는다. 상기 도선들의 폭 및 높이 및, 그들 사이의 수평 거리는 전송선(505)의 특성 임피던스를 규정한다.
제1절연층(507)이 삽입된 채, 접지 평면(503)은 도선(501 및 502) 아래로 어떤 규정된 거리만큼 떨어져서 도시되어 있다. 접지 평면(503)은 하부 즉, 반도체 기판(506)의 한쪽 표면상에 직접 놓이거나, 또는 제2절연층(504)에 의해 절연될 수 있다. 도선(501 및 502)이 접지 평며(503)과 동일한 캐패시턴스를 갖도록 기하학적으로 구성된다는 사실을 주목하는 것이 중요하다.
제6도를 참조하면, 전송선(423 및 424)의 또 다른 실시예가 쌓아올려진 구조로 도시되어 있다. 도선(601 및 602)은 결합되어 미분 전송선(600)이 된다. 도선(601 및 602)은 수직으로 즉, 도선(602)위에 도선(601)이 쌓아올려지고 따라서, 이 전송선 구조는 주로 수직으로 생성된 평면 미분 전송선(vertically oriented planar differential transmission line), 또는 단순히 수직 미분 전송선(vertical differential transmission line)으로 언급될 것이다.
상부 도선(601)은 하부 도선(602)보다 더 넓은 폭을 가지는데, 상부 도선(601) 폭은 하부 도선(602) 폭의 거의 두배이다. 상기 폭들간의 정확한 관게는 상부 도선(601)에서 접지 평면(605)까지의 캐패시턴스가 하부 도선(602)에서 접지 평면(605)까지의 캐패시턴스와 실질상 같다는 것이다.
도선(601 및 602)은 제1절연층(603)에 의해 분리된다. 도선(601 및 602)의 폭 및 높이 및, 그들 사이의 수직 거리는 전송선(600)의 특성 임피던스를 규정한다. 전술된 것처럼, 제2절연층(604)이 삽입된 채, 접지 평면(605)은 하부 도선(602) 아래로 어떤 규정된 거리만큼 떨어져서 도시되어 있다. 접지 평면(605)은 반도체 기판(607)상에 직접 높이거나, 또는 제3절연층(606)에 의해 절연될 수 있다.
그러나, 기생 캐패시턴스를 접지와 평형을 맞추기 위해 상부 도선(601)을 확장시키므로써, 다른 불균형이 야기된다. 더 넓은 상부 도선(601)은 더 낮은 저항 손실을 갖고, 더 좁은 하부 도선(602)보다 더 낮은 자기-인덕턴스(self-inductance)를 갖는다. ㄷ선 손실 및 인덕턴스의 이런 불균형은 공통 모드 임피던스 결합의 양을 증가시킬 수 있다. 이런 불편형에 맞서기 위해, 제7도에 도시된 것같은 구조가 사용된다.
제7도를 참조하면, 접지 평면(605)위로, 완전히 평형이 맞춰진 수직 미분 전송선이 도시되어 있다. 간결성 및 명료성을 위해, 지지 재료인 삽입층들은 도시되어 있지 않다. 슬롯(700)과 같은 개구는 상부 도선(601)을 통해 형성된다. 이 슬롯(700)은 실질상 상부 도선(601)폭의 중심에 위치하고, 상부 도선상에 길이 방향으로 배치된다. 상기 슬롯의 폭(701)은 상부 도선(601)이 하부 도선(602)과 거의 동일한 손실 및 자기-인덕턴스를 갖도록 하는 폭이다. 평형과 전송 특성간의 절층으로서, 상기 폭(701)은 하부 도선(602)의 폭 보다 약간 더 좁게 선택된다. 상기 슬롯의 길이(708)는 임의의 편의적인 길이가 될 수 있고, 이상적으로는 전송선의 전체 길이를 감소시키는 하나의 긴 슬롯이 존재할 것이다. 그러나, 좋은 전송 특성을 보장하기 위해, 슬롯 길이는 하부 도선(602) 폭의 10 내지 20배 정도가 선호된다. 더나아가, 슬롯의 길이를 파장보다 더 짭은 크기 정도로 유지시키므로써, 슬롯은 동작 주파수에서 안테나로서 행동하지 않을 것이고, 복사 손실은 무시될 수 있을 것이다. 전송선이 슬롯 길이(708)보다 더 길경우, 임의의 다수의 슬롯(700)이 상부 도선(601)의 길이를 따라 주기적으로 배치된다. 슬롯(700)은 상부 도선(601)의 중간부(intermediary section; 703)에 의해 분리되고, 이 거리는 더 작은 길이(704)이다.
제8도를 참조하면, 본 발명에 따른 더 일반화된 회로가 도시되어 있다. 반도체 기판(800)은 적어도 발전 회로 즉 발전기(801) 및 수신 회로(802)를 포함한다. 발전기(801)는, 서로서로 위상-반전 관계에 있고 함께 단일 미분 신호로 공지된 한쌍의 상보 신호를 발생시키는 출력을 구비한다. 대응적으로, 수신 회로(802)는 상기 미분 신호를 수신하는 입력을 구비한다. 또한 전술된 것과 동일한 속박을 당하는 한쌍의 미분 전송선(806 및 807); 접지 평면(804) 및;접속면(808)이 포함되는데, 모두 앞에서 제4도에 대해 기술된 것들이다.
제8도의 일반화된 실시예는 또한 제2기판(813) 및, 여기서는 와이어 본드로 도시된 기판(800 및 813)간의 전기 접속(809)을 포함한다. 제2기판(813)은 적어도 주파수 선택 필터와 같은 기능성 블럭(812)을 포함한다. 그러나 지연선과 같은 다른 기능들이 대용될 수 있다. 기능성 블럭(812)의 필요 조건은 전술된 것과 같다:우선, 기능성 블럭은 각각이 양호값이 50옴인 특정한 소스 또는 부하 임피던스를 갖는 미분 입력들 및 미분 출력들을 구비해야 한다. 게다가, 기능성 블럭(812)의 입력 및 출력은 임의의 공통 접지를 공유하지 않아야 한다; 실질상 모든 단자는 임의의 공통 접지로부터 절연되어야 한다. 전송선(811 및 814)이 제공된다면, 상기 전송선(811 및 814)은 제1기판(800)의 전송선(806 및 807)에 적용된 것과 동일한 속박을 수반해야 한다. 접지 평면(815 및 816)은 접지 평면(804)에 전기적으로 접속될 수 있지만 반드시 그럴 필요는 없다(도시되지 않음).
제9도를 참조하면, 기판 상호접속의 또 다른 실시예가 도시되어 있다. 이 실시예는 중간 전송선(909 및 910) 및 접지 평면(908)이 추가된 것을 제외하고는 제8도의 실시에와 유사하다. 이 실시예에서(인쇄 회로 보드, 세라믹 기판, 또는 플렉스 보드와 같은), 공통 지지 기판(950)상의 전송선(909 및 910)은 오프-칩 즉, 제2기판(812)이 누화의 축소를 손상시키지 않은채 반도체 기판(901)로부터 떨어지는 것을 허용한다. 접지 평면(908)은 다시 절연층에 의해 분리되고 상기 접지 평면(908)은 공통 기판(950)의 뒷면에 위치할 수도 있다. 상기 모든 다른 성분들과 마찬가지로, 전송선(909 및 910)은 전술된 것과 동일한 속박을 당한다.
기판들간의 전기 접속은 제9도의 독립된 중간 구조이외에, 몇가지 실시예를 가질 수 있다. 기판간 상호접속의 한 형태는 지금까지 언급된 것처럼, 제10도에 도시된 것같은 와이어 본드(wire bonds; 405)를 사용하는 것이다. 또다른 기판간 상호접속은 와이어 본드(405)를 사용하지 않으며, 제11도에 도시된 것처럼 플립 칩(flip chip) 또는 직접 칩 부착(direct chip attach)으로 공지된다.
개괄적으로, 본 발명은 제1기판을 떠나(비교적 짧은 지연을 갖는 필터와 같은), 전기 신호 처리기를 통해 제2기판으로, 그리고 다시 상기 제1기판으로 되돌아 오도록 신호의 루트를 정하는 경우에, 특히 전기 접속들이 좁은 간격으로 이루어져야 하는 경우에, 신호 누화의 문제를 해결하는데 도움이 된다. 좁은 간격의 전기 접속이라는 불리한 조건하에서, 신호 처리기 입력과 출력간의 누화를 줄이기 위해 전송 시스템의 모든 성분들의 구현은 적절한 미분 전송선 구조에 의해 주의깊게 제어되어야 한다.

Claims (10)

  1. 기판에 외부와의 전기적 결합을 제공하는 한쌍의 입력 단자 및 한쌍의 출력 단자를 구비한 상기 기판과;
    상기 기판에 형성되고 상기 한쌍의 입력 단자에 결합된 입력 미분 전송선 및 상기 기판에 형성되고 상기 한쌍의 출력 단자에 결합된 출력 미분 전송선 및;
    상기 미분 전송선들 아래에 상기 단자에서 떨어져서 배치되어 상기 입력 및 출력 미분 전송선간의 기생 캐패시턴스의 평형을 맞추는 공통 전위 레벨층을 포함하는 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
  2. 제1항에 있어서,
    각각의 미분 전송선이 제1도선 및 제23도선을 포함하는데,
    여기서 상기 제1도선은 상기 기판과 실질상 평행이고;
    상기 제2도선은 상기 제1도선의 위쪽에 위치하되, 상기 공통 전위 레벨층에 대한 상기 제2도선의 캐패시턴스가 상기 공통 전위 레벨층에 대한 상기 제1도선의 캐패시턴스와 실질상 동일하도록 상기 제2도선이 상기 제1도선 보다 더 넓은 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
  3. 제1항에 있어서,
    각각의 미분 전송선이 제1도선 및 제2도선을 포함하는데,
    여기서 상기 제1도선은 상기 기판과 실질상 평행이고;
    상기 제2도선은 상기 제1도선 위쪽에 위치하되, 상기 공통 전위 레벨층에 대한 상기 제2도선의 캐패시턴스가 상기 공통 전위 레벨층에 대한 상기 제1도선의 캐패시턴스와 실질상 동일하도록 상기 제2도선은 상기 제1도선보다 넓고, 상기 제2도선은 실질상 상기 제2도선의 중심에 배치되는 적어도 하나의 슬롯을 구비하는데, 상기 슬롯이 상기 제2도선의 저항 손실 및 자기-인덕턴스가 상기 제1도선의 저항 손실 및 자기-인덕턴스와 실질상 동일하게 되는 폭을 갖는 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
  4. 제1항에 있어서,
    제2기판과;'
    상기 제2기판내에 형성되어 제1미분 신호를 수신하여 전기적으로 처리하고, 선정된 부하 임피던스를 갖는 미분 입력을 구비하며, 선정된 소스 임피던스를 갖는 미분 출력을 구비하여 상기 제1미분 신호를 처리하므로써 제2미분 신호를 제공하는 처리 회로 및;
    상기 한쌍의 출력 단자를 거쳐 상기 제1기판의 상기 출력 미분 전송선에 전기적으로 결합되는 상기 제2기판의 상기 미분 입력 및 상기 한쌍의 입력 단자를 거쳐 상기 제1기판의 상기 입력 미분 전송선에 전기적으로 결합되는 상기 제2기판의 상기 미분 출력을 더 포함하는 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
  5. 적어도 제1쌍의 미분 전송선 포트(port)를 구비한 제1기판과;
    적어도 제2쌍의 미분 전송선 포트를 구비한 제2기판과;
    상기 제1쌍의 미분 전송선 포트의 일부 아래에 배치되어 상기 제1전송선 포트와 관련된 기생 캐패시턴스의 평형을 맞추는 제1공통 전위 레벨층과;
    상기 제2쌍의 미분 전송선 포트의 일부 아래에 배치되어 상기 제2전송선 포트와 관련된 기생 캐패시턴스의 평형을 맞추는 제2공통 전위 레벨층 및;
    상기 제1 및 제2기판의 상기 미분 전송선 포트를 접속하되, 상기 제1 및 제2공통 전위 레벨층으로부터 떨어져 위치하는 전도성 수단을 포함하는 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
  6. 적어도 제1쌍의 미분 전송선 포트를 구비한 제1기판과;
    적어도 제2쌍의 미분 전송선 포트를 구비한 제2기판과;
    상기 제1쌍의 미분 전송선 포트의 일부 아래에 배치되어 상기 제1전송선 포트와 관련된 기생 캐패시턴스의 평형을 맞추는 제1공통 전위 레벨층과;
    상기 제2쌍의 미분 전송선 포트의 일부 아래에 배치되어 상기 제2전송선 포트와 관련된 기생 캐패시턴스의 평형을 맞추는 제2공통 전위 레벨층 및;
    상기 제1 및 제2기판의 상기 미분 전송선 포트를 접속하되, 상기 제1 및 제2공통 전위 레벨층으로부터 떨어져 위치하는 전도성 수단을 포함하는데,
    여기서 상기 적어도 제1쌍의 미분 전송선 포트가
    제1쌍의 입력 단자를 구비한 제1미분 입력 포트 및, 제1쌍의 출력 단자를 구비한 제1미분 출력 포트와;
    상기 제1기판상에 형성되고 상기 제1미분 출력 포트를 상기 제1쌍의 출력 단자에 결합시키는 제1전송선 및;
    상기 제1기판상에 형성되고 상기 제1쌍의 입력 단자를 상기 제1미분 입력 포트에 결합시키는 제2전송선을 포함하는 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
  7. 제6항에 있어서,
    상기 적어도 제2쌍의 미분 전송선 포트가
    제2쌍의 입력 단자를 구비한 제2미분 입력 포트 및, 제2쌍의 출력 단자를 구비한 제2미분 출력 포트와;
    상기 제2기판상에 형성되고 상기 제2쌍의 입력 단자를 상기 제2미분 입력 포트에 결합시키는 제3전송선 및
    상기 제2기판상에 형성되고 상기 제2미분 출력 포트를 상기 제2쌍의 출력 단자에 결합시키는 제4전송선을 포함하는 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
  8. 제7항에 있어서,
    상기 전도성 수단이
    상기 제1쌍의 출력 단자를 상기 제2쌍의 입력 단자에 접속시키는 제1쌍의 결합 와이어 및;
    상기 제2쌍의 출력 단자를 상기 제1쌍의 입력 단자에 접속시키는 제2쌍의 결합 와이어를 포함하는 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
  9. 제7항에 있어서,
    상기 제2기판이 역전되어 플립-칩 형태로 상기 제1기판의 상부에 장착되는 경우 양 기판의 입력 및 출력 단자는 결합 패드를 포함하여 상기 제1기판에 대한 상기 제2기판의 직접 부착을 지원하는 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
  10. 적어도 제1쌍의 미분 전송선 포트를 구비한 제1기판과;
    적어도 제2쌍의 미분 전송선 포트를 구비한 제2기판과;
    상기 제1쌍의 미분 전송선 포트의 일부 아래에 배치되어 상기 제1전송선 포트와 관련된 기생 캐패시턴스의 평형을 맞추는 제1공통 전위 레벨층과;
    상기 제2쌍의 미분 전송선 포트의 일부 아래에 배치되어 상기 제2전송선 포트와 관련된 기생 캐패시턴스의 평형을 맞추는 제2공통 전위 레벨층 및;
    상기 제1 및 제2기판의 상기 미분 전송선 포트들을 접속하되, 상기 제1 및 제2공통 전위 레벨층으로부터 떨어져 위치하는 전도성 수단을 포함하는데,
    여기서 상기 전도성 수단이
    적어도 제3쌍의 미분 전송선 포트를 구비한 제3기판과;
    상기 제3쌍의미분 전송선 포트의 일부 아래쪽에 배치되어 상기 제3전송선 포트와 관련된 기생 캐패시턴스의 평형을 맞추는 제3공통 전위 레벨층 및;
    상기 제1 및 제2기판의 상기 미분 전송선 포트들을 접속하되, 상기 제1, 제2 및, 제3공통 전위 레벨층으로 부터 떨어져 위치하는 결합 와이어를 포함하는 것을 특징으로 하는 소형 고주파 회로용 상호접속 구조.
KR1019940020748A 1993-08-31 1994-08-23 소형 고주파 회로용 상호접속 구조 KR0137111B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US115,291 1993-08-31
US08/115,291 US5376902A (en) 1993-08-31 1993-08-31 Interconnection structure for crosstalk reduction to improve off-chip selectivity

Publications (2)

Publication Number Publication Date
KR950007088A KR950007088A (ko) 1995-03-21
KR0137111B1 true KR0137111B1 (ko) 1998-06-01

Family

ID=22360414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020748A KR0137111B1 (ko) 1993-08-31 1994-08-23 소형 고주파 회로용 상호접속 구조

Country Status (15)

Country Link
US (1) US5376902A (ko)
EP (1) EP0641034B1 (ko)
JP (1) JPH07106810A (ko)
KR (1) KR0137111B1 (ko)
CN (1) CN1104373A (ko)
AU (1) AU665718B2 (ko)
BR (1) BR9403019A (ko)
CA (1) CA2130225C (ko)
DE (1) DE69423684T2 (ko)
FI (1) FI943662A (ko)
IL (1) IL110218A (ko)
MY (1) MY115426A (ko)
RU (1) RU2158992C2 (ko)
TW (1) TW282583B (ko)
ZA (1) ZA946141B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734268A (en) * 1996-04-08 1998-03-31 Motorola, Inc. Calibration and measurment technique and apparatus for same
US6687842B1 (en) * 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
DE19914305B4 (de) * 1998-03-31 2004-11-25 Kanji Higashiyamato Otsuka Elektronische Vorrichtung
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
EP1376747A3 (en) * 2002-06-28 2005-07-20 Texas Instruments Incorporated Common mode rejection in differential pairs using slotted ground planes
US8222721B2 (en) * 2003-09-15 2012-07-17 Silicon Laboratories Inc. Integrated circuit suitable for use in radio receivers
DE102005005887A1 (de) * 2005-02-09 2006-08-10 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Anordnung zur Korrektur der Rückwirkung elektrischer Messwandler auf das Messobjekt
DE102006024457B4 (de) * 2006-05-24 2014-06-05 Infineon Technologies Ag Integrierte Schaltung zum Senden und/oder Empfangen von Signalen
DE102006024460B4 (de) * 2006-05-24 2016-08-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Durchführung eines Tests
DE102006024458B4 (de) * 2006-05-24 2016-04-14 Infineon Technologies Ag Integrierte Mehrfachmischer-Schaltung
US7733265B2 (en) 2008-04-04 2010-06-08 Toyota Motor Engineering & Manufacturing North America, Inc. Three dimensional integrated automotive radars and methods of manufacturing the same
US8022861B2 (en) 2008-04-04 2011-09-20 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for mm-wave imager and radar
US7830301B2 (en) 2008-04-04 2010-11-09 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for automotive radars
US7990237B2 (en) 2009-01-16 2011-08-02 Toyota Motor Engineering & Manufacturing North America, Inc. System and method for improving performance of coplanar waveguide bends at mm-wave frequencies
FR2945895B1 (fr) * 2009-05-20 2014-04-18 Thales Sa Dispositif d'interconnexion pour circuits electroniques, notamment des circuits electroniques hyperfrequence
WO2011004453A1 (ja) * 2009-07-07 2011-01-13 エルメック株式会社 コモンモードフィルタ
US8786496B2 (en) 2010-07-28 2014-07-22 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional array antenna on a substrate with enhanced backlobe suppression for mm-wave automotive applications
TW201228090A (en) * 2010-12-31 2012-07-01 Ind Tech Res Inst Input apparatus on chip for differential signals and balun thereof
JP2013030722A (ja) * 2011-06-22 2013-02-07 Seiko Epson Corp 接続構造および接続方法
CN105781052A (zh) * 2014-04-29 2016-07-20 易欣 一种硅藻泥模块化制品
RU2600731C1 (ru) * 2015-09-30 2016-10-27 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Фильтр подавления электромагнитных помех
KR20170056774A (ko) * 2015-11-13 2017-05-24 에스케이하이닉스 주식회사 반도체 장치 및 반도체 패키지
CN105743334A (zh) * 2016-03-29 2016-07-06 上海中科深江电动车辆有限公司 低压供电回路滤波电路
JP6665759B2 (ja) * 2016-11-10 2020-03-13 三菱電機株式会社 高周波回路
US11516905B2 (en) * 2020-04-14 2022-11-29 Dell Products L.P. Method to improve PCB trace conductivity and system therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4350958A (en) * 1980-01-17 1982-09-21 Motorola, Inc. Impedance matching circuitry for radio frequency signal power amplifiers
US4386324A (en) * 1980-12-05 1983-05-31 Hughes Aircraft Company Planar chip-level power combiner
JPS5931042A (ja) * 1982-08-12 1984-02-18 Mitsubishi Electric Corp 高周波高出力半導体装置
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
US4831497A (en) * 1986-09-11 1989-05-16 General Electric Company Reduction of cross talk in interconnecting conductors
US4891616A (en) * 1988-06-01 1990-01-02 Honeywell Inc. Parallel planar signal transmission system
JPH02166803A (ja) * 1988-12-20 1990-06-27 Matsushita Electric Ind Co Ltd マイクロ波集積回路
JP2736107B2 (ja) * 1989-03-14 1998-04-02 株式会社東芝 信号配線基板
JPH033289A (ja) * 1989-05-30 1991-01-09 Gurafuiko:Kk ツイスト・プリント配線
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
JPH04180401A (ja) * 1990-11-15 1992-06-26 Hitachi Ltd 高周波伝送線路
US5223804A (en) * 1990-11-28 1993-06-29 Seiko Epson Corporation Fabrication process for IC circuit and IC circuits fabricated thereby
JPH05109924A (ja) * 1991-10-17 1993-04-30 Ngk Spark Plug Co Ltd 集積回路用パツケージ
US5223809A (en) * 1992-04-24 1993-06-29 At&T Bell Laboratories Signal isolating microwave splitters/combiners

Also Published As

Publication number Publication date
BR9403019A (pt) 1995-06-27
RU94031099A (ru) 1997-04-20
FI943662A0 (fi) 1994-08-05
IL110218A (en) 1996-10-31
DE69423684D1 (de) 2000-05-04
CA2130225A1 (en) 1995-03-01
IL110218A0 (en) 1994-10-21
AU6734894A (en) 1995-03-16
CA2130225C (en) 1999-07-20
EP0641034A3 (en) 1996-01-17
JPH07106810A (ja) 1995-04-21
FI943662A (fi) 1995-03-01
CN1104373A (zh) 1995-06-28
AU665718B2 (en) 1996-01-11
US5376902A (en) 1994-12-27
MY115426A (en) 2003-06-30
DE69423684T2 (de) 2000-11-09
RU2158992C2 (ru) 2000-11-10
KR950007088A (ko) 1995-03-21
ZA946141B (en) 1995-11-08
EP0641034B1 (en) 2000-03-29
EP0641034A2 (en) 1995-03-01
TW282583B (ko) 1996-08-01

Similar Documents

Publication Publication Date Title
KR0137111B1 (ko) 소형 고주파 회로용 상호접속 구조
US7050769B2 (en) Electronic apparatus and design method
KR101069295B1 (ko) 전자기적 결합의 상호 접속 시스템 아키텍쳐
US8030763B2 (en) Semiconductor package with reduced inductive coupling between adjacent bondwire arrays
US6448865B1 (en) Integrated circuit interconnect system
US6459343B1 (en) Integrated circuit interconnect system forming a multi-pole filter
JP4012840B2 (ja) 半導体装置
US5832376A (en) Coplanar mixer assembly
JP2002076235A (ja) 半導体装置
US5684430A (en) Power amplifier adapted to simplify adjustment work for preventing occurrence of parasitic oscillation
WO2011013508A1 (ja) 電子部品
US20200411950A1 (en) Antenna module and communication device
JPH09172221A (ja) 光半導体素子の実装構造
US6094114A (en) Slotline-to-slotline mounted flip chip
US6646521B1 (en) Connection for conducting high frequency signal between a circuit and a discrete electric component
US20230411377A1 (en) High frequency module and communication apparatus
JP3494550B2 (ja) 半導体装置
JPH0613437A (ja) 半導体装置
JPS6327859B2 (ko)
CN118156230A (zh) 功率放大器模块

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040112

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee