JPS58121651A - 集積回路用パツケ−ジ - Google Patents

集積回路用パツケ−ジ

Info

Publication number
JPS58121651A
JPS58121651A JP57002654A JP265482A JPS58121651A JP S58121651 A JPS58121651 A JP S58121651A JP 57002654 A JP57002654 A JP 57002654A JP 265482 A JP265482 A JP 265482A JP S58121651 A JPS58121651 A JP S58121651A
Authority
JP
Japan
Prior art keywords
output
package
ground conductor
input
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57002654A
Other languages
English (en)
Inventor
Masahiro Hirayama
昌宏 平山
Masayuki Ino
井野　正行
Keisuke Shimada
島田　慶甫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57002654A priority Critical patent/JPS58121651A/ja
Publication of JPS58121651A publication Critical patent/JPS58121651A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は超高速パルス集積回路用パッケージの構造に関
するものである。
従来の集積回路用パッケージには、いわゆるＴＯ−５型
、　ＤＩＰ型、フラットパッケージ等各種のものが存在
するが、１００ＭＨｚ以下の低速用に設計されていて入
出力容量が大きい。しかも、所要の周波数帯域内で一定
の入出力特性インピーダンスを有するように考慮されて
いないため、数１００　ＭＪ（ｚ以上の超高速では入力
、出力波形が歪むかあるいは多重反射を生ずる等の欠点
があった。すなわち、図１　ｆａ＋および［ｂｌに示す
如く、入力省号はリード線１に入シ、セラミ、クパッケ
ージの場合メタライズドリード線２．ボンディングワイ
ヤ３．半導体チップ４へと伝送された後出力信号が発生
し、入力とは逆の順序でリード線１へと出て行く。この
際リード線１およびメタライズドリード線２と接地導体
５あるいは金属性のカバー６との間には誘電体７を介し
て電気的容量が存在し、かつこの容量は信号伝送方向に
均一ではない。すなわち、リード線の幅が一定ではない
。従って、伝送路としては集中的に容量が存在するかあ
るいは不均一分布定数線路と見なされ、一定の特性イン
ピーダンスで半導体チップを駆動できない。一方、特定
の特性インピーダンスで半導体チップあるいは素子を駆
動しうるパッケージとしてマイクロ波トランジスタ用の
パッケージがあるが、これは入力端子と出力端子のただ
２つのリード線を設けたものであシ、リード線は半導体
素子近傍まで幅が広く、寸法上もリード線の数を増加し
得る状況ではなく、数多くの入出力端子を必要とする集
積回路に適用しうるものではない。以上説明したように
、従来の集積回路用パッケージでは特定の＊性インピー
ダンスで信号を入出力できず、インピーダンス不整合に
よる多重反射等によシ超高速パルスの入出力波形が立上
シ、立下シ、遅延について歪みを生じる等の欠点があっ
た。
本発明は、これらの欠点を解決するため、集積回路用パ
ッケージの入出力リード線を特定の特性インピーダンス
で構成した集積回路用パッケージを提供するものである
。
以下図面により本発明の詳細な説明する。
第２図（ａｌおよびｆｌ）ｌは本発明の実施例の断面図
及び平面図であって、１は信号入出力リード線、２は線
幅が途中で異なるメタライズドリード線、３はボンディ
ングワイヤ、４は半導体チップ、５は接地導体、６け金
属性カバー、７は誘電体、８は誘電体７中に設けられた
メタライズド接地導体、９は接地導体５とメタライズド
接地導体８を導通させるスルーホールである。ここで、
メタライズドリード線２の線幅が異なる位置とスルーホ
ール９の位置は概ね一致し、リード線ｌと接地導体５お
よびメタライズドリード線２の線幅の狭い部分とメタラ
イズド接地導体８の各々の対は特定の特性インピーダン
スを有するマイクロストリップラインを構成する。この
ような構造になっているため、マイクロストリ、プライ
ンの特性インピーダンスを外部駆動回路あるいは出力回
路の伝送路インピーダンスと一致させることにより、入
出力信号は波形歪を受けることなく半導体チップに入力
あるいは半導体チップから出力することができる。
なお、図１（ａ）の金属性カバー６とメタライズドリー
ド線２は容量を形成するが、両者の間隔は接地導体に対
するよシ大きく容量が接地導体に対するよシ十分に小さ
いので、波形歪をおこす賛因とはならない。
また、半導体チップそのものが大きくなシ接地導体への
接続長、すなわち特定接地リード線を介しての接続長が
高速パルスの位相差を生じ、これを無視できなくなる場
合が生じる。この場合には、信号の入出力リード線の近
傍でパッケージの接地導体と半導体の接地電極を接続せ
ねばならない。
この場合には、図３に示すように誘電体中のメタライズ
ド接地導体８をキャビティ内で露出させると、接地導体
５と半導体チップ４上の接地電極を相互にボンディング
ワイヤ１０で接続することができる。
本発明の他の実施例として、図４に示すようにメタライ
ズドリード線２をスルーホール１１を経て線幅の異なる
メタライズドリード線１２へと導通させることによって
も目的を果せるのは自明の理である。
また上記の本発明の記述はすべて半導体チップの電極を
ワイヤボンディングによって接続する手法を例にとって
説明したが、半田バンプその他ワイヤを用いないで接続
する手法に対しても適用可能であることも自ずと明らか
である。
以上説明したように、本発明のパッケージを用いれば、
パッケージ外部の信号入出力波形に歪をゝＸ 与えることなく半導体チップ上電極に゛伝送するこ７．
４／卦 とが可能となシ、超高速パルス回路において多重反射等
積々の波形歪に起因する回路の誤動作をなくすることが
原則的に可能となる利点がある。
【図面の簡単な説明】
図１　ｆａ＋　、　ｆｂｌは従来の集積回路用パッケー
ジの断面図と平面図、図２　（ａｔ　、　ｆｂｌは本発
明の一実施例のパッケージの断面図と平面図、図３およ
び図４は本発明の他の実施例の断面図である。 １・・・信号入出力リード線、　　２・・・メタライズ
ドリード線、３・・・ボンディングワイヤ、４・・・半
導体チップ、　５・・・接地導体、　６・・・金属性カ
バー、　　７・・・誘電体、　８・・・誘雷体中に設け
られたメタライズド接地導体、　　９・・・スルーホー
ル、１０・・・ボンディングワイヤ、１１・・・スルー
ホール、１２・・・メタライズドリード線。 霞　１　（Ｏ） 閃１（ｂ） 閃　２（Ｏ） 閃　２（ｂ）

Claims (1)

    【特許請求の範囲】
  1. 接地導体上に誘電体が接着され該誘電体上にリード電極
    が設けられたパッケージにおいて、前記接地導体、前記
    誘電体および前記リード電極によって構成される複数個
    の伝送路が一定の特性インピーダンスを有するようにリ
    ード線の幅に応じて前記誘電体の厚さが対応する寸法に
    設定されていることを特徴とする集積回路用パッケージ
    。
JP57002654A 1982-01-13 1982-01-13 集積回路用パツケ−ジ Pending JPS58121651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57002654A JPS58121651A (ja) 1982-01-13 1982-01-13 集積回路用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57002654A JPS58121651A (ja) 1982-01-13 1982-01-13 集積回路用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS58121651A true JPS58121651A (ja) 1983-07-20

Family

ID=11535331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57002654A Pending JPS58121651A (ja) 1982-01-13 1982-01-13 集積回路用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS58121651A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235612A (ja) * 1991-07-31 1993-09-10 Hughes Aircraft Co 異なる寸法の伝送構造間の一定インピーダンス転移部

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715635A (en) * 1971-06-25 1973-02-06 Bendix Corp High frequency matched impedance microcircuit holder
JPS5019342A (ja) * 1973-06-20 1975-02-28

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715635A (en) * 1971-06-25 1973-02-06 Bendix Corp High frequency matched impedance microcircuit holder
JPS5019342A (ja) * 1973-06-20 1975-02-28

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235612A (ja) * 1991-07-31 1993-09-10 Hughes Aircraft Co 異なる寸法の伝送構造間の一定インピーダンス転移部

Similar Documents

Publication Publication Date Title
US5304743A (en) Multilayer IC semiconductor package
US4725878A (en) Semiconductor device
KR900001273B1 (ko) 반도체 집적회로 장치
JPH05500882A (ja) 低インピーダンスパッケージング
US5006820A (en) Low reflection input configuration for integrated circuit packages
US5012213A (en) Providing a PGA package with a low reflection line
KR910002302B1 (ko) 반도체 장치
US20200395331A1 (en) Wire Bonding Structure
JPS58121651A (ja) 集積回路用パツケ−ジ
JPS63318802A (ja) 集積回路パツケ−ジ
JPH0423827B2 (ja)
JPH05166965A (ja) パッケージ構造体
JPS6045044A (ja) Ｉｃパツケ−ジ
JP2637975B2 (ja) 半導体装置用パツケージ
JPH01143502A (ja) マイクロ波集積回路
JP2002057266A (ja) プラスチックのパッケージングを有する電気構成部品または光電気構成部品、およびそのような構成部品の端末リード線のインピーダンスを変更するための方法
JPS63107128A (ja) チツプキヤリア
JPS5832786B2 (ja) 集積回路パツケ−ジ
JPH0828392B2 (ja) 半導体集積回路装置
JPS63107129A (ja) チツプキヤリア
JPH07283340A (ja) 半導体チップ実装用パッケージおよびそれを有する半導体装置
JPH0427170Y2 (ja)
JP2507483B2 (ja) フィルムキャリアを用いた半導体集積回路装置
JPH04246848A (ja) 集積回路パッケージ
JPH0281459A (ja) Ｉｃパッケージ