JP2874409B2 - 集積回路用パッケージ - Google Patents
集積回路用パッケージInfo
- Publication number
- JP2874409B2 JP2874409B2 JP3284762A JP28476291A JP2874409B2 JP 2874409 B2 JP2874409 B2 JP 2874409B2 JP 3284762 A JP3284762 A JP 3284762A JP 28476291 A JP28476291 A JP 28476291A JP 2874409 B2 JP2874409 B2 JP 2874409B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- integrated circuit
- circuit board
- metal
- metal header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguides (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モノリシックＩＣ，混
成ＩＣ等の集積回路のパッケージに関する。
成ＩＣ等の集積回路のパッケージに関する。
【０００２】
【従来の技術】従来の集積回路用パッケージとしては、
例えば図３に示す構造のものが用いられている（「ＩＣ
化実装技術」Ｐ１３７ 工業調査会 参照）。この図３
に示す集積回路用パッケージは、多数本のリード１３が
互いに離間した状態にガラス１４を介して金属ヘッダ２
に固定されており、その上に混成ＩＣ基板５が載置され
てこの混成ＩＣ基板５とリード１３とが互いに接続さ
れ、さらにこの混成ＩＣ基板５の上から金属キャップ９
が被冠されている。
例えば図３に示す構造のものが用いられている（「ＩＣ
化実装技術」Ｐ１３７ 工業調査会 参照）。この図３
に示す集積回路用パッケージは、多数本のリード１３が
互いに離間した状態にガラス１４を介して金属ヘッダ２
に固定されており、その上に混成ＩＣ基板５が載置され
てこの混成ＩＣ基板５とリード１３とが互いに接続さ
れ、さらにこの混成ＩＣ基板５の上から金属キャップ９
が被冠されている。
【０００３】このような集積回路用パッケージを回路基
板（図示せず）に実装する際は、回路基板の、リード１
３に対応する位置に孔をあけ、これにリード１３を挿入
して半田付けすることにより実装される。
板（図示せず）に実装する際は、回路基板の、リード１
３に対応する位置に孔をあけ、これにリード１３を挿入
して半田付けすることにより実装される。
【０００４】
【発明が解決しようとする課題】ところで、高周波回路
を形成する際、伝送線路のインピーダンスが重要な意味
を持つことは広く知られていることである。すなわち、
インピーダンスが互いに異なる部分があると、その境界
で、高周波信号の大きな反射が生じ、これにより伝送特
性が劣化することとなる。これを防ぐためには接続する
線路のインピーダンスを整合させる必要がある。
を形成する際、伝送線路のインピーダンスが重要な意味
を持つことは広く知られていることである。すなわち、
インピーダンスが互いに異なる部分があると、その境界
で、高周波信号の大きな反射が生じ、これにより伝送特
性が劣化することとなる。これを防ぐためには接続する
線路のインピーダンスを整合させる必要がある。
【０００５】しかし、図３のようなパッケージでは、リ
ード１３の部分のインピーダンスを制御することは困難
であり、従ってこのようなパッケージはマイクロウェー
ブ回路に用いることは難しいという問題がある。本発明
は、上記問題に鑑み、伝送特性を劣化させずに実装する
ことが可能な、マイクロ波対応の集積回路用パッケージ
を提供することを目的とする。
ード１３の部分のインピーダンスを制御することは困難
であり、従ってこのようなパッケージはマイクロウェー
ブ回路に用いることは難しいという問題がある。本発明
は、上記問題に鑑み、伝送特性を劣化させずに実装する
ことが可能な、マイクロ波対応の集積回路用パッケージ
を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明の集積回路用パッケージは、表面に集積回路基
板が配置された、表裏に貫通する開口を有する金属ヘッ
ダと、表面に導体パターンが形成され、該導体パターン
が上記開口に位置するように金属ヘッダの裏面側に配置
された絶縁基板とを備え、上記金属ヘッダと上記導体パ
ターンによりコプレーナ形ストリップラインが形成され
てなることを特徴とするものである。
の本発明の集積回路用パッケージは、表面に集積回路基
板が配置された、表裏に貫通する開口を有する金属ヘッ
ダと、表面に導体パターンが形成され、該導体パターン
が上記開口に位置するように金属ヘッダの裏面側に配置
された絶縁基板とを備え、上記金属ヘッダと上記導体パ
ターンによりコプレーナ形ストリップラインが形成され
てなることを特徴とするものである。
【０００７】ここで集積回路基板を被冠し、上記金属ヘ
ッダとともに該集積回路基板を覆う金属キャップを備え
ることが好ましい。尚、上記絶縁基板としては例えばア
ルミナ基板等が用いられる。
ッダとともに該集積回路基板を覆う金属キャップを備え
ることが好ましい。尚、上記絶縁基板としては例えばア
ルミナ基板等が用いられる。
【０００８】
【作用】本発明の集積回路用パッケージは、金属ヘッダ
と導体パターンによりコプレーナ（ｃｏｐｌａｎａｒ）
形ストリップラインが形成されているため、このストリ
ップラインと回路基板上のストリップラインとのインピ
ーダンスを整合させることができ、伝送特性を低下させ
ることなく実装することが可能となる。また、図３に示
すような長いリードを使用せず、パッケージの一部（絶
縁基板）が回路基板の一部として構成され、したがって
回路基板に対し最短距離での実装が可能となる。
と導体パターンによりコプレーナ（ｃｏｐｌａｎａｒ）
形ストリップラインが形成されているため、このストリ
ップラインと回路基板上のストリップラインとのインピ
ーダンスを整合させることができ、伝送特性を低下させ
ることなく実装することが可能となる。また、図３に示
すような長いリードを使用せず、パッケージの一部（絶
縁基板）が回路基板の一部として構成され、したがって
回路基板に対し最短距離での実装が可能となる。
【０００９】また、上記金属キャップを備えた場合は、
耐食性があり、また高周波ノイズの侵入・漏出も防止さ
れ、したがってマイクロ波対応のパッケージとして一層
優れたものとなりかつ高信頼性を有することとなる。
耐食性があり、また高周波ノイズの侵入・漏出も防止さ
れ、したがってマイクロ波対応のパッケージとして一層
優れたものとなりかつ高信頼性を有することとなる。
【００１０】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の集積回路用パッケージの一実施例を表わ
した一部断面斜視図、図２は、この集積回路用パッケー
ジを回路基板に実装した状態を表わした斜視図である。
１は、本発明の集積回路用パッケージの一実施例を表わ
した一部断面斜視図、図２は、この集積回路用パッケー
ジを回路基板に実装した状態を表わした斜視図である。
【００１１】図１に示すように、後にコプレーナ形スト
リップラインを形成する導体パターン３が印刷されたア
ルミナ基板１に金属ヘッダ２と金属ピン４がはんだ付け
されている。金属ヘッダ２の上に混成ＩＣ基板５が接着
剤で取付けられ、ワイヤ６でボンディングされて、混成
ＩＣ基板５と金属ピン４が接続される。その上から金属
キャップ９が被せられて、電気抵抗溶接等により取付け
られる。この時、ストリップラインの部分にすき間がで
きないように、あらかじめ絶縁樹脂８を充填しておく。
リップラインを形成する導体パターン３が印刷されたア
ルミナ基板１に金属ヘッダ２と金属ピン４がはんだ付け
されている。金属ヘッダ２の上に混成ＩＣ基板５が接着
剤で取付けられ、ワイヤ６でボンディングされて、混成
ＩＣ基板５と金属ピン４が接続される。その上から金属
キャップ９が被せられて、電気抵抗溶接等により取付け
られる。この時、ストリップラインの部分にすき間がで
きないように、あらかじめ絶縁樹脂８を充填しておく。
【００１２】このようにして製造された混成用ＩＣパッ
ケージ１５は、図２に示すように、あらかじめパッケー
ジ１５のアルミナ基板１の部分が入るような孔があけら
れた回路基板１１にパッケージ１５が配置され、あらか
じめインピーダンスが整合するように形成されたパッケ
ージのコプレーナ形ストリップラインと回路基板１１の
コプレーナ形ストリップラインが互いにはんだ付けされ
る。また、金属ヘッダ２は回路基板１１のグランドパタ
ーン１２にネジ留め、またははんだ付けすることにより
電気的接続を得ると共に、パッケージ１５の全体が回路
基板１１に固定される。
ケージ１５は、図２に示すように、あらかじめパッケー
ジ１５のアルミナ基板１の部分が入るような孔があけら
れた回路基板１１にパッケージ１５が配置され、あらか
じめインピーダンスが整合するように形成されたパッケ
ージのコプレーナ形ストリップラインと回路基板１１の
コプレーナ形ストリップラインが互いにはんだ付けされ
る。また、金属ヘッダ２は回路基板１１のグランドパタ
ーン１２にネジ留め、またははんだ付けすることにより
電気的接続を得ると共に、パッケージ１５の全体が回路
基板１１に固定される。
【００１３】このように、互いにインピーダンスが整合
するように形成されたパッケージ１５のコプレーナ形ス
トリップラインと回路基板のコプレーナ形ストリップラ
インとを接続するようにしたため、その境界で信号の反
射が生じることが防止され、伝送特性を低下させること
なくパッケージ１５が実装される。
するように形成されたパッケージ１５のコプレーナ形ス
トリップラインと回路基板のコプレーナ形ストリップラ
インとを接続するようにしたため、その境界で信号の反
射が生じることが防止され、伝送特性を低下させること
なくパッケージ１５が実装される。
【００１４】
【発明の効果】以上説明したように、本発明の集積回路
用パッケージは、導体パターンが形成されたアルミナ基
板等の絶縁基板を金属ヘッダに接合することにより、絶
縁基板上にコプレーナ（ｃｏｐｌａｎａｒ）形ストリッ
プラインを形成したものであるため、これを回路基板の
ストリップラインとインピーダンス整合させ接続するこ
とにより、伝送特性を低下させずに、この集積回路用パ
ッケージを実装できる。またＩＣ基板を金属キャップで
覆い、ストリップラインの部分のすき間に絶縁体を充填
した場合は、高い気密性を確保し、内部の腐食、高周波
ノイズの浸入・漏出を防ぐこともできる。
用パッケージは、導体パターンが形成されたアルミナ基
板等の絶縁基板を金属ヘッダに接合することにより、絶
縁基板上にコプレーナ（ｃｏｐｌａｎａｒ）形ストリッ
プラインを形成したものであるため、これを回路基板の
ストリップラインとインピーダンス整合させ接続するこ
とにより、伝送特性を低下させずに、この集積回路用パ
ッケージを実装できる。またＩＣ基板を金属キャップで
覆い、ストリップラインの部分のすき間に絶縁体を充填
した場合は、高い気密性を確保し、内部の腐食、高周波
ノイズの浸入・漏出を防ぐこともできる。
【図１】本発明の集積回路用パッケージの一実施例を表
わした一部断面斜視図である。
わした一部断面斜視図である。
【図２】この集積回路用パッケージを回路基板に実装し
た状態を回路基板の裏側から表わした斜視図である。
た状態を回路基板の裏側から表わした斜視図である。
【図３】従来の集積回路用パッケージの分解斜視図であ
る。
る。
１ アルミナ基板 ２ 金属ヘッ
ダ ３ 導体パターン ４ 金属ピン ５ 混成ＩＣ基板 ６ ボンディ
ングワイヤ １０ 半田 １１ 回路基
板 １２ グランドパターン １５ パッケ
ージ
ダ ３ 導体パターン ４ 金属ピン ５ 混成ＩＣ基板 ６ ボンディ
ングワイヤ １０ 半田 １１ 回路基
板 １２ グランドパターン １５ パッケ
ージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古屋田 栄 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 セラミックス 研究所内 (72)発明者 能勢 恒太郎 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 セラミックス 研究所内 (56)参考文献 特開 平２−62064（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 301 H01L 23/02 H01P 3/08 H01P 5/08
Claims (2)
- 【請求項１】 表面に集積回路基板が配置された、表裏
に貫通する開口を有する金属ヘッダと、表面に導体パタ
ーンが形成され、該導体パターンが前記開口に位置する
ように前記金属ヘッダの裏面側に配置された絶縁基板と
を備え、 前記金属ヘッダと前記導体パターンによりコプレーナ形
ストリップラインが形成されてなることを特徴とする集
積回路用パッケージ。 - 【請求項２】 前記集積回路基板を被冠し、前記金属ヘ
ッダとともに該集積回路基板を覆う金属キャップを備え
たことを特徴とする請求項１記載の集積回路用パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284762A JP2874409B2 (ja) | 1991-10-30 | 1991-10-30 | 集積回路用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284762A JP2874409B2 (ja) | 1991-10-30 | 1991-10-30 | 集積回路用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121584A JPH05121584A (ja) | 1993-05-18 |
| JP2874409B2 true JP2874409B2 (ja) | 1999-03-24 |
Family
ID=17682684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3284762A Expired - Lifetime JP2874409B2 (ja) | 1991-10-30 | 1991-10-30 | 集積回路用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874409B2 (ja) |
-
1991
- 1991-10-30 JP JP3284762A patent/JP2874409B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121584A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4125570B2 (ja) | 電子装置 | |
| KR910004957B1 (ko) | 고주파 회로장치 | |
| JP2003502852A (ja) | 多層プリント回路板へチップを装着するための構成 | |
| US10777493B2 (en) | Semiconductor device mounting board and semiconductor package | |
| JPH06204276A (ja) | 集積回路実装システム | |
| KR19990063447A (ko) | 반도체 장치와 그 제조방법 | |
| JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP3441192B2 (ja) | 電子部品用メタルパッケージ | |
| JP2874409B2 (ja) | 集積回路用パッケージ | |
| JPH10327004A (ja) | 同軸コネクタを有する回路モジュール | |
| JP2924364B2 (ja) | 集積回路用パッケージ | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP2529967B2 (ja) | 半導体集積回路装置 | |
| JP3126503B2 (ja) | 半導体装置 | |
| JP3305020B2 (ja) | キャビティダウンタイプの半導体装置の実装構造 | |
| JP2891234B2 (ja) | 半導体装置 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP3600729B2 (ja) | 高周波回路用パッケージ | |
| JP2846987B2 (ja) | 高周波用半導体装置 | |
| JP3939511B2 (ja) | リードレスチップキャリア | |
| JPH0746711B2 (ja) | チツプキヤリア | |
| JPH05166965A (ja) | パッケージ構造体 | |
| JPH0314486A (ja) | 電子部品用パッケージ | |
| JPH0732214B2 (ja) | Ｉｃパツケ−ジ | |
| JPH03136358A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981215 |