JPH06204276A - 集積回路実装システム - Google Patents

集積回路実装システム

Info

Publication number
JPH06204276A
JPH06204276A JP5239151A JP23915193A JPH06204276A JP H06204276 A JPH06204276 A JP H06204276A JP 5239151 A JP5239151 A JP 5239151A JP 23915193 A JP23915193 A JP 23915193A JP H06204276 A JPH06204276 A JP H06204276A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
ground
conductor layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5239151A
Other languages
English (en)
Other versions
JP3335227B2 (ja
Inventor
Dale D Walz
デール・ディー・ワルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH06204276A publication Critical patent/JPH06204276A/ja
Application granted granted Critical
Publication of JP3335227B2 publication Critical patent/JP3335227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】集積回路ダイを実装する基板の熱伝導性を高
め、また信号劣化を低減する。 【構成】集積回路ダイ３００を実装する基板３０２の上
下面に夫々アース面３０８、３０６を設け、互いを基板
３０２を貫通する複数の導体経路３０４で接続する。ダ
イ３００は絶縁層３１０を介して上部アース面３０８上
に実装され、ダイ３００のアース用結合パッドはこの上
部アース面３０８に接続される。この場合、導体経路３
０４の熱導電率は基板３０２のそれよりも高い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は超小形電子部品の実装に
関し、特にセラミック基板への高周波集積回路ダイの機
械的、熱的及び電気的取付けに関する。
【０００２】
【従来技術と発明が解決しようとする課題】集積回路ダ
イは一般的には熱伝達と電気接続を行う基板に取付けら
れる。高周波回路の場合、熱伝達は特に重要になる。更
に、高周波回路では、反射による信号劣化によって有効
な周波数範囲が制限されることがある。従って、伝送線
の構成は特に重要になる。
【０００３】ダイを基板に電気的に接続する一般的な方
法はワイヤ・ボンディング（もしくはテープ・オートメ
ーティド・ボンディング）である。ワイヤ・ボンディン
グとはワイヤをダイ上の結合パッドと、基板上のトレー
スとに取付ける方法である。可撓ワイヤ・ボンドによっ
てダイと基板との間の熱膨張率の差を許容するように応
力除去がなされる。
【０００４】集積回路ダイと基板上の高周波信号は一般
的にはマイクロストリップ又はその他の伝送線によって
伝送される。基板とダイとの間のボンディング・ワイヤ
によって伝送線が不連続になる。この不連続性により反
射に起因する信号劣化の原因が生ずる。
【０００５】高周波回路の場合、基板は一般的には、酸
化アルミニウム、又はその他のセラミック材料のような
熱伝達性が高い材料から成っている。ダイは一般に、ダ
イの背面を経て熱伝導が行われるようにセラミックに背
面結合される。
【０００６】図１及び図２は一般的な従来形のシステム
を示している。図１は基板上のトレースにワイヤ結合さ
れた集積回路のコーナーの上面図である。図２は図１に
示したアセンブリの断面図である。図１及び図２では、
集積回路１００は基板１０６上のトレース（１０２及び
１０４）にワイヤ結合される。トレース１０２は信号マ
イクロストリップの上部を表す。基板１０６の下側のア
ース面１１２がマイクロストリップの別の導体を形成す
る。トレース１０４は集積回路１００へのアース接続を
表している。メッキされた経路１１０はアース・トレー
ス１０４を基板の底面のアース面１１２に接続する。一
般に、集積回路１００に接続するトレースは極めて密度
が高いので、経路１１０を集積回路１００の近傍に配す
ることはできない。
【０００７】高周波信号（例えばギガヘルツ範囲の信
号）の場合、トレース１０２とアース面１１２とは有効
な伝送線を構成する。しかし、ワイヤ結合１０８の部位
で、マイクロストリップの構成に不連続性が生ずる。こ
の部位で、伝送線はもはや存在しなくなる。トレース１
０２と下のアース面１１２との間の限定された電界の代
わりに、メッキされた経路１１０を経て流れる電流を必
要とする集積回路を貫く長い回路が存在する。
【０００８】本発明は従来形のダイ実装方法と比較して
基板の熱伝達性を高め、信号劣化を低減するものであ
る。
【０００９】
【課題を解決するための手段】本発明は、金属による表
面処理、又は金属充填が施された格子状の経路をセラミ
ック基板を貫いて熱伝達背面へと設けることによって熱
伝達性を高めるものである。この経路は誘電層によって
集積回路ダイから絶縁されている。誘電体のダイ側の金
属層によって、集積回路ダイ用の逆バイアス導体が備え
られる。経路の格子と電気的に接続された誘電体の基板
側の金属層によって、マイクロストリップに付加的なス
パンを付与し、かつダイ・パッドとアースとの距離を最
短にすることにより、ボンディング・ワイヤによる伝送
線の不連続性に起因する信号劣化が最小限になる。
【００１０】
【実施例】図３は本発明の機械的構造の上面図である。
図４は図３に示したシステムの断面図である。図３及び
図４では、集積回路３００が基板３０２に実装されてい
る。基板３０２は、導電性の下部アース面３０６を導電
性の上部アース面３０８と接続する格子状の経路３０４
を有している。集積回路３００は誘電層３１０によって
上部アース面３０８と電気的に絶縁されている。誘電層
３１０は導電層３１２を有し、この層は集積回路３００
の背面と電気的に接触している。導電層３１２は逆バイ
アス電圧（ＶEE）に至るボンディング・ワイヤ３１４を
有している。集積回路３００は上部アース面３０８に至
るボンディング・ワイヤ３２４を有している。集積回路
３００は信号トレース３２２に至るボンディング・ワイ
ヤ３１８を有している。集積回路３００は高温耐性を有
する適当な接着剤によって導電層３１２に付着されてい
る。同様に、誘電層３１０は接着剤によって上部アース
面３０８に付着させることができる。
【００１１】本発明の実施例では、基板３０２は酸化ア
ルミニウムである。経路３０４は熱伝達性を最大にする
ために金属充填されることが好ましいが、代用として金
属メッキだけでもよい。経路３０４に固体が充填された
場合は、誘電体３１０はスクリーン印刷のガラス・セラ
ミックであることが好ましい。適当な材料にはデュポン
の５７０４Ｍのような厚さ０．００２インチ（約0.051m
m)の絶縁性ガラス層がある。経路３０４に単にメッキを
施してあるだけの場合は、経路の端部は開放され、スク
リーン印刷の誘電体は開放端を覆うことができない。従
って、メッキされた経路の場合は、機械的に剛い誘電体
が必要である。メッキされた経路の場合、窒化アルミニ
ウム又は酸化ベリリウムのような熱伝導性の基板が好ま
しい。剛性の基板は熱伝導性を高めるために薄くなけれ
ばならず、しかし製造上の利便性に鑑み、充分な厚さを
有していなければならない。厚さが０．０１０ないし
０．２５インチ( 約0.25ないし6.35mm) の窒化アルミニ
ウムが適切である。
【００１２】実施例では、上部及び下部アース面（３０
６及び３０８）はパラジウム−銀合金である。経路３０
４は金メッキされている。経路３０４は次に少量のガラ
ス充填材を含む金で充填される。ガラス充填材によって
接着性が高まり、同時に金と周囲の基板材料との熱膨張
率の不適合を最小限にする。
【００１３】実施例では、経路３０４はＣＯ2 レーザを
用いてレーザー穿孔される。経路３０４相互間の距離は
基板（３０２）の厚さとほぼ等しい。
【００１４】図３及び図４は更に伝送線の改良された構
成を示している。信号結合ワイヤ３１８は、集積回路３
００への距離以上の距離を隔てた下方に、上部アース面
３０８を有し、有効にマイクロストリップを形成してい
る。更に、アース結合ワイヤ３２４によって同じ上部ア
ース面３０８から集積回路まで極めて短い通路が形成さ
れる。導電性経路３０４の格子によって上部と下部のア
ース面の間に極めて低いインピーダンスが付与される。
信号ボンド３２０の部位に依然としてある程度の伝送線
の不連続性が残るものの、図１に示した不連続線よりは
はるかに少ない。
【００１５】
【発明の効果】以上の如く本発明は、従来形のダイ実装
方法と比較して基板の熱伝達性を高め、信号劣化を低減
することができる。
【図面の簡単な説明】
【図１】従来例における基板にワイヤ結合された集積回
路の上面図である。
【図２】図１の断面図である。
【図３】本発明の一実施例に係る集積回路実装と相互接
続システムの上面図である。
【図４】図３の断面図である。
【符号の説明】
３００：集積回路 ３０２：基板 ３０４：経路 ３０６：下部アース面 ３０８：上部アース面 ３１０：誘電層 ３１２：導電層 ３１４：ボンディングワイヤ ３１８：信号結合ワイヤ ３２４：アース結合ワイヤ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】集積回路実装システムにおいて、 背面と、複数のアース用結合パッドを有する集積回路ダ
    イと、 上面及び下面を有する基板と、 前記基板の下面をほぼ覆う下部アース面と、 前記集積回路ダイの下部に導電面を提供するために、前
    記基板の上面に配置して、前記各アース用結合パッドと
    電気的に接続された上部アース面と、 前記上部アース面を前記下部アース面と電気的に接続す
    るための接続手段と、 前記集積回路ダイの背面を上部アース面から絶縁するた
    めに、前記集積回路ダイの背面と前記上部アース面との
    間に位置して該集積回路ダイの背面と該上部アース面と
    に付着される絶縁体と、 からなることを特徴とする集積回路実装システム。
  2. 【請求項２】前記接続手段は、前記基板の熱導電率より
    も高い熱伝導率を有することを特徴とする請求項１記載
    の集積回路実装システム。
  3. 【請求項３】前記接続手段は、前記基板の上面から下面
    に貫通して前記上部アース面と前記下部アース面を電気
    的に接続する複数の導体経路を有することを特徴とする
    請求項１又は２記載の集積回路実装システム。
  4. 【請求項４】集積回路実装システムにおいて、 上面及び下面を有する絶縁性の基板と、 前記基板の下面に取り付けられ該下面をほぼ覆うと共に
    アースに電気的に接続された第一の導体層と、 上面及び下面を有し、該下面を前記基板の上面に電気的
    に接続した第二の導体層であって、該第二の導体層の領
    域が前記基板の上面の領域よりも小さいものと、 バイアス電圧に接続された前記基板の上面上に設けた導
    体トレースと、 前記基板の上面から下面に貫通して前記第一の導体層と
    前記第二の導体層を電気的に接続する複数の導体経路
    と、 上面及び下面を有し、該下面を前記第二の導体層の上面
    に取り付けた絶縁層と、 上面及び下面を有し、該下面を前記絶縁層の上面に取り
    付けて該上面を覆うと共に、前記導体トレースに電気的
    に接続された第三の導体層と、 上面及び下面を有し、該下面を前記第三の導体層の上面
    に取り付けると共に、該上面に前記第二の導体層に電気
    的に接続された少なくとも一つの結合パッドを有する集
    積回路ダイと、 からなることを特徴とする集積回路実装システム。
JP23915193A 1992-08-31 1993-08-31 集積回路実装システム Expired - Fee Related JP3335227B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/938,064 US5307237A (en) 1992-08-31 1992-08-31 Integrated circuit packaging with improved heat transfer and reduced signal degradation
US938,064 1992-08-31

Publications (2)

Publication Number Publication Date
JPH06204276A true JPH06204276A (ja) 1994-07-22
JP3335227B2 JP3335227B2 (ja) 2002-10-15

Family

ID=25470806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23915193A Expired - Fee Related JP3335227B2 (ja) 1992-08-31 1993-08-31 集積回路実装システム

Country Status (4)

Country Link
US (1) US5307237A (ja)
EP (1) EP0596596B1 (ja)
JP (1) JP3335227B2 (ja)
DE (1) DE69308731T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168234A (ja) * 1999-11-26 2001-06-22 Nokia Mobile Phones Ltd 半導体チップ用の接地平面

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457605A (en) * 1993-11-23 1995-10-10 Motorola, Inc. Electronic device having coplanar heatsink and electrical contacts
DE4429289A1 (de) * 1994-08-18 1996-02-22 Telefunken Microelectron Integrierte Schaltungsanordnung
US5739586A (en) * 1996-08-30 1998-04-14 Scientific-Atlanta, Inc. Heat sink assembly including a printed wiring board and a metal case
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6426686B1 (en) * 1999-06-16 2002-07-30 Microsubstrates Corporation Microwave circuit packages having a reduced number of vias in the substrate
US6600307B2 (en) * 2000-03-02 2003-07-29 Sarnoff Corporation Method and apparatus for measuring true transmitted power using a broadband dual directional coupler
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US20030095014A1 (en) * 2001-11-21 2003-05-22 Lao Binneg Y. Connection package for high-speed integrated circuit
US6803252B2 (en) * 2001-11-21 2004-10-12 Sierra Monolithics, Inc. Single and multiple layer packaging of high-speed/high-density ICs
US6737931B2 (en) * 2002-07-19 2004-05-18 Agilent Technologies, Inc. Device interconnects and methods of making the same
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
JP3804861B2 (ja) * 2002-08-29 2006-08-02 株式会社デンソー 電気装置および配線基板
US6657864B1 (en) 2002-12-16 2003-12-02 International Business Machines Corporation High density thermal solution for direct attach modules
DE10315768A1 (de) * 2003-04-07 2004-11-25 Siemens Ag Mehrlagige Leiterplatte
US7187256B2 (en) * 2004-02-19 2007-03-06 Hittite Microwave Corporation RF package
GB2422483B (en) * 2005-01-21 2008-04-16 Artimi Ltd Integrated circuit die connection methods and apparatus
US7295084B2 (en) * 2005-09-28 2007-11-13 Agilent Technologies, Inc. Electrical interconnection for coaxial line to slab line structure including a bead ring
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
US20080218979A1 (en) * 2007-03-08 2008-09-11 Jong-Ho Park Printed circuit (PC) board module with improved heat radiation efficiency
CN101873785A (zh) * 2009-04-21 2010-10-27 鸿富锦精密工业（深圳）有限公司 电子设备机箱
US8248803B2 (en) * 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same
US8731345B2 (en) * 2011-12-15 2014-05-20 Kotura, Inc. System for managing thermal conduction on optical devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143502A (ja) * 1987-11-30 1989-06-06 Matsushita Electric Ind Co Ltd マイクロ波集積回路
JPH02156702A (ja) * 1988-12-09 1990-06-15 Hitachi Ltd マイクロ波デバイス用パッケージ
JPH03258101A (ja) * 1990-03-08 1991-11-18 Nec Corp 回路基板
JPH04298106A (ja) * 1991-03-27 1992-10-21 Toshiba Lighting & Technol Corp マイクロ波混成集積回路
JPH05121589A (ja) * 1991-10-25 1993-05-18 Mitsubishi Electric Corp 厚膜混成集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2505094A1 (fr) * 1981-04-29 1982-11-05 Trt Telecom Radio Electr Procede de realisation des circuits hyperfrequences
FR2524712B1 (fr) * 1982-03-31 1985-06-07 Radiotechnique Compelec Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
US4953001A (en) * 1985-09-27 1990-08-28 Raytheon Company Semiconductor device package and packaging method
US4925024A (en) * 1986-02-24 1990-05-15 Hewlett-Packard Company Hermetic high frequency surface mount microelectronic package
US4768004A (en) * 1986-10-09 1988-08-30 Sanders Associates, Inc. Electrical circuit interconnect system
US4839717A (en) * 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
JPS63258046A (ja) * 1987-04-15 1988-10-25 Toshiba Corp 半導体集積回路装置
US5184210A (en) * 1990-03-20 1993-02-02 Digital Equipment Corporation Structure for controlling impedance and cross-talk in a printed circuit substrate
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
US5083236A (en) * 1990-09-28 1992-01-21 Motorola, Inc. Inductor structure with integral components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143502A (ja) * 1987-11-30 1989-06-06 Matsushita Electric Ind Co Ltd マイクロ波集積回路
JPH02156702A (ja) * 1988-12-09 1990-06-15 Hitachi Ltd マイクロ波デバイス用パッケージ
JPH03258101A (ja) * 1990-03-08 1991-11-18 Nec Corp 回路基板
JPH04298106A (ja) * 1991-03-27 1992-10-21 Toshiba Lighting & Technol Corp マイクロ波混成集積回路
JPH05121589A (ja) * 1991-10-25 1993-05-18 Mitsubishi Electric Corp 厚膜混成集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168234A (ja) * 1999-11-26 2001-06-22 Nokia Mobile Phones Ltd 半導体チップ用の接地平面

Also Published As

Publication number Publication date
US5307237A (en) 1994-04-26
DE69308731T2 (de) 1997-06-19
EP0596596A1 (en) 1994-05-11
JP3335227B2 (ja) 2002-10-15
DE69308731D1 (de) 1997-04-17
EP0596596B1 (en) 1997-03-12

Similar Documents

Publication Publication Date Title
JP3335227B2 (ja) 集積回路実装システム
US4965654A (en) Semiconductor package with ground plane
US5179366A (en) End terminated high power chip resistor assembly
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
JP2988243B2 (ja) パワー混成集積回路装置
KR19990071997A (ko) 파워 마이크로웨이브 하이브리드 집적회로
US5406120A (en) Hermetically sealed semiconductor ceramic package
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
JPH08148839A (ja) 混成集積回路装置
EP0817266B1 (en) Mounting structure for an integrated circuit
US4731700A (en) Semiconductor connection and crossover apparatus
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
US5099395A (en) Circuit board for mounting electronic components
JPH09172221A (ja) 光半導体素子の実装構造
US20220173571A1 (en) Optical module
JP2000200977A (ja) ハイブリッドモジュ―ル
CN217361562U (zh) 一种半导体功率模块
JP2867737B2 (ja) 混成集積回路
JP2000133745A (ja) 半導体装置
JP2874409B2 (ja) 集積回路用パッケージ
JPH0831972A (ja) Ｉｃ化実装用基板
JP2626809B2 (ja) 電子部品搭載用基板のリードフレーム
JP2938800B2 (ja) 半導体装置
JPH09266265A (ja) 半導体パッケージ
JP2001094189A (ja) セラミックパッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees