JP4666161B2 - 積層用セラミック基板の製造方法 - Google Patents

積層用セラミック基板の製造方法 Download PDF

Info

Publication number
JP4666161B2
JP4666161B2 JP2006031726A JP2006031726A JP4666161B2 JP 4666161 B2 JP4666161 B2 JP 4666161B2 JP 2006031726 A JP2006031726 A JP 2006031726A JP 2006031726 A JP2006031726 A JP 2006031726A JP 4666161 B2 JP4666161 B2 JP 4666161B2
Authority
JP
Japan
Prior art keywords
layer
sheet
ceramic substrate
support layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006031726A
Other languages
English (en)
Other versions
JP2007210177A (ja
Inventor
謙二 遠藤
潔 畑中
晴雄 西野
昌治 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006031726A priority Critical patent/JP4666161B2/ja
Publication of JP2007210177A publication Critical patent/JP2007210177A/ja
Application granted granted Critical
Publication of JP4666161B2 publication Critical patent/JP4666161B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層用セラミック基板の製造方法に関するものである。
セラミック電子部品の製造態様としては、同層に誘電体部や導体部を備えたグリーンシートとしての積層用セラミック基板を、一枚又は複数枚含むようにして積層を行い、シート積層体を得た後、焼成を行ってセラミック電子部品を得る方法がある(特許文献1参照)。
特開2001−244117号公報
上記のように同層に誘電体部や導体部を備えたセラミック基板を得る態様として、例えば、誘電体部を型枠として用い、その型枠内に、導体ペーストを塗布して乾燥させ、誘電体部及び導体部を備えたセラミック基板を得る手法が考えられる。
また別の手法としては、誘電体層から導体部に対応した形状部分を除去し、残った部分を誘電体部とすると共に、除去した部分に別途用意された乾燥後の導電部を嵌合して、誘電体部及び導体部を備えたセラミック基板を得る手法も考えられる。
しかしながら、導体ペーストを塗布して導電部を形成する手法では、ペーストに含まれる溶剤によって、いわゆるシートアタックが生じる問題がある。他方、乾燥後の導体部を嵌合させる手法では、薄層化するほど嵌合時の位置合わせなどのハンドリングが困難となり、量産性が良好ではない問題がある。また、これらの問題は、同層に誘電体部及び導体部を有するセラミック基板に限らず、例えば2種類の誘電体部を有するなど、同層に少なくとも2種類以上の構成部分を有するセラミック基板においても同様に生じうる。
本発明は、このような問題に鑑みてなされたものであり、同層に少なくとも2種類以上の構成部分を有する積層用セラミック基板を製造するにあたり、シートアタックが生じる恐れが無く、且つ、量産性を向上することができる、製造方法を提供することを目的とする。
上述した課題を解決するため、本発明は、同層に少なくとも2種類以上の構成部分を有する積層用セラミック基板の製造方法であって、第1の支持層の上に第1の構成部分を有し、且つ、第1の構成部分で画定される所定形状の凹部が形成されている、第1のシートを用意する第1のシート用意工程と、第2の支持層の上に第2の構成部分層を有し、且つ、第2の構成部分で画定され前記凹部に嵌合可能な凸部が形成されている、第2のシートを用意する第2のシート用意工程と、前記凸部を前記凹部に嵌合させるようにして前記第1のシート及び第2のシートを積層させる積層工程と、前記積層工程の後に、前記第1の支持層及び第2の支持層の少なくとも一方を剥離し除去する剥離工程と、を備える。
また、前記凹部及び凸部の双方又は一方は、対応する支持層の上に対応する構成部分を層状に形成し、レーザーによって構成部分を部分的に除去することによって、形成されていてもよい。あるいは/加えて、前記凹部及び凸部の双方又は一方は、対応する支持層の上にマスク層を設け、被マスク領域以外にペーストを塗布し、乾燥後、前記マスク層を除去することによって、形成されていてもよい。
また、前記凹部及び凸部の双方又は一方の側面の外形は、層厚方向の断面において単一直線状又は半円弧状に形成されていてもよい。
上述した本発明によれば、同層に少なくとも2種類以上の構成部分を有する積層用セラミック基板を製造するにあたり、シートアタックが生じる恐れが無く、且つ、量産性を向上することができる。
なお、本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施の形態によって更に詳しく説明する。
以下、本発明に係る積層用セラミック基板の製造方法を、高周波回路で用いられる信号伝送線路に適用する場合の実施の形態として、添付図面に基づいて説明する。なお、図中、同一符号は同一又は対応部分を示すものとする。
第1の実施の形態
図1は本発明を適用する伝送線路、詳細にはストリップ線路や、マイクロストリップ線路の一実施の形態を示す斜視図、図2は図1に示した伝送線路の断面図、図3は図2に示した伝送線路の部分拡大図である。図示された伝送線路は、誘電体基体1と、接地導体31、32と、信号線2とを含む。誘電体基体1は、例えば、高誘電率のセラミック誘電体、有機誘電体などを含む。
接地導体31は、誘電体基体1の一面側に設けられており、接地導体32は、誘電体基体1の他面側に設けられている。
信号線2は、断面長方形状の導体膜で構成され、誘電体基体1に設けられている。信号線2は、少なくとも、幅方向の両側面21、22が誘電体基体1に接する関係で、誘電体基体1の内部に埋設されている。
図示実施の形態では、信号線2は、誘電体基体1の内部に埋設されており、その上面と底面とが略平行である。また、層厚方向の一断面を示す図3にあるように、幅方向の両側面21、22の外形がそれぞれ単一直線状となるように形成されている。また、幅方向の両側面21、22は相互に略平行に形成され、両側面21、22の上面又は底面と、幅方向の両側面21、22とは略直交している。よって、誘電体基体1との間で垂直な接触面を構成する。
上述したように、図示の伝送線路では、接地導体31、32が、誘電体基体1に設けられており、信号線2も誘電体基体1に設けられているから、ストリップ線路等として機能する。
また、印刷などの手段によって形成される、既存の伝送線路の信号線は、誘電体グリーンシートに印刷などによって形成された導体膜が、その上に積層される誘電体グリーンシートと、もとの誘電体グリーンシートとによって挟まれた状態でプレスされるため、図4に示されるように、幅方向の両端が潰れて、厚み中心で外側に鋭角に突出するくさび状になる。このために、電流分布が集中する両端部が特に薄いので、導体抵抗による伝送損失が大きくなるという欠点がある。
これに対して、図3に示す本実施の形態の信号線2は、上述した形状を有して、誘電体基体1の内部に埋設されているから、信号線2の幅方向の両側面21、22における電流集中を回避し、電流集中による導体抵抗の増大と、それに伴う伝送損失の増大とを回避し得る。このため、受信機の入力段や、鋭い共振が必要な共振器など、僅かな損失も許容できない用途において有用な伝送線路を得ることができる。
なお、信号線2の幅方向の両側面21、22は、図5に示すように、鋭角的な部分を有しない半円弧状であっても良い。
次に、図6〜図9を参照して、上述した伝送線路の製造方法を説明する。まず、図6のステップA1,A2に示す第1のシート用意工程について説明する。ステップA1として、第1の支持層101aの上に、第1の構成部分層101bを形成する。第1の構成部分層101bの形成は、ドクターブレード法などによって、誘電体ペーストを広範な層状且つ均一厚みとなるように支持層101aの上に塗布し、かつ、乾燥させることによる。
次に、ステップA2として、第1の構成部分層101bに対して、第1の構成部分101で画定される所定形状の凹部すなわち本実施の形態ではスリットSを形成する。具体的には、レーザー加工機によって、第1の構成部分層101bを部分的に除去し、除去された部分がスリットSとなり、残った部分が第1の構成部分101となる。また、スリットS(凹部)の側面の外形は、層厚方向の断面において単一直線状に形成されている。
このようにして、第1のシート用意工程が実施され、第1の支持層101aの上に第1の構成部分101及びスリットSが設けられている、第1のシート151が得られる。
次に、図7のステップB1,B2に示す第2のシート用意工程について説明する。ステップB1として、第2の支持層201aの上に、第2の構成部分層201bを形成する。第2の構成部分層201bの形成も、第1の構成部分層101bの場合と同様、ドクターブレード法などによって、導体ペーストを広範な層状且つ均一厚みとなるように支持層201aの上に塗布し、かつ、乾燥させることによる。
次に、ステップB2として、第2の構成部分層201bに対して、第2の構成部分201で画定される凸部を形成する。かかる凸部は、第1のシート151に設けられた上記凹部と嵌合可能なものであるが、具体的に、本実施の形態では、次のような構成となる。すなわち、レーザー加工機によって、第2の構成部分層201bを部分的に除去し、残った部分が第2の構成部分201となると共に、かかる第2の構成部分201そのものが凸部を構成する。また、凸部の側面の外形は、層厚方向の断面において単一直線状に形成されている。
このようにして、第2のシート用意工程が実施され、第2の支持層201aの上に凸部である第2の構成部分201が設けられている、第2のシート251が得られる。
尚、上記に関し一例を示すと、誘電体ペーストとしては、アルミナ−ガラス系誘電体紛、有機バインダー、有機溶剤を含むものを用い、導体ペーストとしては、銀紛、有機バインダー、有機溶剤を含むものを用い、ドクターブレード法による塗布を行って、それぞれ第1のシート151及び第2のシート251を作成した。
また、上述した第1のシート用意工程と第2のシート用意工程の実施タイミングに関しては、時間的な先後は問わない。また、上述した凹部及び凸部は、第1の構成部分層101bや第2の構成部分層201bがある領域で完全に除去され、第1の支持層101aや第2の支持層201aが露出した領域を生じることをもって形成される態様には限定されるものではない。よって、例えば、第1の構成部分層101bや第2の構成部分層201bの部分的な膜厚の変化が存在していることをもって凹部や凸部が形成される態様でもよい。
続いて、第1のシート用意工程及び第2のシート用意工程の後に、第1のシート151及び第2のシート251を積層させる積層工程を行う。図8に示されるように、第2の支持層201aにおける第2の構成部分201が形成された側を、第1のシート151と対向するようにして第2のシート251を保持し、第2のシート251の第2の構成部分201が第1のシート151のスリットSに嵌合するようにして、第1のシート151及び第2のシート251を積層させる。
続いて、積層工程の後に、剥離工程として、第1の支持層101a及び第2の支持層201aの少なくとも一方、本実施の形態では両支持層101a、201aを剥離させ、第1の構成部分101及び第2の構成部分201から除去する。但し、かかる積層用セラミック基板51に対して更に積層を行うような場合や積層用セラミック基板51を搬送するような場合などには、積層方向上方となる第2の支持層201aの方だけを剥離し、下方の第1の支持層101aの方は残したままとすることもできる。
これによって、同層に少なくとも2種類以上(本実施の形態では2種類)の構成部分101、201を有する積層用セラミック基板51が得られる。なお、本発明でいう異なる種類の構成部分は、材料、組成、分子構造、特性、機能などの何れかが異なる関係の構成部分を示すものとする。
この後、図9に示すように、接地導体300を付着させた2枚の誘電体基体100により、積層用セラミック基板51を上下からサンドイッチする状態で積層し、焼成して、最終的に、図1に示した伝送線路が得られる。また、積層用セラミック基板51の同層に設けられている第2の構成部分201は、本実施の形態では、伝送線路における信号線2を構成する部分となり、第1の構成部分101は、伝送線路における誘電体基体1の一部を構成する部分となる。
以上に説明した本実施の形態に係る積層用セラミック基板の製造方法によれば、乾燥後の固体化した状態での構成部分101、201を相互に嵌め込む態様で同層に配置するため、伝送線路における信号線として、鋭角に突出するくさび状部位を持たない信号線2を実現することができる。このため、信号線2の幅方向の両側面における電流集中を回避し、電流集中による導体抵抗の増大と、それに伴う伝送損失の増大とを回避し得る。よって、受信機の入力段や、鋭い共振が必要な共振器など、僅かな損失も許容できない用途において有用な伝送線路を得ることができる。
また、乾燥後の固体化した状態での構成部分101、201を相互に嵌め込む態様で同層に配置するので、少なくとも一方の構成部分をペーストの塗布によって形成する場合と異なり、シートアタックの発生を防止することができる。更に、乾燥後の固体化した状態での嵌め込みを行う場合には、嵌合時の相互位置関係の位置合わせを行わなければならず、ハンドリングが困難となる懸念があり、特に、薄層化する程この問題が顕著になるところ、本実施の形態によれば、構成部分101、201は双方共に、対応する支持層101a、201aに支持されている状態で相互嵌合され、支持層101a、201aは嵌合後に剥離される。このため、例え薄層化された構成部分101、201であっても、ハンドリングが容易で確実に相互位置合わせを行うことができ、ひいては量産性の向上に寄与することができる。
第2の実施の形態
次に、本発明に係る第2の実施の形態について説明する。本実施の形態では、上記第1の実施の形態における、第2のシート用意工程を次のように改変したものであり、その他は第1の実施の形態と同様であるものとする。
第2のシート用意工程としては、図10の(a)に示されるように、まず、第3の支持層301aを用意し、図10の(b)に示されるように、第3の支持層301aに対して、レーザーやプレス等の加工機、或いはその他の手段により、孔Hを穿設する。
次に、図10の(c)に示されるように、孔Hが穿設された第3の支持層301aを、第2の支持層201aの上に積層する。なお、第3の支持層301aと第2の支持層201aを同一の材料のシートとしておけば、コスト面、管理面ともに効率的である。
続いて、図10の(d)に示されるように、第2の支持層201aの上に、第2の構成部分201を形成する。具体的には、第3の支持層301aの孔Hに、ドクターブレード法などによって、導体ペーストを塗布する。すなわち、第3の支持層301aはマスク層として機能し、第3の支持層301aで覆われている被マスク領域以外の孔H内に、導体ペーストが塗布される。そして、導体ペーストが乾燥した後に、図10の(e)に示されるように、第3の支持層301aを第2の支持層201a及び第2の構成部分201から剥離・除去する。
このようにして、第2のシート用意工程が実施され、第2の支持層201aの上に凸部である第2の構成部分201が設けられている、第2のシート251が得られる。
この後は、第1の実施の形態と同様、図8に示されるような積層工程、剥離工程を経て、同層に2種類の構成部分101、201を有する積層用セラミック基板51が得られる。
本実施の形態によっても、第1の実施の形態と同様の作用効果が得られ、すなわち、電流集中による導体抵抗の増大、それに伴う伝送損失の増大とを回避し得る信号線を備えた伝送線路を提供することができ、また、シートアタックが生じる恐れが無く、且つ、量産性を向上することができる製造方法を提供することができる。
第3の実施の形態
次に、本発明に係る第3の実施の形態について説明する。本実施の形態では、上記第1の実施の形態における、第1のシート用意工程及び第2のシート用意工程の双方とも、次のように改変したものであり、その他は第1の実施の形態と同様であるものとする。すなわち、本実施の形態における第1のシート用意工程及び第2のシート用意工程の双方とも、上記第2の実施の形態の図10に示したマスク層を介しパターニングする態様で、シートの構成部分を形成する。そして、その後は、第1の実施の形態と同様、図8に示されるような積層工程、剥離工程を経て、同層に2種類の構成部分101、201を有する積層用セラミック基板51が得られる。本実施の形態によっても、第1及び第2の実施の形態と同様の作用効果が得られる。
電子部品への応用例
本発明により製造した積層用セラミック基板を用いて、上述したように伝送線路を構成することができるが、かかる伝送線路は、それ自体、独立して用いることができるほか、高周波電子部品の回路要素として用いることもできる。これについて説明する。
電子部品の具体例としては、共振器、フィルタまたはカプラ等を上げることができる。伝送線路は、これらの電子部品の内部では、インダクタンス成分として用いられる。そして、これらの電子部品に通常備えられるキャパシタ成分とともに、LC回路を構成する。次にその具体例について説明する。
図11は本発明に係る電子部品の一例を示す分解斜視図、図12は図11に示した電子部品の外観斜視図、図13は図11及び図12に示した電子部品の等価的電気回路図である。この電子部品は、フィルタとして用いられる。まず、図11を参照すると、7枚の誘電体層より構成されているが、各層が必要な厚さを満たすべく複数枚の誘電体層より構成されている構成であってもよい。それぞれの層は図中の最下層より接地導体31を形成した誘電体層111の上に、信号線211、212を有する誘電体層112が積層されている。
信号線211、212は、図13のインダクタ成分L1,L2を構成するものである。信号線211、212は、誘電体層112の最上層において本発明に係る伝送線路によって構成されている。従って、線路の幅方向の両側面における電流集中を回避し、電流集中による導体抵抗の増大と、それに伴う伝送損失の増大とを回避し得る。
誘電体層112の上には、減衰極形成用導体227を有する誘電体層117、キャパシタ電極228、229を有する誘電体層118、キャパシタ電極230、231を有する誘電体層119、接地導体32を有する誘電体層120、更には、保護層121が、この順序で、順次に積層されている。
誘電体層112に設けられた信号線211、212は、ビアホール221〜226によって、誘電体層119に設けられたキャパシタ電極230、231に電気的に接続される。
キャパシタ電極228、229の一端は、それぞれ、入出力端子T1、T2(図11、図12参照)に接続され、接地導体31、32は、接地端子GND1,GND2に接続される。これにより、LC回路を持つフィルタが得られる。
なお、本発明を適用する伝送線路は、図11〜図13に示したフィルタにのみ適用されるものではなく、他の構成を持つフィルタ、コンデンサ、カプラ、共振器、デュプレクサなどにも、広く適用できるものである。
以上、好ましい実施の形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、上記に対して更に種々の改変態様を採り得ることは自明である。
本発明を適用する伝送線路の一形態を示す斜視図である。 図1に示した伝送線路の断面図である。 図2に示した伝送線路の部分拡大図である。 既存の伝送線路の部分拡大図である。 本発明を適用する別の伝送線路に関する、図3と同態様のである。 本発明の一実施の形態における第1のシート用意工程を示す図である。 本発明の一実施の形態における第2のシート用意工程を示す図である。 本発明の一実施の形態における積層工程、剥離工程を示す図である。 伝送線路の製造に関し、図8の工程後の工程を示す図である。 本発明の別の実施の形態におけるシート用意工程を示す図である。 本発明を適用する電子部品の一例を示す分解斜視図である。 図11に示した電子部品の外観斜視図である。 図11及び図12に示した電子部品の等価的電気回路図である。
符号の説明
51 積層用セラミック基板
101 第1の構成部分
101a 第1の支持層
101b 第1の構成部分層
151 第1のシート
201 第2の構成部分
201a 第2の支持層
201b 第2の構成部分層
251 第2のシート

Claims (4)

  1. 同層に少なくとも2種類以上の構成部分を有する積層用セラミック基板の製造方法であって、
    第1の支持層の上に、凸部となる第1の構成部分と、前記第1の構成部分のない凹部とを有する第1のシート、を用意する第1のシート用意工程と、
    第2の支持層の上に、前記凹部に嵌合可能な凸部となる第2の構成部分と、前記第2の構成部分のない凹部とを有する第2のシート、を用意する第2のシート用意工程と、
    前記凸部を前記凹部に嵌合させるようにして、前記第1のシート及び第2のシートを積層させる積層工程と、
    前記積層工程の後に、前記第1の支持層及び第2の支持層の少なくとも一方を剥離し除去する剥離工程と、
    含み、
    前記工程を経ることにより、前記凹部が前記凸部によって埋められ、同層に前記第1の構成部分及び前記第2の構成部分を有する一枚の積層用セラミック基板を製造する、
    積層用セラミック基板の製造方法。
  2. 前記凹部及び凸部の双方又は一方は、対応する支持層の上に対応する構成部分を層状に形成し、レーザーによって構成部分を部分的に除去することによって、形成される、
    請求項1に記載の積層用セラミック基板の製造方法。
  3. 前記凹部及び凸部の双方又は一方は、対応する支持層の上にマスク層を設け、被マスク領域以外にペーストを塗布し、乾燥後、前記マスク層を除去することによって、形成される、
    請求項1又は2に記載の積層用セラミック基板の製造方法。
  4. 前記凹部及び凸部の双方又は一方の側面の外形は、層厚方向の断面において単一直線状又は半円弧状に形成されている、
    請求項1乃至3の何れか一項に記載の積層用セラミック基板の製造方法。
JP2006031726A 2006-02-08 2006-02-08 積層用セラミック基板の製造方法 Expired - Fee Related JP4666161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006031726A JP4666161B2 (ja) 2006-02-08 2006-02-08 積層用セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006031726A JP4666161B2 (ja) 2006-02-08 2006-02-08 積層用セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007210177A JP2007210177A (ja) 2007-08-23
JP4666161B2 true JP4666161B2 (ja) 2011-04-06

Family

ID=38489018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006031726A Expired - Fee Related JP4666161B2 (ja) 2006-02-08 2006-02-08 積層用セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP4666161B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114531A (ja) * 1991-10-22 1993-05-07 Tdk Corp 異質材部を有するセラミツクグリーンシート並びにセラミツク積層体部品の製造方法
JPH05159966A (ja) * 1991-12-09 1993-06-25 Murata Mfg Co Ltd セラミックグリーンシートの積層方法
JP2003017357A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2003318309A (ja) * 2002-04-19 2003-11-07 Murata Mfg Co Ltd キャビティ付き多層セラミック基板の製造方法
JP2004148610A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 複合体、複合積層体およびそれらの製造方法、並びにセラミック基板の製造方法
JP2005244070A (ja) * 2004-02-27 2005-09-08 Tdk Corp 多層セラミック基板及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114531A (ja) * 1991-10-22 1993-05-07 Tdk Corp 異質材部を有するセラミツクグリーンシート並びにセラミツク積層体部品の製造方法
JPH05159966A (ja) * 1991-12-09 1993-06-25 Murata Mfg Co Ltd セラミックグリーンシートの積層方法
JP2003017357A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2003318309A (ja) * 2002-04-19 2003-11-07 Murata Mfg Co Ltd キャビティ付き多層セラミック基板の製造方法
JP2004148610A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 複合体、複合積層体およびそれらの製造方法、並びにセラミック基板の製造方法
JP2005244070A (ja) * 2004-02-27 2005-09-08 Tdk Corp 多層セラミック基板及びその製造方法

Also Published As

Publication number Publication date
JP2007210177A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4404089B2 (ja) 貫通コンデンサアレイ
KR100849378B1 (ko) 적층 콘덴서
JP2008205073A (ja) セラミックコンデンサ
JP2001244117A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2004180032A (ja) 誘電体フィルタ
US6714100B2 (en) Monolithic electronic device
JP2007220874A (ja) 積層型セラミック電子部品及びlcノイズフィルタ
JP4666161B2 (ja) 積層用セラミック基板の製造方法
JP2007088917A (ja) 伝送線路、電子部品及び伝送線路の製造方法
JP6911369B2 (ja) 積層コイル部品の製造方法
JP2001119111A (ja) プリント配線板及びその製造方法
KR100287646B1 (ko) 스트립 라인 구조를 갖는 마이크로웨이브 소자 및 그의제조방법
WO2010116819A1 (ja) 電子部品の製造方法
JP2001319822A (ja) 積層セラミック電子部品の製造方法
JP2001307937A (ja) 積層セラミック電子部品の製造方法
JP2002305123A (ja) 積層セラミック電子部品の製造方法及び積層インダクタの製造方法
JP4582311B2 (ja) 信号伝送線路、電子部品及び信号伝送線路の製造方法
JP2007096939A (ja) 共振器、フィルタ、及び、共振器の製造方法
JP2002343640A (ja) 積層セラミック型電子部品
JP2005302844A (ja) 積層セラミック電子部品の製造方法
JPH10199746A (ja) 積層セラミック電子部品及びその製造方法
JP2008244153A (ja) 積層電子部品の製造方法
JPH09232806A (ja) 積層型誘電体フィルタ
JP2003017968A (ja) 積層フィルタ
JP2642754B2 (ja) Lc複合ネットワーク部品及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20100324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101027

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees