JP2005302844A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2005302844A
JP2005302844A JP2004113480A JP2004113480A JP2005302844A JP 2005302844 A JP2005302844 A JP 2005302844A JP 2004113480 A JP2004113480 A JP 2004113480A JP 2004113480 A JP2004113480 A JP 2004113480A JP 2005302844 A JP2005302844 A JP 2005302844A
Authority
JP
Japan
Prior art keywords
pattern
ceramic
conductor pattern
patterns
transfer sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004113480A
Other languages
English (en)
Inventor
Hideaki Matsushima
秀明 松嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004113480A priority Critical patent/JP2005302844A/ja
Publication of JP2005302844A publication Critical patent/JP2005302844A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】 アスペクト比が高いパターンを容易に形成することができ、かつ、内部導体パターンによる段差を解消することができる積層セラミック電子部品の製造方法を提供する。
【解決手段】 所定のパターン形状の窪み部を有する凹版に、導電ペーストを充填することによりコイル用導体パターン11〜14や層間接続用パターン15,16を形成する。さらに、コイル用導体パターン13の表面に層間絶縁層を設ける。所定のパターン形状の窪み部を有する凹版に、磁性体セラミックペーストを充填することにより内部導体パターンの略反転パターン形状の段差解消用磁性体セラミックパターン2〜7を形成する。これらのパターン2〜7,11〜16をそれぞれ転写シート21に仮転写する。次に、順次、転写シート21を圧着して、パターン2〜7,11〜16を本転写した後、転写シート21を剥離して積層体を形成する。
【選択図】 図1

Description

本発明は、積層セラミック電子部品の製造方法、特に、積層コモンモードチョークコイルや積層インダクタや積層インピーダンス素子や積層トランスや高周波線路デバイスなどの積層セラミック電子部品の製造方法に関する。
一般に、積層インダクタなどの積層セラミック電子部品の製造は、多数の内部導体パターンをマザーのセラミックグリーンシートの表面に印刷する工程と、このマザーのセラミックグリーンシートを複数枚積層し、圧着させて未焼成のセラミック積層体ブロックを形成する工程と、セラミック積層体ブロックを内部導体パターンの配置に合わせてカットし、個々の積層セラミックチップを切り出すカット工程と、切り出された積層セラミックチップを焼成する工程と、焼成した積層セラミックチップに外部電極を形成する工程とを順次経て行われる。
ところで、近年、積層セラミック電子部品の小型化に伴い、直流抵抗の低減のため、内部導体パターンを厚くしている。しかし、従来の製造方法では、セラミックグリーンシート上に内部導体パターンの厚みによる比較的大きい段差が生じる。そのため、セラミックグリーンシートを積層した後の圧着において、内部導体パターンが大きく変形し、内部歪みが発生し、積層ずれが生じることがある。
この段差の発生を解消する方法として、従来より、特許文献1に記載されている方法が知られている。この方法は、セラミックグリーンシート上に導電ペーストで内部導体パターンをスクリーン印刷した後、さらに、内部導体パターンに相応する部分を除いて磁性体ペーストをスクリーン印刷する方法である。これにより、内部導体パターン形成部とそれ以外の部分との高さがほぼ等しくなり、両者間の段差を少なくすることができる。
ところで、スクリーン印刷法は、容易にパターン形成ができるという長所があるものの、パターン幅と印刷厚みの比(アスペクト比)が高いパターン、言い換えると、膜厚が厚いパターンが出来ないという短所がある。また、磁性体ペースト、導電ペーストの順で印刷する場合、磁性体ペーストの印刷形状で導電ペーストの印刷形状が変わり、積層セラミック電子部品の電気特性がばらつくこともあった。逆に、導電ペースト、磁性体ペーストの順で印刷する場合、磁性体ペーストが内部導体パターン部分やビアホール部分にまで印刷され、そのために積層時におけるビアホールの層間接続が十分に行われない心配もあった。
特開平10−41136号公報
そこで、本発明の目的は、アスペクト比が高いパターンを容易に形成することができ、かつ、内部導体パターンによる段差を解消することができる積層セラミック電子部品の製造方法を提供することにある。
前記目的を達成するため、本発明に係る積層セラミック電子部品の製造方法は、
(a)所定のパターン形状の窪み部を有する凹版に、導電ペーストを充填することにより内部導体パターンを形成し、セラミック基材上に内部導体パターンを設ける工程と、
(b)所定のパターン形状の窪み部を有する凹版に、セラミックペーストを充填することにより内部導体パターンの略反転パターン形状の段差解消用セラミックパターンを形成し、セラミック基材上に段差解消用セラミックパターンを設ける工程と、
(c)内部導体パターン上に層間絶縁層を設ける工程と、
を複数回繰り返すことを特徴とする。
以上の方法により、内部導体パターンや段差解消用セラミックパターンは、平らな面または略平らな面に形成されるため、パターン精度が向上し、特性が安定する。また、凹版に、導電ペーストやセラミックペーストを充填することにより内部導体パターンや段差解消用セラミックパターンを形成するため、高アスペクト比の内部導体パターンや段差解消用セラミックパターンが容易に得られる。
また、本発明に係る積層セラミック電子部品の製造方法は、凹版に導電ペーストを充填することにより形成された内部導体パターンを転写シート上に仮転写した後、該内部導体パターンをセラミック基材上に本転写すると共に、凹版にセラミックペーストを充填することにより形成された段差解消用セラミックパターンを転写シート上に仮転写した後、該段差解消用セラミックパターンをセラミック基材上に本転写することを特徴とする。
以上の方法により、凹版にペーストをスキージングした後、転写シートに仮転写したときに残る凹版の窪み部周辺の不要なペーストは、転写シートからセラミック基材上に本転写したときに、パターン上部に僅かに残る程度である。従って、内部導体パターン同士のショート不良が抑えられる。
また、本発明に係る積層セラミック電子部品の製造方法は、セラミック基材上に設けられた段差解消用セラミックパターンの厚みを、セラミック基材上に設けられた内部導体パターンの厚みより厚く形成した状態で、内部導体パターン上に層間絶縁層を形成することを特徴とする。
以上の方法により、積層方向において隣接する二つのコイル用導体パターンの間に、層間絶縁層が精度良く形成される。
本発明によれば、内部導体パターンや段差解消用セラミックパターンが、平らな面または略平らな面に形成されるため、パターン精度が向上し、特性が安定する。また、導電ペーストやセラミックペーストを凹版に充填することによって、内部導体パターンや段差解消用セラミックパターンを形成するため、高アスペクト比の内部導体パターンや段差解消用セラミックパターンが容易に得られる。この結果、アスペクト比が高いパターンを容易に形成することができ、かつ、内部導体パターンによる段差を解消することができる積層セラミック電子部品が容易に得られる。
以下に、本発明に係る積層セラミック電子部品の製造方法の実施例について添付の図面を参照して説明する。なお、各実施例は個産品の場合を例にしているが、量産する場合には、多数の内部導体パターンや段差解消用セラミックパターンをマザーの転写シートに形成し、このマザーの転写シートからパターンを順次転写させて未焼成のセラミック積層体ブロックを形成する。そして、セラミック積層体ブロックを内部導体パターンの配置に合わせてカットして個々の積層セラミックチップを切り出し、切り出された積層セラミックチップを焼成し、焼成した積層セラミックチップに外部電極を形成することにより生産される。
[第1実施例、図1〜図24]
図1に示すように、積層コモンモードチョークコイル1は、コイル用導体パターン11,12,13,14と、コイル用導体パターン13の表面に設けられた層間絶縁層18(図8参照)と、層間接続用パターン15,16と、段差解消用磁性体セラミックパターン2,3,4,5,6,7と、予め導体が設けられていない外層用磁性体セラミックグリーンシート20などで構成されている。なお、剥離性のキャリアフィルム(転写シート)21は、後述するように最終的には除去されるものであり、積層コモンモードチョークコイル1を構成するものではない。また、図1においては、コイル用導体パターン11〜14と、層間接続用パターン15,16と、段差解消用磁性体セラミックパターン2〜7とは、転写シート21の下面側に配置している。
磁性体セラミックグリーンシート20は、例えば、透磁率が100〜400程度のNi−Zn−Cu系のフェライト粉末を結合剤などと一緒に混練したものをドクターブレード法などの方法でシート状にしたものである。
コイル用導体パターン11,12,14および層間接続用パターン15,16は、以下のようにして(いわゆる凹版転写法によって)製作される。ここでは、代表としてコイル用導体パターン11を例にして説明する。
図2に示すように、コイル用導体パターン11と同形状の深さが約50μmの窪み部41aを有し、かつ、離型処理された凹版41を準備する。凹版41は、透明ガラスやPET(ポリエチレンテレフタレート)、あるいは両者を貼り合わせたような紫外線透過性を有する材料からなる。
次に、図3に示すように、凹版41上に光硬化性樹脂を含む導電ペーストを供給した後、スキージングして窪み部41aに導電ペーストを充填する。このとき、窪み部41aの周辺に不要な導電ペースト(ひげ状やひだ状のもの)50が残ることがある。次に、高圧水銀灯やメタルハライドランプを光源とした波長の紫外線を照射して、窪み部41aに充填した導電ペーストを硬化させ、コイル用導体パターン11を形成する。導体パターン11〜14および層間接続用パターン15,16は、Ag,Pd,Cu,Auやこれらの合金などからなり、その膜厚は50μm程度である。
次に、図4に示すように、凹版41を裏返して転写シート21にコイル用導体パターン11を転写する。転写シート21には、温度により粘着力が変化する(温度依存性のある)テープを用いる。例えば、ニッタ株式会社製インテリマーテープ:クールオフタイプCS5025LC(商品名)を使用する。このテープは50℃以上になると粘着力が出て、50℃より低くなると粘着力がなくなる性質を有している。従って、コイル用導体パターン11を凹版41から転写シート21へ転写する際は、転写シート21を約60℃に加熱して粘着力がある状態にして行う。なお、転写シート21として、ニッタ株式会社製インテリマーテープ:ウオームオフタイプWS5030LC(商品名)を使用してもよい。このテープは50℃以上になると粘着力がなくなり、50℃より低くなると粘着力が出る性質を有している。
こうして図5に示すように、転写シート21上にコイル用導体パターン11が、不要な導電ペースト50とともに転写される。さらに、図6に示すように、コイル用導体パターン11の表面に、ディップ法もしくはロールコータ法などの方法によって接着剤17を塗布する。接着剤17は、コイル用導体パターン11を磁性体セラミックグリーンシート20上に確実に本転写できるようにするためのものである。接着剤17の塗布厚みは1〜2μm程度である。図7には、コイル用導体パターン11と同様の方法で転写シート21上に仮転写された層間接続用パターン15が示されている。なお、接着剤17は、導電性あるいは非導電性のいずれであってもよい。
コイル用導体パターン13も、前記コイル用導体パターン11の製造方法と略同様の凹版転写法によって製作される。ただし、転写シート21上にコイル用導体パターン13が転写された後、コイル用導体パターン13の表面に接着剤17を塗布する代わりに、図8に示すように層間絶縁層18を凹版転写法によって形成する点が異なる。層間絶縁層18の凹版転写法は、前記コイル用導体パターン11の製造方法と略同様の方法であるので、その詳細な方法は省略する。層間絶縁層18の厚みは50〜100μm程度(本第1実施例では50μm)とする。これにより、漏れ磁束低減・結合係数向上のための層間絶縁層18を、精度良く確実にコイル用導体パターン12上に設けることができ、かつ、層間絶縁層18形成のための凹版を準備する必要がなく、製造工程を簡略化できる。
層間絶縁層18の材料としては、絶縁性接着剤中にガラス粉末(好ましくは結晶化ガラス粉末)あるいは低透磁率材粉末(例えば、透磁率が10のNi−Zn−Cu系のフェライト粉末)が含まれているものが用いられる。本第1実施例では、SiO2/MgO/Al23(B23)=40〜50/40〜50/10〜20(5〜10)の組成からなる結晶化ガラス粉末が含まれている絶縁性接着剤を用いた。層間絶縁層18は、隣接するコイル用導体パターン12と13の間を絶縁するとともに、コイル用導体パターン12上に確実に本転写できるようにする機能をも有する。
コイル用導体パターン11と12は、層間接続用パターン15を介して電気的に直列に接続され、渦巻き状コイルL1を形成する。コイル用導体パターン11の引出し部は転写シート21の右辺奥側に露出し、コイル用導体パターン12の引出し部は転写シート21の左辺奥側に露出している。コイル用導体パターン13と14は、層間接続用パターン16を介して電気的に直列に接続され、渦巻き状コイルL2を形成する。コイル用導体パターン13の引出し部は転写シート21の左辺手前側に露出し、コイル用導体パターン14の引出し部は転写シート21の右辺手前側に露出している。コイルL1,L2はシート20の積み重ね方向に積み重ねられており、そのコイル軸はシート20の積み重ね方向に対して平行である。
段差解消用磁性体セラミックパターン2〜7は、前記コイル用導体パターン11の製造方法と略同様の凹版転写法によって製作される。ここでは、代表として段差解消用磁性体セラミックパターン2を例にして説明する。
コイル用導体パターン11が形成されない領域に、深さが約50μmの窪み部を有し、かつ、離型処理された凹版を準備する。ただし、段差解消用磁性体セラミックパターン5の凹版に限り、窪み部の深さを約100μmに設定する。
次に、凹版上に、光硬化性樹脂を含む透磁率が100〜400程度のNi−Zn−Cu系のフェライト粉末からなる磁性体ペーストを供給した後、スキージングして窪み部に磁性体ペーストを充填する。次に、高圧水銀灯やメタルハライドランプを光源とした波長の紫外線を照射して、窪み部に充填した磁性体ペーストを硬化させ、段差解消用磁性体セラミックパターン2を形成する。段差解消用磁性体セラミックパターン2,3,4,6の膜厚は50μm程度であり、段差解消用磁性体セラミックパターン5の膜厚は100μm程度である。
次に、凹版を裏返して転写シート21に段差解消用磁性体セラミックパターン2を転写する。こうして図9に示すように、各転写シート21上に、コイル導体パターン11〜14と層間接続用パターン15,16のそれぞれの略反転パターン形状を有している段差解消用磁性体セラミックパターン2〜7が転写される。
これら段差解消用磁性体セラミックパターン2〜7とコイル用導体パターン11〜14と層間接続用パターン15,16と層間絶縁層18と磁性体セラミックグリーンシート20は図1に示すように積み重ねられた後、一体的に焼成されて図24に示すような直方体形状を有するセラミック積層体30とされる。セラミック積層体30の左右の側面にはそれぞれ、入力外部電極31a,32aおよび出力外部電極31b,32bが形成されている。渦巻き状コイルL1の両端部は外部電極31aと31bに電気的に接続され、渦巻き状コイルL2の両端部は外部電極32aと32bに電気的に接続されている。
次に、以上の構成からなる積層コモンモードチョークコイル1の製造方法について図10〜図24を参照しながら説明する。
まず、図10に示すように、外層用磁性体セラミックグリーンシート20を複数枚積層した後、圧着してマザーセラミック外層ブロック20Aとする。次に、マザーセラミック外層ブロック20A上に、転写シート21を上にしてコイル用導体パターン11を載せ、位置合わせを行う。そして、プレス機で圧着することにより、図11に示すように、コイル用導体パターン11をマザーセラミック外層ブロック20A上に本転写する。この後、転写シート21を剥離する。これにより、転写シート21に仮転写したときに残る凹版41の窪み部41a周辺の不要な導電ペースト50は、転写シート21からマザーセラミック外層ブロック20A上に本転写したときに、コイル用導体パターン11上部に僅かに残る程度である。従って、コイル用導体パターン同士のショート不良を抑えることができる。
次に、図12に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして段差解消用磁性体セラミックパターン2を載せ、段差解消用磁性体セラミックパターン2の溝部2aがコイル用導体パターン11に填るように、位置合わせを行う。このとき、段差解消用磁性体セラミックパターン2の溝部2aは、コイル用導体パターン11と略同一形状であるが、その大きさはコイル用導体パターン11と等しいか、あるいはコイル用導体パターン11より若干大きく設計されている。そして、プレス機で圧着することにより、段差解消用磁性体セラミックパターン2をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。これにより、段差解消用磁性体セラミックパターン2の本転写の際に、コイル用導体パターン11が押し潰される心配がなくなり、コイル用導体パターン11の導体厚み変化による電気特性変化が発生しない。
次に、図13に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして層間接続用パターン15を載せ、位置合わせを行う。そして、プレス機で圧着することにより、層間接続用パターン15をコイル用導体パターン11の端部上に本転写する。この後、転写シート21を剥離する。
次に、図14に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして段差解消用磁性体セラミックパターン3を載せ、段差解消用磁性体セラミックパターン3の溝部3aが層間接続用パターン15に填るように、位置合わせを行う。そして、プレス機で圧着することにより、段差解消用磁性体セラミックパターン3をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。
次に、図15に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にしてコイル用導体パターン12を載せ、位置合わせを行う。そして、プレス機で圧着することにより、コイル用導体パターン12をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。コイル用導体パターン12の端部は、段差解消用セラミックパターン3の凹部3aから露出している層間接続用パターン15を介して、コイル用導体パターン11の端部に電気的に接続されている。
次に、図16に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして段差解消用磁性体セラミックパターン4を載せ、段差解消用磁性体セラミックパターン4の溝部4aがコイル用導体パターン12に填るように、位置合わせを行う。そして、プレス機で圧着することにより、段差解消用磁性体セラミックパターン4をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。
次に、図17に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして層間絶縁層18を表面に設けたコイル用導体パターン13を載せ、位置合わせを行う。そして、プレス機で圧着することにより、層間絶縁層18を介してコイル用導体パターン13をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。
次に、図18に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして段差解消用磁性体セラミックパターン5を載せ、段差解消用磁性体セラミックパターン5の溝部5aがコイル用導体パターン13に填るように、位置合わせを行う。そして、プレス機で圧着することにより、段差解消用磁性体セラミックパターン5をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。
次に、図19に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして層間接続用パターン16を載せ、位置合わせを行う。そして、プレス機で圧着することにより、層間接続用パターン16をコイル用導体パターン13の端部上に本転写する。この後、転写シート21を剥離する。
次に、図20に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして段差解消用磁性体セラミックパターン6を載せ、段差解消用磁性体セラミックパターン6の溝部6aが層間接続用パターン16に填るように、位置合わせを行う。そして、プレス機で圧着することにより、段差解消用磁性体セラミックパターン6をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。
次に、図21に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にしてコイル用導体パターン14を載せ、位置合わせを行う。そして、プレス機で圧着することにより、コイル用導体パターン14をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。コイル用導体パターン14の端部は、段差解消用磁性体セラミックパターン6の凹部6aから露出している層間接続用パターン16を介して、コイル用導体パターン13の端部に電気的に接続されている。
次に、図22に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして段差解消用磁性体セラミックパターン7を載せ、段差解消用磁性体セラミックパターン7の溝部7aがコイル用導体パターン14に填るように、位置合わせを行う。そして、プレス機で圧着することにより、段差解消用磁性体セラミックパターン7をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。なお、最上層は段差吸収パターンがなくても、素子の特性に大きな影響がないため、段差解消用磁性体セラミックパターン7は、段差解消用磁性体セラミックパターン6上とコイル用導体パターン14上に形成してもよい。
さらに、図23に示すように、この上に外層用セラミックグリーンシート20を複数枚積層し、マザーセラミック積層体ブロックとする。次に、このマザーセラミック積層体ブロックを本圧着する。この後、コイル用導体パターン11〜14の配置に合わせてカットする。
図24に示すように、マザーセラミック積層体ブロックから切り出された個々のセラミック積層体30は焼成された後、左右の側面に入出力外部電極31a,31b,32a,32bが形成される。入出力外部電極31a〜32bは塗布焼付け、スパッタリング、あるいは蒸着などの方法により形成される。
以上の方法によれば、段差解消用セラミックパターン2〜7にコイル用導体パターン11〜14および層間接続用パターン15,16に相応する溝部2a〜7aを形成し、この溝部2a〜7aに段差解消用セラミックパターン2〜7と同等の厚さのパターン11〜16(層間接続用ビアホール8を含む)を填め込むように本転写している。従って、コイル用導体パターン11〜14形成部とそれ以外の部分との高さがほぼ等しくなり、両者間の段差を少なくすることができる。そのため、磁性体セラミックグリーンシート20を積層した後の本圧着において、コイル導体パターン11〜14が殆ど変形せず、内部歪みや積層ずれも発生しにくくなる。
さらに、凹版41に導電ペーストや磁性体ペーストなどを充填することにより、コイル用導体パターン11〜14、層間接続用パターン15,16、層間絶縁層18および段差解消用磁性体セラミックパターン2〜7を形成しているので、狭ピッチおよび高アスペクト比の内部導体パターン11〜16や段差解消用磁性体セラミックパターン2〜7や層間絶縁層18が容易に得られる。この結果、小型で、電気特性の優れた積層コモンモードチョークコイル1が得られる。
[第2実施例、図25〜図28]
第2実施例は、積層コモンモードチョークコイル1の別の製造方法について説明する。この製造方法は、段差解消用磁性体セラミックパターン4の厚みを、コイル用導体パターン12の厚みより厚く形成した状態で、コイル用導体パターン12上に層間絶縁層18を形成する方法である。
第2実施例の製造方法は、コイル用導体パターン12をマザーセラミック外層ブロック20Aに本転写するまでの工程(図10〜図15)は、前記第1実施例の製造方法と同様であるので、その部分の説明については省略する。
厚さが約50μmのコイル用導体パターン12をマザーセラミック外層ブロック20Aに本転写した後、図25に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして段差解消用磁性体セラミックパターン4を載せ、段差解消用磁性体セラミックパターン4の溝部4aがコイル用導体パターン12に填るように、位置合わせを行う。そして、プレス機で圧着することにより、段差解消用磁性体セラミックパターン4をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。段差解消用磁性体セラミックパターン4の膜厚は100μm程度である。従って、段差解消用磁性体セラミックパターン4とコイル用導体パターン12との間には、約50μmの段差が発生する。
次に、図26に示すように、マザーセラミック外層ブロック20A上に、予め凹版転写法で製作しておいた層間絶縁層18(膜厚が50μm程度)の転写シート21を載せ、層間絶縁層18が段差解消用磁性体セラミックパターン4の溝部4aに填るように、位置合わせを行う。そして、プレス機で圧着することにより、層間絶縁層18をコイル用導体パターン12上に本転写する。この後、転写シート21を剥離する。
次に、図27に示すように、マザーセラミック外層ブロック20A上に、予め凹版転写法で製作しておいたコイル用導体パターン13(厚みが50μm程度)の転写シート21を載せ、位置合わせを行う。そして、プレス機で圧着することにより、コイル用導体パターン13を層間絶縁層18上に本転写する。この後、転写シート21を剥離する。
次に、図28に示すように、マザーセラミック外層ブロック20A上に、転写シート21を上にして段差解消用磁性体セラミックパターン5(膜厚が50μm程度)を載せ、段差解消用磁性体セラミックパターン5の溝部5aがコイル用導体パターン13に填るように、位置合わせを行う。そして、プレス機で圧着することにより、段差解消用磁性体セラミックパターン5をマザーセラミック外層ブロック20Aに本転写する。この後、転写シート21を剥離する。
これ以降の工程は、前記第1実施例の製造方法と同様であるので、その部分の説明については省略する(図19〜図24参照)。
以上の方法によれば、前記第1実施例と同様の作用効果を得ることができるとともに、積層方向において隣接する二つのコイル用導体パターン12と13との間に、層間絶縁層18を精度良く形成することができる。また、段差解消用磁性体セラミックパターン4の溝部4aに層間絶縁層18を形成することにより、層間絶縁層18を形成する際に、コイル用導体パターン12が押し潰されることがなくなり、コイル用導体パターン12の厚み変化による電気特性劣化の心配がなくなる。
[他の実施例]
なお、本発明は前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。積層セラミック電子部品は、積層コモンモードチョークコイルの他に、例えば、積層インダクタ、積層インピーダンス素子、積層トランス、積層LCフィルタ、あるいは、ストリップラインやマイクロストリップラインなどを有した高周波線路デバイスなどがある。
また、前記実施例では、層間絶縁層を転写シートを利用した凹版転写法で形成しているが、必ずしもこの方法に限るものではなく、転写シートを利用しない凹版印刷法やスクリーン印刷法によって形成してもよい。
本発明に係る積層セラミック電子部品の製造方法の第1実施例を説明するための分解斜視図。 図1に示したコイル用導体パターンの形成方法を示す斜視図。 図2に続く形成方法を示す斜視図。 図3に続く形成方法を示す斜視図。 図4に続く形成方法を示す斜視図。 図5に続く形成方法を示す斜視図。 図1に示した層間接続用パターンの形成方法を示す斜視図。 図1に示したコイル用導体パターンの形成方法を示す斜視図。 図1に示した段差解消用磁性体セラミックパターンの形成方法を示す斜視図。 図1に示した積層セラミック電子部品の製造方法を示す模式断面図。 図10に続く製造工程を示す模式断面図。 図11に続く製造工程を示す模式断面図。 図12に続く製造工程を示す模式断面図。 図13に続く製造工程を示す模式断面図。 図14に続く製造工程を示す模式断面図。 図15に続く製造工程を示す模式断面図。 図16に続く製造工程を示す模式断面図。 図17に続く製造工程を示す模式断面図。 図18に続く製造工程を示す模式断面図。 図19に続く製造工程を示す模式断面図。 図20に続く製造工程を示す模式断面図。 図21に続く製造工程を示す模式断面図。 図22に続く製造工程を示す模式断面図。 図23に続く製造工程を示す外観斜視図。 本発明に係る積層セラミック電子部品の製造方法の第2実施例を説明するための模式断面図。 図25に続く製造工程を示す模式断面図。 図26に続く製造工程を示す模式断面図。 図27に続く製造工程を示す模式断面図。
符号の説明
1…積層コモンモードチョークコイル
2,3,4,5,6,7…段差解消用磁性体セラミックパターン
11,12,13,14…コイル用導体パターン
18…層間絶縁層
20…磁性体セラミックグリーンシート
21…転写シート
30…セラミック積層体
41…凹版
41a…窪み部

Claims (3)

  1. 所定のパターン形状の窪み部を有する凹版に、導電ペーストを充填することにより内部導体パターンを形成し、セラミック基材上に前記内部導体パターンを設ける工程と、
    所定のパターン形状の窪み部を有する凹版に、セラミックペーストを充填することにより前記内部導体パターンの略反転パターン形状の段差解消用セラミックパターンを形成し、前記セラミック基材上に前記段差解消用セラミックパターンを設ける工程と、
    前記内部導体パターン上に層間絶縁層を設ける工程と、
    を複数回繰り返すことを特徴とする積層セラミック電子部品の製造方法。
  2. 凹版に導電ペーストを充填することにより形成された前記内部導体パターンを転写シート上に仮転写した後、該内部導体パターンを前記セラミック基材上に本転写すると共に、凹版にセラミックペーストを充填することにより形成された前記段差解消用セラミックパターンを転写シート上に仮転写した後、該段差解消用セラミックパターンを前記セラミック基材上に本転写することを特徴とする請求項1に記載の積層セラミック電子部品の製造方法。
  3. 前記セラミック基材上に設けられた前記段差解消用セラミックパターンの厚みを、前記セラミック基材上に設けられた前記内部導体パターンの厚みより厚く形成した状態で、前記内部導体パターン上に前記層間絶縁層を形成することを特徴とする請求項1または請求項2に記載の積層セラミック電子部品の製造方法。
JP2004113480A 2004-04-07 2004-04-07 積層セラミック電子部品の製造方法 Pending JP2005302844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004113480A JP2005302844A (ja) 2004-04-07 2004-04-07 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004113480A JP2005302844A (ja) 2004-04-07 2004-04-07 積層セラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2005302844A true JP2005302844A (ja) 2005-10-27

Family

ID=35334010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004113480A Pending JP2005302844A (ja) 2004-04-07 2004-04-07 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2005302844A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050390A (ja) * 2008-08-25 2010-03-04 Murata Mfg Co Ltd 積層型コイル部品の製造方法
WO2012077293A1 (ja) * 2010-12-10 2012-06-14 パナソニック株式会社 リチウムイオン電池の製造方法
JP2018133443A (ja) * 2017-02-15 2018-08-23 Tdk株式会社 積層コイル部品の製造方法
JP2018147961A (ja) * 2017-03-02 2018-09-20 Tdk株式会社 電子部品の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050390A (ja) * 2008-08-25 2010-03-04 Murata Mfg Co Ltd 積層型コイル部品の製造方法
WO2012077293A1 (ja) * 2010-12-10 2012-06-14 パナソニック株式会社 リチウムイオン電池の製造方法
US8945242B2 (en) 2010-12-10 2015-02-03 Panasonic Corporation Method for producing lithium-ion battery
JP2018133443A (ja) * 2017-02-15 2018-08-23 Tdk株式会社 積層コイル部品の製造方法
US10998129B2 (en) 2017-02-15 2021-05-04 Tdk Corporation Method for manufacturing laminated coil component
JP2018147961A (ja) * 2017-03-02 2018-09-20 Tdk株式会社 電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP3856047B2 (ja) 積層セラミック電子部品およびその製造方法
JP5482554B2 (ja) 積層型コイル
KR100336480B1 (ko) 적층형 코일 부품 및 그것의 제조 방법
JP2004128506A (ja) 積層型コイル部品及びその製造方法
US20120062348A1 (en) Laminated coil
KR20150014390A (ko) 적층 코일
JP2008078454A (ja) 多層セラミック基板およびその製造方法
JP2005302844A (ja) 積層セラミック電子部品の製造方法
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JP2001358018A (ja) 積層セラミック電子部品
JP4461814B2 (ja) 積層セラミック電子部品の製造方法
JP2006352018A (ja) 積層型電子部品
WO2010116819A1 (ja) 電子部品の製造方法
JP2001307937A (ja) 積層セラミック電子部品の製造方法
JP4952893B2 (ja) セラミック電子部品及びその製造方法
JP5245645B2 (ja) 積層型コイル部品の製造方法
JPH06283375A (ja) 積層電子部品の製造方法
JPH11288832A (ja) 積層インダクタ部品及びその製造方法
JP3684290B2 (ja) 積層電子部品とその製造方法
JP2005311223A (ja) 積層セラミック電子部品の製造方法
JPWO2005043564A1 (ja) 積層型磁性部品及びその製造方法並びに積層型磁性部品用積層体の製造方法
JPWO2005043565A1 (ja) 積層型磁性部品及びその製造方法並びに積層型磁性部品用積層体の製造方法
JPH05135949A (ja) 積層チツプインダクタおよびその製造方法
JPH03263310A (ja) 積層インダクタの製造方法