JPH0467359B2 - - Google Patents

Info

Publication number
JPH0467359B2
JPH0467359B2 JP2183684A JP2183684A JPH0467359B2 JP H0467359 B2 JPH0467359 B2 JP H0467359B2 JP 2183684 A JP2183684 A JP 2183684A JP 2183684 A JP2183684 A JP 2183684A JP H0467359 B2 JPH0467359 B2 JP H0467359B2
Authority
JP
Japan
Prior art keywords
copper
green sheet
ceramic
paste
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2183684A
Other languages
English (en)
Other versions
JPS60167489A (ja
Inventor
Nobuo Kamehara
Kazuaki Kurihara
Koichi Niwa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2183684A priority Critical patent/JPS60167489A/ja
Publication of JPS60167489A publication Critical patent/JPS60167489A/ja
Publication of JPH0467359B2 publication Critical patent/JPH0467359B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
発明の技術分野 本発明は、セラミツク回路基板の製造方法、特
に銅を配線材料とする多層セラミツク回路基板の
製造方法に係る。 技術の背景 LSI等の半導体装置用の回路基板は、今日、有
機材料基板が一般的に用いられている。しかし、
セラミツク基板の方が有機材料基板に比べて熱伝
導性が良く、かつ耐熱性が高い、化学的耐久性が
良いなどの長所を有しているので、最近、徐々に
有機材料基板の代替物としてセラミツク基板が用
いられるようになつてきている。 従来技術と問題点 セラミツク回路基板はアルミナを基本とする材
料からなるものが一般的であるが、アルミナの焼
結温度は1400〜1500℃と比較的高温であるため、
配線材料としてはタングステン、モリブデン、チ
タン等の高融点材料を用いる。しかし、これらは
導電抵抗率が高いので必ずしも望ましくない。そ
こで、焼結温度を約1000℃以下に抑えたセラミツ
ク材料が開発され、金、銀、銅のような低抵抗率
の配線材料を用いることができるようになつた
(特願昭57−19599号他)。低抵抗率の材料のうち、
金は高価であり、銀はマイグレーシヨンの問題が
あるので、銅を用いることができればそれが一番
望ましい。 しかし、セラミツクグリーンシートには有機バ
インダが混入されているので、焼成時に有機バイ
ンダを除去する必要がある。そのためには、酸化
性の雰囲気中で焼成を行なう必要があるが、酸化
性雰囲気中で焼成すると、銅は酸化されて非導電
体である酸化銅(CuO,Cu2O)になり、配線材
料としては用いられない。そこで、水素雰囲気中
の微量水蒸気含有量を特定の範囲に調整して、グ
リーンシート積層体中に含まれるバインダ成分は
飛散するが、銅の酸化は起こらない雰囲気を選択
して焼成を行なう方法を、本発明者らは提案し
た。しかし、この焼成方法では水素/水分圧のコ
ントロールが非常に厳密でなければならず、また
そのために、層数が多く、厚いグリーンシート積
層体を連続して焼成することは困難である。 発明の目的 本発明は、以上の如き従来技術に鑑み、銅を配
線材料として用いるセラミツク回路基板を、制御
が比較的容易な焼成雰囲気中で、連続して、多層
のセラミツクグリーンシート積層体を焼成して、
製造することを目的とする。 発明の構成 上記目的を達成するために、本発明では、セラ
ミツクグリーンシートのバイヤホール中に銅のほ
かにタングステン、モリブデン、鉄、アルミニウ
ム、インジウム等の銅より酸化され易い金属を充
填して焼成する。これによつて、ある程度の酸化
性雰囲気中で焼成しても、タングステン等の酸化
され易い金属が優先的に酸化されるために(即ち
還元剤として働くために)銅が酸化されずに残る
ことができる。タングステン等が酸化されても、
銅さえ酸化されずに残れば、回路基板として必要
な導電性は十分に保たれる。 発明の実施例 下記表に示す組成でボロシリケートガラスとア
ルミナからなるガラスセラミツクスラリーを作成
した。スラリーは表に示す原料の粉末等をアルミ
ナボールを用いて48時間ボールミリングして作成
した。
【表】 このスラリーをドクターブレード法で成形し、
厚さ0.3mmのグリーンシートを作成した。グリー
ンシートを定尺に切断した後、プレスで直径約
200μmのバイヤホールの打ち抜きを行なつた。 下記組成: 銅 100g アクリル(又はエチルセルロース)3〜5g テルピネオール 30〜40g 酸化ビスマス 0.2〜2g を有する市販の銅ペースト(粘度120〜200Pa・
S)にテルピネオールを添加して粘度を30〜
70Ps・Sに調整した。銅ペーストをグリーンシ
ートの下側から真空で引きながらバイヤホール部
に印刷充填した。印刷充填によつて銅ペーストは
第2図に見られるようにバイヤホールの壁面に沿
つて流れて壁面上に厚さ20〜30μm程度に付着す
る。もし、粘度が70Pa・Sより高いペーストを
用いると、第2図に示す如く、壁面に付着しにく
い。 次いで、鉄(粒径1μm以下が好ましい)100g、
アクリル3〜5g、およびテルピオネールを主成
分とする市販の鉄ペーストにテルピオネールを添
加して粘度を80〜120Pa・Sに調整した。銅ペー
ストの印刷充填と同様の手法で鉄ペーストをバイ
ヤホールの銅ペースト層の内側に数回印刷充填
し、バイヤホールの内部を完全に充満させた。こ
うしてバイヤホールの壁面側に銅、中心部に鉄を
充填したグリーンシートに銅ペーストを用いて配
線パターンを形成し、それらのシートを圧力
30MPa、温度130℃で30分間プレスして積層す
る。 第3図はこうして得られる積層グリーンシート
のバイヤホール付近の断面図で、セラミツクグリ
ーンシート1のバイヤホールの壁面側に銅ペース
ト層2、中心部に鉄ペースト層3が形成されてい
る。この積層グリーンシートを、酸素含有量10〜
600ppmの窒素雰囲気中、950℃の温度で2時間焼
成する。この焼成によつてセラミツクが焼結し、
その間に有機バインダであるアクリル(エチルセ
ルロース)が消散する。酸素含有量10〜600ppm
は有機バインダを消散させるために必要である。 焼結したセラミツク積層体(回路基板)におけ
るバイヤホール部分の導電抵抗率は2.5mΩ/
200μm(0.125Ω/cm)程度であつた。従来のよう
に銅ペーストだけを充填したグリーンシートを上
記の条件で焼成すると、良好なものでも0.3〜
3Ω/cm程度、悪いものは無限大の抵抗率であり、
しかもバラツキが多い。しかし、本発明の方法に
よれば、上記のように低抵抗率のものが一定して
得られる。 上記の例において還元剤として働く金属は鉄以
外でも、酸よりも酸化しやすいものであれば何で
もよいことは明らかであろう。 発明の効果 以上の説明から明らかなように、本発明によ
り、銅を配線材料とする多層セラミツク回路基板
を容易に製造することが可能になる。
【図面の簡単な説明】
第1図は低粘度ペーストのバイヤホールへの印
刷充填を説明する図、第2図は高粘度ペーストの
バイヤホールへの印刷充填を説明する図、第3図
は焼成前の積層グリーンシートの断面図である。 1……セラミツクグリーンシート、2……銅ペ
ースト、3……鉄ペースト。

Claims (1)

    【特許請求の範囲】
  1. 1 銅を配線材料とするセラミツク回路基板を製
    造するために、セラミツクグリーンシートにバイ
    ヤホールを開孔し、該バイヤホールの壁面に沿つ
    て銅ペーストを被着しかつ該バイヤホールの中心
    部に銅より酸化され易い金属のペーストを充填す
    ると共に、該セラミツクグリーンシートに銅ペー
    ストを用いて配線パターンを形成し、そして該セ
    ラミツクグリーンシートを積層し、得られた積層
    体を焼成することを特徴とするセラミツク回路基
    板の製造方法。
JP2183684A 1984-02-10 1984-02-10 セラミツク回路基板の製造方法 Granted JPS60167489A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2183684A JPS60167489A (ja) 1984-02-10 1984-02-10 セラミツク回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2183684A JPS60167489A (ja) 1984-02-10 1984-02-10 セラミツク回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS60167489A JPS60167489A (ja) 1985-08-30
JPH0467359B2 true JPH0467359B2 (ja) 1992-10-28

Family

ID=12066156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2183684A Granted JPS60167489A (ja) 1984-02-10 1984-02-10 セラミツク回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS60167489A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728129B2 (ja) * 1988-05-13 1995-03-29 日本特殊陶業株式会社 低温焼成セラミック基板の製造方法
JPH0547485Y2 (ja) * 1988-08-10 1993-12-14
JP4821589B2 (ja) * 2006-01-30 2011-11-24 ソニー株式会社 スピーカ装置

Also Published As

Publication number Publication date
JPS60167489A (ja) 1985-08-30

Similar Documents

Publication Publication Date Title
JPS60254697A (ja) 多層セラミック回路基板および製法
JPS599992A (ja) 多層配線基板の製造方法
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
US5062891A (en) Metallic inks for co-sintering process
JP3467872B2 (ja) 多層セラミック基板の製造方法
JP3121822B2 (ja) 導体ペーストおよび配線基板
JPH06237081A (ja) 多層セラミック基板の製造方法
JPH06100377A (ja) 多層セラミック基板の製造方法
JPH0467359B2 (ja)
JP3538549B2 (ja) 配線基板およびその製造方法
EP2520139B1 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
JP2724089B2 (ja) 導電性バイア形成方法および焼成された多層電子構造
JPH0812953B2 (ja) ガラスセラミックス多層回路基板焼結体
JPH06223621A (ja) 導体ペースト組成物
JP2000114724A (ja) 多層配線基板
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JPS63209150A (ja) 低誘電率絶縁体基板
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JPH0544840B2 (ja)
JP3222296B2 (ja) 導電性インキ
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JPH03116608A (ja) 導体ペーストおよび導体
JPH0588557B2 (ja)
JPH05343851A (ja) 多層セラミック基板の製造方法
JPH0321109B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees