JPH0650792B2 - 耐酸化金属導体を含むセラミック構造体及びその製造方法 - Google Patents

耐酸化金属導体を含むセラミック構造体及びその製造方法

Info

Publication number
JPH0650792B2
JPH0650792B2 JP63204870A JP20487088A JPH0650792B2 JP H0650792 B2 JPH0650792 B2 JP H0650792B2 JP 63204870 A JP63204870 A JP 63204870A JP 20487088 A JP20487088 A JP 20487088A JP H0650792 B2 JPH0650792 B2 JP H0650792B2
Authority
JP
Japan
Prior art keywords
copper
metal conductor
ceramic
based metal
binder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63204870A
Other languages
English (en)
Other versions
JPH01115194A (ja
Inventor
ダッドレイ・オーガスタス・チャンス
ガーレス・ジェフリィ・フォーハム
デヴィド・プライアン・ゴーランド
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH01115194A publication Critical patent/JPH01115194A/ja
Publication of JPH0650792B2 publication Critical patent/JPH0650792B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/086—Using an inert gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、金属導体を内部に含むセラミック基板の製造
に際して、バインダのバーンアウト中の酸化に耐性ある
金属導体の作成方法及び耐酸化性の金属導体を含むセラ
ミック基板に関する。こうした基板は、超大規模集積回
路を備えた半導体チップをその上に電気的に装着するた
めの回路基板として有用である。
Ｂ．従来技術 多層セラミック回路基板は、電気絶縁体として働くセラ
ミック層の間に挟まれた電気導体として働くパターン付
けされた金属層を含んでいる。こうしたセラミック基板
は、バインダと混合した、ガラス粒子またはガラス粒子
と結晶粒子の混合物の薄いグリーンシートと、バインダ
と混合した金属粒子を含有するペーストのパターンとを
一緒に積層して、セラミック・グリーンシートの間に導
体を形成させることによって作成される。このグリーン
シートを焼成してバインダ材料を焼きとばし、焼成して
粒子を高密度状態に合着させ、必要なら、さらに焼成し
て高密度化ガラス粒子を結晶化させるか、あるいはガラ
ス粒子と結晶粒子の混合物を結晶化させて絶縁体を形成
させ、かつ金属粒子を合着させて導電性金属線を形成さ
せる。
セラミック及びガラス・セラミックなどの用語は、当業
界ではしばしば同義的に使用される。本明細書では、混
乱をさけるため、次のような定義を用いることにする。
セラミックという用語は、微結晶間の間隙にガラスなど
の非結晶性物質を含むランダムに配向した微結晶の集合
体を意味する。合着または高密度化という用語は、熱処
理によってグリーンシート中の細孔密度を減少させるこ
とを言う。結晶化という用語は、合着後または高密度化
後にさらに加熱して、または合着ステップや高密度化ス
テップがない場合、単に加熱して、ガラスから微結晶を
形成させることを言う。焼結という用語は、完成したセ
ラミックを形成するのに必要な熱処理を言う。結晶化可
能なガラス粒子のグリーンシートの焼結とは、熱処理を
してグリーンシートを合着または高密度化させ、それに
加えて熱処理をしてガラスから微結晶を形成させること
である。ガラス粒子と結晶粒子の混合物の焼結とは、熱
処理をしてグリーンシートを合着または高密度化させ、
それに加えてさらに結晶化が必要な場合にのみ熱処理に
よって結晶化させることである。結晶化が必要なグリー
ンシートの場合、焼結温度という用語は、結晶化温度を
意味する。結晶化を必要としないグリーンシートの場
合、焼結温度という用語は、合着温度を意味する。
アルミナなど、粒子の合着及び高密度化に高温を要する
セラミック製の基板では、共焼結可能な導電性メタラジ
の選択が、高融点金属、たとえばモリブデン、タングス
テン、白金、パラジウムまたはそれら相互の組合せまた
はそれらとその他のある種の金属との組合せなどの耐火
金属に限られ、アルミナ焼結温度より融点の低い金、
銀、銅などの電気良導体の使用が排除される。アルミナ
は、良絶縁体で、高い熱伝導度と秀れた強度を有する。
しかし、誘電率及び熱膨張係数の点では不利である。基
板の誘電体材料中に埋設された金属導体で形成される伝
送線上でのパルス伝播速度は、材料の誘電率の平方根に
反比例するので、アルミナの誘電率が約１０と比較的高
いため、容認できない電気信号遅延が生じる。アルミナ
の熱膨張係数はシリコンに比べて高いので、チップ上の
デバイス素子及び回路素子を基板に電気的機械的に接続
しているはんだ接合部に、せん断応力が生じる。
近年、回路基板として使用するため、ガラス・セラミッ
クとしばしば呼ばれる材料が徹底的に研究されてきた。
一般に、これらのセラミックは、低い誘電率、シリコン
に近い値をもつ低い膨張係数、及び低い焼結温度を有す
る。焼結温度が低いので、電気導体として銅、貴金属な
どの低融点金属が利用できる。貴金属は、銅に比べて低
い抵抗率を有する。しかし、銅の方が安価であり、した
がって、これを使用すると、製造コストがかなり下が
る。銅を電気導体として使用する場合、セラミックを形
成させるのに使われるグリーンシート内部、及び銅導体
を形成させるのに使われるペースト内部に含まれる熱可
塑性有機バインダ材料を、銅があまり酸化されない雰囲
気中及び温度で解重合し、バーンアウトすることが必要
である。
バインダをうまくバーンアウトできないと、望ましいセ
ラミック特性が得られない。たとえば、バインダを充分
にバーンアウトしない場合、焼結セラミック中に残留カ
ーボンが残り、そのためにセラミックの誘導率が変わ
り、完全な高密度化が妨げられる。残留カーボン含有量
が僅か０．１％の場合でも、セラミックは、見かけの誘
電率が１０００以上の黒色になり、焼結したセラミック
は、絶縁体ではなく半導体となる。
バーンアウト用雰囲気が銅金属線及び銅金属面を酸化し
てはならないという追加的要件によって、バインダの除
去はさらに面倒になっている。銅が酸化されると、銅酸
化物がセラミック内部に拡散し、セラミックの誘電特性
が変化する。また、銅が酸化されると、膨張によってグ
リーン積層板内部に応力が生じ、そのため、グリーン積
層板の層はく離とひび割れが生じる恐れがある。このよ
うなひび割れは焼結熱処理によって除去できず、したが
って、ひび割れによって弱くなったセラミックが生じ
る。
バインダのバーンアウト及びセラミックの製造を一般に
記載している２つの参考文献は、ヘロン（Herron）等の
米国特許第４２３４３６７号明細書及びカメハラ（Kame
hara）等の米国特許第４５０４３３９号明細書である。
ヘロン等の米国特許第４２３４３６７号明細書は、水素
と水の雰囲気中で結晶化可能ガラスの粒子から成るグリ
ーン積層板を毎分１℃ないし３℃の速度で約７００℃な
いし８００℃のバーンアウト温度に加熱することによっ
て得られた、銅をベースとする導体膜の多段相互接続回
路パターンを含む焼結セラミック基板を形成する方法を
記載している。バーンアウト温度を下げると、炭素の除
去に、極度に過剰な時間がかかることになる。ヘロン等
の特許明細書の第４図から明らかなように、バインダの
バーンアウト時間は約１１時間である。こうした長時間
が必要なのは、トラップされた揮発性生成物によってセ
ラミック体がふくれて、焼結時に粒子が収縮せず膨張を
起こすのを避けるため、２）バインダ中の炭素を完全に
酸化するため、３）銅酸化物の形成から生じる銅導体の
急激な体積変化を避けるため、及び４）銅で中性状態に
還元し続けるためである。バインダをバーンアウトした
後、中性雰囲気中で積層板を焼結して、まず加熱によっ
て多層板を高密度状態に合着させ、次いで加熱によって
高密度化したガラス粒子から結晶を形成させることによ
り、セラミック材料を形成する。
１９８６年１１月１２日に出願しＩＢＭに譲渡された同
時係属中の米国特許出願第９２９９７５号明細書は、バ
インダをバーンアウトした後、銅をベースとする導体の
多段相互接続回路パターンを内部に含む焼結セラミック
基板を作成する方法を記載している。カメハラ等の米国
特許第４５０４３３９号明細書は、ガラス粒子と微結晶
粒子の混合物からなるグリーン積層板から、銅をベース
とする導体膜の多段相互接続回路パターンを含む焼結セ
ラミック基板を作成する方法を記載している。分圧０．
００５ないし０．３気圧の水蒸気を含む窒素などの不活
性雰囲気の制御された雰囲気中で、５５０ないし６５０
℃の温度で、グリーン積層板中のバインダをバーンアウ
トするのに充分な時間基板を焼成してバインダをバーン
アウトし、その後、水を含まない不活性雰囲気中で温度
を焼結温度にまで上げて、グリーン多層板を合着させ
て、セラミックを形成させる。カメハラ等の特許明細書
の第２図から明らかなように、バインダのバーンアウト
時間は約８時間である。用いるバーンアウト温度を高く
すると、グリーンシートのガラス成分が合着してバイン
ダ除去の進行を妨げるので、バーンアウト温度の上限は
６５０℃に制限される。
Ｃ．発明が解決しようとする問題点 カメハラ等の特許もヘロン等の特許も、バーンアウト温
度を上げてバーンアウト速度を増加させることを教示し
ている。本発明は、従来技術の方法で必要とされるほど
高温を必要とせずに、バーンアウト速度の増加を達成す
ることを目的とする。
本発明の方法では、まず空気中で約４５０ないし６００
℃の温度で焼成してバインダをバーンアウトすることに
よって得られる、銅をベースとする導体膜の多段相互接
続回路パターンを含む焼結セラミック基板を作成する。
このバインダのバーンアウト時間は、約１ないし４時間
であり、従来技術で必要とされる非常に長いバーンアウ
ト時間とは対照的である。バインダは、従来技術の雰囲
気中よりも空気雰囲気中の方が、効率良くバーンアウト
される。次いで、不活性雰囲気または還元性雰囲気中
で、温度をセラミック焼結温度にまで上げる。
バインダのバーンアウトをより高速で行なうこと、及び
特別な雰囲気中ではなく、空気雰囲気中でバインダのバ
ーンアウトを行なうことが本発明のもう一つの目的であ
る。従来技術は、空気中でのバインダのバーンアウトを
教示も示唆もしていない。バインダのバーンアウトに空
気を用いることにより従来技術で必要とされる特別な雰
囲気が不要になるので、ずっと複雑でなく高価でないセ
ラミック製回路基板の製造方法がもたらされる。
本発明の方法では、ヘロン等の特許に記載されている７
００℃ないし８００℃の温度範囲よりもかなり低い約４
５０℃ないし６００℃の温度で、バインダをバーンアウ
トする。カメハラ等の特許のバーンアウト温度は、本発
明のバーンアウト温度とほぼ同じである。ただし、本発
明の方法によると、上記の両特許の方法で必要とされる
時間の数分の一の時間でバインダがバーンアウトされ
る。
この改良されたバーンアウト法では温度、時間、雰囲気
などのパラメータが重要であるが、金属導体を内部に含
むセラミックを集積回路として使用する場合には、その
他の考慮点も守らなければならない。こうしたその他の
考慮点としては、次のような要件がある。まず、埋設導
線の抵抗率が、ほぼ純粋な銅の約３倍の抵抗率を有する
モリブデンなどの材料の抵抗率以下でなければならな
い。現況技術の多層セラミック基板、特に高性能応用分
野では、モリブデンの抵抗率はぎりぎりの値である。モ
リブデンの細線は低損失伝送線用として抵抗が高すぎ、
モリブデンの電圧面は配電系で必要とされる高電流用と
して提供が高すぎる。第２に、埋設導体の酸化が、グリ
ーン積層板を乱すほど大きくてはいけない。導体表面に
酸化物が形成されると、酸化された材料の体積が膨張
し、そのために生じたストレスによってグリーン積層板
の層はく離やひび割れが生じる恐れがある。第３に、誘
電率をアルミナの誘電率である約１０以下の値に保つた
め、セラミック中の金属酸化物の相互拡散によって生じ
るセラミックの誘電率の変化を、制限しなければならな
い。
全く意外なことに、セラミック基板内部に導体パターン
を形成する銅をベースとするメタラジに選択した添加剤
を加えることにより、バインダを空気中でバーンアウト
しながら、これらすべての要件を満たすことができるこ
とが判明した。これらの要件を満たす添加剤の例は、亜
鉛、白金、クロムである。約３ないし約２５重量％の亜
鉛は、空気中でバインダの急速なバーンアウトが可能な
点で、特にすばらしい。
既知の従来技術は、セラミック基板内に埋設した銅導体
中に添加剤を加えることを教示も示唆もしていない。半
導体技術分野で、耐食性のために添加剤を使用すること
が教示されていることはわかっている。ＩＢＭテクニカ
ル・ディスクロージャ・ブルテン（Technical Disclosu
re Bulletin）、第１３巻、第８号、ｐ．２１２５（１
９７１年１月）に所載のＰ．ファラー（Farrar）等の論
文「耐食アルミニウム銅合金（Corrosion Resistant Al
uminum-Copper Alloys）」に、半導体デバイス製造に有
用な耐食性導体をもたらす合金が記載されている。合金
の耐食性を増大させるために、少量の材料をアルミ銅合
金に加える。亜鉛は、そうした材料の１例であり、加え
る量は１重量％以下である。この論文は、単独でまたは
その他の従来技術と組み合わせて、銅をベースとする導
体を内部に含むセラミック基板の製造で、バインダのバ
ーンアウト中に銅をベースとする導体の酸化を避けるた
めに、銅に亜鉛をいくらかでも加えることを教示しては
いない。
本発明のもう一つの目的は、低抵抗導体としてパターン
付けした銅をベースとする層を内部に含む多層セラミッ
ク構造体の作成方法の改良を提供することにある。
本発明のもう一つの目的は、銅をベースとするメタラジ
を内部に含む積層未焼結グリーン複合体を空気中で焼成
することにより、セラミック絶縁体中にどんな炭素質残
留物も残さず、銅をベースとするメタラジをあまり酸化
させず、かつセラミック層を劣化させずに、有機バイン
ダ樹脂を空気中で完全にバーンアウトできるという、多
層セラミック回路基板を作成することにある。
本発明のもう一つの目的は、銅をベースとするメタラジ
に添加剤を加えることにより、改良された多層セラミッ
ク基板を、空気中でバインダをバーンアウトすることに
よって作成することにある。
本発明のもう一つの目的は、銅をベースとするメタラジ
に亜鉛、白金、クロムなどの添加剤を加えることによ
り、バインダを空気中でバーンアウトできるという、セ
ラミック製造方法を提供することにある。
本発明のもう一つの目的は、非常な低温を用いても、従
来技術の方法で得られるよりもかなり短時間でバインダ
をバーンアウトできるという、セラミック製造方法を提
供することにある。
本発明のもう一つの目的は、セラミックの誘電率が製造
工程によって悪影響を受けない、導体を内部に埋設した
セラミック構造を製造する改良された技法を提供するこ
とにある。
Ｄ．問題点を解決するための手段 本発明の方法は、その最も広義の態様では、セラミック
を形成するグリーンシート中及び導体を形成するペース
ト中のバインダを空気中でバーンアウトするという、銅
をベースとする導体を内部に含む多層セラミック複合体
構造を形成させることから成る。
この複合体構造は、バインダ内部にガラス粒子またはガ
ラス粒子と結晶粒子の混合物を分散させた熱可塑性有機
バインダから成る少なくとも一枚のグリーンシートから
形成される。グリーンシートの焼結温度は、複合体構造
内部で導体を形成する銅をベースとするメタラジの融点
より低い。グリーンシートの表面上に、複合体を形成す
る銅をベースとする導体のパターンを付着させる。この
複合体の主要導体成分は、銅である。
第１のグリーンシートの表面上に第２のグリーンシート
を重ね合せ、第１と第２のグリーンシートの間に導体パ
ターンを挟む。多層構造体の導体層及び導体層相互間の
グリーンシート層の数はいくつでもよい。各グリーンシ
ートを、一緒に積層させる。次いで、積層したグリーン
シートを空気雰囲気中でバーンアウト温度まで加熱し、
バインダを分解し除去するのに充分な時間、その温度に
保つ。
バーンアウト温度は、グリーン積層板及びその内部に含
まれる銅をベースとする導体ペーストの状態をかなり変
化させるには充分でない。空気雰囲気を不活性または還
元性の雰囲気に置き換える。次いで、積層板を焼結し
て、構造体内部内に少なくとも一層の銅をベースとする
導体層を有するセラミック構造を形成させる。ガラス粒
子のグリーンシートでは、焼結は、グリーン積層板を高
密度状態に合着させるのに充分な温度に加熱し、その後
に、加熱によってガラス粒子を結晶化させてセラミック
複合体材料にすることから成る。ガラス粒子と結晶粒子
の混合物のグリーンシートでは、追加の結晶化が必要で
ない場合、焼結は、単に加熱によってグリーン多層板を
高密度状態に合着してセラミックを形成することからな
る。追加の結晶化が必要な場合は、その後、高密度化し
た積層板を加熱して、ガラス粒子を結晶化しセラミック
を形成させる。
導体パターンを形成するのに用いる銅をベースとするメ
タラジは、銅を添加剤と組み合わせたもので、バインダ
をバーンアウトするために空気中で積層板を加熱する間
にメタラジに耐酸化性を付与する。
メタラジの抵抗率が銅の抵抗率の約３倍未満の値に維持
されるように、添加剤を選定する。添加剤は、導体パタ
ーン上での酸化物の形成を制限して、バインダのバーン
アウト及び焼結の際にグリーン積層板が層はく離やひび
割れを起こすことを実質上防止する。また、充分に焼結
させたセラミックの誘電率は、約１０未満である。
銅をベースとするメタラジは、銅と添加剤の合金や添加
剤で被覆した微細銅粒子など、金属をベースとする組合
せとすることができる。本発明を実施するのに有用な添
加剤は、亜鉛、白金、クロム、またはこれらの材料の組
合せである。亜鉛は、バインダを空気中でバーンアウト
する間に、銅をベースとする導体に耐酸化性を付与する
のに特に有効である。
本発明のより詳しい態様によると、多層セラミック構造
体内部の導体パターンが、構造体の少なくとも一表面に
延びている。この表面に半導体チップを装着し、このパ
ターン延長部の少なくとも一部に電気的に接続する。
上記及びその他の目的、特徴、利点は、好ましい実施例
について下記のより詳しい説明から明らかになる。
Ｅ．実施例 本発明によると、銅をベースとする導体の表面の酸化を
最小かつ無害な程度に保ちながら、焼結セラミック体を
形成させるのに使用するガラス粒子またはガラス粒子と
結晶粒子の混合物のグリーンシート中のバインダ、及び
焼結体内部に導体を形成させるのに使用する銅をベース
とするペースト中のバインダを、空気雰囲気中でバーン
アウトできることが発見された。亜鉛、白金、クロムな
どの添加剤と組合せた銅は、未処理の銅よりも耐酸化性
の強い基質である。本発明の方法によれば、このような
組合せを用いて、セラミック粒子内部に導体を形成させ
る。
本発明の方法によって形成されるセラミック複合体構造
は、半導体チップ上のデバイス素子や回路素子を、基板
と電気的に接続されたプリント回路板などの支持構造に
電気的に接続するために、半導体チップをその上に装着
する基板として有用である。
この複合体構造は、結晶化可能なガラス粒子またはガラ
ス粒子と結晶粒子の混合物の内部に分散させた熱可塑性
有機バインダから成る少なくとも一枚のグリーンシート
から構成される。通常使用されるセラミック用バインダ
は、Butvar［モンサント（Monsanto）社の登録商標］、
ポリビニルブチラール及びポリ酢酸ビニルである。この
ようなバインダは例示的なものにすぎず、それだけに限
られるものではない。グリーンシートの焼結温度は、複
合体構造内部で導体を形成する、銅をベースとするメタ
ラジの融点よりも低い。結晶化可能なガラス粒子から成
るグリーンシートの焼結温度は、その結晶化温度であ
る。ガラス粒子と結晶粒子の混合物の焼結温度は、さら
に結晶化する必要のない場合は、その合着温度であり、
さらに結晶化する必要がある場合は、その結晶化温度で
ある。
本発明を実施するのに有用な、結晶化可能なガラスの例
が、クマール（Kumar）等の米国特許第４３０１３２４
号明細書に開示され、このようなセラミック構造体を作
成する方法が、クマール等の米国特許第４４１３０６１
号明細書に開示されている。この２つの特許明細書の教
示を、引用により本明細書に組み込む。ここに開示され
たセラミック構造体は、誘電率が低いことが特徴であ
り、それと一緒に焼結できる銅をベースとするメタラジ
の回路と相溶性がある。これらのガラスの結晶化温度は
約８５０℃ないし９７０℃の範囲である。
上記の特許第４３０１３２４号及び第４４１３０６１号
明細書に開示された２種類のセラミックのうち、１種類
の主結晶相はリシア輝石Ｌｉ2Ｏ・Ａｌ2Ｏ3・４ＳｉＯ2
であり、もう１種類の主結晶相は董青石２ＭｇＯ・２Ａ
ｌ2Ｏ3・５ＳｉＯ2である。これらの焼結セラミックの
共通する特徴は、とりわけそのすぐれた焼結可能性と１
０００℃以下で結晶化することである。
リシア輝石ガラス及び董青石ガラスという用語は、本明
細書では、合着していないガラス粒子及び結晶化してい
ないガラス粒子を指す。リシア輝石セラミック及び董青
石セラミックという用語は、本明細書では合着したセラ
ミック及び結晶化したセラミックを指す。
本発明の多層セラミックは、クマール等の両方の特許明
細書に記載されているリシア輝石セラミック及び董青石
セラミックを含むが、それだけに限定されるものではな
い。
セラミックを形成させるのに用いるガラス粒子と結晶粒
子の混合物を形成させるのに有用な結晶粒子の例は、ア
ルミナ、リシア輝石、董青石、石英、ベータ・ユークリ
プタイト、窒化アルミニウムである。これらの微結晶
は、例示的なものにすぎず、それだけに限られるもので
はない。混合物中に含まれるガラス粒子は、ホウケイ酸
ガラスなど、合着して結晶粒子を包み込む高密度状態に
なる任意のガラスでよい。
グリーンシートの表面上に、エチルセルローズなどの銅
ペースト・バインダを含む銅をベースとする複合体によ
って構成された導体のパターンを付着させる。この複合
体の主な導体成分は銅である。
第１のグリーンシート上に第２のグリーンシートを重ね
合わせ、両者の間に導体パターンを挟む。両方のグリー
ンシートを一緒に積層させる。グリーンシートを、グリ
ーンシート相互間の銅をベースとするペーストのパター
ンと交互に積層させて、多層セラミック構造体を形成す
る。ガラス・シートによって分離した銅パターン同士
を、銅をベースとするペーストを詰めた、グリーンシー
ト中のスルーホールやヴァイアによって接続する。半導
体チップ基板用のセラミック構造体では、複合体構造の
少なくとも一表面に銅パターンを延ばす。
積層構造体を空気中で、基板の完全性を乱さない速度
で、バーンアウト温度にまで加熱する。バーンアウトが
速すぎる場合、グリーンシート中のバインダに含まれて
いる可塑剤があまりにも速く抜けて、ふくれを起こし、
グリーン積層板の層はく離をもたらす。積層板を、グリ
ーンシート中及び銅をベースとするペースト中のバイン
ダを分解して除去するのに充分な時間、バーンアウト温
度に保つ。バーンアウト温度は、銅をベースとする導体
パターンを溶かすほど高くてはならず、またガラス粒子
の合着を起こすほど高くてはならない。バインダを除去
するための必要条件は、すべての残留物が除去されるま
でセラミック本体が多孔性状態のままであることであ
る。バインダがバーンアウトしないうちに、グリーン積
層板中のガラス粒子が合着し始めた場合、セラミック内
にバインダ分解物がトラップされ、そのため、１）セラ
ミックの誘電率を増加させる炭素残留物が残り、２）完
全な高密度化を妨げる細孔がガラス・セラミック内に形
成され、３）トラップされた生成物の圧力が充分高い場
合には、グリーン積層板が層はく離を起こす。
銅をベースとする導体の主成分は、添加剤と組み合わせ
た銅である。本発明を実施するのに、次のような基準を
満足する添加剤なら、何でも使用できる。銅をベースと
するメタラジの抵抗率が、モリブデンの抵抗率にほぼ等
しい銅の抵抗率の約３倍未満の値に保たれるように、添
加剤を選ぶ。現在、モリブデンは、アルミナ多層セラミ
ック基板で使用されており、この改良された導体の抵抗
率はモリブデンよりも低くなければならない。メタラジ
の融点は、グリーン積層板の焼結温度よりも高くなけれ
ばならない。添加剤は、導体パターンを形成する金属の
表面での酸化物形成を防止し、または１）グリーン積層
板の実質的層はく離が起こらず、２）焼結セラミックに
ひび割れが生じず、かつ３）焼結セラミックの誘電率が
アルミニウムの誘電率である約１０以下に保たれる程度
に、酸化物の形成を抑えるものでなければならない。
本発明を実施するのに有用な添加剤の例は、亜鉛、白
金、クロム、またはこれら材料の組合せである。これら
は、例示的なものにすぎず、それだけに限られるもので
はない。銅をベースとする導体は、銅と添加剤の合金
や、添加剤を上に薄く被覆した粒度約１ないし５ミクロ
ンの微細な銅粒子などの金属組合せ材でよい。亜鉛は特
にユニークな添加剤で、本発明の方法によって空気中で
バインダを急速にバーンアウトできることが、判明して
いる。
添加剤で被覆した銅粒子から形成される導体の場合、バ
インダのバーンアウト中及び焼結中に温度を上げていく
と、添加剤が銅と結合する、すなわち合金化する。亜鉛
で被覆した銅粒子では、約４２０℃で混合が開始する。
混合後に前段の基準が満たされるように、銅粒子の大き
さに応じて被覆の厚さの許容範囲を決める。亜鉛添加剤
を含む焼結銅導体では、６マイクロオーム・cm未満の導
体抵抗率を得るには、１０重量％未満の亜鉛含有量が必
要である。銅粒子の大きさが約２ミクロンの場合、１０
重量％の亜鉛を得るには、厚さ約８８６オングストロー
ムの亜鉛被覆が必要である。
便宜上、以下では、銅と亜鉛の組合せについて本発明を
説明することにする。ただし、本方法はこのような組合
せに限定されるものでないことを了解されたい。
第１図は、銅亜鉛合金粉末を酸素中で加熱したものと、
実質上純粋な銅を酸素中で加熱したものから得られた熱
重量分析の結果を示す。酸素にさらした試料の重量変化
を測定する。試料の重量増加は、試料表面での酸化物形
成によるものである。毎分約５℃という代表的なバイン
ダをバーンアウトする加熱速度では、５００℃に達しな
いうちに銅が完全に酸化される。一方、亜鉛合金粉末で
は、銅は実質上酸化から保護される。亜鉛３％合金で
は、５００℃に達したとき重量増加は５％未満であり、
亜鉛１０％の合金では、５００℃で５時間たっても、重
量増加は５％未満である。純銅の重量増加はまた、１時
間半後に５００℃に達したとき、約２０％である。銅亜
鉛合金の重量増加は純銅のそれより少ないので、合金は
酸化される度合が低い。銅亜鉛合金の亜鉛含有量は、そ
の融点及び抵抗率に影響を与える。亜鉛含有量が増加す
るにつれて、融点は低下し、抵抗率は増加する。
銅亜鉛導体が埋設されたグリーン積層板の焼結温度で銅
亜鉛合金が溶融状態にならないような点まで、亜鉛含有
量を増加させることができる。たとえば、焼結温度が約
９５０℃のセラミック基板の場合、この程度の温度で
は、約２５重量％の亜鉛を含有する銅亜鉛合金は溶融し
ない。亜鉛の重量含有量の下限は、バインダのバーンア
ウト中に銅亜鉛導体が実質上酸化されない点である。こ
の条件を満足させるには、一般に、亜鉛が約３重量％よ
り多いことが必要である。
銅酸化物が形成されると体積がかなり膨張するため、銅
の表面が酸化されるにつれて、生じた銅酸化物の表面層
はひび割れするので、純銅の重量増加はかなり大きいと
考えられる。このようなひび割れがあると、銅のまだ酸
化されていない表面に酸素が接触できるようになり、そ
のため、さらに酸化物が形成される。
亜鉛添加剤を含む銅をベースとするメタラジを空気など
の酸化性雰囲気にさらすと、亜鉛が酸化されて、導体金
属の表面に酸化亜鉛ＺｎＯの被覆を形成すると考えられ
る。亜鉛酸化物は、銅酸化物よりも表面によく付着し、
ひび割れを起こしにくいと考えられる。また、酸化亜鉛
の形成は銅酸化物の形成よりも熱力学的に有利なので、
より速く進行する。表面酸化物形成が開始すると、銅も
亜鉛も酸化されて、表面に酸化物を形成する。酸化亜鉛
層の厚さの方がより急速に増加して、空気雰囲気から酸
素を酸化物を介して未酸化の銅及び亜鉛に運ぶ速度を大
幅に減少させる。このため、酸化亜鉛層がさらに厚くな
ることが、かなり減速される。表面の酸化物形成が開始
すると、付着力がより弱い銅酸化物はセラミック中に拡
散して行くと考えられる。酸化が進行するにつれて、酸
化亜鉛の表面層は、さらに酸化銅が形成されて、セラミ
ック中に拡散して行くのをかなり制限する。次のステッ
プで還元性雰囲気中でさらに加熱してグリーン・ガラス
のグリーン積層板を焼結すると、表面の金属酸化物及び
セラミック中に拡散して行った金属酸化物が還元されて
金属状態になる。セラミック内部に残った金属によっ
て、セラミックの誘電率が増加する。すなわち、自己制
限性表面酸化物の形成により、酸化物がセラミック中に
拡散する程度が制限されることによって、セラミックの
誘電率の変化が防止される。
白金など若干の添加剤も、バインダのバーンアウト中に
銅をベースとする導体表面の酸化を防止する。クロムな
どの添加剤も、亜鉛と同様に、自己制限性表面酸化物を
形成させる。
亜鉛など導体表面の自己制限性酸化を可能にする添加剤
は、少なくとも、銅をベースとする導体の体積増加をせ
いぜい約１５％しか許さない量だけ加える。体積増加が
それより大きくなると、バインダのバーンアウト中に、
未焼結のグリーン積層板にひび割れが生じる恐れがあ
る。一般に、このようなひび割れは、焼結で矯正されな
い。こうしたひび割れができると、焼結セラミックの強
度がかなり低下する。
銅及び銅亜鉛合金の金属面と積層させたリシア輝石や董
青石のセラミック・シートを２０層含む構造を、空気中
で５００℃及び６００℃で最大６時間バーンアウトし
た。その結果によれば、毎分３．６℃の温度勾配で５０
０℃に達したあと５００℃で１時間経過すると、バイン
ダが完全にバーンアウトされる。約３．３時間で、バイ
ンダは完全にバーンアウトされる。一方、銅平面を有す
る積層板ではかなりの破壊が見られた。
次いで、これらの構造体を、化生ガス（１０％Ｈ2−
Ｎ2）などの還元性雰囲気中または窒素ガスの中性雰囲
気中で、毎時約１ないし５℃の速度でセラミック焼結温
度たとえば９５０℃まで加熱して、その温度に２時間保
つと、得られるセラミック密度は理論的に計算した密度
の約９９％である。この加熱段階中に、前に指摘したよ
うに、導体表面に形成されていた酸化物が還元される。
酸化物を焼きとばすと、セラミック中に酸化物の金属成
分が残り、誘電率が増加する。セラミックの誘電率は、
アルミナの値である１０未満に保つことが望ましい。表
面酸化物が多すぎる場合、または還元が速すぎる場合に
は、酸素が逃げ出すことにより、積層シートの層はく離
が起こる恐れがある。
第１表は、（公知の４点探針法によって）測定した銅及
び銅亜鉛導体の電気抵抗率、及びこれらの構造体で銅酸
化物が拡散した結果として銅が結晶化セラミック中に移
動する距離を示す。
したがって、こうしたコンセプトに基づき、セラミック
／銅をベースとする多層基板からポリマーのバインダを
除去する方法が開発された。この方法は、導体の有害な
酸化なしに、バインダをバーンアウトまたは解重合させ
るために、金属導体の銅をベースとする内部パターンを
内部に含むグリーン・セラミック層の積層組立体を空気
中で加熱することを含んでいる。還元性雰囲気中でさら
に加熱すると、酸化された金属はその金属状態に復す
る。
本発明の好ましい実施例では、毎分約１℃ないし５℃の
速度で約４５０ないし６００℃のバーンアウト温度まで
バインダを空気中でバーンアウトする。この温度ではガ
ラスと微結晶の混合物中のホウケイ酸ガラスなどの低融
点ガラスでも、合着せず、使用できる。積層板は、バイ
ンダをバーンアウトさせるのに充分な時間、当明細書で
保持温度と呼ぶ上記温度に保つ。積層板を形成する好ま
しいグリーンシートは、リシア輝石ガラスや董青石ガラ
スの結晶可能なガラス粒子を含み、好ましい導体は約３
重量％ないし約２５重量％の亜鉛添加剤を含む銅であ
る。
バーンアウト温度が約４５０℃よりも低い場合、グリー
ンシート中に含まれるバインダ樹脂は充分にバーンアウ
トしない。バインダのバーンアウト温度の上限は、セラ
ミックの特性によって決まる。グリーンシートの積み重
ね層は、バインダが完全に除去できるように、バインダ
除去の保持温度で、多孔性でなければならない。保持温
度が高すぎると、ガラス粒子が高密度化してバインダ残
留物をトラップする。本発明の好ましい実施例で用いら
れるセラミックの例は、クマール等の上記の両特許に開
示されているリシア輝石ガラス及び董青石ガラスの処方
である。これらのセラミックの結晶化温度は、約８５０
℃ないし約９７０℃の範囲にある。第２の焼成段階で
は、積層多層ガラス構造体を、還元性または中性の雰囲
気中で毎分約１ないし５℃の速度で焼結温度まで加熱す
ることが好ましい。
回路基板用の金属面を内部に含む積層多層セラミック層
の焼成した複合構造体は、焼成積層板の少なくとも一平
面まで延びる金属パターンを有する。積層板上に、金属
延長部と電気接続する集積回路半導体チップを装着す
る。
例 この多層基板製造工程は、例として次のような基本ステ
ップを含んでいる。
第１ステップ 選んだ結晶可能なガラスのカレットは、クマール等の米
国特許第４３０１３２４号に開示されているリシア輝石
型のガラスであり、粉砕して平均粒度２ないし７ミクロ
ンの範囲にする。粉砕は２段階で行なうことができ、予
備的な乾式または湿式粉砕で４００メッシュの粒度とし
た後、平均粒度が２ないし７ミクロンにまで減少して流
し込み可能なスラリまたはスリップが得られるまで、適
当な有機添加剤及び溶剤と一緒にさらに粉砕する。所期
の粒度が得られるまで、添加剤及び溶媒の媒体中で一段
階で長時間カレットを粉砕することもできる。後者の場
合、オーバーサイズの粒子を除去するのに、濾過ステッ
プが必要となることもある。
例を挙げると、適当なバインダは、ジ安息香酸ジプロピ
ルグリコール（たとえば、テネシー製薬会社（Tennesse
e Products and Chemical Corp）から市販されているベ
ンゾフレックス（Benzoflex）可塑剤）などの可塑剤を
含むポリビニルブチラール樹脂である。その他の適当な
ポリマーは、酢酸ポリビニル、アクリル樹脂のあるもの
などである。同様に、フタル酸ジオクチル、フタル酸ジ
ブチルなど、その他の適当な可塑剤も使用できる。
気化し易い溶媒を加える目的は、（１）最初にバインダ
を溶解させてそれで個々のガラス粒子を被覆できるよう
にし、（２）スリップまたはスラリのレオロジーを調節
して良好な流し込み性を得ることである。この例の目的
に特に有効な溶媒は、米国特許第４１０４２４５号明細
書の２溶媒系、具体的にはメタノール／メチルイソブチ
ルケトン（重量比５：８）２溶媒系である。
第２ステップ 第１ステップのようにして調製したスリップまたはスラ
リーを、通常の技法に従って、好ましくはドクターブレ
ード法により、薄い（すなわち、厚さ約７５０ないし２
５０ミクロンの）グリーンシート中に流し込む。
第３ステップ 流し込んだシートを必要な寸法に圧断し、その中に必要
な構成のヴァイア・ホールを押し抜く。
第４ステップ 個々のシート中のヴァイア・ホール内へ、亜鉛を５重量
％含む銅亜鉛合金の金属化ペーストを押し出すまたはス
クリーン印刷する。
第５ステップ 次いで、第４ステップの個々のグリーンシート上へ、必
要な導体パターンで、適当な銅亜鉛合金のペーストまた
はインクをスクリーン印刷する。
第６ステップ ラミネート・プレス中で、第５ステップのようにして調
製した複数のシートを位置合せして一緒に積層する。
積層化に用いる温度及び圧力は、（１）個々のグリーン
シートを互いに接合させて一体式グリーン基板をもたら
し、（２）グリーンシートを充分に流動させて、導体パ
ターンを取り囲ませることができるものでなければなら
ない。
第７ステップ 積層板を焼結温度まで焼成して、バインダの除去、ガラ
ス粒子の高密度化または合着、結晶化によるガラス・セ
ラミックへの変換、及びそれと同時に導体パターン、高
密度の銅亜鉛線、及びヴァイア中の金属粒子の焼結を行
なう。
第２図に、代表的な焼成スケジュールを示す。この例で
は、グリーン積層板を空気中で毎分３．６℃の速度で５
００℃の保持温度にまで加熱する。積層板をこの温度に
約１時間保つ。空気雰囲気を化生ガス雰囲気（１０％Ｈ
2−Ｎ2）に切り換え、この時点で、再び毎分３．８℃の
速度でガラスの結晶化温度（すなわち、ガラス＃１２の
場合、約９６０℃）まで加熱し、この温度に約２時間保
ち、その後、毎分約３．８℃の速度で環境温度にまで温
度を下げて行く。
Ｆ．発明の効果 この発明によれば、金属導体の酸化を防止できるので、
セラミック構造体の層はく離やひび割れを防止できる。
また、空気中でバーンアウトしても酸化を防止できるの
で、バーンアウトの装置が簡潔かつ安価にすることがで
きる。また、この発明によれば、埋設導線の抵抗を低く
することができ、かつ、セラミックの誘電率も約１０以
下に制限することもできるという効果がある。
【図面の簡単な説明】
第１図は、銅及び銅亜鉛合金の熱重量分析の結果を示す
グラフである。 第２図は、本発明の１実施例による焼成スケジュールを
示す曲線である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】耐酸化性を有する銅系金属導体を含むセラ
    ミック構造体の製造方法であって、 結晶化可能なガラス粒子またはガラス粒子と微結晶粒子
    の混合物が分散された熱可塑性有機バインダを含むグリ
    ーンシートを少なくとも一つ形成するステップと、 主成分である銅とこれを空気雰囲気中で加熱した時に耐
    酸化性を付与する性質を有する添加剤とを含む銅系金属
    導体層を前記グリーンシートの表面に形成するステップ
    と、 空気雰囲気中で前記バインダを分解・除去するのに十分
    な温度に加熱し、十分な時間の間その温度に保持するス
    テップと、 還元性または不活性雰囲気中で焼結するステップと、を
    含み、 前記銅系金属導体層は前記空気雰囲気中で加熱・保持す
    るステップの際に十分な耐酸化性を有する前記銅系金属
    導体層を含むセラミック構造体の製造方法。
  2. 【請求項２】耐酸化性を有する銅系金属導体を含むセラ
    ミック構造体の製造方法であって、 結晶化可能なガラス粒子またはガラス粒子と微結晶粒子
    の混合物が分散された熱可塑性有機バインダを含むグリ
    ーンシートを少なくとも二つ形成するステップと、 主成分である銅とこれを空気雰囲気中で加熱した時に耐
    酸化性を付与する性質を有する添加剤とを含む銅系金属
    導体層を前記少なくとも２つのグリーンシートのうちの
    一つの表面に形成するステップと、 前記銅系金属導体層がその表面に形成されていないグリ
    ーンシートと前記銅系金属導体層がその表面に形成され
    たグリーンシートとを重ねて、前記銅系金属導体層を前
    記グリーンシート間に挟み込み、かつ、ラミネートする
    ステップと、 空気雰囲気中で前記バインダを分解・除去するのに十分
    な温度に加熱し、十分な時間の間その温度に保持するス
    テップと、 還元性または不活性雰囲気中で焼結するステップと、を
    含み、 前記銅系金属導体層は前記空気雰囲気中で加熱・保持す
    るステップの際に十分な耐酸化性を有する前記銅系金属
    導体層を含むセラミック構造体の製造方法。
  3. 【請求項３】前記銅系金属導体層は純銅の抵抗率の３倍
    未満の抵抗率を有し、その耐酸化性が前記空気雰囲気中
    での加熱・保持ステップにおいて前記セラミック構造体
    の層剥離やひび割れを実質的に防止し、前記セラミック
    の誘導率を１０未満にする、特許請求の範囲第２項記載
    の製造方法。
  4. 【請求項４】前記添加剤は、亜鉛、白金、クロムのうち
    の一つまたは一つ以上の組み合わせである、特許請求の
    範囲第１項または第２項記載の製造方法。
JP63204870A 1987-10-19 1988-08-19 耐酸化金属導体を含むセラミック構造体及びその製造方法 Expired - Lifetime JPH0650792B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11024687A 1987-10-19 1987-10-19
US110246 2008-10-31

Publications (2)

Publication Number Publication Date
JPH01115194A JPH01115194A (ja) 1989-05-08
JPH0650792B2 true JPH0650792B2 (ja) 1994-06-29

Family

ID=22331987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63204870A Expired - Lifetime JPH0650792B2 (ja) 1987-10-19 1988-08-19 耐酸化金属導体を含むセラミック構造体及びその製造方法

Country Status (3)

Country Link
EP (1) EP0312824B1 (ja)
JP (1) JPH0650792B2 (ja)
DE (1) DE3851294T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682018A (en) * 1991-10-18 1997-10-28 International Business Machines Corporation Interface regions between metal and ceramic in a metal/ceramic substrate
JPH05218654A (ja) * 1991-10-25 1993-08-27 Internatl Business Mach Corp <Ibm> マイクロ波を用いたセラミック複合構造の製造方法
EP0697725B1 (en) * 1994-08-19 2002-11-20 Hitachi, Ltd. Ceramic composition for circuit substrat and its fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59995A (ja) * 1982-06-16 1984-01-06 富士通株式会社 銅導体多層構造体の製造方法
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
FR2585181B1 (fr) * 1985-07-16 1988-11-18 Interconnexions Ceramiques Procede de fabrication d'un substrat d'interconnexion pour composants electroniques, et substrat obtenu par sa mise en oeuvre
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
DE3535081A1 (de) * 1985-10-02 1987-04-09 Vacuumschmelze Gmbh Verbundwerkstoff und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
JPH01115194A (ja) 1989-05-08
EP0312824A3 (en) 1990-10-10
EP0312824B1 (en) 1994-08-31
DE3851294T2 (de) 1995-03-30
EP0312824A2 (en) 1989-04-26
DE3851294D1 (de) 1994-10-06

Similar Documents

Publication Publication Date Title
US4234367A (en) Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
US5370759A (en) Method for producing multilayered ceramic substrate
US5337475A (en) Process for producing ceramic circuit structures having conductive vias
JPH0157054B2 (ja)
US5296189A (en) Method for producing metal powder with a uniform distribution of dispersants, method of uses thereof and structures fabricated therewith
JPH039636B2 (ja)
JPH0676245B2 (ja) ガラスセラミツク構造体焼成方法
US5147484A (en) Method for producing multi-layer ceramic substrates with oxidation resistant metalization
JPH0577197B2 (ja)
JP2528595B2 (ja) セラミック複合構造およびその形成方法
JP2533284B2 (ja) 制御されたグレイン・サイズを有する金属導電体の製造方法
JPH0650792B2 (ja) 耐酸化金属導体を含むセラミック構造体及びその製造方法
EP0538663B1 (en) Microwave methods of fabricating multi-layer ceramic substrates
JPH0812953B2 (ja) ガラスセラミックス多層回路基板焼結体
JP3216260B2 (ja) 低温焼成セラミックス多層基板及びその製造方法
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JPH066038A (ja) 低温焼成セラミックス多層基板の製造方法
JPH06268373A (ja) 多層回路基板の製造方法
JPH10341067A (ja) 無機多層基板およびビア用導体ペースト
JPH0554718B2 (ja)
JPH1116419A (ja) 導電性ペースト及びこれを用いたセラミックス多層基板の製造方法
JP2006100445A (ja) ガラスセラミック配線基板およびその製造方法
JPH05291754A (ja) セラミックス多層基板の製造方法
JPH06237082A (ja) 低温焼成セラミックス多層配線基板の製造方法