JP2000312060A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JP2000312060A
JP2000312060A JP11120846A JP12084699A JP2000312060A JP 2000312060 A JP2000312060 A JP 2000312060A JP 11120846 A JP11120846 A JP 11120846A JP 12084699 A JP12084699 A JP 12084699A JP 2000312060 A JP2000312060 A JP 2000312060A
Authority
JP
Japan
Prior art keywords
insulating layer
electronic component
layer
metallized
upper insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11120846A
Other languages
English (en)
Other versions
JP3699609B2 (ja
Inventor
Kotaro Nakamoto
孝太郎 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP12084699A priority Critical patent/JP3699609B2/ja
Publication of JP2000312060A publication Critical patent/JP2000312060A/ja
Application granted granted Critical
Publication of JP3699609B2 publication Critical patent/JP3699609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 小型化に伴って十分な封止幅の確保が困難と
なり、気密封止の信頼性が低くなっている。 【解決手段】 電子部品Eの搭載部1aを有しその電極
を外部に接続する複数のメタライズ導体層4が被着形成
された下部絶縁層1と、下部絶縁層1上に積層され、そ
の上面に蓋体を接合するための封止用メタライズ層5が
被着形成された枠状の上部絶縁層2とを具備する電子部
品搭載用基板であって、上部絶縁層2の内周面および/
または外周面に切り欠き部6を形成するとともに、この
切り欠き部6にメタライズ導体層4と封止用メタライズ
層5とを電気的に接続するメタライズ導体柱7を、その
上端面が上部絶縁層2の上面に対し同一面となるように
埋設している。十分な封止幅を確保でき、上部絶縁層2
のクラックの発生も有効に防止され、気密信頼性の高い
電子部品搭載用基板を提供することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子や水晶
振動子・表面弾性波素子等の電子部品を搭載するための
電子部品搭載用基板に関するものである。
【0002】
【従来の技術】従来、半導体素子や水晶振動子・表面弾
性波素子等の電子部品を搭載するための電子部品搭載用
基板は、例えば図7(a)に上面図で、図7(b)に図
7(a)のA−A断面図で示すように、上面中央部に電
子部品Eを搭載するための搭載部11aを有するとともに
この搭載部11aから下面にかけて導出する複数のメタラ
イズ導体層14が被着形成された下部絶縁層11と、この下
部絶縁層11の上面に搭載部11aを取り囲むようにして積
層され、その上面に金属蓋体(図示せず)を接合するた
めの封止用メタライズ層15が被着形成された枠状の上部
絶縁層12とから構成されている。そして、下部絶縁層11
の搭載部11aに電子部品Eを搭載するとともに電子部品
Eの各電極を例えば半田や金からなるバンプBを介して
メタライズ導体層14に電気的に接続し、しかる後、封止
用メタライズ層15の上面に金属蓋体を金−錫合金等のろ
う材を介して接合して電子部品搭載用基板と金属蓋体と
からなる容器の内部に電子部品Eを気密に封止すること
により電子装置となる。
【0003】また、この電子部品搭載用基板の下部絶縁
層11および上部絶縁層12の外周側面には、それぞれの絶
縁層を上下に貫通し、互いに連なった切り欠き部13・16
が各メタライズ導体層14と対応するようにして形成され
ており、各メタライズ導体層14は下部絶縁層11に形成さ
れた切り欠き部13の表面を介して下部絶縁層11の下面に
導出している。さらに、上部絶縁層12に形成された切り
欠き部16のうち選択されたものの表面に接続用メタライ
ズ層17を被着させることにより、封止用メタライズ層15
がメタライズ導体層14の1つに電気的に接続されてい
る。そして、電子部品Eを搭載して電子装置となした
後、封止用メタライズ層15が接続されたメタライズ導体
層14を例えばグランド電位に接続することにより、金属
蓋体をグランド電位となし、これにより電子部品Eに対
するグランドの安定性やシールド性を高めることを可能
としている。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の電子部品搭載用基板では、上部絶縁層12に切り欠き
部16が形成されており、この切り欠き部16の開口が上部
絶縁層12の上面に露出していることから、その開口の分
だけ上部絶縁層12の上面における封止幅が狭いものとな
るため、電子部品搭載用基板と金属蓋体とから成る容器
の気密信頼性が低下してしまうという問題点を有してい
た。
【0005】そこで、図8(a)に上面図で、図8
(b)に図8(a)のA−A断面図で示すように、下部
絶縁層11のみに切り欠き部13を設けるとともに上部絶縁
層12に直径が0.1 〜0.3 mm程度のビアホール18を設
け、このビアホール18内にメタライズ導体柱19を充填す
ることによって、封止用メタライズ層15とメタライズ導
体層14の1つとをメタライズ導体柱19を介して電気的に
接続してなる電子部品搭載用基板が提案されている。こ
の電子部品搭載用基板によれば、封止用メタライズ層15
が被着形成された上部絶縁層12に切り欠き部が形成され
ていないので、切り欠き部により上部絶縁層12の上面に
おける封止幅が狭いものとなることはない。
【0006】なお、このような従来の電子部品搭載用基
板は、下部絶縁層11および上部絶縁層12が酸化アルミニ
ウム質焼結体等のセラミックス材料から形成されてお
り、メタライズ導体層14および封止用メタライズ層15な
らびにメタライズ導体柱19がタングステンやモリブデン
等の高融点金属メタライズから形成されている。そし
て、このような電子部品搭載用基板は一般的には、適当
な打ち抜き加工およびメタライズペーストの印刷を施し
た複数のセラミックグリーンシートを積層した後、これ
を高温で焼成することによって製作されている。
【0007】しかしながら、近時の電子装置の小型化の
動きに伴い、電子部品搭載用基板はその大きさが1〜2
mm角程度の極めて小さなものとなってきており、その
ため、上部絶縁層12の上面における封止幅も0.2 〜0.4
mm程度と極めて狭いものとなってきている。そして、
このように封止幅が極めて狭いものとなった上部絶縁層
12にビアホール18を設けると、ビアホール18に充填され
たメタライズ導体柱19から上部絶縁層12の内周面および
外周面までの厚みが0.15mm以下の極めて薄いものとな
ってしまい、その結果、焼成時にメタライズ導体柱19と
上部絶縁層12の熱膨張係数の相違に起因して発生する熱
応力により上部絶縁層12が幅方向に押し広げられてメタ
ライズ導体柱19から上部絶縁層12の内周面および外周面
にかけてクラックが発生してしまうため、やはり気密信
頼性が低下してしまうという問題点を誘発した。
【0008】本発明はかかる従来の問題点に鑑み案出さ
れたものであり、その目的は、上部絶縁層の上面に十分
な封止幅を確保することができるとともに上部絶縁層に
クラックが発生することのない、気密信頼性に優れる電
子部品搭載用基板を提供することにある。
【0009】
【課題を解決するための手段】本発明の電子部品搭載用
基板は、上面に電子部品を搭載するための搭載部を有す
るとともにこの搭載部から下面にかけて前記電子部品の
電極を外部に接続するための複数のメタライズ導体層が
被着形成されてなる下部絶縁層と、この下部絶縁層上に
前記搭載部を取り囲むようにして積層され、その上面に
蓋体を接合するための封止用メタライズ層が被着形成さ
れてなる枠状の上部絶縁層とを具備する電子部品搭載用
基板であって、前記上部絶縁層の内周面および/または
外周面にこの上部絶縁層を上下に貫通する切り欠き部を
形成するとともに、この切り欠き部に前記メタライズ導
体層と前記封止用メタライズ層とを電気的に接続するメ
タライズ導体柱を、その上端面が前記上部絶縁層の上面
に対し同一面となるように埋設したことを特徴とするも
のである。
【0010】本発明の電子部品搭載用基板によれば、上
部絶縁層の内周面および/または外周面に、この上部絶
縁層を上下に貫通する切り欠き部を形成するとともに、
この切り欠き部内にメタライズ導体層と封止用メタライ
ズ層とを接続するメタライズ導体柱を、切り欠き部を埋
めてその上端面が上部絶縁層の上面、すなわち封止面に
対し同一面となるように埋設していることから、上部絶
縁層の上面における切り欠き部による開口はメタライズ
導体柱により塞がれているため、切り欠き部によって封
止幅が狭いものとなってしまうことはない。また、メタ
ライズ導体柱は上部絶縁層の内周面および/または外周
面に形成された切り欠き部に形成されていることから、
基板の焼成時に発生する熱応力により上部絶縁層が幅方
向に押し広げられることはなく、従って、ビアホール中
にメタライズ導体柱を形成した場合のようなクラックが
上部絶縁層に発生することもない。
【0011】
【発明の実施の形態】次に、本発明の電子部品搭載用基
板を添付の図面を基に説明する。
【0012】図1(a)は本発明の電子部品搭載用基板
の実施の形態の一例を示した上面図であり、図1(b)
は図1(a)におけるA−A断面図である。これらの図
において1は下部絶縁層、2は上部絶縁層であり、下部
絶縁層1の上面外周部に上部絶縁層2が積層一体化され
ることによって本発明の電子部品搭載用基板が形成され
ている。
【0013】下部絶縁層1は、酸化アルミニウム質焼結
体等のセラミックスからなる例えばその大きさが1〜2
mm角程度のほぼ四角平板であり、電子部品Eを支持する
ための支持体として機能する。そして、その上面中央部
には電子部品Eを搭載するための搭載部1aを有してお
り、この搭載部1aには電子部品Eが搭載される。
【0014】また、下部絶縁層1にはその側面に直径が
0.1 〜0.3 mm程度の半円状の切り欠き部3が複数形成
されている。そして、搭載部1a上面からこの切り欠き
部3の表面を介して下部絶縁層1の下面にかけてはタン
グステンやモリブデン等の金属粉末メタライズから成る
複数のメタライズ導体層4が被着形成されている。
【0015】メタライズ導体層4は電子部品Eの各電極
を外部に電気的に導出するための導電路として機能し、
その搭載部1a部位には電子部品Eの電極が例えば半田
や金から成るバンプBを介して電気的に接続される。そ
して、メタライズ導体層4の下部絶縁層1の下面に導出
した部位は、外部電気回路基板(不図示)の配線導体に
例えば半田を介して電気的に接続される。
【0016】なお、メタライズ導体層4は、その露出す
る表面にニッケル・金等の耐食性に優れ、かつ半田との
濡れ性に優れる金属をめっき法により1〜20μmの厚み
に被着させておくと、メタライズ導体層4の酸化腐食を
有効に防止することができるとともに、メタライズ導体
層4と電子部品Eや外部電気回路基板の配線導体との接
続を強固なものとなすことができる。従って、メタライ
ズ導体層4の表面には、ニッケル・金等の耐食性に優
れ、かつ半田との濡れ性に優れる金属をめっき法により
1〜20μmの厚みに被着させておくことが好ましい。
【0017】また、下部絶縁層1の上面外周部に積層さ
れた上部絶縁層2は、下部絶縁基体1と同質のセラミッ
クスからなる例えば略四角枠状であり、その上面の幅す
なわち封止幅が例えば0.2 〜0.4 mm程度と狭くなって
いる。この上部絶縁層2はその内周面と下部絶縁層1の
上面との間で電子部品Eを収容するための空所を形成す
るものであり、この空所内に電子部品Eが収容される。
【0018】さらに、上部絶縁層2の上面には、タング
ステンやモリブデン等の金属粉末メタライズから成る封
止用メタライズ層5が被着形成されている。
【0019】封止用メタライズ層5は上部絶縁層2上に
金属蓋体等(図示せず)を接合するための下地金属とし
て機能し、その上面には金属蓋体等が金−錫合金や半田
等のろう材を介して接合される。そして、これにより本
発明の電子部品搭載用基板と金属蓋体とからなる容器の
内部に電子部品Eが気密に封止されることとなる。
【0020】上部絶縁層2にはまた、これを上下に貫通
する、直径が0.1 〜0.3 mm程度の例えば略半円状の切
り欠き部6がその内周面に形成されている。
【0021】切り欠き部6は、下部絶縁層1のメタライ
ズ導体層4のうち選択されたものに対応する位置に形成
されており、この切り欠き部6内にはタングステンやモ
リブデン等の金属粉末メタライズからなるメタライズ導
体柱7が充填されている。
【0022】この場合、切り欠き部6はメタライズ導体
柱7で埋められており、メタライズ導体柱7はその上端
面が上部絶縁層2の上面に対し同一面となるように埋設
されていることから、切り欠き部6により上部絶縁層2
の上面の幅すなわち封止幅が狭いものとなってしまうこ
とはない。また、メタライズ導体柱7は上部絶縁層2の
内周面に形成された切り欠き部6内に形成されているこ
とから、上部絶縁層に設けたビアホール内に形成される
場合のように基板を焼成する際に発生する熱応力によっ
て上部絶縁層2を幅方向に押し広げて上部絶縁層2にク
ラックを発生させるようなこともない。従って、基板の
気密信頼性が低下するようなことはない。
【0023】メタライズ導体柱7は、封止用メタライズ
層5を選択されたメタライズ導体層4に電気的に接続す
る作用をなし、その上端面が封止用メタライズ層5に、
その下端面がメタライズ導体層4に接続されている。
【0024】そして、封止用メタライズ層5がメタライ
ズ導体柱7を介してメタライズ導体層4のうちの1つに
電気的に接続されていることから、このメタライズ導体
層4を例えばグランド電位に接続すれば、封止用メタラ
イズ層5がグランド電位に接続されることとなる。
【0025】なお、封止用メタライズ層5およびメタラ
イズ導体柱7は、その露出する表面に、ニッケル・金等
の耐食性に優れ、かつろう材との濡れ性に優れる金属を
めっき法により1〜20μmの厚みに被着させておくと、
封止用メタライズ層5およびメタライズ導体柱7の酸化
腐食を有効に防止することができるとともに、封止用メ
タライズ層5と金属蓋体との接合を強固なものとなすこ
とができる。従って、封止用メタライズ層5およびメタ
ライズ導体柱7の表面には、ニッケル・金等の耐食性に
優れ、かつろう材との濡れ性に優れる金属をめっき法に
より1〜20μmの厚みに被着させておくことが好まし
い。
【0026】次に、上述の実施の形態の一例の電子部品
搭載用基板を製造する方法について、工程毎の要部斜視
図である図2(a−1)・(a−2)〜(e)を基に説
明する。
【0027】まず、図2(a−1)および(a−2)に
示すように、下部絶縁層1となる領域がその外周を区画
する仮想線L1を介して多数個一体的に配列されたセラ
ミックグリーンシートG1と、上部絶縁層2となる領域
がその外周を区画する仮想線L2および内周を区画する
仮想線L3を介して多数個一体的に配列されたセラミッ
クグリーンシートG2とを準備するとともに、セラミッ
クグリーンシートG1の仮想線L1上に切り欠き部3と
なる円形の貫通孔H1を、セラミックグリーンシートG
2の仮想線L3上に切り欠き部6となる円形の貫通孔H
2をそれぞれ穿孔する。
【0028】なお、セラミックグリーンシートG1・G
2は、例えば下部絶縁層1および上部絶縁層2が酸化ア
ルミニウム質焼結体から成る場合であれば、酸化アルミ
ニウム・酸化珪素・酸化マグネシウム・酸化カルシウム
等の原料粉末に適当な有機バインダ・溶剤を添加混合し
て泥漿状となすとともに、これを従来周知のドクターブ
レード法やカレンダーロール法を採用してシート状に成
形することによって製作される。また、貫通孔H1・H
2は、従来周知の打ち抜き法やレーザ加工法を採用する
ことによって穿孔される。
【0029】次に、図2(b−1)および(b−2)に
示すように、セラミックグリーンシートG1の貫通孔H
1の内壁にメタライズ導体層4の切り欠き部3表面部位
となる金属ペーストP1を塗布するとともに、セラミッ
クグリーンシートG2の貫通孔H2内にメタライズ導体
柱7となる金属ペーストP2を充填する。
【0030】メタライズ導体層4およびメタライズ導体
柱7となる金属ペーストP1・P2は、例えばメタライ
ズ導体層4およびメタライズ柱導体7がタングステンメ
タライズからなる場合であれば、タングステン粉末に適
当な有機バインダ・溶剤を添加混合することにより得ら
れる。また、これらの金属ペーストP1の塗布やP2の
充填は、吸引法や圧入法を採用して行なえばよい。
【0031】次に、図2(c−2)に示すように、セラ
ミックグリーンシートG2の仮想線L3に沿って貫通孔
H3を従来周知の打ち抜き法を採用して穿孔する。この
とき、貫通孔H2および金属ペーストP2のほぼ半分が
打ち抜かれて、貫通孔H3の内壁に金属ペーストP2が
充填された半円状の切り欠き部が形成される。
【0032】次に、図2(d−1)および(d−2)に
示すように、セラミックグリーンシートG1の上面およ
び下面に貫通孔H1を覆うようにしてメタライズ導体層
4の上下面部位となる金属ペーストP3を印刷塗布する
とともに、セラミックグリーンシートG2の上面に金属
ペーストP2を覆うようにして封止用メタライズ層5と
なる金属ペーストP4を印刷塗布する。なお、金属ペー
ストP3やP4には金属ペーストP1やP2と同様のも
のを用いればよい。また、金属ペーストP3・P4の印
刷塗布は従来周知のスクリーン印刷法を採用して行なえ
ばよい。
【0033】そして、図2(e)に示すように、セラミ
ックグリーンシートG1の上面にセラミックグリーンシ
ートG2を仮想線L1とL2とが実質的に一致するよう
にして積層するとともに、これを還元雰囲気中において
約1600℃の温度で焼成し、しかる後、必要に応じてメタ
ライズ導体層4および封止用メタライズ層5ならびにメ
タライズ導体柱7の露出表面に電解めっき法や無電解め
っき法によりニッケルめっきおよび金めっきを施した
後、仮想線L1に沿って分割すれば、図1(a)および
(b)に示す電子部品搭載用基板が得られる。
【0034】かくして、本発明の電子部品搭載用基板に
よれば、極めて小型であっても十分な封止幅を有すると
ともに上部絶縁層2にクラックが発生することのない気
密信頼性の高い電子部品搭載用基板を提供することがで
きる。
【0035】なお、本発明は上述の実施の形態の一例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能である。例えば、上述の実
施の形態の一例では上部絶縁層2に設けた切り欠き部6
は上部絶縁層2の内周面に形成されていたが、図3に断
面図で示すように、メタライズ導体柱7で埋められた切
り欠き部6は上部絶縁層2の外周面に設けてもよい。
【0036】また、上述の実施の形態の一例では切り欠
き部6およびメタライズ導体柱7の断面形状は略半円形
であったが、その形状は四角形や三角形、半楕円形等の
種々の形状であってもよい。
【0037】また、上述の実施の形態の一例ではメタラ
イズ導体層4は下部絶縁層1に形成された切り欠き部3
の表面に被着されるように形成されていたが、メタライ
ズ導体層4は、図4に断面図で示すように、下部絶縁層
1に形成された切り欠き部3の内部に充填されるように
形成されていてもよい。
【0038】さらに、上述の実施の形態の一例では封止
用メタライズ層5はメタライズ導体層4のうちの1つに
接続されていたが、封止用メタライズ層5は、図5に上
面図で示すように、メタライズ導体層4のうち同電位と
なる2つのメタライズ導体層4にそれぞれメタライズ導
体柱6を介して接続されていてもよいし、3つ以上のメ
タライズ導体層4に接続されていてもよい。
【0039】またさらに、上述の実施の形態の一例では
下部絶縁層1は1層の絶縁層から形成されていたが、下
部絶縁層1は、図6に断面図で示すように、搭載部1a
を有する絶縁層1Aと、上面にメタライズ導体層4が被
着形成され、搭載部1aを取り囲む枠状の絶縁層1Bと
の2層の絶縁層から形成されていてもよいし、あるいは
3層以上の絶縁層から形成されていてもよい。この場合
には、搭載される電子部品Eとメタライズ導体層4との
接続は、通常はボンディングワイヤWを介して行なわれ
ることとなる。
【0040】
【発明の効果】本発明の電子部品搭載用基板によれば、
上部絶縁層の内周面および/または外周面にこの上部絶
縁層を上下に貫通する切り欠き部を形成するとともに、
この切り欠き部にメタライズ導体層と封止用メタライズ
層とを接続するメタライズ導体柱をその上端面が上部絶
縁層の上面に対し同一面となるように埋設していること
から、極めて小型の電子部品搭載用基板であっても、切
り欠き部によって封止幅が狭いものとなってしまうこと
はない。また、メタライズ導体柱は上部絶縁層の内周面
および/または外周面に形成された切り欠き部に充填さ
れて形成されていることから、ビアホール内に形成する
場合とは異なり、基板の焼成時に発生する熱応力により
上部絶縁層を幅方向に押し広げて上部絶縁層にクラック
を発生させることもない。従って、本発明の電子部品搭
載用基板によれば、極めて小型であって気密信頼性に優
れた電子部品搭載用基板を提供することができる。
【図面の簡単な説明】
【図1】(a)は本発明の電子部品搭載用基板の実施の
形態の一例を示す上面図であり、(b)は(a)に示す
電子部品搭載用基板のA−A断面図である。
【図2】(a−1)・(a−2)〜(e)は、それぞれ
図1(a)および(b)に示す電子部品搭載用基板の製
造方法を説明するための工程毎の要部斜視図である。
【図3】本発明の電子部品搭載用基板の実施の形態の他
の例を示す断面図である。
【図4】本発明の電子部品搭載用基板の実施の形態の他
の例を示す断面図である。
【図5】本発明の電子部品搭載用基板の実施の形態の他
の例を示す上面図である。
【図6】本発明の電子部品搭載用基板の実施の形態の他
の例を示す断面図である。
【図7】(a)は従来の電子部品搭載用基板を示す上面
図であり、(b)は(a)に示す電子部品搭載用基板の
A−A断面図である。
【図8】(a)は従来の電子部品搭載用基板を示す上面
図であり、(b)は(a)に示す電子部品搭載用基板の
A−A断面図である。
【符号の説明】
1・・・・・下部絶縁層 1a・・・・搭載部 2・・・・・上部絶縁層 4・・・・・メタライズ導体層 5・・・・・封止用メタライズ層 6・・・・・上部絶縁層2に形成された切り欠き部 7・・・・・メタライズ導体柱

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上面に電子部品を搭載するための搭載部
    を有するとともに該搭載部から下面にかけて前記電子部
    品の電極を外部に接続するための複数のメタライズ導体
    層が被着形成されてなる下部絶縁層と、該下部絶縁層上
    に前記搭載部を取り囲むようにして積層され、その上面
    に蓋体を接合するための封止用メタライズ層が被着形成
    されてなる枠状の上部絶縁層とを具備する電子部品搭載
    用基板であって、前記上部絶縁層の内周面および/また
    は外周面に該上部絶縁層を上下に貫通する切り欠き部を
    形成するとともに、該切り欠き部に前記メタライズ導体
    層と前記封止用メタライズ層とを電気的に接続するメタ
    ライズ導体柱を、その上端面が前記上部絶縁層の上面に
    対し同一面となるように埋設したことを特徴とする電子
    部品搭載用基板。
JP12084699A 1999-04-28 1999-04-28 電子部品搭載用基板 Expired - Fee Related JP3699609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12084699A JP3699609B2 (ja) 1999-04-28 1999-04-28 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12084699A JP3699609B2 (ja) 1999-04-28 1999-04-28 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JP2000312060A true JP2000312060A (ja) 2000-11-07
JP3699609B2 JP3699609B2 (ja) 2005-09-28

Family

ID=14796412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12084699A Expired - Fee Related JP3699609B2 (ja) 1999-04-28 1999-04-28 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP3699609B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP2005244211A (ja) * 2004-01-30 2005-09-08 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
JP2007508707A (ja) * 2003-10-15 2007-04-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子デバイス及びその製造方法
JP2009170499A (ja) * 2008-01-11 2009-07-30 Ngk Spark Plug Co Ltd パッケージ
US8064213B2 (en) 2004-01-30 2011-11-22 Panasonic Corporation Module with a built-in component, and electronic device with the same
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置
CN102709260A (zh) * 2012-05-08 2012-10-03 日月光半导体制造股份有限公司 半导体封装构造
JP2015220586A (ja) * 2014-05-16 2015-12-07 京セラ株式会社 圧電振動素子搭載用基板および圧電装置
JP2018152585A (ja) * 2015-11-25 2018-09-27 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
WO2019131866A1 (ja) 2017-12-28 2019-07-04 京セラ株式会社 配線基板、電子装置及び電子モジュール
WO2020208999A1 (ja) * 2019-04-12 2020-10-15 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ
KR20220030164A (ko) * 2020-09-02 2022-03-10 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP2007508707A (ja) * 2003-10-15 2007-04-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子デバイス及びその製造方法
JP2005244211A (ja) * 2004-01-30 2005-09-08 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
JP4619807B2 (ja) * 2004-01-30 2011-01-26 パナソニック株式会社 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
US8064213B2 (en) 2004-01-30 2011-11-22 Panasonic Corporation Module with a built-in component, and electronic device with the same
JP2009170499A (ja) * 2008-01-11 2009-07-30 Ngk Spark Plug Co Ltd パッケージ
JP2012174713A (ja) * 2011-02-17 2012-09-10 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置
CN102709260A (zh) * 2012-05-08 2012-10-03 日月光半导体制造股份有限公司 半导体封装构造
JP2015220586A (ja) * 2014-05-16 2015-12-07 京セラ株式会社 圧電振動素子搭載用基板および圧電装置
US11394362B2 (en) 2015-11-25 2022-07-19 Kyocera Corporation Electronic component housing package, electronic apparatus, and electronic module
JP2018152585A (ja) * 2015-11-25 2018-09-27 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
US10355665B2 (en) 2015-11-25 2019-07-16 Kyocera Corporation Electronic component housing package, electronic apparatus, and electronic module
WO2019131866A1 (ja) 2017-12-28 2019-07-04 京セラ株式会社 配線基板、電子装置及び電子モジュール
US11515242B2 (en) 2017-12-28 2022-11-29 Kyocera Corporation Wiring substrate, electronic device, and electronic module each having plate-shaped conductive portion in frame portion of insulation substrate
US11923288B2 (en) 2017-12-28 2024-03-05 Kyocera Corporation Wiring substrate, electronic device, and electronic module each having plate-shaped conductive portion in frame portion of insulation substrate
JPWO2020208999A1 (ja) * 2019-04-12 2021-11-18 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ
JP7101309B2 (ja) 2019-04-12 2022-07-14 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ
WO2020208999A1 (ja) * 2019-04-12 2020-10-15 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ
KR20220030164A (ko) * 2020-09-02 2022-03-10 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법
JP2022042482A (ja) * 2020-09-02 2022-03-14 ズハイ アクセス セミコンダクター シーオー.,エルティーディー 多面的な相互接続を実現するコネクタおよびその製造方法
JP7266073B2 (ja) 2020-09-02 2023-04-27 ズハイ アクセス セミコンダクター シーオー.,エルティーディー 多面的な相互接続を実現するコネクタおよびその製造方法
KR102595247B1 (ko) * 2020-09-02 2023-10-30 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법

Also Published As

Publication number Publication date
JP3699609B2 (ja) 2005-09-28

Similar Documents

Publication Publication Date Title
JP3699609B2 (ja) 電子部品搭載用基板
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP2007173629A (ja) 電子部品収納用パッケージおよび電子装置
JP2013110214A (ja) 電子部品収納用パッケージ
JP4388410B2 (ja) 多数個取り配線基板
JP2003318314A (ja) 多数個取り配線基板
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP2001308211A (ja) 電子部品収納用パッケージ
JPWO2019044706A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3464138B2 (ja) 電子部品収納用パッケージ
JP3464137B2 (ja) 電子部品収納用パッケージ
JP4355097B2 (ja) 配線基板の製造方法
JP3164802B1 (ja) 電子部品収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JP2003249750A (ja) 配線基板およびその製造方法
JP2017063165A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2005317595A (ja) 配線基板の製造方法
JP3464143B2 (ja) 電子部品収納用パッケージ
JP2003110037A (ja) 電子部品収納用パッケージ
JP2003224222A (ja) 半導体素子収納用パッケージ
JP3495247B2 (ja) 電子部品収納用容器
JP2003303910A (ja) 配線基板
JP2001308212A (ja) 電子部品収納用パッケージおよびその製造方法
JPH1167950A (ja) 電子部品収納用パッケージ
JP2002164456A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees