KR20220030164A - 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법 - Google Patents

다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220030164A
KR20220030164A KR1020210099054A KR20210099054A KR20220030164A KR 20220030164 A KR20220030164 A KR 20220030164A KR 1020210099054 A KR1020210099054 A KR 1020210099054A KR 20210099054 A KR20210099054 A KR 20210099054A KR 20220030164 A KR20220030164 A KR 20220030164A
Authority
KR
South Korea
Prior art keywords
layer
copper pillar
circuit
copper
dielectric layer
Prior art date
Application number
KR1020210099054A
Other languages
English (en)
Other versions
KR102595247B1 (ko
Inventor
씨엔밍 천
레이 펑
번시아 후앙
예지에 홍
Original Assignee
주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 filed Critical 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Publication of KR20220030164A publication Critical patent/KR20220030164A/ko
Application granted granted Critical
Publication of KR102595247B1 publication Critical patent/KR102595247B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 다면 상호 연결을 구현하는 커넥터를 개시한다. 상기 커넥터는 제1 회로층과 제2 회로층 사이에 있는 제1 유전체층; 상기 제1 유전체층에서 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 구리 기둥층; 상기 제1 회로층 상에 있는 제2 유전체층; 상기 제2 유전체층 상에 있는 제3 회로층; 및 상기 제3 회로층을 연결하는 수직의 제2 구리 기둥층을 포함하는 것을 특징으로 한다. 여기에서 상기 제2 유전체층에는 개구가 형성되어 상기 제1 회로층이 노출되고, 상기 제2 구리 기둥층은 상기 제1 유전체층과 상기 제2 유전체층의 측단면을 향하는 측면이 노출된다.

Description

다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법{CONNECTOR FOR IMPLEMENTING MULTI-FACETED INTERCONNECTION AND MANUFACTURING METHOD THEREOF}
본 발명은 전자 소자 패키징 구조에 관한 것으로, 더욱 상세하게는 반도체 패키징에서 연결 역할을 수행하는 다면 상호 연결을 구현하는 커넥터 구조 및 이의 제조 방법에 관한 것이다.
산업이 발전함에 따라 사람들은 소비 가전에 점점 더 다양한 기능을 추가하고 있다. 그러나 동시에 더 가볍고 얇으며 작은 제품을 요구하고 있어 전자 제품의 패키징는 더욱 조밀해지고 개별 패키지는 더 얇고 작아져야 한다. 이는 공정과 디바이스 제조에 큰 도전 과제가 되고 있다. 그러나 병렬로 연결된 상이한 패키지는 통상적으로 높낮이가 다르기 때문에 병렬 소자와 패키지에 추가적으로 축소할 수 있는 공간이 있다. 상이한 소자 및 패키지 사이의 측면을 전기적으로 연결하는 것은 패키지 공간 활용을 위한 기술적 해결책을 제공한다.
패키지 밀도를 높이는 일반적인 방법은 3D 적층 상호 연결을 구현하는 것이다. 예를 들어 칩을 적층한 후 다층 배선의 방식으로 연결하거나, TSV(Through Silicon Via)를 이용해 다중 칩 입체 상호 연결을 구현하는 방법이 있으며, 캐리어 보드를 이용해 패키징된 칩과 PCB 보드를 연결하는 방법 등도 있다. 이는 모두 "Z" 방향으로 상하가 연결되어 도통되나, 현재 "X" 방향과 "Y" 방향에서는 그 자체의 내부만 전기적으로 연결되므로 상이한 소자 및 패키지 사이의 캐리어 보드를 전기적으로 연결시키는 것은 아직 구현되지 않았다.
"X"와 "Y" 방향 상에서 상이한 소자 간의 전기적 연결을 구현하려면, 현재로서는 배선을 통해서만 가능하나 배선의 길이가 길고 전기의 전송 경로가 길기 때문에 비용이 높다. 또한 배선은 반드시 일정한 라디안으로 당겨지기 때문에 사용 가능한 공간을 많이 차지하게 된다.
측면 도통은 인접한 소자 간의 "전면 맞대기" 또는 "후면 맞대기" 방식으로 전기적 연결을 직접 구현할 수 있으므로 효과적으로 전송 거리를 단축하고 공간 활용도를 높일 수 있다. 측면 단자의 노출을 구현하는 방법은 통상적으로 기계 절삭의 방식을 사용하나, 패널 수준 기계 절삭은 그 절삭 정밀도가 일반적으로 100μm로 높지 않다. 웨이퍼 수준 절삭 장비를 사용하더라도 블레이드가 점프할 수 없기 때문 절삭 후 단일 제품이 되어 측벽 및 표면의 보호층 제작과 같은 후속 공정을 완료할 수 없다. 또한 모든 전자 산업에서는 절삭 시 직접적인 금속 절삭 동작을 선호하지 않는다. 그 주된 이유는 절삭 과정에서 금속의 과열과 연장 및 금속의 절삭분을 피하거나 제거할 수 없기 때문이다. 절삭 과정에서 발생하는 국부적인 과열로 인해 절연 물질에 변성 및 탄화가 일어나며, 변성과 동시에 금속의 연장된 부분과 절삭분이 대부분 용융 절연 물질 내부로 유입된다. 마이크로미터 수준의 거리 범위 내에서 금속 입자가 포함될 경우 사용 제품이 단락되어 고장이 발생할 수 있다. 또한 일반적으로 사용되는 절삭 블레이드는 고속도강, 초경합금 물질, 다이아몬드 등이다. 이는 구리 금속을 절삭하는 데 사용되며 블레이드에 대한 마손이 상당히 크고 마모량이 종래 비금속 물질의 10배에 가까워 가공 비용이 현저하게 증가한다.
따라서 종래의 패키지 밀도를 증가시키는 기술에는 이하의 결함이 있다.
1. "Z" 방향으로만 적층이 가능해 공간 활용도가 낮다.
2. 배선의 방식을 이용해서만 "X"와 "Y" 방향의 전기적 연결을 구현할 수 있으므로, 비용이 높고 전기 신호의 전송 경로가 길며 공간 활용도가 낮다.
3. 절삭 방법을 이용하여 측면 포트를 노출시키면, 절삭 금속의 절삭 블레이드에 대한 마손이 크고 가공 비용이 높다. 가공 과정에서 발생하는 높은 열은 절연 물질을 변성 및 탄화시키며, 금속 연장 부분 및 절삭분이 용융 절연 물질에 유입돼 제품의 단락과 고장을 유발할 수 있다. 또한 금속 표면에 절삭 흔적이 남고 표면 거칠기가 100마이크로미터 내지 밀리미터 수준으로 에칭 표면의 거칠기보다 현저하게 크다.
따라서 현재 상이한 소자를 상하 양면이 도통하도록 연결할 수 있을 뿐만 아니라 측면의 전기적 연결도 구현할 수 있는 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법이 시급하다. 이를 통해 공간 활용도를 향상시키고 전기 전송 경로를 단축하며 기계 절삭으로 인한 문제를 방지할 필요가 있다.
본 발명의 실시예는 상기 기술적 문제를 해결하기 위해 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법을 제공한다. 본 발명은 에칭 방식을 통한 금속 측면 노출로 다면 상호 연결을 구현함으로써, 공간 활용도를 높이고 전기 전송 경로를 단축하며 기계적 절삭으로 인한 문제를 방지한다.
본 발명은 다면 상호 연결을 구현하는 커넥터에 관한 것이다. 상기 커넥터는 제1 회로층과 제2 회로층 사이에 있는 제1 유전체층; 상기 제1 유전체층에서 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 구리 기둥층; 상기 제1 회로층 상에 있는 제2 유전체층; 상기 제2 유전체층 상에 있는 제3 회로층; 및 상기 제3 회로층을 연결하는 수직의 제2 구리 기둥층을 포함한다. 여기에서 상기 제2 유전체층에는 개구가 형성되어 상기 제1 회로층이 노출되고, 상기 제2 구리 기둥층은 상기 제1 유전체층과 상기 제2 유전체층의 측단면을 향하는 측면이 노출된다.
일부 실시예에 있어서, 상기 제2 구리 기둥층의 노출된 측면은 상기 제1 유전체층과 상기 제2 유전체층의 측단면보다 13μm 내지 30μm 낮다. 이러한 높이 차이는 패키징 용접에서 용접으로 인한 단락을 방지할 수 있다. 직접 삽입식 연결인 경우 탄성편의 높이로 사용하여 연결이 어긋나 탈락되는 것을 방지할 수도 있다.
일부 실시예에 있어서, 상기 제2 회로층의 하방에는 제3 유전체층 및 제3 유전체층 하방에 있는 제4 회로층이 더 형성되고, 상기 제3 유전체층에는 개구가 형성되어 상기 제2 회로층이 노출된다. 이를 통해 상하면 소자 적층의 상호 연결과 측면의 전기적 연결을 구현할 수 있다.
일부 실시예에 있어서, 상기 제3 유전체층에는 상기 제2 회로층과 상기 제4 회로층을 연결하는 제3 구리 기둥층이 형성된다.
일부 실시예에 있어서, 상기 제2 회로층과 상기 제3 회로층 상에 저항용접층이 형성되거나, 제2 회로층과 제4 회로층 상에 저항용접층이 형성된다.
일부 실시예에 있어서, 제1 유전체층, 제2 유전체층 및 제3 유전체층은 절연 물질 적층(lamination)을 통해 형성되며, 상기 절연 물질에는 벤조사이클로부텐(benzocyclobutene) 수지, 폴리페닐렌 에테르(polyphenylene ether), 폴리이미드(polyimide) 또는 에폭시(epoxy) 수지가 포함된다.
본 발명의 다른 일 양상은 다면 상호 연결을 구현하는 커넥터의 제조 방법에 관한 것으로, 이하의 단계를 포함한다.
a) 양면이 구리로 코팅된 임시 캐리어 보드를 준비한다.
b) 상기 임시 캐리어 보드의 표면 상에 제1 구리 기둥층 및 희생 구리 기둥층을 형성한다.
c) 희생 구리 기둥층의 측면 상에 에칭 정지층을 제공하고 전기도금하여 제2 구리 기둥층을 형성한다.
d) 절연 물질을 적층하여 제1 유전체층를 형성한다.
e) 제1 유전체층 상에 제1 회로층을 형성한다.
f) 제1 회로층 상에서 높이 방향을 따라 제2 구리 기둥층 및 희생 구리 기둥층을 연장하고 제1 회로층 상에 희생 구리층을 형성한다.
g) 제1 회로층 상에 절연 물질을 적층하여 제2 유전체층을 형성한다.
h) 임시 캐리어 보드를 제거한다.
i) 제1 유전체층 및 제2 유전체층 상에 제2 회로층 및 제3 회로층을 동시에 형성한다.
j) 상기 희생 구리층 및 상기 희생 구리 기둥층을 에칭하여 제거한다.
바람직하게는, 상기 임시 캐리어 보드는 양면에 모두 이중층 구리 포일이 압착 코팅된 임시 캐리어 보드를 포함한다.
일부 실시예에 있어서, 단계 b는,
임시 캐리어 보드 상에 에칭 정지층을 제공하는 단계;
에칭 정지층 상에 제1 포토레지스트층을 제공하는 단계;
제1 포토레지스트층을 패터닝하여 제1 패턴을 형성하는 단계;
제1 패턴에 전기도금하여 제1 구리 기둥층 및 희생 구리 기둥층을 형성하는 단계; 및
제1 포토레지스트층을 제거하는 단계를 포함한다.
일부 실시예에 있어서, 단계 c는,
제1 구리 기둥층 및 희생 구리 기둥층 상에 제2 포토레지스트층을 제공하는 단계;
제2 포토레지스트층을 패터닝하여 상기 희생 구리 기둥층의 양측을 노출시키는 제2 패턴을 형성하는 단계;
상기 희생 구리 기둥층의 양측에 에칭 정지층을 제공하는 단계;
상기 에칭 정지층 상에 전기도금하여 제2 구리 기둥층을 형성하는 단계; 및
상기 제2 포토레지스트층을 제거하는 단계를 포함한다.
일부 실시예에 있어서, 단계 d는,
제1 구리 기둥층, 제2 구리 기둥층 및 희생 구리 기둥층 상에 절연 물질을 적층하여 제1 유전체층을 형성하는 단계; 및
제1 유전체층을 얇게 만들어 제1 구리 기둥층, 제2 구리 기둥층 및 희생 구리 기둥층을 노출시키는 단계를 포함한다.
일부 실시예에 있어서, 단계 e는,
제1 유전체층 상에 제1 시드층을 제공하는 단계;
제1 시드층 상에 제3 포토레지스트층을 제공하는 단계;
제3 포토레지스트층을 패터닝하여 제3 패턴을 형성하는 단계;
제3 패턴에 구리를 전기도금하여 제1 회로층을 형성하는 단계; 및
제3 포토레지스트층을 제거하는 단계를 포함한다.
일부 실시예에 있어서, 단계 f는,
높이 방향으로 제2 구리 기둥층을 연장하는 단계;
제1 회로층 및 제2 구리 기둥층 상에 제4 포토레지스트층을 제공하는 단계;
제4 포토레지스트층을 패터닝하여 제4 패턴을 형성하고 제1 회로층 및 제2 구리 기둥층의 측면을 노출시키는 단계;
제1 회로층 상 및 제2 구리 기둥층의 측면 상에 에칭 정지층을 도금하는 단계;
에칭 정지층 상에 구리를 전기도금하여 제1 회로층 상에서의 희생 구리층을 형성하고 높이 방향으로 희생 구리 기둥층을 연장하는 단계; 및
제4 포토레지스트층을 제거하는 단계를 포함한다.
일부 실시예에 있어서, 단계 g는,
제1 회로층, 제2 구리 기둥층, 희생 구리층 및 희생 구리 기둥층 상에 절연 물질을 적층하여 제2 유전체층을 형성하는 단계; 및
제2 유전체층을 얇게 만들어 제2 구리 기둥층, 희생 구리층 및 희생 구리 기둥층을 노출시키는 단계를 포함한다.
일부 실시예에 있어서, 단계 i는,
제2 유전체층 상에 보호 필름을 제공하는 단계;
제1 유전체층 상에 에칭 정지층을 에칭하는 단계;
보호 필름을 제거하는 단계;
제1 유전체층 및 제2 유전체층 상에 제2 시드층을 제공하는 단계;
제2 시드층 상에 제5 포토레지스트층을 제공하는 단계;
제5 포토레지스트층을 패터닝하여 제5 패턴을 형성하는 단계;
제5 패턴에서 구리를 전기 도금하여 제1 유전체층 상에서의 제2 회로층 및 제2 유전체층 상에서의 제3 회로층을 형성하는 단계; 및
제5 포토레지스트층을 제거하는 단계를 포함한다.
일부 실시예에 있어서, 단계 j는,
제2 회로층 및 제3 회로층 상에 저항용접층을 형성하는 단계;
저항용접층 상에 보호 필름을 제공하는 단계;
희생 구리층 및 희생 구리 기둥층을 에칭하는 단계; 및
보호 필름을 제거하는 단계를 포함한다.
바람직하게는, 노출된 금속 표면 상에 표면 금속 처리를 수행하여 보호층을 형성하는 단계를 더 포함한다.
일부 실시예에 있어서, 단계 i와 단계 j 사이에,
높이 방향으로 제2 구리 기둥층을 연장하는 단계;
제2 회로층 상에 희생 구리층 및 높이 방향으로 연장되는 희생 구리 기둥층을 형성하는 단계;
제2 회로층 상에 제3 유전체층을 적층하는 단계; 및
제3 유전체층에 제3 구리 기둥층 및 제4 회로층을 형성하여, 제3 구리 기둥층을 통해 제2 회로층과 제4 회로층을 연통시키는 단계를 더 포함한다.
일부 실시예에 있어서, 단계 j는,
상기 제3 회로층 및 제4 회로층 상에 저항용접층을 형성하는 단계;
저항용접층 상에 보호 필름을 제공하는 단계;
희생 구리층 및 희생 구리 기둥층을 에칭하는 단계; 및
보호 필름을 제거하는 단계를 더 포함한다.
본 발명에 대한 이해를 돕고 본 발명의 실시예를 설명하기 위해, 이하에서는 예시의 방식으로 첨부 도면을 참고하였다.
구체적인 첨부 도면의 참고에 있어서 특정 첨부 도면은 예시적인 것으로 본 발명의 바람직한 실시예를 설명하기 위한 것이며, 본 발명의 원리 및 개념에 대한 설명을 위해 가장 유용하고 가장 이해하기 쉬운 것으로 간주되는 도면을 제공하기 위해 제시되었다는 점에 유의해야 한다. 이와 관련하여, 본 발명의 구조적 세부 사항은 본 발명의 기본적인 이해에 필요한 세부 사항의 수준을 넘어서 설명하지 않았으며, 첨부 도면을 참고한 설명을 통해 본 발명이 속한 기술 분야의 당업자는 본 발명의 여러 형태가 실제로 어떻게 구현될 수 있는지 이해할 수 있다. 첨부 도면은 이하와 같다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 다면 상호 연결을 구현하는 커넥터의 개략도이다.
도 1d 내지 도 1e는 본 발명의 다른 일 실시예에 따른 다면 상호 연결을 구현하는 커넥터의 개략도이다.
도 2a 내지 도 2w는 본 발명에 따른 다면 상호 연결을 구현하는 커넥터의 제조 방법에서 각 단계의 중간 구조의 단면도이다.
도 1a는 다면 상호 연결을 구현하는 커넥터(100)의 단면도를 도시한 것이다. 커넥터(100)는 제1 회로층(110)과 제2 회로층(112) 사이의 제1 유전체층(101); 제1 유전체층(101)에서 제1 회로층(110)과 제2 회로층(112)을 연결하는 제1 구리 기둥층(120); 제1 회로층(110) 상에 있는 제2 유전체층(102); 제2 유전체층(102) 상에 있는 제3 회로층(114); 및 제3 회로층(114)을 연결하는 수직의 제2 구리 기둥층(122)을 포함한다. 제2 유전체층(102)에는 개구가 형성되어 제1 회로층(110)이 노출되고, 제2 구리 기둥층(122)은 제1 유전체층(101)과 제2 유전체층(102)의 측단면을 향하는 측면이 노출된다. 제2 회로층(112) 및 제3 회로층(114) 상에 저항용접층(170)이 형성된다. 커넥터(100)는 측단면이 노출된 제2 구리 기둥층(122)을 통해 측면의 전기적 연결을 수행할 수 있고, 저항용접층(170) 상의 윈도우는 PCB 보드에 연결될 수 있다. 제1 회로층(110) 상의 노출 표면에는 칩 또는 소자를 실장하여 상하 양면과 측면 상의 다면 상호 연결을 구현할 수 있다.
도 1b는 도 1a의 측면도로서, 측면의 전기적 연결을 위한 제2 구리 기둥층(122)의 커넥터(100) 측단면 상에서의 노출 측면을 도시하였다.
도 1c도 1b의 B-B'선을 따르는 단면도이다. 제2 구리 기둥층(122)의 노출된 측면(152)은 커넥터(100)의 유전체층의 측단면(150)보다 낮으며, 바람직하게는 약 13μm 내지 30μm 낮다. 상기 높이 차이는 패키징 용접 과정에서 용접으로 인한 단락을 방지할 수 있다. 직접 삽입식 연결인 경우 탄성편의 높이로 사용되어 연결이 어긋나 탈락되는 것을 방지할 수도 있다.
도 1d는 다면 상호 연결을 구현하는 커넥터(200)의 단면도를 도시한 것이다. 커넥터(200)는 커넥터(100)와 유사하나, 제2 회로층(112)의 하방에 제3 유전체층(103) 및 제3 유전체층(103) 하방에 있는 제4 회로층(116)이 더 형성되고, 제3 유전체층(103)에 개구가 형성되어 제2 회로층(112)이 노출된다. 제3 유전체층(103)에는 제2 회로층과 제4 회로층을 연결하는 제3 구리 기둥층(124)이 형성된다. 제2 회로층(112) 및 제4 회로층(116) 상에 저항용접층(170)이 형성된다. 제1 회로층(110) 및 제2 회로층(112) 표면 상에 소자를 실장하고 제2 구리 기둥층(122)의 측면에 측면의 전기적 연결을 수행하며, 저항용접층(170)의 윈도우를 통해 PCB 보드를 연결함으로써 상하면 소자 적층의 상호 연결과 측면의 전기적 연결을 구현할 수 있다.
도 1e는 도 1d의 측면도를 도시하였다. 제2 구리 기둥층(122)은 제1 유전체층(101), 제2 유전체층(102) 및 제3 유전체층(103)을 관통하여 제3 회로층(114)과 전기적으로 연결된다.
제1 유전체층(101), 제2 유전체층(102) 및 제3 유전체층(103)은 절연 물질의 적층을 통해 형성하며, 상기 절연 물질에는 벤조사이클로부텐(benzocyclobutene) 수지, 폴리페닐렌 에테르(polyphenylene ether), 폴리이미드(polyimide) 또는 에폭시(epoxy) 수지가 포함된다.
도 2a 내지 도 2w는 본 발명에 따른 다면 상호 연결을 구현하는 커넥터의 제조 방법에서 각 단계의 중간 구조의 단면도이다.
도 2a에 도시된 바와 같이 임시 캐리어 보드(130)를 준비한다. 이는 일정한 두께를 갖는 구리 보드 또는 구리 피복 보드와 같이 구리 금속 표면의 경질 보드이다. 바람직하게는 양면이 모두 압착 코팅된 이중층 구리 포일을 갖는 유기 보드이다. 예를 들어 상하 표면이 모두 압착 코팅된 이중층 구리 포일(구리 포일 두께는 3μm/18μm이고, 18μm 두께의 구리 포일은 캐리어 보드의 내부에 가깝고, 3μm 두께의 구리 포일은 임시 캐리어 보드의 외표면에 노출됨)을 갖는 에폭시 수지 보드이다. 그 표면의 이중층 구리 포일 사이에는 갭이 없고 접합력이 없으며 물리적 압착 코팅을 통해서만 결합된다. 이러한 종류의 구리 피복 보드는 비용이 저렴하며, 임시 캐리어 보드의 상/하 표면으로부터 동시에 층을 추가할 수 있어 생산 능력이 배로 향상된다. 또한 보드가 더욱 가볍고 분할하기가 쉬워 공정 작업이 용이하다.
이하의 제조 공정은 모두 임시 캐리어 보드 양면으로부터 동시에 층을 추가하는 것으로, 양면의 설계가 동일하므로 첨부 도면에서 양면 중 동일한 요소는 반복적으로 표시하지 않았다.
도 2b에 도시된 바와 같이, 임시 캐리어 보드(130)의 양면 상에 에칭 정지층(132)이 제공된다. 에칭 정지층은 구리 에칭제에 의해 에칭되지 않지만 다른 에칭제에 의해 에칭될 수 있는 물질을 말하며, 통상적으로 니켈, 티타늄, 주석, 금, 니켈 구리, 티타늄 구리, 니켈 금 등을 포함한다. 구체적인 일 실시예로서, 에칭 정지층은 니켈 구리일 수 있으며, 여기에서 니켈층 두께는 약 3μm 내지 10μm이고, 구리층 두께는 약 10μm 내지 20μm이다.
도 2c에 도시된 바와 같이, 에칭 정지층(132) 상에 제1 포토레지스트층(161)을 제공하고, 이를 패터닝하여 구리 기둥 위치가 노출되는 제1 패턴을 형성한다.
이어서 도 2d에 도시된 바와 같이, 제1 패턴에 구리를 전기도금하여 제1 구리 기둥층(120)과 희생 구리 기둥층(126)을 형성한 후, 제1 포토레지스트층(161)을 벗겨 제거한다. 여기에서 제1 구리 기둥층(120)은 최종 제품에서 층간 도통을 위한 비아(via) 기둥층으로 사용되며, 희생 구리 기둥층(126)은 에칭되어 제거된다. 포토레지스트층은 감광성 드라이 필름을 사용할 수 있으며, 박리제를 통해 포토레지스트층을 쉽게 제거할 수 있다. 제1 포토레지스트층(161)이 제거된 후 제1 구리 기둥층(120)과 희생 구리 기둥층(126)의 모든 측면이 노출된다.
도 2e에 도시된 바와 같이, 제1 구리 기둥층(120)과 희생 구리 기둥층(126) 상에 제2 포토레지스트층(162)을 제공한다. 제2 포토레지스트층(162)을 패터닝하여 제2 패턴을 형성하고 희생 구리 기둥층(126) 양측 및 측면 도통을 위한 제2 구리 기둥층(122)을 노출시킨다. 또한 희생 구리 기둥층(126)의 꼭대기면도 제2 포토레지스트층(162)으로 덮고, 희생 구리 기둥층(126)의 양측에 에칭 정지층(132)(두께 약 5μm 내지 20μm)을 제공하며, 에칭 정지층(103) 상에 전기도금하여 제2 구리 기둥층(122)을 형성한다.
도 2f에 도시된 바와 같이, 좌측 도면은 우측 도면의 AA'선에서 취한 단면도이고, 좌측 도면은 제2 포토레지스트층(162)을 제거한 후의 단면도이다. 우측 도면은 좌측 도면 중간 원 영역을 확대한 평면도이다. 제2 구리 기둥층(122)과 희생 구리 기둥층(126) 사이에 에칭 정지층(132)이 형성되어, 희생 구리 기둥층(126) 에칭 시 제2 구리 기둥층(122)도 에칭되는 것을 방지할 수 있음을 알 수 있다.
도 2g에 도시된 바와 같이, 임시 캐리어 보드(130)의 표면 상에 절연 물질을 충전하여 적층한다. 절연 물질은 벤조사이클로부텐(BCB), 폴리페닐렌 에테르(PPO), 폴리이미드(PI) 또는 에폭시 수지(PP) 등을 포함한다. 경화된 절연 물질을 얇게 만들어 각 구리 기둥층의 꼭대기면을 노출시키고, 이를 통해 제1 유전체층(101)을 형성한다. 제1 유전체층(101)의 두께는 약 20μm 내지 150μm이다. 기계 연마 또는 가스 에칭 방식으로 얇게 만들 수 있으며, 구체적인 일 실시예로서 세라믹 브러시 연마를 이용하여 얇게 만드는 방식을 채택할 수 있다.
도 2h에 도시된 바와 같이, 제1 유전체층(101) 상에 제1 시드층(140)이 형성된다. 통상적으로 물리적 스퍼터링 방식을 채택해 시드층을 제공한다. 금속 시드층은 통상적으로 티타늄, 니켈, 바나듐, 구리, 알루미늄, 텅스텐, 크롬, 은, 금 및 이들의 합금 중 적어도 하나를 포함한다. 구체적인 일 실시예로서, 티타늄 구리를 제1 시드층(101)으로 사용할 수 있다.
도 2i에 도시된 바와 같이, 제1 시드층(140) 상에 제1 회로층(110)을 형성한다. 구체적으로 제1 시드층(140) 상에 제3 포토레지스트층(미도시)을 제공하는 하위 단계; 제3 포토레지스트층을 패터닝하여 제3 패턴을 형성하는 하위 단계; 제3 패턴에 구리를 전기도금하여 제1 회로층(110)을 형성하는 하위 단계; 및 제3 포토레지스트층을 제거하는 하위 단계를 포함할 수 있다.
도 2j에 도시된 바와 같이, 제1 회로층(110) 상의 제2 구리 기둥층(122)의 위치에 높이 방향으로 제2 구리 기둥층(122)이 연장된다. 제2 구리 기둥층(122)의 연장은 포토리소그래피 구리 충전 공정에 의해 이루어질 수 있다.
도 2k에 도시된 바와 같이, 제2 구리 기둥층(122) 상에 제4 포토레지스트층(164)을 제공하며, 제4 포토레지스트층(164)을 패터닝하여 제4 패턴을 형성한다. 여기에서 포토레지스트층(164)은 제2 구리 기둥층(122)의 꼭대기면과 외측면을 덮고 제1 회로층(110)과 희생 구리 기둥층(126)의 꼭대기면을 노출시킨다.
도 2l에 도시된 바와 같이, 제1 회로층(110)의 표면과 제2 구리 기둥층(122)의 측면 상에 에칭 정지층(132)을 전기도금한 후, 제4 패턴에서 구리를 전기도금한다. 이를 통해 제1 회로층(110) 상에 전기도금하여 희생 구리층(128)을 형성하고 높이 방향으로 연장된 희생 구리 기둥층(126)을 충전하여, 희생 구리 기둥층(126) 꼭대기면이 제2 구리 기둥층(122)의 꼭대기면과 기본적으로 가지런하도록 만든다. 에칭 정지층(132)은 통상적으로 니켈, 티타늄, 주석, 금, 니켈 구리, 티타늄 구리, 니켈 금 등을 포함한다. 예를 들어 니켈 구리일 수 있으며 여기에서 니켈층의 두께는 약 3μm 내지 10μm이고, 구리층 두께는 약 10μm 내지 20μm이다.
도 2m은 제4 포토레지스트층(164) 및 노출된 제1 시드층(101)을 제거한 후의 단면도 및 평면도를 도시하였다. 우측 도면은 구조적 평면도이고, 좌측 도면은 우측 도면에서 AA'선을 따르는 단면도이다.
도 2n에 도시된 바와 같이, 도 2m에 도시된 구조 상에 절연 물질을 충전하여 적층한다. 절연 물질은 벤조사이클로부텐(BCB), 폴리페닐렌 에테르(PPO), 폴리이미드(PI) 또는 에폭시 수지(PP) 등을 포함한다. 경화된 절연 물질을 얇게 만들어 각 구리 기둥층의 꼭대기면을 노출시키고, 이를 통해 제2 유전체층(102)을 형성한다. 제2 유전체층(102)의 두께는 약 30μm 내지 200μm이다. 기계 연마 또는 플라즈마 가스 에칭 방식으로 얇게 만들 수 있으며, 구체적인 일 실시예로서 세라믹 브러시 연마를 이용하여 얇게 만드는 방식을 채택할 수 있다.
도 2o에 도시된 바와 같이, 보드 분할 작업을 수행하고 임시 캐리어 보드(130)를 제거하여 캐리어 보드의 양면이 2개의 동일한 커넥터 구조(100a 및 100b)가 되도록 한다. 양면에 이중층 구리 포일이 압축 코팅된 임시 캐리어 보드를 사용하는 경우, 이중층 구리 포일을 간단히 분리하여 임시 캐리어 보드(130)를 제거할 수 있다. 후속 제조 공정은 모두 일면 상의 구조(100a)를 예로 들어 설명한다.
도 2p에 도시된 바와 같이, 제2 유전체층(102)의 노출된 금속 표면 상에 보호 필름을 부착하여 에칭제에 의해 제2 유전체층(102)의 금속 표면이 훼손되는 것을 방지한다. 보호 필름(190)은 에칭 방지 테이프 또는 정면이 노광된 포토레지스트 등일 수 있다. 다음으로 에칭을 통해 에칭 정지층(132)을 제거한다.
도 2q에 도시된 바와 같이, 도 2h 및 2(i)와 유사한 방식으로 제1 유전체층(101)과 제2 유전체층(102)의 외표면 상에 제2 회로층(112)과 제3 회로층(114)을 형성한다. 여기에서 제2 회로층(112)과 제1 회로층(110)은 제1 구리 기둥층(120)을 통해 도통되어 연결될 수 있고, 제3 회로층(114)은 제2 구리 기둥층(126)과 도통되어 연결될 수 있다.
도 2r에 도시된 바와 같이, 제2 회로층(112)과 제3 회로층(114) 상에 저항용접층(170)을 제공하여 AUS308 또는 AUS410과 같은 저항용접 물질을 표면에 스크린 인쇄하거나 표면에 실장할 수 있으나 이는 상기 물질로 한정되지 않는다. 저항용접층(170) 상에서 포토레지스트를 제공해 노광 및 현상을 더 수행할 수 있으며, 저항용접층(170) 상에 특정한 저항용접 윈도우(172)를 개설해 커넥터(100)가 상하 양면으로 전기적으로 연결되도록 만들 수 있다.
도 2s에 도시된 바와 같이, 제2 회로층(112)과 제3 회로층(114) 상의 저항용접층(170) 상에 보호 필름(190)을 부착한다. 그 후 희생 구리 기둥층(126)과 제1 회로층(110) 상의 희생 구리층(128)을 에칭하며, 희생 구리 기둥층(126)이 에칭된 후 2개의 커넥터 유닛을 분리하는 슬롯(195)을 형성한다. 이 두 유닛은 같거나 다를 수 있으며, 동시에 제2 구리 기둥층(122)의 일 측면 상의 에칭 정지층(132)을 노출시킨다. 희생 구리층(128)이 에칭된 후, 제1 회로층(110) 상에 개구(197)를 형성하여 제1 회로층(110) 상의 에칭 정지층(132)을 노출시킨다.
희생 구리 기둥층(126) 에칭을 통해 형성된 슬롯의 폭은 약 80μm이며, 일반적인 규격의 밀링 커터(milling cutter)의 폭은 약 0.8mm이다. 패키징 공정에서 절삭에 사용되는 블레이드의 일반적인 두께도 약 0.15mm 내지 0.2mm이다. 물론, 에칭 방법을 사용하면 패널 폭을 절약하고 패널 유닛 배치 수를 효과적으로 늘릴 수 있다.
도 2t에 도시된 바와 같이, 보호 필름을 제거하고 노출된 에칭 정지층(132)을 더 제거하여, 제1 회로층(110)과 제2 구리 기둥층(122)의 금속 표면을 노출시킨다.
도 2u에 도시된 바와 같이, 노출된 금속 표면 상에서 표면 처리를 수행하여 보호층(196)을 형성한다. 보호층(196)은 갈색 산화 구리면, OSP(Organic Solderability Preservative), NiAu, 니켈-팔라듐-금 중 어느 하나일 수 있으나 이에 제한되지 않는다.
도 2v는 최종 패널의 평면도를 도시하였다. 희생 구리 기둥층(126)을 에칭하여 제거한 후 관통하는 슬롯(195)을 형성하며, 전체 패널은 절삭 경로(198) 내의 절연 물질에 의해 연결 및 지지된다. 최종 표면 처리 공정을 완료한 후 절삭 경로를 따라 패널을 절삭하여 단일 커넥터 유닛을 형성한다. 절삭은 회전식 톱날 또는 레이저와 같은 기타 절삭 기술을 사용하여 수행할 수 있다.
도 2w는 본 발명의 일 실시예에 따른 커넥터 유닛의 실제 적용 예를 도시하였다. 예를 들어, 저항용접 윈도우(172)의 위치는 배선 또는 솔더 볼(solder ball)의 방식을 통해 PCB 보드(184) 또는 기타 패키지와 연결할 수 있다. 제1 회로층(110)의 노출 표면은 표면 실장의 방식을 통해 칩, 커패시터, 레지스터 등과 같은 소자(180)에 용접할 수 있다. 측면 도통의 제2 구리 기둥층(122)은 직접 삽입식 또는 실버 페이스트 용접 성형을 통해 LCD/디스플레이 모듈 등과 같은 다른 모듈(182)에 직접 측방향으로 연결할 수 있다. 이를 통해 회로 전송 거리를 효과적으로 단축하고 공간 활용도를 높임으로써 상하 양면 외에도 측면의 전기적 연결을 구현할 수 있다.
본 발명이 속한 기술 분야의 당업자는 본 발명이 문맥상 구체적으로 도시되고 설명된 내용에 제한되지 않음을 알 수 있다. 또한 본 발명의 범위는 첨부된 청구 범위에 한정되지 않으며, 전술한 다양한 기술적 특징의 조합과 하위 조합 및 그 변경과 개선 사항을 포함한다. 본 발명이 속한 기술 분야의 당업자는 전술한 설명을 통해 이러한 조합, 변경 및 개선을 예측할 수 있다.
청구 범위에서 "포함하는" 및 그 변형된 형태인 "포괄하는", "함유하는" 등과 같은 용어는 나열된 구성 요소를 포함하나 일반적으로 다른 구성 요소를 배제하지 않음을 의미한다.

Claims (20)

  1. 다면 상호 연결을 구현하는 커넥터에 있어서, 상기 커넥터는,
    제1 회로층과 제2 회로층 사이에 있는 제1 유전체층; 상기 제1 유전체층에서 상기 제1 회로층과 상기 제2 회로층을 연결하는 제1 구리 기둥층; 상기 제1 회로층 상에 있는 제2 유전체층; 상기 제2 유전체층 상에 있는 제3 회로층; 및 상기 제3 회로층을 연결하는 수직의 제2 구리 기둥층을 포함하고,
    여기에서 상기 제2 유전체층에는 개구가 형성되어 상기 제1 회로층이 노출되고, 상기 제2 구리 기둥층은 상기 제1 유전체층과 상기 제2 유전체층의 측단면을 향하는 측면이 노출되는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터.
  2. 제1항에 있어서,
    상기 제2 구리 기둥층의 노출된 측면은 상기 제1 유전체층 및 상기 제2 유전체층의 측단면보다 13μm 내지 30μm 낮은 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터.
  3. 제1항에 있어서,
    상기 제2 회로층의 하방에는 제3 유전체층 및 제3 유전체층 하방에 있는 제4 회로층이 더 형성되고, 상기 제3 유전체층에는 개구가 형성되어 상기 제2 회로층이 노출되는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터.
  4. 제1항에 있어서,
    상기 제2 회로층 및 상기 제3 회로층 상에 저항용접층이 형성되는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터.
  5. 제3항에 있어서,
    상기 제2 회로층 및 상기 제4 회로층 상에 저항용접층이 형성되는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터.
  6. 제1항에 있어서,
    상기 제1 유전체층 및 상기 제2 유전체층은 벤조사이클로부텐 수지, 폴리페닐렌 에테르, 폴리이미드 또는 에폭시 수지를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터.
  7. 제3항에 있어서,
    상기 제3 유전체층은 벤조사이클로부텐 수지, 폴리페닐렌 에테르, 폴리이미드 또는 에폭시 수지를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터.
  8. 다면 상호 연결을 구현하는 커넥터의 제조 방법에 있어서,
    a) 양면이 구리로 코팅된 임시 캐리어 보드를 준비하는 단계;
    b) 상기 임시 캐리어 보드의 표면 상에 제1 구리 기둥층 및 희생 구리 기둥층을 형성하는 단계;
    c) 희생 구리 기둥층의 측면 상에 에칭 정지층을 제공하고 전기도금하여 제2 구리 기둥층을 형성하는 단계;
    d) 절연 물질을 적층하여 제1 유전체층를 형성하는 단계;
    e) 제1 유전체층 상에 제1 회로층을 형성하는 단계;
    f) 제1 회로층 상에서 높이 방향을 따라 제2 구리 기둥층 및 희생 구리 기둥층을 연장하고 제1 회로층 상에 희생 구리층을 형성하는 단계;
    g) 제1 회로층 상에 절연 물질을 적층하여 제2 유전체층을 형성하는 단계;
    h) 임시 캐리어 보드를 제거하는 단계;
    i) 제1 유전체층 및 제2 유전체층 상에 제2 회로층 및 제3 회로층을 동시에 형성하는 단계; 및
    j) 상기 희생 구리층 및 상기 희생 구리 기둥층을 에칭하여 제거하는 단계를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  9. 제8항에 있어서,
    상기 임시 캐리어 보드는 양면에 모두 이중층 구리 포일이 압착 코팅된 임시 캐리어 보드를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  10. 제8항에 있어서,
    상기 단계 b는,
    임시 캐리어 보드 상에 에칭 정지층을 제공하는 단계;
    에칭 정지층 상에 제1 포토레지스트층을 제공하는 단계;
    제1 포토레지스트층을 패터닝하여 제1 패턴을 형성하는 단계;
    제1 패턴에 전기도금하여 제1 구리 기둥층 및 희생 구리 기둥층을 형성하는 단계; 및
    제1 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  11. 제8항에 있어서,
    상기 단계 c는,
    제1 구리 기둥층 및 희생 구리 기둥층 상에 제2 포토레지스트층을 제공하는 단계;
    제2 포토레지스트층을 패터닝하여 상기 희생 구리 기둥층의 양측을 노출시키는 제2 패턴을 형성하는 단계;
    상기 희생 구리 기둥층의 양측에 에칭 정지층을 제공하는 단계;
    상기 에칭 정지층 상에 전기도금하여 제2 구리 기둥층을 형성하는 단계; 및
    상기 제2 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  12. 제8항에 있어서,
    상기 단계 d는,
    제1 구리 기둥층, 제2 구리 기둥층 및 희생 구리 기둥층 상에 절연 물질을 적층하여 제1 유전체층을 형성하는 단계; 및
    제1 유전체층을 얇게 만들어 제1 구리 기둥층, 제2 구리 기둥층 및 희생 구리 기둥층을 노출시키는 단계를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  13. 제8항에 있어서,
    상기 단계 e는,
    제1 유전체층 상에 제1 시드층을 제공하는 단계;
    제1 시드층 상에 제3 포토레지스트층을 제공하는 단계;
    제3 포토레지스트층을 패터닝하여 제3 패턴을 형성하는 단계;
    제3 패턴에 구리를 전기도금하여 제1 회로층을 형성하는 단계; 및
    제3 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  14. 제8항에 있어서,
    상기 단계 f는,
    높이 방향으로 제2 구리 기둥층을 연장하는 단계;
    제1 회로층 및 제2 구리 기둥층 상에 제4 포토레지스트층을 제공하는 단계;
    제4 포토레지스트층을 패터닝하여 제4 패턴을 형성하고 제1 회로층 및 제2 구리 기둥층의 측면을 노출시키는 단계;
    제1 회로층 상 및 제2 구리 기둥층의 측면 상에 에칭 정지층을 도금하는 단계;
    에칭 정지층 상에 구리를 전기도금하여 제1 회로층 상에서의 희생 구리층을 형성하고 높이 방향으로 희생 구리 기둥층을 연장하는 단계; 및
    제4 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  15. 제8항에 있어서,
    상기 단계 g는,
    제1 회로층, 제2 구리 기둥층, 희생 구리층 및 희생 구리 기둥층 상에 절연 물질을 적층하여 제2 유전체층을 형성하는 단계; 및
    제2 유전체층을 얇게 만들어 제2 구리 기둥층, 희생 구리층 및 희생 구리 기둥층을 노출시키는 단계를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  16. 제8항에 있어서,
    상기 단계 i는,
    제2 유전체층 상에 보호 필름을 제공하는 단계;
    제1 유전체층 상에 에칭 정지층을 에칭하는 단계;
    보호 필름을 제거하는 단계;
    제1 유전체층 및 제2 유전체층 상에 제2 시드층을 제공하는 단계;
    제2 시드층 상에 제5 포토레지스트층을 제공하는 단계;
    제5 포토레지스트층을 패터닝하여 제5 패턴을 형성하는 단계;
    제5 패턴에서 구리를 전기 도금하여 제1 유전체층 상에서의 제2 회로층 및 제2 유전체층 상에서의 제3 회로층을 형성하는 단계; 및
    제5 포토레지스트층을 제거하는 단계를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  17. 제8항에 있어서,
    상기 단계 j는,
    제2 회로층 및 제3 회로층 상에 저항용접층을 형성하는 단계;
    저항용접층 상에 보호 필름을 제공하는 단계;
    희생 구리층 및 희생 구리 기둥층을 에칭하는 단계; 및
    보호 필름을 제거하는 단계를 포함하는 것을 특징으로 하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  18. 제17항에 있어서,
    노출된 금속 표면 상에 표면 금속 처리를 수행하여 보호층을 형성하는 단계를 더 포함하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  19. 제8항에 있어서,
    단계 i 및 j 사이에,
    높이 방향으로 제2 구리 기둥층을 연장하는 단계;
    제2 회로층 상에 희생 구리층 및 높이 방향으로 연장되는 희생 구리 기둥층을 형성하는 단계;
    제2 회로층 상에 제3 유전체층을 적층하는 단계; 및
    제3 유전체층에 제3 구리 기둥층 및 제4 회로층을 형성하여, 제3 구리 기둥층을 통해 제2 회로층과 제4 회로층을 연통시키는 단계를 더 포함하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
  20. 제19항에 있어서,
    상기 단계 j는,
    상기 제3 회로층 및 제4 회로층 상에 저항용접층을 형성하는 단계;
    저항용접층 상에 보호 필름을 제공하는 단계;
    희생 구리층 및 희생 구리 기둥층을 에칭하는 단계; 및
    보호 필름을 제거하는 단계를 더 포함하는 다면 상호 연결을 구현하는 커넥터의 제조 방법.
KR1020210099054A 2020-09-02 2021-07-28 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법 KR102595247B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010911278.X 2020-09-02
CN202010911278.XA CN112366198B (zh) 2020-09-02 2020-09-02 一种实现多面互连的连接器及其制造方法

Publications (2)

Publication Number Publication Date
KR20220030164A true KR20220030164A (ko) 2022-03-10
KR102595247B1 KR102595247B1 (ko) 2023-10-30

Family

ID=74516451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210099054A KR102595247B1 (ko) 2020-09-02 2021-07-28 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법

Country Status (5)

Country Link
US (2) US11682621B2 (ko)
JP (1) JP7266073B2 (ko)
KR (1) KR102595247B1 (ko)
CN (1) CN112366198B (ko)
TW (1) TWI772158B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11738393B2 (en) 2021-03-02 2023-08-29 Xerox Corporation Build plates for additive manufacturing systems and methods for the same
US20220281009A1 (en) * 2021-03-02 2022-09-08 Palo Alto Research Center Incorporated Build plates for additive manufacturing systems and methods of using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312060A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 電子部品搭載用基板
JP2002314257A (ja) * 2001-02-23 2002-10-25 Fujitsu Ltd 多層回路基板、その製造方法および電気アセンブリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299529A (ja) * 1992-04-21 1993-11-12 Ibiden Co Ltd リードレスチップキャリア
JP2001326441A (ja) 2000-05-17 2001-11-22 Sony Corp 複合配線板及びその製造方法
WO2009090879A1 (ja) * 2008-01-18 2009-07-23 Panasonic Corporation 立体配線板
CN103635036A (zh) * 2012-08-22 2014-03-12 富葵精密组件(深圳)有限公司 柔性多层电路板及其制作方法
CN103674399B (zh) * 2013-12-25 2016-04-27 北京必创科技有限公司 一种应力分散mems塑封压力传感器及其制备方法
US20160049383A1 (en) * 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
CN105470144B (zh) * 2014-09-09 2018-01-02 欣兴电子股份有限公司 无核心层封装基板与其制造方法
US11195837B2 (en) * 2016-12-02 2021-12-07 Samsung Electronics Co., Ltd. Semiconductor devices including support patterns
CN109755215B (zh) * 2017-11-02 2021-07-27 长鑫存储技术有限公司 半导体封装件及其制造方法
CN208923192U (zh) * 2018-08-30 2019-05-31 深圳市聚飞光电股份有限公司 一种引线框架、支架、发光器件及发光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312060A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 電子部品搭載用基板
JP2002314257A (ja) * 2001-02-23 2002-10-25 Fujitsu Ltd 多層回路基板、その製造方法および電気アセンブリ

Also Published As

Publication number Publication date
KR102595247B1 (ko) 2023-10-30
CN112366198A (zh) 2021-02-12
JP2022042482A (ja) 2022-03-14
TW202211414A (zh) 2022-03-16
US20230275023A1 (en) 2023-08-31
TWI772158B (zh) 2022-07-21
CN112366198B (zh) 2021-08-10
US11682621B2 (en) 2023-06-20
US20220068825A1 (en) 2022-03-03
JP7266073B2 (ja) 2023-04-27

Similar Documents

Publication Publication Date Title
CN110600386B (zh) 半导体器件封装
JP4271590B2 (ja) 半導体装置及びその製造方法
US6921977B2 (en) Semiconductor package, method of production of same, and semiconductor device
JP4208631B2 (ja) 半導体装置の製造方法
CN104576596B (zh) 半导体基板及其制造方法
US20080128865A1 (en) Carrier structure embedded with semiconductor chip and method for fabricating thereof
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
CN108074907B (zh) 包含嵌入式组件的半导体衬底和制造所述半导体衬底的方法
KR102595247B1 (ko) 다면 상호 연결을 구현하는 커넥터 및 이의 제조 방법
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2013243345A5 (ko)
JP4489821B2 (ja) 半導体装置及びその製造方法
JP2004311849A (ja) 配線基板およびその製造方法
KR100746862B1 (ko) 반도체 장치 및 그 제조방법
JP2019021863A (ja) 多層基板
JP4203538B2 (ja) 配線基板の製造方法、及び配線基板
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4549695B2 (ja) 配線基板の製造方法
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
CN104576402A (zh) 封装载板及其制作方法
JP4549692B2 (ja) 配線基板の製造方法
JP2009260062A (ja) 積層型半導体装置、及びその製造方法
JP2003309359A (ja) 配線基板およびその製造方法
TW201507066A (zh) 封裝基板之製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant