TW201507066A - 封裝基板之製造方法 - Google Patents

Abstract

一種封裝基板之製造方法，包括：提供一載板，該載板包括一核心層以及分別位於該核心層相對之一第一表面與一第二表面上之一金屬層；分別形成一封裝結構於位於該核心層之該第一表面與該第二表面之該金屬層上；於形成該封裝結構後，分離該核心層以及形成於該核心層之該第一表面與該第二表面上之該金屬層，以形成分離之兩個複合封裝結構，其中該些複合封裝結構分別包括該金屬層以及連接於該金屬層之該封裝結構；以及去除該些複合封裝結構之該金屬層，並採用該些封裝結構作為一封裝基板之用。

Description

封裝基板之製造方法

本發明係關於電子封裝技術，且特別是一種封裝基板之製造方法，其適用於微型化電子裝置之封裝基板的製作。

隨著電子產業的蓬勃發展，電子裝置不斷往輕、薄、短、小發展，印刷電路板(printed circuit board,PCB)亦逐漸朝向薄型化封裝基板(package substrate)之製程技術發展，俾能在更為輕薄輕、薄、短、小的封裝基板空間裡提供更多的功能，進而達到整體系統成本的降低。

傳統印刷電路板製程係從如銅箔基板之一核心基板(core substrate)開始，並經歷後續之鑽孔、金屬電鍍、影像轉移、絕緣增層等製程的實施，以及重複上述製程步驟數次後再進行阻銲層塗佈，最後形成適用於封裝如積體電路晶片之電子裝置之一封裝基板。

然而，傳統印刷電路板製程中所使用之核心基板通常具有大體約為50微米之一厚度，而薄型化之封裝基板(package substrate)之製程技術中所形成之核心基板則具有少於50微米(例如約為20-40微米)之一厚度。因此，薄型化之封裝基板(package substrate)之製程技術中所使用之核心基板之厚度須遠少於傳統印刷電路板製程中所使用之核心基板之厚 度。如此，薄型化之封裝基板的製作便無法採用傳統印刷電路板製程中之製程機台實施，且需要使用可容置厚度少於約40微米之核心基板之新製程機台以實施後續製程。

因此，業界亟需一種改良的封裝基板之製造方法，以期可採用傳統印刷電路板製程中之製程機台且不需要使用厚度較薄之核心基板而製作出薄型化之封裝基板。

有鑑於此，本發明提供了一種封裝基板之製造方法，其可採用傳統印刷電路板製程中之製程機台且不需要使用厚度較薄之核心基板而製作出薄型化之封裝基板，且具有降低薄型化之封裝基板的製造成本以及增進薄型化之封裝基板之製造效率等技術功效。

依據一實施例，本發明提供了一種封裝基板之製造方法，包括：提供一載板，該載板包括一核心層以及分別位於該核心層相對之一第一表面與一第二表面上之一金屬層；分別形成一封裝結構於位於該核心層之該第一表面與該第二表面之該金屬層上；於形成該封裝結構後，分離該核心層以及形成於該核心層之該第一表面與該第二表面上之該金屬層，以形成分離之兩個複合封裝結構，其中該些複合封裝結構分別包括該金屬層以及連接於該金屬層之該電路結構；以及去除該些複合封裝結構之該金屬層，並採用該些封裝結構作為一封裝基板之用。

為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明 如下。

100‧‧‧封裝基板

102‧‧‧絕緣層

104‧‧‧銅箔

106‧‧‧導電元件

130‧‧‧核心基板

150‧‧‧介電層

160‧‧‧導電元件

170‧‧‧導電層

190‧‧‧阻銲層

192‧‧‧錫球凸塊

194‧‧‧電鍍軟金層

200‧‧‧覆晶接合區

300‧‧‧打線接合區

400、400’‧‧‧載板

500‧‧‧核心層

502‧‧‧金屬層

504‧‧‧分離層

506‧‧‧圖案化之阻銲層

508‧‧‧開孔

510‧‧‧導電層

510a‧‧‧導電元件

512、512’、512”、512'''‧‧‧圖案化之導電層

513‧‧‧開孔

514、514’、514”、514'''‧‧‧介電層

516‧‧‧開孔

518、518’、518”、518'''‧‧‧導電元件

520‧‧‧圖案化之導電層

522‧‧‧開孔

524‧‧‧圖案化之阻銲層

526‧‧‧開孔

528‧‧‧圖案化之光阻層

530‧‧‧開孔

532‧‧‧電鍍軟金層

534‧‧‧錫球凸塊

536‧‧‧虛線

538‧‧‧切割製程

550‧‧‧核心層

552‧‧‧金屬層

600‧‧‧封裝結構

700、700’‧‧‧複合封裝結構

710‧‧‧覆晶接合區

720‧‧‧打線接合區

750‧‧‧光阻層

800‧‧‧撕膜製程

900‧‧‧封裝結構

1000‧‧‧封裝結構

A、B、C、D、E、F‧‧‧表面

第1圖顯示了依據本發明之一實施例之一封裝基板之一剖面圖。

第2-11圖為一系列剖面圖，顯示了依據本發明之一實施例之一封裝基板之製造方法。

第12-15圖為一系列剖面圖，顯示了依據本發明之另一實施例之一封裝基板之製造方法。

第16-17圖為一系列剖面圖，分別顯示了依據本發明之多個實施例中之一封裝基板。

請參照第1圖，顯示了依據本發明之一實施例之適用於封裝電子裝置之一封裝基板100的一剖面示意圖。如第1圖所示，封裝基板100主要包括一核心基板(core substrate)130、依序形成於核心基板130之兩相對表面上之一介電層150、一導電層170與一阻銲層190。

在此，核心基板130為一雙面銅箔基板，其包括了一絕緣層102、形成於絕緣層102之兩相對表面A與B上之一銅箔104以及形成並貫穿絕緣層102之兩相對表面A與B之數個導電元件106。絕緣層102包括如紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)或玻璃纖維(glass fiber)之絕緣材料。而銅箔104係採用如濺鍍(sputtering)、壓合(laminate)或塗佈(coating) 製程之方式而形成於絕緣層102之兩相對表面A與B之上。另外，導電元件106則係針對絕緣層102施行如鑽孔、電鍍等製程而形成於絕緣層102之內，其且具有如銅之導電材質。在此，導電元件106分別電性連接了形成於絕緣層102之兩相對表面A與B上之銅箔104，而形成於絕緣層102之兩相對表面A與B上之銅箔104係經過圖案化而具有一電路圖案(未顯示)。

再者，介電層150係坦覆地形成於位於絕緣層102之兩相對表面A與B上之圖案化之銅箔104上，且其部分設置於圖案化之銅箔104之內，以形成電路圖案之間的電性隔離情形。介電層150包括如環氧樹脂(epoxy resin)、雙馬來亞醯胺-三氮雜苯樹脂(bismaleimide triacine,BT)、ABF膜(ajinomoto build-up film)、聚苯醚(poly phenylene oxide,PPE)或聚四氟乙烯(polytetrafluorethylene,PTFE)之絕緣材料，且可採用如壓合或真空貼膜方式所形成。

再者，導電層170係形成於位於絕緣層102之兩相對表面A與B上之介電層150之上，且於介電層150內可更設置有數個導電元件160，導電元件160係用以電性連結導電層170與104，而導電層170係經過圖案化而具有一電路圖案。導電層170與導電元件160可包括銅材質之導電材料且可藉由電鍍製程所形成。

另外，阻銲層190則經過圖案化部分露出了形成於絕緣層102之兩相對表面A與B上之導電層170之一部，進而於形成於絕緣層102之表面A之上定義出一覆晶接合(flip chip bonding)區200與一打線接合(wire bonding)區300。於覆晶接合 區200內之阻銲層190則部分露出一導電層170之一部，而打線接合區300內之阻銲層190則部分露出分隔之兩導電層170之一部及位於其間之介電層150之一部。

再者，於覆晶接合區200內之阻銲層190所部分露出導電層170之一部上可形成有一錫球凸塊192，而於打線接合區300內之阻銲層190所部分露出導電層170與介電層150之一部上則可形成有一電鍍軟金層194，以做為插接端點(或稱金手指)之用。

如第1圖所示情形中，封裝基板100內之核心基板130具有大於50微米之一總厚度，故封裝基板100的製作可採用傳統之印刷電路板製程與相關製程機台所完成，而其內所包括之導電層、導電元件、介電層、阻銲層的相關製作則可啟始於如雙面銅箔基板之一核心基板130，並經歷後續之鑽孔、金屬電鍍、影像轉移、絕緣增層等製程的實施而形成。此外，為了方便於封裝基板100之導電層170與部分介電層150上形成電鍍軟金層194，便需於封裝基板100之導電層170之內圖案化形成於電鍍形成電鍍軟金層194之製程中須應用之一匯流排線(busline，未顯示)，此匯流排線則占據了功能性電路圖案之設置位置，進而降低了於封裝基板100中所形成之功能性電路圖案之密度。

如此，鑑於封裝基板100內之核心基板130具有大於50微米之一較大總厚度，以及需於封裝基板100之導電層170內圖案化形成於電鍍形成電鍍軟金層194之製程中須應用之一匯流排線(busline，未顯示)。所形成之封裝基板100恐不適用於 未來薄型化之封裝基板之應用，以及微型化電子裝置之封裝應用。

因此，請參照第2-11圖之一系列剖面圖，以顯示了依據本發明之一實施例之一封裝基板之製造方法。依據此實施例之封裝基板之製造方法，則可採用傳統印刷電路板製程中之製程機台且不需要使用厚度較薄(例如少於40微米)之核心基板而製作出適用於微型化電子裝置之封裝應用之薄型化之一封裝基板。

請參照第2圖，首先提供一載板(carrier substrate)400。在此，載板400包括一核心層(core layer)500以及分別位於核心層500之兩相對表面C與D上之一金屬層502，且載板400內之並未形成有貫穿核心層500之兩相對表面C與D並電性連結形成於表面C與D上之金屬層502之一導電元件。另外，於核心層500之兩相對表面C與D上更設置有一分離層504，其係設置於核心層500之上且為金屬層502所覆蓋。於本實施例中，核心層500係包括如紙質酚醛樹脂(paper phenolic resin)、複合環氧樹脂(composite epoxy)、聚亞醯胺樹脂(polyimide resin)或玻璃纖維(glass fiber)之絕緣材料，而分離層504係包括如聚亞醯胺、鐵氟龍、矽膠、聚對苯二甲酸乙二酯(PET)之絕緣材料，而金屬層502則包括如銅箔、鎳、鋁之導電材料。在此，金屬層502係採用如濺鍍(sputtering)、壓合(laminate)、化學沉積、或塗佈(coating)製程之方式而形成於核心層500之兩相對表面C與D之上，且核心層500與金屬層502相接觸之表面C與D之部分可經過粗化處理(未顯示)，以加強核心 層500與金屬層502之連結情形。另外，分離層504與金屬層502以及核心層500之間的附著情形並不良好，其僅藉由金屬層502的包覆情形而固定於核心層500之表面C與D之上。如此，位於核心層500之兩相對表面C與D上之金屬層502便為核心層500所電性相隔離。

請參照第3圖，接著分別形成圖案化之一阻銲層(solder mask layer)506於位於核心層500之表面C與D上之金屬層504之上，而圖案化之阻銲層506內形成有數個開孔508以分別露出金屬層502之一部。圖案化之阻銲層506的製作包括抗銲層塗佈以及影像轉移製程的實施，進而於導電層504上形成包括數個開孔508之圖案化之阻銲層506。接著，實施一電鍍製程(未顯示)，以形成一導電層510於核心層500之表面C與D上為圖案化之阻銲層506之開孔508所露出之導電層504及圖案化之阻銲層506之上。導電層510之材質例如為銅、鋁、鎳或金。

請參照第4圖，接著實施一蝕刻製程(未顯示)，以分別去除高於位於核心層500之表面C與D上之圖案化之阻銲層506頂面之導電層510部分，進而於各開孔508內形成一導電元件510a。

接著，請參照第5圖，接著分別形成一圖案化之導電層512於位於核心層500之表面C與D上之圖案化之阻銲層506與導電元件510a之上，以做為一導電線路圖案。在此，圖案化之導電層512的製作包括了形成一晶種層(seed layer，未顯示)於圖案化之阻銲層506及導電元件510a之上、實施影像轉移製程、施行一電鍍製程以及去除未被後續電鍍形成之導電層覆 蓋之部分晶種層，進而形成此圖案化之導電層512。在此，於圖案化之導電層內亦形成有數個開孔513。

請參照第6圖，接著分別形成一介電層514於位於核心層500之表面C與D上之圖案化之導電層512上，並填入於圖案化之導電層512之間的開孔513(請參照第5圖)內。接著於介電層514內形成數個開孔516，並接著於此些開孔516內及介電層514表面形成一晶種層(seed layer，未顯示)。於晶種層形成後，接著分別於位於核心層500之表面C與D上之介電層514內之開孔516內形成導電元件518及於介電層514上形成一圖案化之導電層520，以形成一導電線路圖案，於圖案化之導電層520之內形成有數個開孔522，以部分露出介電層514之一部。

請參照第7圖，接著分別於位於核心層500之表面C與D上之圖案化之導電層520上形成一圖案化之阻銲層524，且於圖案化之阻銲層524內形成有數個開孔526。圖案化之阻銲層524的製作則相同於如第3圖內之圖案化之阻銲層506的製作，故在此不在詳述其製作情形。

請參照第8圖，接著分別於位於核心層500之表面C與D上之圖案化之阻銲層524上形成一圖案化之光阻層528。在此，圖案化之光阻層528內則具有一開孔530，其大體露出下方之圖案化之阻銲層524之一部以及為圖案化之阻銲層524內之一開口526(請參照第7圖)所露出之導電層520之部分。接著，實施一電鍍製程(未顯示)，以於為開孔530所露出之導電層520的表面上形成一電鍍軟金層532。於形成電鍍軟金層532之電鍍製程中係將位於核心層500之表面C與D上之導電層502連結於一 電鍍裝置(未顯示)而實施此電鍍製程。因此，即不須於導電層520內圖案化形成於電鍍形成電鍍軟金層532製程中需應用之匯流排線，因而可增加功能性電路圖案之密度。

請參照第9圖，於形成電鍍軟金層532後，接著去除圖案化之光阻層528，並接著分別形成一錫球凸塊534於為另一開孔526(請參照第7圖)所露出之導電層520及其相鄰之圖案化之阻銲層524上。錫球凸塊534的製作包括了錫膏印刷、迴銲等相關製作。製程至此，便於位於核心層500之表面C與D上之導電層502上分別製作出適用於如微型電子裝置之電子裝置之一封裝結構600。接著，實施一切割製程538，沿第9圖內之虛線536以切割如第9圖所示之結構，進而露出了分離層504之一側壁，並接著施行一撕膜製程(未顯示)，以分離如第9圖內所示之核心層500與形成於其表面C與D上之分離層504、導電層502與封裝結構600，進而得到如第10圖所示之兩個複合封裝結構700。

於第9圖內所示情形中，鑑於分離層504與導電層502以及核心層500之間附著情形並不強，故於施行切割製程538以露出分離層504之側壁後，便可於一撕膜製程中輕易地分離核心層500、分離層504與導電層502及形成於導電層502上之封裝結構600，並藉此移除了核心層500與分離層502，進而留下了由導電層502及形成於其上之封裝結構600所形成之兩分離之複合封裝結構700。

請參照第11圖，接著藉由一適當罩幕(未顯示)以遮蔽為圖案化阻銲層524所露出錫球凸塊534與電鍍軟金層532， 並藉由一蝕刻製程(未顯示)以分別去除每一複合封裝結構700(請參見第10圖)內之導電層502以及為阻銲層506所露出之導電元件510a，但沒有去除錫球凸塊534與電鍍軟金層532，進而得到如第11圖所示之最終得到之一封裝結構600，以期適用於適用作為封裝如微型化電子裝置之一電子裝置之一薄型化封裝基板之用。而於第11圖所示之封裝結構600中亦定義出一覆晶接合區710與一打線接合區720。

如第2-11圖所示之封裝基板之製造方法中，可藉由調整如介電層514以及導電層512與520之厚度以及重複實施上述介電層514、導電層520及導電元件518之製作，進而調整最終得到之封裝結構600之整體厚度。於一實施例中，如第11圖所示情形，封裝結構600可使用厚度介於20-100微米一介電層514以及厚度介於5-20微米之兩導電層512與520而形成，如此便可製作出總厚度少於100微米之薄的封裝結構600。且於如第11圖所示之薄型化封裝基板的製作中，藉由載板400的使用，因此於封裝結構600自載板400處分離之前仍可採用應用核心基板製作之傳統印刷電路板製程及其應用機台而施行如第2-11圖內所示之相關製造方法。再者，如第2-11圖所示之封裝基板之製造方法中可同時製作出兩個封裝結構600，故產量可較採用應用核心基板製作之傳統印刷電路板製程增加一倍。另外，藉由載板400內金屬層502的使用，便可免除於封裝結構600內設計並使用電鍍形成電鍍軟金層532之匯流排線(busline)。

請參照第12-15圖，顯示了依據本發明之另一實施例之一封裝基板之製造方法之一系列剖面圖。依據此實施例之 製造方法，可製作出適用於封裝如微型化電子裝置之一電子裝置之一薄型化封裝基板。在此，第12-15圖所示之封裝基板之製造方法係由修改如第2-11圖所示之封裝基板之製造方法所得到，於下文中僅描述此兩實施例之間的差異情形，且相同元件係採用相同標號顯示。

請參照第12圖，提供一載板400’。在此，載板400’係包括一核心層550以及分別位於核心層550之兩相對表面E與F上之一金屬層552，且載板400’內之並未形成有貫穿核心層550之兩相對表面E與F並電性連結形成於表面E與F上之金屬層552之一導電元件。於本實施例中，核心層550係包括如不銹鋼、鋁、其他合金之導電材質，而金屬層552則包括如鎳、鋁、銅之導電材料。在此，核心層550之兩相對表面E與F具有不大於100奈米之表面粗糙度，而金屬層552係採用如無電電鍍之方式而形成於核心層550之兩相對表面E與F之上，且金屬層552可於後續之封裝結構600形成之後採用一撕膜製程而與核心層550相分離。

請參照第13圖，接著於載板400’內核心層550之兩相對表面E與F之導電層552上施行如第3-9圖所示製程，進而得到如相似於第9圖所示之結構。然而，於本實施例中，則並未施行第9圖內之切割製程538。接著，於形成於核心層550之相對表面E與F上之圖案化阻銲層524、錫球凸塊534上形成一光阻層750以作為一蝕刻罩幕之用。接著針對核心層550之相對表面E與F與其上導電層552之間之一介面處施行一撕膜製程800，以分離核心層550與導電層552以及形成於導電層552上之封裝結 構600及光阻層750，進而得到如第14圖所示一複合封裝結構700’。

請參照第14圖，接著採用每一複合封裝結構700’內之光阻層750作為一蝕刻罩幕(未顯示)，去除每一複合封裝結構700’(請參見第14圖)內之導電層552以及為阻銲層506所露出之導電元件510a，但而沒有去除錫球凸塊534與電鍍軟金層532，進而得到如第15圖所示之封裝結構600，以作為適用於封裝如微型化電子裝置之一電子裝置之一薄型化封裝基板之用。在此，第15圖所示之封裝結構600係相同於第11圖所示之封裝結構600。而於第15圖所示之封裝結構600中亦定義出一覆晶接合區710與一打線接合區720。

如第12-15圖所示之封裝基板之製造方法中，亦可藉由調整如介電層514以及導電層512與520之厚度以及重複實施上述介電層514、導電層520及導電元件518之製作，進而調整最終得到之封裝結構600之整體厚度。於一實施例中，如第15圖所示情形，封裝結構600可使用厚度介於20-100微米之一介電層514以及厚度介於5-20微米之兩導電層512與520而形成，如此便可製作出總厚度少於100微米之薄的封裝結構600。且於如第15圖所示之薄型化封裝基板的製作中，藉由載板400’的使用，因此於封裝結構600自載板400’處分離之前仍可採用應用核心基板製作之傳統印刷電路板製程及其應用機台而施行如第12-15圖內所示之相關製造方法。再者，如第12-15圖所示之封裝基板之製造方法中可同時製作出兩個封裝結構600，故產量可較採用應用核心基板製作之傳統印刷電路板製程增 加一倍。另外，藉由載板400’內金屬層512的使用，便可免除於封裝結構600內設計並使用電鍍形成電鍍軟金層532之匯流排線(busline)。

第16-17圖為一系列剖面圖，分別顯示了依據本發明之多個實施例中之一封裝基板。此些實施例係由修改如第11圖與第15圖所示之雙層電路實施情形之封裝結構600而得到，且可採用相似於第2-11圖以及第12-15圖所示之一封裝基板之製造方法所形成。基於簡化之目的，於下文中，僅描述此些實施例之封裝結構與第11、15圖所示之封裝結構600之間的差異。

請參照第16圖，顯示了具有雙數增層電路情形之一封裝結構900。不同於如第11、15圖所示之封裝結構600，封裝結構900於兩個阻銲層506與524之間更額外設置了兩層之團案化之導電層512’與512”、兩層之介電層514’與514”以及兩導電元件518’與518”。於本實施例中，導電層512’與512”、兩層之介電層514’與514”以及兩導電元件518’與518”各為採用相同材質所形成但具有不同之厚度。於一實施例中，導電層512’具有介於5-20微米之厚度，而導電層512”具有介於5-20微米之厚度；介電層514’具有介於20-100微米之厚度，而介電層514”具有介於20-100微米之厚度。因此，封裝結構900可具有大體相似於第1圖所示之封裝基板100之構造與整體厚度。

另外，請參照第17圖，顯示了具有三層電路實施情形之一封裝結構1000。不同於如第11、15圖所示之封裝結構600，封裝結構1000於兩個阻銲層506與524之間更額外設置了一層之圖案化之導電層512'''、介電層514'''以及導電元件 518'''。於本實施例中，此兩層之導電層512、512'''、介電層514、514'''以及導電元件518、518'''為採用相同材質所形成且具有相同厚度。因此，封裝結構1000可具有略大於如第11、15圖所示之封裝基板600之整體厚度。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

400‧‧‧載板

500‧‧‧核心層

502‧‧‧金屬層

504‧‧‧分離層

506‧‧‧圖案化之阻銲層

512‧‧‧圖案化之導電層

514‧‧‧介電層

518‧‧‧導電元件

520‧‧‧圖案化之導電層

524‧‧‧圖案化之阻銲層

532‧‧‧電鍍軟金層

534‧‧‧錫球凸塊

536‧‧‧虛線

538‧‧‧切割製程

600‧‧‧封裝結構

C、D‧‧‧表面

Claims (10)

1. 一種封裝基板之製造方法，包括：提供一載板，該載板包括一核心層以及分別位於該核心層相對之一第一表面與一第二表面上之一金屬層；分別形成一封裝結構於位於該核心層之該第一表面與該第二表面之該金屬層上；於形成該封裝結構後，分離該核心層以及形成於該核心層之該第一表面與該第二表面上之該金屬層，以形成分離之兩個複合封裝結構，其中該些複合封裝結構分別包括該金屬層以及連接於該金屬層之該電路結構；以及去除該些複合封裝結構之該金屬層，並採用該些封裝結構作為一封裝基板之用。
2. 如申請專利範圍第1項所述之封裝基板之製造方法，其中該載板並不具有貫穿該核心層並聯結該第一表面與該第二表面上之該些導電層之一導電元件，且該封裝結構包括一電鍍軟金層。
3. 如申請專利範圍第2項所述之封裝基板之製造方法，其中該封裝結構內之該電鍍軟金層係採用電鍍製程所形成，且於形成該電鍍軟金層之該電鍍製程中係將位於該核心層之該第一表面與該第二表面之該些金屬層連結於一電鍍裝置。
4. 如申請專利範圍第1項所述之封裝基板之製造方法，其中該核心層包括導電材料。
5. 如申請專利範圍第4項所述之封裝基板之製造方法，其中該核心層包括不銹鋼、或鋁，而該金屬層包括鎳、鋁或銅。
6. 如申請專利範圍第4項所述之封裝基板之製造方法，其中該核心層之該第一表面與該第二表面具有不大於100奈米之一表面粗糙度。
7. 如申請專利範圍第4項所述之封裝基板之製造方法，其中分離該核心層以及形成於該核心層之該第一表面與該第二表面上之該金屬層包括施行一撕膜程序。
8. 如申請專利範圍第1項所述之封裝基板之製造方法，其中該核心層包括絕緣材料，且該載板更包括一分離層，該分離層係設置於該核心層之相對該第一表面與該第二表面上，並位於該核心層與該金屬層之間。
9. 如申請專利範圍第8項所述之封裝基板之製造方法，其中該核心層包括紙質酚醛樹脂、複合環氧樹脂、聚亞醯胺樹脂或玻璃纖維，該分離層包括聚亞醯胺、鐵氟龍、或聚對苯二甲酸乙二酯，以及該金屬層包括銅、鎳或鋁。
10. 如申請專利範圍第8項所述之封裝基板之製造方法，其中分離該載板內之該核心層以及形成於該核心層之該第一表面與該第二表面上之該金屬層包括：針對該封裝結構、該金屬層與該核心層之一部施行一切割程序，以露出該分離層之一側壁；以及施行一撕膜程序，以分離該分離層以及形成於該核心層之該第一表面與該第二表面上之該分離層上之該金屬層與形成於該金屬層上之該封裝結構。