JPH11135951A

JPH11135951A - 多層配線基板

Info

Publication number: JPH11135951A
Application number: JP9299190A
Authority: JP
Inventors: Masafumi Hisataka; 将文久高
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1997-10-30
Filing date: 1997-10-30
Publication date: 1999-05-21

Abstract

(57)【要約】【課題】本発明は製造工程中に発生する電極パッドの
印刷ズレ、積層ズレ、焼成収縮変形が発生しても、積層
本体の内部に半導体素子を所定位置に配置・接続ができ
る多層配線基板を提供するものである。【解決手段】複数の絶縁層１ａ〜１ｃの層間に内層配
線１２及び所定内層配線１２から延びる電極パッド３３
を配置した積層本体１の表面に、半導体素子収納用キャ
ビティー３を形成し、前記半導体素子収納用キャビティ
ー３内に半導体素子４を配置し、電極パッド３３に接続
して成る多層配線基板において、前記積層本体１の外周
部に、前記電極パッド３３が形成された同一平面の複数
箇所に形成した位置決めマーク５１の外形形状を露出さ
せる貫通凹部５１を形成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子をキャ
ビティー内に配置し、ボンディングワイヤによって接続
した多層配線基板に関するものである。

【０００２】

【従来の技術】従来より、半導体素子をキャビティー内
に配置し、ボンディングワイヤによって接続した多層配
線基板は、各種電子機器、電子装置等などに多用されて
いる。

【０００３】近年、各種の電子機器や電子装置等に対し
て小型化、薄型化、高機能化等の要求が高まっており、
それに伴って、多層配線基板にも小型化、薄型化、高密
度化、高周波信号処理ならびに高速信号処理に対応した
高機能化が強く要求されている。

【０００４】そのような多層配線基板には、一般にアル
ミナセラミックなどを主成分とする絶縁層が積層した多
層配線基板が用いられており、多層配線基板の小型化・
高密度化を進めるために、ＩＣ等の半導体素子を直接、
多層配線基板の表面や積層基板に形成したキャビティー
に収納していた。

【０００５】また、回路の高速信号処理、高周波信号処
理のために、多層配線基板の内部配線材料に、Ａｇ、Ｃ
ｕなどの低抵抗材料を用いていた。これらのＡｇやＣｕ
の融点から、同時に焼成される基板材料に、ガラス成分
とセラミックなどの無機物フィラーとからなるガラス−
セラミック材料を使用している。これにより、焼成温度
を約８５０〜１０００℃と比較的低温にすることがで
き、絶縁層とＡｇ、Ｃｕなど低抵抗金属材料の内部配線
とを一体的に焼結することが可能となる。

【０００６】また、積層体に、半導体素子を収容した多
層配線基板においては、積層体表面に、この半導体素子
を収容するためのキャビティーを形成し、さらに必要に
応じて、キャビティーの側壁に段差部を形成し、少なく
とも段差部の表面に、半導体素子と接続する電極パッド
を形成する。そして、キャビティーの底面に半導体素子
を搭載し、半導体素子の入出力部と各電極パッド間をボ
ンディングワイヤで接続する。または、キャビティーの
底面に電極パッドを形成しておき、同時に、半導体素子
の入出力部に球状半田を形成し、半導体素子の接合と電
気的な接続を同時に達成しても構わない。

【０００７】上述の多層配線基板は、グリーンシート多
層方法で形成される。

【０００８】即ち、焼成後に絶縁層となるグリーンシー
トを用意する。次に、貫通孔を形成する。まず、各グリ
ーンシートに内部配線間どうしや内部配線や表層配線と
を接続するためのビアホール導体が形成される貫通孔で
ある。また、積層本体の表面寄りに位置するグリーンシ
ートに、キャビティー及びキャビティーの段差部を形成
するように少なくとも２種類の大きな貫通孔を形成す
る。

【０００９】次に、このように各貫通孔を形成したグリ
ーンシートにビアホール導体となる各貫通孔にＡｇなど
の導電性材料を主成分とする導体材料を充填し、また、
内部配線となる導体膜、キャビティーの残差部表面に位
置する電極パッドとなる導体膜を印刷形成する。

【００１０】このようにして形成したグリーンシート
を、積層本体の順序を考慮して積層して一体化した後、
大気雰囲気や還元性（中性）雰囲気で一体的に焼成処理
を行い、積層本体を形成する。尚、積層体の両主面に形
成される表層配線は、上述の内部配線となる導体膜を印
刷形成する工程で形成してもよいし、また、焼成前の積
層本体の両主面に印刷形成して、積層体と同時に焼成し
てもよいし、さらに、焼成した後の積層本体の両主面に
焼き付け処理を行っても構わない。

【００１１】次に、積層本体に形成したキャビティーの
内部に、半導体素子を接合し、半導体素子とキャビティ
ーの側面の段差部表面の電極パッドとの間にボンディン
グワイヤを形成して、両者を電気的に接続する。

【００１２】上述のように、内部にＡｇやＣｕなどの内
部配線を有する積層本体を焼成するにあたり、絶縁層材
料に通常のアルミナ積層本体を形成する時の材料と比較
して、ガラス成分を多量に含有させて、低温焼成化させ
る必要がある。

【００１３】このため、焼成処理中の焼成収縮率が非常
に大きくなる。例えば、焼成前の積層本体に対して、約
８５にも収縮してしまう。さらに、その収縮率は、雰囲
気や温度、周囲の温度によってばらついてしまい、しか
も、積層体の平面（Ｘ−Ｙ平面）形状においてはＸ方
向、Ｙ方向の収縮率が相違したり、同一方向であっても
局部的に収縮率が相違してしまう。その結果、焼成され
積層本体は、概略台形状、概略平行四辺形状、単なる四
変形状、さらに、小判形状に変形（焼成変形）してしま
う。

【００１４】また、各グリーンシートに形成する内部配
線や電極パッドを形成する印刷時にも、印刷スクリーン
ずれが発生してしまう。さらに、各グリーンシートの積
層時に積層ずれが発生してしまう。

【００１５】従って、焼成処理された積層本体に、保護
膜や抵抗体膜を形成したり、半導体素子や電子部品素子
を搭載する際には、形成位置や搭載位置を特定すること
が非常に困難である。

【００１６】そこで、従来は少なくとも焼成前の積層本
体の状体で、位置決めマーキングを形成し、積層本体と
同時に焼成していた。

【００１７】また、表面位置決めマーキングを光学的な
読み取り装置での認識率を高めるために、マーキング導
体を大きく形成し、このマーキング導体の外形形状を、
表面絶縁層に形成した貫通孔の孔形状で特定する構造が
あった。

【００１８】

【発明が解決しようとする課題】しかし、いずれの構造
においても、位置決めマーキングは、積層体の表面状態
の情報、具体的には、積層体の焼成変形情報を認識でき
るものの、積層本体を構成する絶縁層の積層ずれや内部
配線の位置ズレを認識することが困難であった。

【００１９】即ち、積層本体の表面上に行う電子部品素
子の搭載や膜形成などに活用できても、キャビティー内
に半導体素子を収容したり、この半導体素子とキャビテ
ィー側面の段差部表面の電極パッドとの間のボンディン
グワイヤで接続する際の位置決め手段としては活用でき
ないものであった。例えば、上述したように、キャビテ
ィー内に半導体素子をダイヤタッチ接合で収納・配置す
る場合では、そのダイアタッチの接合位置ズレの許容範
囲は約５０μｍであるのに対して、積層ズレの変位量は
例えば１００μｍ程度であり、焼結変形を除外しても、
根本的に表面位置決めマーキングは何ら有効なものでは
ない。

【００２０】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、焼成変形を認識でき、また、
製造工程中に発生する内部配線、電極パッドの印刷ズ
レ、グリーンシートの積層ズレにも有効に対応できる位
置決めマーキング構造を提供するものであり、もって、
キャビティー内に半導体素子を所定位置に配置でき、且
つ半導体素子と電極パッドとの安定接続ができる多層配
線基板を提供するものである。

【００２１】

【発明を解決するための手段】本発明によれば、複数の
絶縁層の層間に内層配線及び所定内層配線から延びる電
極パッドを配置した積層本体の表面に、前記電極パッド
を露出する半導体素子収納用キャビティーを形成し、前
記半導体素子収納用キャビティー内に半導体素子を配置
するとともに電極パッドと電気的に接続して成る多層配
線基板において、前記積層本体の外周部に、前記電極パ
ッドが形成された同一平面の複数箇所に形成した位置決
めマークの外形形状が現れる貫通凹部を形成したことを
特徴とする多層配線基板である。

【００２２】尚、積層本体とは、多数個取りの大型積層
本体であってもよく、また、各多層配線基板となる積層
体であっても構わない。

【００２３】

【作用】本発明では、電極パッドが形成され同一平面に
位置マークを形成し、これを積層表面から認識できるよ
うにしている。

【００２４】従って、電極パッドと位置決めマークとが
同一平面に形成されていることから、製造工程中に、内
部配線から延びる電極パッドの印刷時に印刷ずれが発生
しても、電極パッドと位置決めマークと位置関係は変わ
らないため、印刷ずれが発生しても、何等の支障をきた
さない。

【００２５】この位置決めマークの外形形状を露出する
貫通凹部とは、位置決めマークの外周形状よりも約１０
０μｍ程度大きな貫通凹部の形状としている。このた
め、製造工程中に、仮に積層ずれが発生したとしても、
この貫通凹部から位置決めマークを正確に認識できるた
め、積層ずれが発生しても何等の支障をきたさない。

【００２６】また、焼結収縮変形は、積層体全体で発生
するものの、このような構造の位置決めマークが基板の
外周部の複数箇所から認識できるため、複数点の位置決
めマーク間の計測により、焼結収縮変形による焼成後の
積層体の形状が認識できることになる。

【００２７】従来は、実質的に焼結収縮変形の認識に、
表面基板の実装処理にのみに有効であったのに対して、
本発明では、これらに加え、例えば、積層本体に形成し
たキャビティー内に半導体素子を収納し、且つ半導体素
子と電極パッドとを電気的に接続する際に、焼成された
積層体中に、半導体素子を収納すべき位置、電極パッド
の配置位置を確実に認識できる。

【００２８】尚、キャビティー内の半導体素子の搭載面
と電極パッド面とが同一平面に形成した場合には、安定
した半導体素子の搭載と電極パッドとの接続が同時に位
置決めを行うことができる。また、キャビティー内で半
導体素子の搭載と電極パッドの形成位置が相違する場
合、即ち、キャビティーの側面に段差部を形成し、その
表面に電極パッドを形成し、両者をボンディングワイヤ
を介して接続する構造においては、半導体素子のダイア
タッチ部分の位置ズレの許容範囲は±５０μｍであるの
に対して、電極パッドの位置ズレ許容範囲は±１０μｍ
と非常に高精度であることと、また、実際には、電極パ
ッドを形成した段差部（絶縁層）が、半導体素子の搭載
位置の外周壁になるため、電極パッドの位置を認識すれ
ば、必然的に半導体素子の搭載位置の位置決めも可能と
なる。

【００２９】

【発明の実施の形態】以下、本発明の多層配線基板を図
面に基づいて詳説する。尚、多層配線基板は最も簡単な
構造である３層構造の絶縁層を有する多層配線基板を用
いて説明する。図１は本発明の多層配線基板の断面図で
あり、図２は積層本体の断面図であり、図３はその平面
図である。

【００３０】本発明の多層配線基板は、３つの絶縁層１
a 〜１ｃが積層して成る積層本体１と、積層本体１の表
面に形成された表層配線２と、積層本体１に形成された
キャビティー３内に収容された半導体素子４とから主に
構成されており、積層体１の内部には内層配線１１とビ
アホール導体１２（広義には内層配線である）とが形成
され、積層本体の周囲には複数の位置決め機構が形成さ
れている。

【００３１】積層本体１を構成する絶縁層１ａ〜１ｃ
は、ガラス−セラミック材料からなり、各絶縁層１ａ〜
１ｃの各層間には、内層配線１２が配置されなおり、ま
た、各絶縁層には、内層配線の一部を構成するビアホー
ル導体１３が形成されている。

【００３２】また、各絶縁層１ａ〜１ｃは、積層本体１
の表面中央に形成されるキャビティー３を形成するため
に、夫々異なる形状となっている。即ち、絶縁層１ａは
キャビティー３の外形開口３０を規定するための大きな
開口を有しており、絶縁層１ｂはキャビティー３の段差
部３１が開口３０から露出するような開口が形成されて
おり、絶縁層１ｃはキャビティー３の底面３２となるよ
うに平板状となっている。

【００３３】また、キャビティー３の周囲の積層本体の
表面は、ビアホール導体１３と接続して所定回路を構成
するため、表面に搭載される電子部品６と接続する電極
となるため、また、外部回路と接続する端子電極となる
たるめに表層配線２が形成されている。

【００３４】また、キャビティー３は、上述の絶縁層１
ａ〜１ｃの積層によって、側面に段差部３１を有する構
造となっており、段差部３１の表面には、複数の電極パ
ッド３３が複数配置されている。この電極パッド３３
は、内層配線（内層配線１２やビアホール導体１３）か
ら延出するようにして段差部３１上に露出している。

【００３５】このキャビティー３には、半導体素子（Ｉ
Ｃベアチップ）４が搭載され、半導体素子の入出力部
（図示せず）と電気的に接続する。具体的には、キャビ
ティー３の底面３２となる面にダイアタッチ用導体膜３
２ａに半導体素子４に搭載されており、半導体素子４の
入出力部とキャビティー３の段差部３１の表面に形成さ
れた電極パッド３３との間にワイヤ細線３４を介して接
続されている。

【００３６】積層本体１の外周部に形成した位置決め機
構５は、所定形状のマーク導体５１とマーク導体５の全
貌を露出する貫通凹部５２とから構成されている。この
マーク導体５１は、電極パッドと同一平面に形成されて
いる。即ち、段差部３１を構成する絶縁層１ｂ上に形成
されている。また、貫通凹部５２は、絶縁層１ａに貫通
するように貫通孔によって形成される。絶縁層１ａに注
目すれば、貫通孔形状であるが、この貫通孔の底面側の
開口は、絶縁層１ｂによって閉塞されているため、本発
明では貫通凹部５２という。

【００３７】従って、貫通凹部５２の表面側の開口から
は、貫通凹部５２の底面に形成した位置決め用のマーク
導体５１の全貌が認識できるようになっている。このマ
ーク導体５１は、例えば円形状、三角形状、四角形状な
どの幾何学的な形状を成している。そして、貫通凹部５
２は、このマーク導体５１の全貌を露出するために、マ
ーク形状に比較して一回り大きな開口形状となってい
る。即ち、貫通凹部５２の底面の中心部分に、マーク導
体５１が形成されている。そして、このマーク導体５１
は、絶縁層１ａと絶縁層１ｂとがずれていない場合、そ
の周囲に例えば、１００μｍ程度の余白部が形成される
ようになっている。マーク導体５１を直径５０μｍの円
形に形成した場合には、貫通凹部５２の開口系を２５０
μｍ以上とする。

【００３８】また、積層本体１の上述の構造の位置決め
機構５は、少なくとも積層本体１の４つの角部の周辺に
各々形成されている。

【００３９】次に、上述の構造の多層配線基板の製造方
法を、特に、位置ずれの観点から説明する。

【００４０】まず、絶縁層１ａ〜１ｃとなるガラス−セ
ラミック材料のグリーンシートを形成する。このガラス
−セラミック材料は、焼成に所定結晶相を析出する低融
点ガラス成分と、無機物フィラーとか構成されており、
このガラス−セラミック材料と有機バインダーと溶剤を
混合したスラリーを用いて、ドクターブレード法を用い
て、所定形状に裁断してグリーンシートを作成する。

【００４１】次にこのグリーンシートに貫通孔、開口を
形成する。例えば、積層本体１の表面の絶縁層１ａとな
るグリーンシートには、ビアホール導体１３となる貫通
孔（２００μｍ）、キャビティー３の開口部３０を形成
する開口、位置決め機構の貫通凹部５２となる貫通孔
（２５０μｍ以上）を所定位置に形成する。また、絶縁
層１ｂとなるグリーンシートには、ビアホール導体１３
となる貫通孔、キャビティー３の開口部３０と重なって
段差部３１を形成する開口を所定位置に形成する。さら
に、絶縁層１ｃとなるグリーンシートには、ビアホール
導体１３となる貫通孔を所定位置に形成する。

【００４２】次に、各グリーンシートに形成したビアホ
ール導体１３となる貫通孔に、Ａｇ系導体（Ａｇ単体ま
たはＡｇ合金）を主成分とする導電性ペーストを用い
て、印刷充填を行う。同時に、各グリーンシート上に、
表層配線２となる導体膜、内層配線１２となる導体膜、
電極パッド３３となる導体膜、位置決めマーク導体５２
となる導体膜、ダイアタッチ導体３２ａとなる導体膜
を、夫々Ａｇ系材料を主成分とする導電性ペーストを用
いて印刷形成する。尚、ここでは、絶縁層１ｂとなるグ
リーンシート上には、電極パッド３３となる導体膜と、
位置決めマーク５２となる導体膜とが同一平面に形成さ
れている。この工程では、各グリーンシートは別々に印
刷されるため、グリーンシートとスクリーンとの位置合
わせを行っても、若干の印刷位置ずれを免れないことに
なる。

【００４３】次にこのように形成したグリーンシート
を、積層本体の積層順次に応じて、熱圧着等により積層
一体化を行う。この工程でも、積層位置合わせには最新
の注意を払って行うが、実際には、最大２００μｍの範
囲で積層位置ずれが発生してしまう。

【００４４】その後、積層されたグリーンシートを大気
雰囲気中で焼成処理する。この焼成処理の昇温過程で積
層体（グリーンシート、各導体膜）に含まれる有機成分
が焼失され（脱バイ工程）、さらに、昇温することによ
り、絶縁層１ａ〜１ｃ中のガラス成分が軟化して、無機
物フィラー（セラミック粉末）間に所定結晶相を析出
し、十分な機械的な強度のある積層本体１となる。同時
に、各導体膜のＡｇ性材料が焼結反応し、先のガラス成
分と強固に接合しあって、表面配線２、内部配線１２、
ビアホール導体１３、電極パッド３３、位置決め用マー
ク導体５１、ダイアタッチ導体３２ａとなる。尚、この
時、焼成処理前の積層本体の形状は、焼成処理された後
は、約１５％程度も収縮する。しかも、長方形状または
正方形状であった積層本体が、焼成処理後に、台形形
状、平行四辺形状、四辺形状、さらに、一対の辺の収縮
が変位して、小判形状となったりする。

【００４５】次に、必要に応じて、位置決め用機構５を
活用して、積層本体１の表面に絶縁保護膜、厚膜抵抗体
膜を形成する。

【００４６】次に、位置決め用機構５を活用して、ダイ
アタッチ導体３２ａの位置を確認して、ＡｕＳｉ、Ａ
ｕＧｅ、ＡｕＳｕならびにＳｕＰｂ等のろう材或
いはＡｇとエポキシ樹脂などからなる導体ペーストなど
を介して、半導体素子４とダイアタッチ導体膜３２ａと
を接合する。さらに、位置決め用機構５を活用して、電
極パッド３３の位置を確認して半導体素子４の入出力部
分と電極パッド３３との間にワイヤボンディングを施
す。

【００４７】その後、表面配線２上に所定電子部品６を
半田接合して、多層配線基板が完成する。

【００４８】上述の製造方法において、位置ずれは、
印刷位置ずれ、積層位置ずれ、焼成収縮による変形
による位置ずれが発生するが、上述の位置決め機構５を
用いて、半導体素子４をキャビティー３内の所定位置に
搭載し、半導体素子４と電極パッド３３との確実な接続
を達成した。

【００４９】まず、本発明の位置ずれマーク機構５は、
電極パッド３２と同一平面に形成されており、この面を
基準として位置決めを行っている。そして、この平面に
形成した位置決め用マーク５１は、絶縁層１ａを貫通す
る貫通凹部５２の底面に形成されることになり、積層本
体１の表面側から現れることになる。

【００５０】上述の位置決め機構５によれば、仮に、電
極パッド３３の形成時に印刷位置ずれが発生しても、電
極パッド３３と位置決め用マーク導体５１とは同じ平面
に形成されていることから、電極パッド３３と位置決め
用マーク導体５１との相対的な位置関係は変動しない。
尚、半導体素子４とダイアタッチ導体３２ａとの位置決
めについては、半導体素子４は位置決め用マーク５１が
形成された絶縁層１ｂの段差部３２に囲まれて配置され
ること、また、そのダイアタッチの位置ズレ許容範囲
が、電極パッド３３の位置擦れ許容範囲に比較して約５
倍程度もゆるやかであることから、電極パッド３３の正
確な位置を認識できれば、同時に、半導体素子４の搭載
位置は必然的に所定位置に決定されることになる。

【００５１】また、位置決め機構５によれば、仮に、各
グリーンシートの積層工程中に、積層位置ずれが発生し
た場合でも、位置決め用マーク導体５１と貫通凹部５２
の内壁面との間に約１００μｍ程度の空白が形成されて
いる。従って、絶縁層１ａと絶縁層１ｂとの間が、約１
００μｍ程度の積層位置ズレが発生しても、上述のよう
に、電極パッド３３の位置を特定することができ、同時
に、半導体素子のダイアタッチ部分も算出することがで
きる。尚、位置決め用マーク導体５１が貫通凹部５１の
内壁に一部または完全に重なっている場合には、致命的
な積層位置ずれが発生していることが理解できる。例え
ば、絶縁層１ａと絶縁層１ｂとの間の内層配線１２と絶
縁層１ａに形成され利ビアホール導体１３とが安定接続
されていないことになる。

【００５２】このように、電極パッド３３と同一平面に
形成した位置決め用マーク導体５２を活用すれは、電極
パッド３３の位置を認識できる。

【００５３】しかし、最も位置ずれの要因の大きい焼成
収縮変形に関しては、以下のように対応することができ
る。

【００５４】まず、複数、図３では、積層本体１の４つ
の角部分に各々形成した位置決め機構５ａ₀、５ｂ₀、
５ｃ₀、５ｄ₀の焼成前の位置は、スクリーン製版など
で完全に特定できる（初期状態の位置）。そして各々の
位置決め機構５ａ₀、５ｂ₀、５ｃ₀、５ｄの間隔を算
出しておく。

【００５５】焼成した積層本体１において、各位置決め
用マーク導体５１を光学的読み取り装置でその位置を読
み取り、位置決め機構５ａ、５ｂ、５ｃ、５ｄの間隔を
演算し、初期状態の間隔と焼結後の各間隔とを比較す
る。この比較結果から、焼成処理前の積層本体から、例
えば図３の積層本体１の各変でどの程度収縮したか、ま
だ、積層本体１の対角線方向でどの程度収縮したかを算
出でき、これより、焼結後の積層本体１の形状を認識で
きる。また、積層体１の大きさ次第では、一辺に２つの
位置決め機構だけではなく、その中間などにも位置決め
機構を形成すると、より詳細な収縮率、収縮によりどの
ような形状となったかが詳細に算出できる。

【００５６】この詳細な収縮率、形状の情報を用いれ
ば、半導体素子４が搭載される位置、電極パッド３３の
焼成後の配置位置が完全に算出することができる。

【００５７】従って、半導体素子４を所定位置に搭載す
る移送装置に、その搭載位置情報をあたえ、ワイヤボン
ディング装置に、この搭載位置情報と上述の電極パッド
の位置情報を与えると、簡単、確実にワイヤボンディン
グ装置を用いてボンディングワイヤ３４による半導体素
子４の入出力部と、キャビティー３の段差部３１の電極
パッド３３との間の電気的な接続が達成できる。

【００５８】上述の説明は、半導体素子４の搭載位置と
電気的に接続する電極パッド３３との位置が相違してい
る例であり、例えば、半導体素子４をフェースボンディ
ング接合などのように半導体素子４の搭載位置と電極パ
ッド３３との形成位置が同一の場合では、電極パッド３
３の接続が、同時に半導体素子４の位置決めとなり、位
置決め処理が簡略されることになる。

【００５９】上述の実施例では、積層本体とは、１つの
多層配線基板を構成する場合で説明したが、例えば、図
４に示すように大型グリーンシート（例えば１辺１０ｃ
ｍで各素子領域の形状が３ｃｍ角）の積層体１０あって
も構わない。尚、図４において、点線に区画された符号
Ａ₁、Ａ₂、Ａ_n、Ｂ₁、Ｂ₂、Ｂ_n・・・は、分離切
断して各回路基板となる領域を示す。

【００６０】焼成収縮の変形状態を調べるための位置決
め機構５、５・・・・を大型クリーンシートの外周に形
成し、図では省略しているが、各素子領域のキャビティ
ー３内に半導体素子４を搭載位置、電極パッド３３の形
成位置を特定するための位置決め機構を、各素子領域の
キャビティーを横切るような位置に形成しても構わな
い。

【００６１】

【発明の効果】以上のように、本発明では、半導体素子
の入出力部が接続する電極パッドと同一平面に位置決め
用マーク導体を形成し、積層本体の外周部でこの位置決
め用マーク導体の形状を露出する貫通凹部が形成されて
いる。そして、この位置決め用機構が積層本体の外周部
に複数位置に形成されている。従って、位置決め用マー
ク導体と電極パッドとの相対位置は、印刷ずれや積層位
置ずれが発生しても変動しないことになる。

【００６２】しかし、複数箇所に形成した位置決め機構
間の間隔をを焼成前のそれと比較することにより、焼成
による収縮率、変形形状が算出でき、この情報に基づい
て、半導体素子の搭載位置、電気的に接続する電極パッ
ド位置が認識され、印刷位置ずれ、積層位置ずれ、焼成
収縮の挙動によって変動する位置をも補正ができ、確実
な半導体素子の搭載ができ、確実な接続を行うことがで
きる。

【図面の簡単な説明】

【図１】本発明の多層配線基板の断面図である。

【図２】本発明の積層本体の分解断面図である。

【図３】本発明の積層本体の平面図である。

【図４】本発明の他の実施例の積層本体の平面図であ
る。

【符号の説明】

１・・・・積層本体２・・・表層配線３・・・キャビティー３０・・・開口３１・・・段差部３２・・・底面３３・・・電極パッド３４・・ボンディングワイヤ４・・・・・半導体素子５・・・・位置決め機構５１・・・・位置決め用マーク導体５２・・・・貫通凹部

Claims

【特許請求の範囲】

【請求項１】複数の絶縁層を積層した積層本体と、該積
層本体の絶縁層間に形成された内部配線と、前記積層本
体の表面に半導体素子を収納し且つ内部配線と接続した
電極パッドが配置されているキャビティーとを有する多
層配線基板において、前記積層本体の外周部に、底面が、前記電極パッドの形
成されいる面に対し同一平面となる複数個の凹部を設け
るとともに、該凹部の底面に位置決めマークを形成した
ことを特徴とする多層配線基板。