JPH0513381B2 - - Google Patents
Info
- Publication number
- JPH0513381B2 JPH0513381B2 JP61037966A JP3796686A JPH0513381B2 JP H0513381 B2 JPH0513381 B2 JP H0513381B2 JP 61037966 A JP61037966 A JP 61037966A JP 3796686 A JP3796686 A JP 3796686A JP H0513381 B2 JPH0513381 B2 JP H0513381B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- semiconductor mounting
- substrate
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 35
- 238000007789 sealing Methods 0.000 description 11
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 150000003918 triazines Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体封止用枠および半導体搭載部
面側に外部接続用の導体ピンを有する半導体搭載
用基板に関するものである。
面側に外部接続用の導体ピンを有する半導体搭載
用基板に関するものである。
（従来の技術）
従来の有機系樹脂から成り、かつ半導体搭載部
面側に外部接続用の導体ピンを有する半導体搭載
用基板における半導体封止用枠の形成にあつて
は、導体部およびスルーホールを有する基板の半
導体搭載部の周囲の、前記半導体搭載部に最も接
近した外部接続用の導体ピンと前記半導体搭載部
との間〓の部分に、前記半導体搭載部に対応した
開口部を有する板１を接着材を介して固着し、搭
載された半導体素子を外気雰囲気から保護するた
めに使用する封止樹脂の流れ出し防止に利用され
ている。
面側に外部接続用の導体ピンを有する半導体搭載
用基板における半導体封止用枠の形成にあつて
は、導体部およびスルーホールを有する基板の半
導体搭載部の周囲の、前記半導体搭載部に最も接
近した外部接続用の導体ピンと前記半導体搭載部
との間〓の部分に、前記半導体搭載部に対応した
開口部を有する板１を接着材を介して固着し、搭
載された半導体素子を外気雰囲気から保護するた
めに使用する封止樹脂の流れ出し防止に利用され
ている。
一方、半導体搭載部面側に外部接続用の導体ピ
ンを有する半導体搭載用基板においては、この導
体ピンの基板に対する固定を、確実かつ位置精度
良く行わなければならないことは当然である。そ
こで、特開昭62−15840号公報の第４図に示され
ているように、端子ピン（導体ピン）に鍔片を突
設して、この鍔片をスルーホールの端縁に当接さ
せることが行われている。しかしながら、単に鍔
片をスルーホールの端縁に当接させるのみでは、
当該端子ピンと突出量を一定にすることはできて
も、端子ピンの基板に対する固定は、十分とはな
らなかつたのである。
ンを有する半導体搭載用基板においては、この導
体ピンの基板に対する固定を、確実かつ位置精度
良く行わなければならないことは当然である。そ
こで、特開昭62−15840号公報の第４図に示され
ているように、端子ピン（導体ピン）に鍔片を突
設して、この鍔片をスルーホールの端縁に当接さ
せることが行われている。しかしながら、単に鍔
片をスルーホールの端縁に当接させるのみでは、
当該端子ピンと突出量を一定にすることはできて
も、端子ピンの基板に対する固定は、十分とはな
らなかつたのである。
（発明が解決しようとする問題点）
前述の方法による封止用枠では、導体部および
スルーホールを有する基板２と、前記封止用枠用
の板１との接着面積が小さいため、接着強度が弱
く取れ易いばかりでなく、製造上基板の一部であ
る半導体搭載部周辺に該基板の外形より小さい板
枠を搭載するには、板枠の位置精度がとりづら
く、生産性が悪くなるためコストアツプとなると
いつた問題点があつた。
スルーホールを有する基板２と、前記封止用枠用
の板１との接着面積が小さいため、接着強度が弱
く取れ易いばかりでなく、製造上基板の一部であ
る半導体搭載部周辺に該基板の外形より小さい板
枠を搭載するには、板枠の位置精度がとりづら
く、生産性が悪くなるためコストアツプとなると
いつた問題点があつた。
また、前記導体部およびスルーホールを有する
基板２と、前記封止用枠用の板１との接着面積を
一定幅以上設けなければならないため、前記導体
部およびスルーホールを有する基板２の半導体搭
載部３の寸法に対して、半導体搭載用基板の外形
寸法が大型化するといつた欠点もあつた。
基板２と、前記封止用枠用の板１との接着面積を
一定幅以上設けなければならないため、前記導体
部およびスルーホールを有する基板２の半導体搭
載部３の寸法に対して、半導体搭載用基板の外形
寸法が大型化するといつた欠点もあつた。
さらに、端子ピンの基板に対する固定は、仮に
当該端子ピンの基部を基板のピン保持用孔に打ち
込み、かつ端子ピンに形成した鍔片をスルーホー
ルの端縁に当接させたとしても、これのみでは十
分強固なものとすることはできなかつた。何故な
ら、端子ピンと基板側の導体回路とは電気的導通
を確保した状態で行わなければならず、しかも、
端子ピンを圧入固定したときに導体回路やスルー
ホール等に亀裂が生じてはならないものであり、
この点従来の技術にあつては十分なものとは言え
なかつたのである。
当該端子ピンの基部を基板のピン保持用孔に打ち
込み、かつ端子ピンに形成した鍔片をスルーホー
ルの端縁に当接させたとしても、これのみでは十
分強固なものとすることはできなかつた。何故な
ら、端子ピンと基板側の導体回路とは電気的導通
を確保した状態で行わなければならず、しかも、
端子ピンを圧入固定したときに導体回路やスルー
ホール等に亀裂が生じてはならないものであり、
この点従来の技術にあつては十分なものとは言え
なかつたのである。
本発明は、導体部およびスルーホールを有する
基板と、半導体封止用枠用の板との接合部の信頼
性を著しく高めた、半導体搭載部面側に外部接続
用の導体ピンを有する半導体搭載用基板を提供す
ることを目的としたものである。さらに詳しく
は、本発明は、導体ピンによる導通の確保と、基
板及び半導体封止用枠用の板の一体化とを確実に
行うことのできる半導体搭載用基板を提供するこ
とを目的としたものである。
基板と、半導体封止用枠用の板との接合部の信頼
性を著しく高めた、半導体搭載部面側に外部接続
用の導体ピンを有する半導体搭載用基板を提供す
ることを目的としたものである。さらに詳しく
は、本発明は、導体ピンによる導通の確保と、基
板及び半導体封止用枠用の板の一体化とを確実に
行うことのできる半導体搭載用基板を提供するこ
とを目的としたものである。
（問題点を解決するための手段とその作用）
以上の問題点を解決するために、本発明の採つ
た手段は、実施例において使用する符号を付して
説明すると、 「導体部４、半導体搭載部３およびスルーホー
ル５を有して、このスルーホール５の一部、また
は全てに外部接続用の導体ピン９が配設される半
導体搭載用基板２において、 前記導体ピン９を、頭部にスルーホール５径よ
り大きい部分と、この大径部から所定寸法おいた
部分に一体的に形成した略円形の鍔１０とを有し
たものとするとともに、 半導体搭載部３に対応した開口部６、及び導体
ピン９の配設位置に対応した貫通孔７を有する板
１と、この板１に接着した基板２とを、前記頭部
を貫通孔７から挿通して基板２のスルーホール５
に嵌挿し、かつ鍔１０を板１に係止した導体ピン
９によつて、互いに固着したことを特徴とする半
導体搭載用基板」 である。
た手段は、実施例において使用する符号を付して
説明すると、 「導体部４、半導体搭載部３およびスルーホー
ル５を有して、このスルーホール５の一部、また
は全てに外部接続用の導体ピン９が配設される半
導体搭載用基板２において、 前記導体ピン９を、頭部にスルーホール５径よ
り大きい部分と、この大径部から所定寸法おいた
部分に一体的に形成した略円形の鍔１０とを有し
たものとするとともに、 半導体搭載部３に対応した開口部６、及び導体
ピン９の配設位置に対応した貫通孔７を有する板
１と、この板１に接着した基板２とを、前記頭部
を貫通孔７から挿通して基板２のスルーホール５
に嵌挿し、かつ鍔１０を板１に係止した導体ピン
９によつて、互いに固着したことを特徴とする半
導体搭載用基板」 である。
以下、本発明に係るこの半導体搭載用基板を、
図面に従つて詳細に説明する。
図面に従つて詳細に説明する。
第１図は、本発明の半導体搭載用基板の縦断面
図であり、第２図はその斜視図である。この半導
体搭載用基板の絶縁体から成る基板２は、アルミ
ナなどセラミツク、もしくは有機系樹脂を素材と
する絶縁体からなり、これに半導体搭載部３、導
体部４およびスルーホール５が形成されている。
基板２の半導体搭載部３は、本図においては凹部
になつているが、平面であつても本発明の効果に
影響はない。
図であり、第２図はその斜視図である。この半導
体搭載用基板の絶縁体から成る基板２は、アルミ
ナなどセラミツク、もしくは有機系樹脂を素材と
する絶縁体からなり、これに半導体搭載部３、導
体部４およびスルーホール５が形成されている。
基板２の半導体搭載部３は、本図においては凹部
になつているが、平面であつても本発明の効果に
影響はない。
半導体搭載部３に対応した開口部６、および一
部またはすべてのスルーホール５に対応した貫通
孔７を有する板１は、基板２に接着材８により固
着されている。ここで板１は、外部から半導体素
子を保護するために、その半導体搭載部３に対応
した開口部６により、半導体素子周辺に施された
半導体封止用樹脂の流れ止めを目的とするもので
ある。また、基板１上に、金属またはセラミツク
から成る封止用キヤツプを搭載して、半導体素子
を外部から保護することもできるものである。
部またはすべてのスルーホール５に対応した貫通
孔７を有する板１は、基板２に接着材８により固
着されている。ここで板１は、外部から半導体素
子を保護するために、その半導体搭載部３に対応
した開口部６により、半導体素子周辺に施された
半導体封止用樹脂の流れ止めを目的とするもので
ある。また、基板１上に、金属またはセラミツク
から成る封止用キヤツプを搭載して、半導体素子
を外部から保護することもできるものである。
さらに、基板２のスルーホール５に対応した板
１の貫通孔７を経て、外部接続用の導体ピン９が
基板２に半導体搭載部３面側に突き出て、挿入固
定されている。この場合、導体ピン９の頭部に
は、基板２のスルーホール５の内径より適当な幅
だけ大きい部分が形成してあり、この部分がスル
ーホール５に嵌挿固着されている。また、導体ピ
ン９とスルーホール５とは、すず・鉛系などのは
んだ接合されていてもよい。導体ピン９は、略円
形の鍔１０を有し、この鍔１０が板１に係止され
て位置合わせが極めて容易となる。よつて、鍔１
０と導体ピン９の頭部（太い部分）との距離は、
少なくとも板１の厚さだけ長くなるように形成し
てある。
１の貫通孔７を経て、外部接続用の導体ピン９が
基板２に半導体搭載部３面側に突き出て、挿入固
定されている。この場合、導体ピン９の頭部に
は、基板２のスルーホール５の内径より適当な幅
だけ大きい部分が形成してあり、この部分がスル
ーホール５に嵌挿固着されている。また、導体ピ
ン９とスルーホール５とは、すず・鉛系などのは
んだ接合されていてもよい。導体ピン９は、略円
形の鍔１０を有し、この鍔１０が板１に係止され
て位置合わせが極めて容易となる。よつて、鍔１
０と導体ピン９の頭部（太い部分）との距離は、
少なくとも板１の厚さだけ長くなるように形成し
てある。
さらに、基板２に配設された一部の導体ピン９
（第２図においては基板２の角部に位置するもの）
は、板１に係止される鍔１０とともに、略円形の
鍔１１を導体ピン９の中間部に有することによ
り、当該半導体搭載用基板２をマザーボードに装
着する際の位置合わせが容易となり、かつ半導体
素子の放熱性が向上する。
（第２図においては基板２の角部に位置するもの）
は、板１に係止される鍔１０とともに、略円形の
鍔１１を導体ピン９の中間部に有することによ
り、当該半導体搭載用基板２をマザーボードに装
着する際の位置合わせが容易となり、かつ半導体
素子の放熱性が向上する。
以上のように、導体部４およびスルーホール５
が形成され、スルーホール５の一部または全て
に、外部接続用の導体ピン９が配設された基板２
において、半導体搭載部３に対応した開口部６お
よび外部接続用の導体ピン９の設置位置に対応し
た貫通孔７を有する板１を、導体部４およびスル
ーホール５を有する基板２に固着することによ
り、接着面積を広くとることができるため、高い
接着強度が得られる。
が形成され、スルーホール５の一部または全て
に、外部接続用の導体ピン９が配設された基板２
において、半導体搭載部３に対応した開口部６お
よび外部接続用の導体ピン９の設置位置に対応し
た貫通孔７を有する板１を、導体部４およびスル
ーホール５を有する基板２に固着することによ
り、接着面積を広くとることができるため、高い
接着強度が得られる。
これとともに、板１の基板２に対する圧着時の
圧力制御が容易になり、接着材８のはみ出しを減
少させることができる。すなわち、頭部に大径部
を有し、この頭部（太い部分）との距離を、少な
くとも板１の厚さだけ長くなるようにして形成し
た鍔１０とにより、各導体ピン９の嵌入固定を確
実に行えるのであり、当該導体ピン９と基板２側
の導体部４とは電気的導通を確保した状態で行わ
れているのである。しかも、この導体ピン９は、
その大径部となつた頭部によりスルーホール５に
嵌入固定されるのであるから、導体部４やスルー
ホール５に亀裂を生じさせることはないのであ
る。
圧力制御が容易になり、接着材８のはみ出しを減
少させることができる。すなわち、頭部に大径部
を有し、この頭部（太い部分）との距離を、少な
くとも板１の厚さだけ長くなるようにして形成し
た鍔１０とにより、各導体ピン９の嵌入固定を確
実に行えるのであり、当該導体ピン９と基板２側
の導体部４とは電気的導通を確保した状態で行わ
れているのである。しかも、この導体ピン９は、
その大径部となつた頭部によりスルーホール５に
嵌入固定されるのであるから、導体部４やスルー
ホール５に亀裂を生じさせることはないのであ
る。
また、基板２と板１の接着時の位置合わせも、
それぞれの外形端面で行なえば作業が容易である
ばかりでなく、位置精度も向上する。さらには、
半導体搭載部３と、この半導体搭載部３に最も接
近した外部接続用の導体ピン９との間〓での接着
面積を最小にすることが可能であるので、従来例
に比較して装置の小型化が可能になる。また、半
導体搭載部３以外の導体回路部を、接着材付の板
１で被覆することになるので、従来例に見られる
ソルダーレジストインクの貼付を省略でき、工程
の短縮、コスト低減をも可能となる。
それぞれの外形端面で行なえば作業が容易である
ばかりでなく、位置精度も向上する。さらには、
半導体搭載部３と、この半導体搭載部３に最も接
近した外部接続用の導体ピン９との間〓での接着
面積を最小にすることが可能であるので、従来例
に比較して装置の小型化が可能になる。また、半
導体搭載部３以外の導体回路部を、接着材付の板
１で被覆することになるので、従来例に見られる
ソルダーレジストインクの貼付を省略でき、工程
の短縮、コスト低減をも可能となる。
次に実施例をあげて説明する。
（実施例）
ガラスエポキシ樹脂、またはガラス変性トリア
ジン樹脂から成る銅張り積層板に穴あけ、ザグリ
加工、銅メツキおよびエツチングを施し、さらに
ニツケルメツキ、金メツキを行ない導体部４とス
ルーホール５を有する基板２を形成した。これと
は別に、ガラスエポキシ樹脂から成る樹脂板１
に、0.1mm厚のガラスエポキシ樹脂系のプリプレ
グを仮接着した後基板２の半導体搭載部３に対応
する部分に、パンチングまたはルーター加工を施
すことによつて開口部６を形成し、導体ピン９設
置箇所に対応する部分に、導体ピン９を嵌挿する
スルーホール５の直径より0.3mm大きい直径の貫
通孔７をあけた。そして、基板２とプリプレグ付
樹脂板１を接着した。
ジン樹脂から成る銅張り積層板に穴あけ、ザグリ
加工、銅メツキおよびエツチングを施し、さらに
ニツケルメツキ、金メツキを行ない導体部４とス
ルーホール５を有する基板２を形成した。これと
は別に、ガラスエポキシ樹脂から成る樹脂板１
に、0.1mm厚のガラスエポキシ樹脂系のプリプレ
グを仮接着した後基板２の半導体搭載部３に対応
する部分に、パンチングまたはルーター加工を施
すことによつて開口部６を形成し、導体ピン９設
置箇所に対応する部分に、導体ピン９を嵌挿する
スルーホール５の直径より0.3mm大きい直径の貫
通孔７をあけた。そして、基板２とプリプレグ付
樹脂板１を接着した。
一方、各導体ピン９として、頭部に大径部を有
し、この頭部（太い部分）との距離を、少なくと
も板１の厚さだけ長くなるようにして形成した鍔
１０を有したものを採用した。
し、この頭部（太い部分）との距離を、少なくと
も板１の厚さだけ長くなるようにして形成した鍔
１０を有したものを採用した。
そののち、ルーターによる外形加工を行ない、
樹脂板１の貫通孔７を通して、コバール素地で表
面にすず・鉛等のはんだメツキもしくは金メツキ
を施した。導体ピン９の頭部を貫通孔７から挿通
して基板２のスルーホール５に嵌挿し、かつ鍔１
０を板１に係止することにより、各導体ピン９を
基板２のスルーホール５に嵌挿固着した。
樹脂板１の貫通孔７を通して、コバール素地で表
面にすず・鉛等のはんだメツキもしくは金メツキ
を施した。導体ピン９の頭部を貫通孔７から挿通
して基板２のスルーホール５に嵌挿し、かつ鍔１
０を板１に係止することにより、各導体ピン９を
基板２のスルーホール５に嵌挿固着した。
（発明の効果）
本発明によれば、
「導体部４、半導体搭載部３およびスルーホー
ル５を有して、このスルーホール５の一部、また
は全てに外部接続用の導体ピン９が配設される半
導体搭載用基板２において、 導体ピン９を、頭部にスルーホール５径より大
きい部分と、この大径部から所定寸法おいた部分
に一体的に形成した略円形の鍔１０とを有したも
のとするとともに、 半導体搭載部３に対応した開口部６、及び導体
ピン９の配設位置に対応した貫通孔７を有する板
１と、この板１に接着した基板２とを、前記頭部
を貫通孔７から挿通して基板２のスルーホール５
に嵌挿し、かつ鍔１０を板１に係止した導体ピン
９によつて、互いに固着したこと」にその構成上
の特徴があり、これにより、接続用導体ピン９を
有する半導体搭載用基板において、半導体封止用
枠と導体部４およびスルーホール５を有する基板
２との接合面積を大きくとることができるため、
半導体封止用枠の接着強度の向上、位置精度等接
合部の信頼性を著しく高め、半導体装置の小型化
に寄与するだけでなく、工程の短縮、コストの低
減をも可能にするといつた点で、本発明は大いに
意義がある。
ル５を有して、このスルーホール５の一部、また
は全てに外部接続用の導体ピン９が配設される半
導体搭載用基板２において、 導体ピン９を、頭部にスルーホール５径より大
きい部分と、この大径部から所定寸法おいた部分
に一体的に形成した略円形の鍔１０とを有したも
のとするとともに、 半導体搭載部３に対応した開口部６、及び導体
ピン９の配設位置に対応した貫通孔７を有する板
１と、この板１に接着した基板２とを、前記頭部
を貫通孔７から挿通して基板２のスルーホール５
に嵌挿し、かつ鍔１０を板１に係止した導体ピン
９によつて、互いに固着したこと」にその構成上
の特徴があり、これにより、接続用導体ピン９を
有する半導体搭載用基板において、半導体封止用
枠と導体部４およびスルーホール５を有する基板
２との接合面積を大きくとることができるため、
半導体封止用枠の接着強度の向上、位置精度等接
合部の信頼性を著しく高め、半導体装置の小型化
に寄与するだけでなく、工程の短縮、コストの低
減をも可能にするといつた点で、本発明は大いに
意義がある。
また、本発明に係る半導体搭載用基板によれ
ば、導体ピンによる導通の確保と、基板及び半導
体封止用枠用の板の一体化とを確実に行うことの
できる半導体搭載用基板を提供することができる
のである。
ば、導体ピンによる導通の確保と、基板及び半導
体封止用枠用の板の一体化とを確実に行うことの
できる半導体搭載用基板を提供することができる
のである。
なお、有機系樹脂素材を絶縁基板２として用い
た場合は、加工性が容易であり、寸法精度も極め
て高く、さらには生産性に富むため安価であると
いつたメリツトを持つ。
た場合は、加工性が容易であり、寸法精度も極め
て高く、さらには生産性に富むため安価であると
いつたメリツトを持つ。
第１図は本発明による半導体搭載用基板の縦断
面図、第２図はその斜視図である。また、第３図
は従来例の縦断面図であり、第４図はその斜視図
である。 符号の説明、１……半導体封止用枠用の板、２
……基板、３……半導体搭載部、４……導体部、
５……スルーホール、６……開口部、７……貫通
孔、８……接着材、９……導体ピン、１０，１１
……鍔。
面図、第２図はその斜視図である。また、第３図
は従来例の縦断面図であり、第４図はその斜視図
である。 符号の説明、１……半導体封止用枠用の板、２
……基板、３……半導体搭載部、４……導体部、
５……スルーホール、６……開口部、７……貫通
孔、８……接着材、９……導体ピン、１０，１１
……鍔。
Claims (1)
- 【特許請求の範囲】 １ 導体部、半導体搭載部およびスルーホールを
有して、このスルーホールの一部、または全てに
外部接続用の導体ピンが配設される半導体搭載用
基板２において、 前記導体ピンを、頭部にスルーホール径より大
きい部分と、この大径部から所定寸法おいた部分
に一体的に形成した略円形の鍔とを有したものと
するとともに、 前記半導体搭載部に対応した開口部、及び前記
導体ピンの配設位置に対応した貫通孔を有する板
１と、この板１に接着した前記基板２とを、前記
頭部を前記貫通孔から挿通して基板２のスルーホ
ールに嵌挿し、かつ前記鍔を前記板１に係止した
前記導体ピンによつて、互いに固着したことを特
徴とする半導体搭載用基板。 ２ 前記半導体搭載用基板に配設された一部の導
体ピンが、前記板１に係止される鍔とは別の略円
形の鍔を、前記導体ピンの中間部に有することを
特徴とする特許請求の範囲第１項記載の半導体搭
載用基板。 ３ 前記半導体搭載用基板において、外部接続用
の導体ピンが基板の導体部またはスルーホールに
はんだ付けされていることを特徴とする特許請求
の範囲第１項または第２項記載の半導体搭載用基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3796686A JPS62196855A (ja) | 1986-02-22 | 1986-02-22 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3796686A JPS62196855A (ja) | 1986-02-22 | 1986-02-22 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62196855A JPS62196855A (ja) | 1987-08-31 |
| JPH0513381B2 true JPH0513381B2 (ja) | 1993-02-22 |
Family
ID=12512305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3796686A Granted JPS62196855A (ja) | 1986-02-22 | 1986-02-22 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62196855A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051755A (en) * | 1988-07-12 | 1991-09-24 | Victor Company Of Japan, Ltd. | Thermal printing apparatus |
| JPH0621257U (ja) * | 1991-12-12 | 1994-03-18 | 日本ミクロン株式会社 | 表面実装用プラスチックピングリットアレー |
| JP2002175022A (ja) * | 2000-12-06 | 2002-06-21 | Stanley Electric Co Ltd | Ｌｅｄ表示器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215840A (ja) * | 1985-07-12 | 1987-01-24 | Matsushita Electric Works Ltd | 電子素子用チツプキヤリア |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194359U (ja) * | 1984-11-27 | 1986-06-18 |
-
1986
- 1986-02-22 JP JP3796686A patent/JPS62196855A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215840A (ja) * | 1985-07-12 | 1987-01-24 | Matsushita Electric Works Ltd | 電子素子用チツプキヤリア |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62196855A (ja) | 1987-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230398B2 (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| EP0197148A1 (en) | Printed-circuit board for mounting electronic element and method of manufacture thereof | |
| KR100284620B1 (ko) | 마이크로파발진기와 그 제조방법 | |
| JP3664045B2 (ja) | 半導体装置の製造方法 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JPH0513381B2 (ja) | ||
| US5581875A (en) | Method of manufacturing circuit module | |
| JPH09298344A (ja) | 接続端子付配線基板 | |
| JPH08331865A (ja) | インバータ装置 | |
| JPH06204385A (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| US6704206B2 (en) | Assembly device and method for assembling an electronic component | |
| JP3615236B2 (ja) | 混成集積回路装置 | |
| JP3754197B2 (ja) | 混成集積回路装置 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH0341473Y2 (ja) | ||
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JPH0582978B2 (ja) | ||
| JPH1146097A (ja) | 樹脂成形回路基板 | |
| JPH06268134A (ja) | 電子部品搭載装置 | |
| JPH02121360A (ja) | 電子部品搭載用基板 | |
| JP2663731B2 (ja) | 半導体装置 | |
| JP2006020243A (ja) | 表面実装用電子部品及びメイン基板ユニット | |
| JPH09199242A (ja) | プリント配線板一体型コネクタ及びその製造方法 | |
| JPH0642364Y2 (ja) | 回路ブロツクの構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |