JPS62196855A - 半導体搭載用基板 - Google Patents

半導体搭載用基板

Info

Publication number
JPS62196855A
JPS62196855A JP3796686A JP3796686A JPS62196855A JP S62196855 A JPS62196855 A JP S62196855A JP 3796686 A JP3796686 A JP 3796686A JP 3796686 A JP3796686 A JP 3796686A JP S62196855 A JPS62196855 A JP S62196855A
Authority
JP
Japan
Prior art keywords
substrate
conductor
semiconductor
hole
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3796686A
Other languages
English (en)
Other versions
JPH0513381B2 (ja
Inventor
Yoshinori Takasaki
義徳 高崎
Katsumi Mabuchi
勝美 馬渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP3796686A priority Critical patent/JPS62196855A/ja
Publication of JPS62196855A publication Critical patent/JPS62196855A/ja
Publication of JPH0513381B2 publication Critical patent/JPH0513381B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体封止周枠およびt導体搭載部面側に外
部接続用の導体ピンを有する半導体搭載用基板に関する
ものである。
(従来の技術) 従来の有機系樹脂から成り、かつ半導体搭載部面側に外
部接続用の導体ピンを有する半導体搭載用基板における
半導体封IE周枠の形成にあっては、導体部およびスル
ーホールを有する基板の半導体搭載部の膚囲の、前記半
導体搭載部に最も接近した外部接続用の導体ピンと前記
半導体搭載部との間隙の部分に、前記半導体搭載部に対
応した開口部を有する板(+)を接着材を介して固着し
、搭載された半導体素子を外気雰囲気から保護するため
に使用する封止樹脂の流れ出し防止に利用されている。
(発明か解決しようとする問題点) 1π」述の方法による封1に周枠ては、導体部およびス
ルーホールを有する基板(2)と、前記封止用栓用の板
(+)との接着面積か小さいため、接着強度が弱く取れ
易いばかりてなく、製造上基板の一部である半導体搭載
部周辺に該基板の外形より小さい板枠を搭載するには、
板枠の位置精度かとりすらく、生産性が悪くなるためコ
ストアップとなるといった問題点があった。また、前記
導体部およびスルーホールを有する基板(2)と、前記
封止用栓用の板(1)との接着面積を一定幅以上設けな
ければならないため、前記導体部およびスルーホールを
有する基板(2)の半導体搭載部(3)の寸法に対して
、半導体搭載用基板の外形寸法が大型化するといった欠
点もあった。
(問題点を解決するための手段とその作用)本発明は、
導体部およびスルーホールを有する基板と、半導体搭載
用基板の板との接合部の信頼性を著しく高めた、半導体
搭載部面側に外部接続用の導体ピンを有する半導体搭載
用基板を提供することを目的としたものであり、以下図
面に従って詳細に説明する。
第1図は、本発明の半導体搭載用基板の縦断面図であり
、第2図はその斜視図である。アルミナなどセラミック
、もしくは有機系樹脂を素材とする絶縁体から成る基板
(2)に半導体搭載部(3)、導体部(4)およびスル
ーホール(5)が形成されている。前記半導体搭載用基
板の半導体搭載部(3)は、本図においては凹部になっ
ているが、平面であっても本発明の効果に影響はない。
前記基板(2)に半導体搭41部(3)に対応した開口
部(6)、および一部またはすべてのスルーホール(5
)に対応したt’を通孔(7)を有する板(L)が接着
材(8)により固着されている。ここで前記板(1)は
、外部から半導体素子を保護するために、半導体素子周
辺に施された半導体対市川樹脂の流れl−めを目的とす
るものである。また、金属またはセラミックから成る封
止用キャップを該板(1)上に搭載し、半導体素子を外
部から保護するだめのものである。
さらに、前記基板(2)のスルーホール(5)に対応し
た前記板(1)の貫通孔(7)を経て、外部接続用の導
体ピン(9)が前記基板(2)に半導体NSa部面側に
突き出て、挿入固定されている。この場合、前記導体ピ
ン(9)の頭部には、前記基板(2)のスルーホール(
5)の内径より適当な幅だけ大きい部分が形成してあり
、前記部分がスルーホール(5)に嵌挿固着されている
。また、前記導体ピン(!1)とスルーホール(5)と
は、すず・鉛系などのはんだ接合されていてもよい。前
記導体ピン(6)は、略円形の鍔(lO)を有し、前記
鍔か前記板(1)に係止されて位1合わせか極めて容易
となる。よって、前記鍔(■))と前記導体ピン頭部の
太い部分との距離は、少なくとも前記板(1)の厚さた
け長くなるように形成しである。
さらに、前記基板(2)に配設された一部の導体ピンか
、略円形の鍔(11)を前記板(1)に係止される鍔(
10)とともに、前記導体ピンの中間部に有することに
より、当該半導体搭載用基板をマザーボードに装着する
際の位置合わせが容易となり、かつ半導体素子の放熱性
か向ヒする。
以上のように、導体部およびスルーホールか形成され、
スルーホールの一部または全てに、外部接続用の導体ピ
ンが配設された半導体搭載用基板において、半導体搭載
部に対応した開口部3よび外部接続用の導体ピン設置位
置に対応したM通孔を有する板(1)を、導体部および
スルーホールを有する基板(2)に固着することにより
、接着面積を広くとることができるため、高い接着強度
が得られるとともに圧着時の圧力制御が容易になり。
接着材のはみ出しを減少させることかできる。また、f
ti記基板基板)と前記板(1)の接着時の位置合わせ
も、それぞれの外形端面で行なえば作業が容易であるば
かりでなく、位置精度も向トする。さらには、半導体搭
載部と、前記半導体搭載部に最も接近した外部接続用の
導体ピンとの間隙での接着面積を最小にすることか可使
であるので、従来例に比較して装置の小型化か可七にな
る。また、半導体搭載部以外の導体回路部を、接着材付
の板で被覆することになるので、従来例に見られるソル
ダーレジストインクの貼付を省略でき、■程の短縮、コ
スト低減をも可俺となる。
次に実施例をあげて説明する。
(実施例) ガラスエポキシ樹脂、またはガラス変性トリアジン樹脂
から成る銅張りaF!板に穴あけ、ザグク加工、銅メッ
キおよびエツチングを施し、さらにニッケルメッキ、金
メッキを行ない導体部とスルーホールを有する基板を形
成した。これとは別に、ガラスエポキシ樹脂から成る樹
脂板に、0.1■1厚のガラスエポキシ樹脂系のプリプ
レグを仮接着した後前記基板の半導体搭載部に対応する
部分をパンチングまたはルータ−加工で開口部を形成し
、導体ピン設置箇所に対応する部分に、導体ピンを嵌挿
するスルーホールの直径より0.3mm大きい直径の貫
通孔をあけた。前記基板と前記プリプレグ付樹脂板を接
着した。そののち、ルータ−による外形加工を行ない、
樹脂板の貫通孔を通して、コバール素地で表面にすず・
鉛等のはんだメッキもしくは金メッキを施した。導体ピ
ンを前記基板のスルーホールに嵌挿固着した。
(発明の効果) 本発明によれば、半導体搭載部面側に外部接続用導体ピ
ンを有する半導体搭載用基板において、半導体封止用枠
と導体部およびスルーホールを有する基板との接合面積
を大きくとることかできるため、半導体装1に用枠の接
着強度の向上、位置精度等接合部の信頼性を著しく高め
、半導体装置の小型化に寄4するだけでなく、工程の短
縮、コストの低減をも可俺にするといった点で、未発I
J″lは大いに意義がある。
なお、有機系樹脂素材を絶縁基板として用いた場合は、
加工性か容易であり、寸法精度も極めて高く、さらには
生産性に富むため安価であるといったメリットを持つ。
【図面の簡単な説明】
第1図は未発Illによる半導体搭載用基板の縦断面図
、第2図はその斜視図である。また、第3図は従来例の
縦断面図であり、第4図はその斜視図である。 符号の説明 l・・・半導体Ml:用枠用0板 2・・・基板     3・・・半導体搭載部4・・・
導体部    5・・・スルーホール6・・・開口部 
   7・・・ci通孔8・・・接着材    9・・
・導体ピン!0、II・・・鍔 第1図 第2図 弛3囚 第4図

Claims (1)

  1. 【特許請求の範囲】 1)導体部およびスルーホールが形成され、前記スルー
    ホールの一部、または全てに外部接続用の導体ピンが配
    設された半導体搭載用基板において、 半導体搭載部に対応した開口部、および外部接続用の導
    体ピン設置位置に対応した貫通孔を有する板(1)が、
    導体部およびスルーホールを有する基板(2)に固着さ
    れており、前記外部接続用導体ピンが前記貫通孔を経て
    基板(2)に固着されたことを特徴とする半導体搭載用
    基板。 2)前記半導体搭載用基板が、有機系樹脂素材から成る
    ことを特徴とする特許請求の範囲第一項記載の半導体搭
    載用基板。 3)前記半導体搭載用基板において、スルーホール径よ
    り大きい部分を有する外部接続用の導体ピンが、スルー
    ホール内に嵌挿固着されていることを特徴とする特許請
    求の範囲1項及び第2項記載の半導体搭載用基板。 4)前記導体ピンが略円形の鍔を有し、前記鍔が前記板
    (1)に係止されていることを特徴とする特許請求の範
    囲第1項〜第3項に記載の半導体搭載用基板。 5)前記半導体搭載用基板に配設された一部の導体ピン
    が、略円形の鍔を前記板(1)に係止される鍔とともに
    、前記導体ピンの中間部に有することを特徴とする特許
    請求の範囲第1項〜第4項記載の半導体搭載用基板。 6)前記半導体搭載用基板において、外部接続用の導体
    ピンが基板の導体部および、もしくはスルーホールには
    んだ付けされていることを特徴とする特許請求の範囲第
    1項〜第3項記載の半導体搭載用基板。
JP3796686A 1986-02-22 1986-02-22 半導体搭載用基板 Granted JPS62196855A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3796686A JPS62196855A (ja) 1986-02-22 1986-02-22 半導体搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3796686A JPS62196855A (ja) 1986-02-22 1986-02-22 半導体搭載用基板

Publications (2)

Publication Number Publication Date
JPS62196855A true JPS62196855A (ja) 1987-08-31
JPH0513381B2 JPH0513381B2 (ja) 1993-02-22

Family

ID=12512305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3796686A Granted JPS62196855A (ja) 1986-02-22 1986-02-22 半導体搭載用基板

Country Status (1)

Country Link
JP (1) JPS62196855A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051755A (en) * 1988-07-12 1991-09-24 Victor Company Of Japan, Ltd. Thermal printing apparatus
JPH0621257U (ja) * 1991-12-12 1994-03-18 日本ミクロン株式会社 表面実装用プラスチックピングリットアレー
JP2002175022A (ja) * 2000-12-06 2002-06-21 Stanley Electric Co Ltd Led表示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194359U (ja) * 1984-11-27 1986-06-18
JPS6215840A (ja) * 1985-07-12 1987-01-24 Matsushita Electric Works Ltd 電子素子用チツプキヤリア

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194359U (ja) * 1984-11-27 1986-06-18
JPS6215840A (ja) * 1985-07-12 1987-01-24 Matsushita Electric Works Ltd 電子素子用チツプキヤリア

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051755A (en) * 1988-07-12 1991-09-24 Victor Company Of Japan, Ltd. Thermal printing apparatus
US5319391A (en) * 1988-07-12 1994-06-07 Victor Company Of Japan, Ltd. Thermal printing apparatus
JPH0621257U (ja) * 1991-12-12 1994-03-18 日本ミクロン株式会社 表面実装用プラスチックピングリットアレー
JP2002175022A (ja) * 2000-12-06 2002-06-21 Stanley Electric Co Ltd Led表示器

Also Published As

Publication number Publication date
JPH0513381B2 (ja) 1993-02-22

Similar Documents

Publication Publication Date Title
US4750092A (en) Interconnection package suitable for electronic devices and methods for producing same
KR100839145B1 (ko) 고체 촬상 장치 및 그 제조 방법
JPH07193187A (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
JPS62196855A (ja) 半導体搭載用基板
JPH0446478B2 (ja)
JP2691352B2 (ja) 電子部品塔載装置
JP2622862B2 (ja) リード付電子部品搭載用基板
JPS617692A (ja) 導体ピンの固着方法および導体ピン固着のプリント配線板
JPH0263141A (ja) 電子部品搭載用基板の製造方法
JPS60100454A (ja) プリント配線板の製法
US6704206B2 (en) Assembly device and method for assembling an electronic component
JP2700257B2 (ja) 配線基板付きリードフレームとその製造方法
KR20030023207A (ko) 인쇄회로기판 제조용 지그 및 인쇄회로기판의 제조 방법
JPH07170048A (ja) フレキシブルプリント配線板の部品実装構造及び部品実装方法
JP2004342930A (ja) 非貫通導通穴を有する多層基板
JP2580607B2 (ja) 回路基板及び回路基板の製造方法
JP2686156B2 (ja) 熱放散型半導体パッケージ
JP2006020243A (ja) 表面実装用電子部品及びメイン基板ユニット
JPH02121360A (ja) 電子部品搭載用基板
JP2005150385A (ja) 半導体素子の基板組付方法
JPS5880895A (ja) 両面プリント回路用基板および両面プリント回路板装置ならびにその製法
JPH1092964A (ja) 半導体装置
JPH0461150A (ja) プリント配線板への端子の接続法
JP2002270649A (ja) 半導体装置およびその製造方法
JPH0918137A (ja) 半田接合用の治具板及び電子部品搭載用基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term