JPH04214654A - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造Info
- Publication number
- JPH04214654A JPH04214654A JP2401503A JP40150390A JPH04214654A JP H04214654 A JPH04214654 A JP H04214654A JP 2401503 A JP2401503 A JP 2401503A JP 40150390 A JP40150390 A JP 40150390A JP H04214654 A JPH04214654 A JP H04214654A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- hole
- chip
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 238000005219 brazing Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000000057 synthetic resin Substances 0.000 claims abstract description 7
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 7
- 239000011347 resin Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 9
- 239000004593 Epoxy Substances 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000004382 potting Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを回路基
板に表面実装する実装構造に関する。
板に表面実装する実装構造に関する。
【０００２】
【従来の技術】図３は従来の半導体チップの実装構造を
示す断面図である。図において、２０は、回路基板１０
に表面実装するベア状態の半導体チップであって、表面
の四辺に沿って信号電極， 電圧電極， 及びアース電
極を枠形に配設するとともに、裏面の全面にメタライズ
層を形成してある。
示す断面図である。図において、２０は、回路基板１０
に表面実装するベア状態の半導体チップであって、表面
の四辺に沿って信号電極， 電圧電極， 及びアース電
極を枠形に配設するとともに、裏面の全面にメタライズ
層を形成してある。
【０００３】回路基板１０は、内層に広領域の電源層１
２と広領域のアース層１３とが形成されたもので、周縁
近傍の要所要所に、アース層１３に接続されたスルーホ
ール１５Ｂ−２ を配設してある。
２と広領域のアース層１３とが形成されたもので、周縁
近傍の要所要所に、アース層１３に接続されたスルーホ
ール１５Ｂ−２ を配設してある。
【０００４】半導体チップ２０を表面実装するために、
回路基板１０の表面１１の所望の位置に角形のパッドを
設け、このパッドに繋がる電源パターン１６を設けると
ともに、パッドを中心にして、所望数の信号パターン、
及びアースパターン１７を放射状に設けている。
回路基板１０の表面１１の所望の位置に角形のパッドを
設け、このパッドに繋がる電源パターン１６を設けると
ともに、パッドを中心にして、所望数の信号パターン、
及びアースパターン１７を放射状に設けている。
【０００５】また、半導体チップ２０をマウントするパ
ッドから充分に離れた位置に、表面１１に形成した電源
パターン１６に繋がるスルーホール１５Ａ を設け、こ
のスルーホール１５Ａ を内層の電源層１２に接続して
いる。さらにまた、パッドから充分に離れた位置に、表
面１１に形成したアースパターン１７に繋がるスルーホ
ール１５Ｂ を設け、このスルーホール１５Ｂ を内層
のアース層１３に接続している。
ッドから充分に離れた位置に、表面１１に形成した電源
パターン１６に繋がるスルーホール１５Ａ を設け、こ
のスルーホール１５Ａ を内層の電源層１２に接続して
いる。さらにまた、パッドから充分に離れた位置に、表
面１１に形成したアースパターン１７に繋がるスルーホ
ール１５Ｂ を設け、このスルーホール１５Ｂ を内層
のアース層１３に接続している。
【０００６】半導体チップ２０は、裏面が上記のパッド
に位置合わせされ、導電性接着剤２１によって回路基板
１０の表面にダイボンディングされ、半導体チップ２０
の表面の電源電極と回路基板１０の電源パターン１６と
はボンディングワイヤ２６を介して接続され、半導体チ
ップ２０のアース電極と回路基板１０のアースパターン
１７とは他のボンディングワイヤ２７を介して接続され
、さらに半導体チップ２０の信号電極と信号パターンと
はそれぞれ他のボンディングワイヤを介して接続されて
いる。
に位置合わせされ、導電性接着剤２１によって回路基板
１０の表面にダイボンディングされ、半導体チップ２０
の表面の電源電極と回路基板１０の電源パターン１６と
はボンディングワイヤ２６を介して接続され、半導体チ
ップ２０のアース電極と回路基板１０のアースパターン
１７とは他のボンディングワイヤ２７を介して接続され
、さらに半導体チップ２０の信号電極と信号パターンと
はそれぞれ他のボンディングワイヤを介して接続されて
いる。
【０００７】そして、エポキシ系樹脂等の合成樹脂３０
を半導体チップ２０の表面にポッティングして、半導体
チップ２０及びボンディングワイヤを含む半導体チップ
周辺の全面を封止している。
を半導体チップ２０の表面にポッティングして、半導体
チップ２０及びボンディングワイヤを含む半導体チップ
周辺の全面を封止している。
【０００８】一方、１は、回路基板１０を底板上に搭載
収容する金属ケースであって、底板上の要所に枠形にＬ
形金具２をスポット溶接等して配設し、配列したＬ形金
具２内に回路基板１０を水平に収容し、それぞれのＬ形
金具２の垂直板部材を内側に折り曲げて、回路基板１０
の四辺の縁を押さえるとともに、スルーホール１５Ｂ−
２ の上端部とＬ形金具２の垂直板部材とを半田３で固
着している。
収容する金属ケースであって、底板上の要所に枠形にＬ
形金具２をスポット溶接等して配設し、配列したＬ形金
具２内に回路基板１０を水平に収容し、それぞれのＬ形
金具２の垂直板部材を内側に折り曲げて、回路基板１０
の四辺の縁を押さえるとともに、スルーホール１５Ｂ−
２ の上端部とＬ形金具２の垂直板部材とを半田３で固
着している。
【０００９】したがって、回路基板１０のアース層１３
はスルーホール１５Ｂ−２ 、Ｌ形金具２を介して金属
ケース１に接地されることになり、金属ケース１とアー
ス層１３間の電位差は殆ど零である。
はスルーホール１５Ｂ−２ 、Ｌ形金具２を介して金属
ケース１に接地されることになり、金属ケース１とアー
ス層１３間の電位差は殆ど零である。
【００１０】また、スルーホール１５Ａ，１５Ｂ を半
導体チップ２０から充分に離れた位置に設けて、合成樹
脂３０の封止領域外に配置している。このようにスルー
ホールを封止領域外に設けた理由は、仮に封止領域内に
スルーホールを配置すると、半導体チップ２０が回路基
板１０の表面からは封止されても、回路基板１０の裏面
が未封止のため、スルーホールを通して水分が侵入して
半導体チップの耐湿信頼性が劣化するからである。
導体チップ２０から充分に離れた位置に設けて、合成樹
脂３０の封止領域外に配置している。このようにスルー
ホールを封止領域外に設けた理由は、仮に封止領域内に
スルーホールを配置すると、半導体チップ２０が回路基
板１０の表面からは封止されても、回路基板１０の裏面
が未封止のため、スルーホールを通して水分が侵入して
半導体チップの耐湿信頼性が劣化するからである。
【００１１】
【発明が解決しようとする課題】ところで上述のように
半導体チップの電源伝送路及びアース伝送路であるスル
ーホール１５Ａ，１５Ｂ を、封止領域外に設けて半導
体チップの電極から離れた位置にとしたことにより、回
路基板１０の表面に形成する電源パターン１６およびア
ースパターン１７の長さが長くなっている。
半導体チップの電源伝送路及びアース伝送路であるスル
ーホール１５Ａ，１５Ｂ を、封止領域外に設けて半導
体チップの電極から離れた位置にとしたことにより、回
路基板１０の表面に形成する電源パターン１６およびア
ースパターン１７の長さが長くなっている。
【００１２】このことは半導体チップ２０のそれぞれの
電極から、最短経路で電源層或いはアース層（グランド
電位） に接続することが出来なくなり、半導体チップ
の高周波特性の劣化を惹起する恐れがあった。
電極から、最短経路で電源層或いはアース層（グランド
電位） に接続することが出来なくなり、半導体チップ
の高周波特性の劣化を惹起する恐れがあった。
【００１３】本発明はこのような点に鑑みて創作された
もので、充分な耐湿信頼性を保持し、且つ良好な高周波
特性を備えた半導体チップの実装構造を提供することを
目的としている。
もので、充分な耐湿信頼性を保持し、且つ良好な高周波
特性を備えた半導体チップの実装構造を提供することを
目的としている。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、図１に例示したように、半導体チップ２
０を回路基板１０に表面実装し、回路基板１０を金属ケ
ース１に収容する装置において、半導体チップ２０の電
源電極と回路基板１０の電源層１２とを接続するスルー
ホール１５Ａ 、及び半導体チップ２０のアース電極と
回路基板１０のアース層１３とを接続する他のスルーホ
ール１５Ｂ とを、最終段階で半導体チップ２０を封止
する合成樹脂３０の封止領域内にそれぞれ設ける。
めに本発明は、図１に例示したように、半導体チップ２
０を回路基板１０に表面実装し、回路基板１０を金属ケ
ース１に収容する装置において、半導体チップ２０の電
源電極と回路基板１０の電源層１２とを接続するスルー
ホール１５Ａ 、及び半導体チップ２０のアース電極と
回路基板１０のアース層１３とを接続する他のスルーホ
ール１５Ｂ とを、最終段階で半導体チップ２０を封止
する合成樹脂３０の封止領域内にそれぞれ設ける。
【００１５】そして、金属系ろう材を用いてチップ形回
路部品４０Ａ，４０Ｂを、それぞれのスルーホール１５
Ａ，１５Ｂ の直上にダイボンディングし、その金属系
ろう材でスルーホール１５Ａ，１５Ｂ の上部開口を封
止するものとする。
路部品４０Ａ，４０Ｂを、それぞれのスルーホール１５
Ａ，１５Ｂ の直上にダイボンディングし、その金属系
ろう材でスルーホール１５Ａ，１５Ｂ の上部開口を封
止するものとする。
【００１６】或いはまた、図２に例示したように、半導
体チップ２０をメタルキャップ３５で封止する構成とし
て、そのメタルキャップ３５内にスルーホール１５Ａ，
１５Ｂ をそれぞれ設け、そのスルーホール１５Ａ，１
５Ｂ の直上に、金属系ろう材を用いてチップ形回路部
品４０Ａ，４０Ｂをダイボンディングするものとする。
体チップ２０をメタルキャップ３５で封止する構成とし
て、そのメタルキャップ３５内にスルーホール１５Ａ，
１５Ｂ をそれぞれ設け、そのスルーホール１５Ａ，１
５Ｂ の直上に、金属系ろう材を用いてチップ形回路部
品４０Ａ，４０Ｂをダイボンディングするものとする。
【００１７】
【作用】上記本発明によれば、スルーホール１５Ａ，１
５Ｂ を半導体チップに近い処に設けることができるの
で、半導体チップの電源電極を最短経路で回路基板の広
領域の電源層に接続することができ、また半導体チップ
のアース電極を最短経路で回路基板の広領域のアース層
に接続することができる。
５Ｂ を半導体チップに近い処に設けることができるの
で、半導体チップの電源電極を最短経路で回路基板の広
領域の電源層に接続することができ、また半導体チップ
のアース電極を最短経路で回路基板の広領域のアース層
に接続することができる。
【００１８】したがって、半導体チップは良好な高周波
特性を有することとなる。一方、それぞれのスルーホー
ル１５Ａ，１５Ｂ は半導体チップに近接した封止領域
内に設けてある。しかしながら、その上部開口は金属系
ろう材で封止されているので、回路基板の裏面からこれ
らのスルーホールに侵入した水分は、金属系ろう材によ
って阻止される。
特性を有することとなる。一方、それぞれのスルーホー
ル１５Ａ，１５Ｂ は半導体チップに近接した封止領域
内に設けてある。しかしながら、その上部開口は金属系
ろう材で封止されているので、回路基板の裏面からこれ
らのスルーホールに侵入した水分は、金属系ろう材によ
って阻止される。
【００１９】したがって、半導体チップの耐湿信頼性が
劣化することがない。
劣化することがない。
【００２０】
【実施例】以下図１乃至図２を参照しながら、本発明を
具体的に説明する。なお、全図を通じて同一符号は同一
対象物を示す。
具体的に説明する。なお、全図を通じて同一符号は同一
対象物を示す。
【００２１】図１において、回路基板１０に表面実装す
るベア状態の半導体チップ２０は、表面の四辺に沿って
信号電極， 電圧電極， 及びアース電極を枠形に配設
するとともに、裏面の全面にメタライズ層を形成してあ
る。
るベア状態の半導体チップ２０は、表面の四辺に沿って
信号電極， 電圧電極， 及びアース電極を枠形に配設
するとともに、裏面の全面にメタライズ層を形成してあ
る。
【００２２】回路基板１０は、表面１１に所望のパター
ンが形成され、内層に広領域の電源層１２と広領域のア
ース層１３とが形成された多層回路基板であって、周縁
近傍の要所要所に、アース層１３に接続されたスルーホ
ール１５Ｂ−２ を配設してある。
ンが形成され、内層に広領域の電源層１２と広領域のア
ース層１３とが形成された多層回路基板であって、周縁
近傍の要所要所に、アース層１３に接続されたスルーホ
ール１５Ｂ−２ を配設してある。
【００２３】そして、半導体チップ２０を表面実装する
ために、回路基板１０の表面１１の所望の位置に角形の
パッドを設け、このパッドに繋がる短い電源パターン１
６を設け、またパッドとはつながらない短いアースパタ
ーン１７を設けてある。さらにまた、表面１１にはパッ
ドを中心にしてパッドに接続されない長い放射状の信号
パターンを設けてある。
ために、回路基板１０の表面１１の所望の位置に角形の
パッドを設け、このパッドに繋がる短い電源パターン１
６を設け、またパッドとはつながらない短いアースパタ
ーン１７を設けてある。さらにまた、表面１１にはパッ
ドを中心にしてパッドに接続されない長い放射状の信号
パターンを設けてある。
【００２４】前述の短い電源パターン１６の端末に、ス
ルーホール１５Ａ を設けてこのスルーホール１５Ａ
を内層の電源層１２に接続している。また、表面１１に
形成した短いアースパターン１７の端末に、スルーホー
ル１５Ｂ を設けてこのスルーホール１５Ｂ を電源層
１２とは異なる内層に設けたアース層１３に接続してい
る。
ルーホール１５Ａ を設けてこのスルーホール１５Ａ
を内層の電源層１２に接続している。また、表面１１に
形成した短いアースパターン１７の端末に、スルーホー
ル１５Ｂ を設けてこのスルーホール１５Ｂ を電源層
１２とは異なる内層に設けたアース層１３に接続してい
る。
【００２５】なお、回路基板１０の表面１１には、半導
体チップ２０を封止するポッティング樹脂の流出防止の
ために、これらのスルーホール１５Ａ，１５Ｂ の外側
に枠形に樹脂堤３１を設けている。
体チップ２０を封止するポッティング樹脂の流出防止の
ために、これらのスルーホール１５Ａ，１５Ｂ の外側
に枠形に樹脂堤３１を設けている。
【００２６】半導体チップ２０は、裏面が上記のパッド
に位置合わせされ、導電性接着剤２１によってパッド上
にダイボンディングし、半導体チップ２０の表面の電源
電極と電源パターン１６とをボンディングワイヤ２６を
介して接続し、半導体チップ２０のアース電極とアース
パターン１７とを他のボンディングワイヤ２７を介して
接続している。
に位置合わせされ、導電性接着剤２１によってパッド上
にダイボンディングし、半導体チップ２０の表面の電源
電極と電源パターン１６とをボンディングワイヤ２６を
介して接続し、半導体チップ２０のアース電極とアース
パターン１７とを他のボンディングワイヤ２７を介して
接続している。
【００２７】なお、図示省略したが半導体チップ２０の
信号電極は対応する信号パターンに、それぞれボンディ
ングワイヤを介して接続している。４０Ａ，４０Ｂ は
、例えばマイクロコンデンサ等のようなチップ形回路部
品である。
信号電極は対応する信号パターンに、それぞれボンディ
ングワイヤを介して接続している。４０Ａ，４０Ｂ は
、例えばマイクロコンデンサ等のようなチップ形回路部
品である。
【００２８】チップ形回路部品４０Ａ は＋電極を下側
にし、半田付けすることでスルーホール１５Ａ の直上
にダイボンディングして表面実装され、、他のチップ形
回路部品４０Ｂ は−電極を下側にし、半田付けするこ
とでスルーホール１５Ｂ の直上にダイボンディングし
て表面実装されている。
にし、半田付けすることでスルーホール１５Ａ の直上
にダイボンディングして表面実装され、、他のチップ形
回路部品４０Ｂ は−電極を下側にし、半田付けするこ
とでスルーホール１５Ｂ の直上にダイボンディングし
て表面実装されている。
【００２９】そして、半導体チップ２０の上方から液状
エポキシ系樹脂をポッティングして、樹脂堤３１内に充
満させた後に硬化させて、合成樹脂３０で半導体チップ
２０及びボンディングワイヤを含む樹脂堤３１内の全面
を封止している。
エポキシ系樹脂をポッティングして、樹脂堤３１内に充
満させた後に硬化させて、合成樹脂３０で半導体チップ
２０及びボンディングワイヤを含む樹脂堤３１内の全面
を封止している。
【００３０】上述のように半導体チップ２０を実装した
回路基板１０は、底板上の要所に枠形にＬ形金具２をス
ポット溶接等して配設した金属ケース１内に収容されて
いる。そして、それぞれのＬ形金具２の垂直板部材を内
側に折り曲げることで、回路基板１０の四辺の縁を押さ
え、それぞれのスルーホール１５Ｂ−２ の上端部とＬ
形金具２の垂直板部材とを半田３で固着して、回路基板
１０を金属ケース１に装着している。
回路基板１０は、底板上の要所に枠形にＬ形金具２をス
ポット溶接等して配設した金属ケース１内に収容されて
いる。そして、それぞれのＬ形金具２の垂直板部材を内
側に折り曲げることで、回路基板１０の四辺の縁を押さ
え、それぞれのスルーホール１５Ｂ−２ の上端部とＬ
形金具２の垂直板部材とを半田３で固着して、回路基板
１０を金属ケース１に装着している。
【００３１】したがって、半導体チップ２０のアースは
、細く長いアースパターンを経由することなく、ボンデ
ィングワイヤ２７−短いアースパターン１７−スルーホ
ール１５Ｂ −アース層１３−スルーホール１５Ｂ−２
−Ｌ形金具２を経て金属ケース１に接続され、半導体
チップ２０のアース電極と金属ケース間の電位差が殆ど
零となる。
、細く長いアースパターンを経由することなく、ボンデ
ィングワイヤ２７−短いアースパターン１７−スルーホ
ール１５Ｂ −アース層１３−スルーホール１５Ｂ−２
−Ｌ形金具２を経て金属ケース１に接続され、半導体
チップ２０のアース電極と金属ケース間の電位差が殆ど
零となる。
【００３２】また、スルーホールの上部開口がチップ形
回路部品をダイボンディングする半田で封止されている
ので、半導体チップの耐湿信頼性が高い。図２に図示し
た実施例は、半導体チップ２０を封止するのにポッティ
ング樹脂を用いることなく、浅い小形の箱状アルミニウ
ム等よりなるメタルキャップ３５を、チップ形回路部品
４０Ａ，４０Ｂ を含む半導体チップ２０の上部全面に
被せ、メタルキャップ３５の四周の縁を接着剤で回路基
板１０に固着して、封止したものである。
回路部品をダイボンディングする半田で封止されている
ので、半導体チップの耐湿信頼性が高い。図２に図示し
た実施例は、半導体チップ２０を封止するのにポッティ
ング樹脂を用いることなく、浅い小形の箱状アルミニウ
ム等よりなるメタルキャップ３５を、チップ形回路部品
４０Ａ，４０Ｂ を含む半導体チップ２０の上部全面に
被せ、メタルキャップ３５の四周の縁を接着剤で回路基
板１０に固着して、封止したものである。
【００３３】このような封止手段によっても、ポッティ
ング樹脂封止のものと同様な効果を有する。
ング樹脂封止のものと同様な効果を有する。
【００３４】
【発明の効果】以上説明したように本発明は、回路基板
に表面実装した半導体チップの近傍の封止領域内に、広
領域の電源層に繋がるスルーホールと、広領域のアース
層に繋がるスルーホールとを設け、スルーホールの直上
に金属系ろう材を用いてチップ形回路部品をダイボンデ
ィングし、その金属系ろう材でこれらのスルーホールの
上部開口を封止したことにより、下記のような優れた効
果を奏する。
に表面実装した半導体チップの近傍の封止領域内に、広
領域の電源層に繋がるスルーホールと、広領域のアース
層に繋がるスルーホールとを設け、スルーホールの直上
に金属系ろう材を用いてチップ形回路部品をダイボンデ
ィングし、その金属系ろう材でこれらのスルーホールの
上部開口を封止したことにより、下記のような優れた効
果を奏する。
【００３５】半導体チップの電源電極を最短経路で回路
基板の広領域の電源層に接続することができ、また半導
体チップのアース電極を最短経路で回路基板の広領域の
アース層に接続することができて、半導体チップの高周
波特性が良好である。
基板の広領域の電源層に接続することができ、また半導
体チップのアース電極を最短経路で回路基板の広領域の
アース層に接続することができて、半導体チップの高周
波特性が良好である。
【００３６】また、スルーホールを通った水分が、半導
体チップの封止領域に浸透すること阻止され、その結果
半導体チップが充分な耐湿信頼性を保持する。さらにま
た、チップ形回路部品を半導体チップに近接して実装す
ることにより、回路基板に高密度に部品を実装すること
ができるようになり、回路基板の小形化が推進される。
体チップの封止領域に浸透すること阻止され、その結果
半導体チップが充分な耐湿信頼性を保持する。さらにま
た、チップ形回路部品を半導体チップに近接して実装す
ることにより、回路基板に高密度に部品を実装すること
ができるようになり、回路基板の小形化が推進される。
【図１】 本発明の実施例の断面図
【図２】 本発明の他の実施例の断面図
【図３】
従来例の断面図
従来例の断面図
１ 金属ケース、 ２ Ｌ形金
具、 ３ 半田、 １０ 回路基板、 １２
電源層、 １３ アース層、 １６ 電源パターン、 １７ アー
スパターン、 ２０半導体チップ、 ２１ 導電性接着剤、 ３０ 合成
樹脂、 ３５ メタルキャップ、 １５Ａ，１５Ｂ，１５Ｂ−２ スルーホール、２６
，２７ ボンディングワイヤ、４０Ａ，４０Ｂ チ
ップ形回路部品、
具、 ３ 半田、 １０ 回路基板、 １２
電源層、 １３ アース層、 １６ 電源パターン、 １７ アー
スパターン、 ２０半導体チップ、 ２１ 導電性接着剤、 ３０ 合成
樹脂、 ３５ メタルキャップ、 １５Ａ，１５Ｂ，１５Ｂ−２ スルーホール、２６
，２７ ボンディングワイヤ、４０Ａ，４０Ｂ チ
ップ形回路部品、
Claims (3)
- 【請求項１】 半導体チップ（２０）を回路基板（１
０）に表面実装し、該回路基板（１０）を金属ケース（
１） に収容する装置において、該半導体チップ（２０
）の電源電極と該回路基板（１０）の電源層（１２）と
を接続するスルーホール（１５Ａ） 、及び該半導体チ
ップ（２０）のアース電極と該回路基板（１０）のアー
ス層（１３）とを接続する他のスルーホール（１５Ｂ）
とを、該半導体チップ（２０）の封止領域内にそれぞ
れ設け、金属系ろう材を用いてチップ形回路部品（４０
Ａ，４０Ｂ） を、該スルーホール（１５Ａ，１５Ｂ）
の直上にそれぞれダイボンディングし、該スルーホー
ル（１５Ａ，１５Ｂ） の上部開口を該金属系ろう材に
よって封止するよう構成されてなることを特徴とする半
導体チップの実装構造。 - 【請求項２】 半導体チップ（２０）を封止する手段
が、ポッティングされた合成樹脂（３０）であることを
特徴とする請求項１に記載の半導体チップの実装構造。 - 【請求項３】 半導体チップ（２０）を封止する手段
が、メタルキャップ（３５）であることを特徴とする請
求項１に記載の半導体チップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401503A JPH04214654A (ja) | 1990-12-12 | 1990-12-12 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401503A JPH04214654A (ja) | 1990-12-12 | 1990-12-12 | 半導体チップの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04214654A true JPH04214654A (ja) | 1992-08-05 |
Family
ID=18511330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2401503A Withdrawn JPH04214654A (ja) | 1990-12-12 | 1990-12-12 | 半導体チップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04214654A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6101098A (en) * | 1998-02-17 | 2000-08-08 | Nec Corporation | Structure and method for mounting an electric part |
| US6195260B1 (en) | 1997-11-27 | 2001-02-27 | Nec Corporation | Flexible printed circuit board unit having electronic parts mounted thereon |
-
1990
- 1990-12-12 JP JP2401503A patent/JPH04214654A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195260B1 (en) | 1997-11-27 | 2001-02-27 | Nec Corporation | Flexible printed circuit board unit having electronic parts mounted thereon |
| US6101098A (en) * | 1998-02-17 | 2000-08-08 | Nec Corporation | Structure and method for mounting an electric part |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423468A (en) | Dual electronic component assembly | |
| US5869886A (en) | Flip chip semiconductor mounting structure with electrically conductive resin | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JPH02342A (ja) | 集積回路チツプ取付けおよびパツケ−ジ組立体 | |
| KR20100031775A (ko) | 전자 부품 | |
| JPH04214654A (ja) | 半導体チップの実装構造 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH04137756A (ja) | 混成集積回路 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JPH04216652A (ja) | 半導体装置のパッケージ構造 | |
| JP2515515Y2 (ja) | 電子機器 | |
| JP3640625B2 (ja) | 半導体装置と半導体装置用フイルムキャリア | |
| JPH04293311A (ja) | 弾性表面波装置 | |
| JPH04256325A (ja) | 半導体チップの実装構造及びその実装方法 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH11145180A (ja) | 電子部品およびその製造方法 | |
| JPH04336451A (ja) | 半導体チップの実装構造 | |
| JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0513011Y2 (ja) | ||
| JPH04214661A (ja) | 半導体チップの実装構造 | |
| JPH04369250A (ja) | 半導体素子の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |