JPH04336451A - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造Info
- Publication number
- JPH04336451A JPH04336451A JP10784591A JP10784591A JPH04336451A JP H04336451 A JPH04336451 A JP H04336451A JP 10784591 A JP10784591 A JP 10784591A JP 10784591 A JP10784591 A JP 10784591A JP H04336451 A JPH04336451 A JP H04336451A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- thermal
- solder
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 229910000679 solder Inorganic materials 0.000 claims abstract description 47
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 12
- 239000007767 bonding agent Substances 0.000 abstract 1
- 229920003002 synthetic resin Polymers 0.000 description 11
- 239000000057 synthetic resin Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【産業上の利用分野】本発明は、半導体チップ特に発熱
量の多い半導体チップを回路基板に表面実装する実装構
造に関する。高周波信号処理系モジュールにおいては、
バイポーラLSIを使用して、高速化をはかっている。 一方、バイポーラLSIは発熱量が大きいので、バイポ
ーラLSIを回路基板に搭載するにあっては、この熱の
放散に留意する必要がある。
量の多い半導体チップを回路基板に表面実装する実装構
造に関する。高周波信号処理系モジュールにおいては、
バイポーラLSIを使用して、高速化をはかっている。 一方、バイポーラLSIは発熱量が大きいので、バイポ
ーラLSIを回路基板に搭載するにあっては、この熱の
放散に留意する必要がある。
【従来の技術】図4は従来の半導体チップの実装構造を
示す断面図である。図において10は、回路基板1に搭
載するベア状態の発熱量の多い(例えばバイポーラLS
I等)半導体チップであって、表面の四辺に沿って信号
電極, 電圧電極, 及びアース電極を枠形に配設する
とともに、裏面の全面にメタライズ層を形成している。 半導体チップ10を搭載するために、回路基板1の実装
面の所望の位置に角形のダイパッド3を設けるとともに
、このダイパッド3を中心にして信号パターン,アース
パターン及び電源パターン等の導体パターン4を放射状
に設けてワイヤボンディングし得るように構成している
。一方、高速系の半導体チップは、その特性の安定化を
目的としてダイボンディング面を電源電位とするのが一
般である。したがって、半導体チップ10をマウントす
るダイパッド3領域に、回路基板1を貫通するサーマル
スルーホール2を所望数配設し、このサーマルスルーホ
ール2を回路基板内部で内部電源層に接続して、内部電
源層とダイパッド3とを接続している。このサーマルス
ルーホール2は、ダイパッド面を電源電位とする作用と
、半導体チップ10の熱をダイパッド3を介して外部に
放散する作用とを、有するものである。半導体チップ1
0は、上述のように構成された回路基板1上に、その裏
面がダイパッド3に合わせられ、導電性のダイボンディ
ング接着剤(例えば銀混入のエポキシ系接着剤)11を
用いてダイボンディングされ、表面のそれぞれの電極と
回路基板1の対応するパターンとがボンディングワイヤ
を介して接続されている。そして、エポキシ系樹脂等の
合成樹脂15を半導体チップ10の表面にポッティング
して、半導体チップ10及びボンディングワイヤを含む
半導体チップ周辺の全面を封止している。ところで、ダ
イボンディングに使用するダイボンディング接着剤11
は吸湿性が高い。したがって、高周波特性の安定化と放
熱性の向上をはかって、ダイパッド3内にサーマルスル
ーホール2を設けた実装構造は、サーマルスルーホール
の下部から水分が浸入することになり耐湿性が劣る。よ
って、回路基板1の裏面側からエポキシ系樹脂等の合成
樹脂17をポッティングして、サーマルスルーホール2
内に合成樹脂17を充填することで、耐湿性の向上をは
かっている。
示す断面図である。図において10は、回路基板1に搭
載するベア状態の発熱量の多い(例えばバイポーラLS
I等)半導体チップであって、表面の四辺に沿って信号
電極, 電圧電極, 及びアース電極を枠形に配設する
とともに、裏面の全面にメタライズ層を形成している。 半導体チップ10を搭載するために、回路基板1の実装
面の所望の位置に角形のダイパッド3を設けるとともに
、このダイパッド3を中心にして信号パターン,アース
パターン及び電源パターン等の導体パターン4を放射状
に設けてワイヤボンディングし得るように構成している
。一方、高速系の半導体チップは、その特性の安定化を
目的としてダイボンディング面を電源電位とするのが一
般である。したがって、半導体チップ10をマウントす
るダイパッド3領域に、回路基板1を貫通するサーマル
スルーホール2を所望数配設し、このサーマルスルーホ
ール2を回路基板内部で内部電源層に接続して、内部電
源層とダイパッド3とを接続している。このサーマルス
ルーホール2は、ダイパッド面を電源電位とする作用と
、半導体チップ10の熱をダイパッド3を介して外部に
放散する作用とを、有するものである。半導体チップ1
0は、上述のように構成された回路基板1上に、その裏
面がダイパッド3に合わせられ、導電性のダイボンディ
ング接着剤(例えば銀混入のエポキシ系接着剤)11を
用いてダイボンディングされ、表面のそれぞれの電極と
回路基板1の対応するパターンとがボンディングワイヤ
を介して接続されている。そして、エポキシ系樹脂等の
合成樹脂15を半導体チップ10の表面にポッティング
して、半導体チップ10及びボンディングワイヤを含む
半導体チップ周辺の全面を封止している。ところで、ダ
イボンディングに使用するダイボンディング接着剤11
は吸湿性が高い。したがって、高周波特性の安定化と放
熱性の向上をはかって、ダイパッド3内にサーマルスル
ーホール2を設けた実装構造は、サーマルスルーホール
の下部から水分が浸入することになり耐湿性が劣る。よ
って、回路基板1の裏面側からエポキシ系樹脂等の合成
樹脂17をポッティングして、サーマルスルーホール2
内に合成樹脂17を充填することで、耐湿性の向上をは
かっている。
【発明が解決しようとする課題】ところで、耐湿性の向
上をはかって、サーマルスルーホール内にエポキシ系樹
脂等の合成樹脂を充填した従来構造のものは、合成樹脂
が熱伝導性が低いために、半導体チップの放熱性が低下
するという問題点があった。また、サーマルスルーホー
ルにポッティングし充填したエポキシ系樹脂の合成樹脂
の硬化に時間を要し生産性を低下させるという問題点が
あった。さらに、エポキシ系樹脂等の合成樹脂は粘度が
高いので、回路基板の裏面にポッテングしサーマルスル
ーホールに充填する際に、回路基板の裏面に高く合成樹
脂が盛り上がる。このことにより回路基板装置をケース
の底板に密接して収容する、或いは回路基板装置をシェ
ルフ内に多数近接して配列収容するのに支障をきたすと
いう問題点があった。本発明はこのような点に鑑みて創
作されたもので、放熱性が良く、また充分な耐湿信頼性
を保持し、且つ回路基板装置が実質的に薄形の半導体チ
ップの実装構造を提供することを目的としている。
上をはかって、サーマルスルーホール内にエポキシ系樹
脂等の合成樹脂を充填した従来構造のものは、合成樹脂
が熱伝導性が低いために、半導体チップの放熱性が低下
するという問題点があった。また、サーマルスルーホー
ルにポッティングし充填したエポキシ系樹脂の合成樹脂
の硬化に時間を要し生産性を低下させるという問題点が
あった。さらに、エポキシ系樹脂等の合成樹脂は粘度が
高いので、回路基板の裏面にポッテングしサーマルスル
ーホールに充填する際に、回路基板の裏面に高く合成樹
脂が盛り上がる。このことにより回路基板装置をケース
の底板に密接して収容する、或いは回路基板装置をシェ
ルフ内に多数近接して配列収容するのに支障をきたすと
いう問題点があった。本発明はこのような点に鑑みて創
作されたもので、放熱性が良く、また充分な耐湿信頼性
を保持し、且つ回路基板装置が実質的に薄形の半導体チ
ップの実装構造を提供することを目的としている。
【課題を解決するための手段】上記の目的を達成するた
めに本発明は図1に例示したように、回路基板1のダイ
パッド3上にダイボンディング接着剤11を用いて、半
導体チップ10をダイボンディングする回路基板装置に
おいて、ダイパッド形成領域に設けたサーマルスルーホ
ール2に、半田20を充填した構成とする。また、図2
に例示したように、サーマルスルーホール2に接続する
ランド25を、回路基板1の裏面側に設けるとともに、
このサーマルスルーホール2に半田20を充填した構成
とする。
めに本発明は図1に例示したように、回路基板1のダイ
パッド3上にダイボンディング接着剤11を用いて、半
導体チップ10をダイボンディングする回路基板装置に
おいて、ダイパッド形成領域に設けたサーマルスルーホ
ール2に、半田20を充填した構成とする。また、図2
に例示したように、サーマルスルーホール2に接続する
ランド25を、回路基板1の裏面側に設けるとともに、
このサーマルスルーホール2に半田20を充填した構成
とする。
【作用】上記本発明によれば、サーマルスルーホールに
半田を充填している。半田は熱導電性が良好である。し
たがって、半導体チップの熱は、ダイボンディング接着
剤,ダイパッド,サーマルスルーホールの内壁に形成さ
れた導体層及び半田を経て、回路基板の裏面から放熱さ
れる。また、回路基板の裏面にランドを設けることで、
裏面の放熱面積大きくなり、放熱性がさらに良好となる
。なお、半田は吸湿性がないので、半導体チップの耐湿
信頼性が保持される。一方、サーマルスルーホールに半
田を充填するには、溶融半田槽に回路基板をデイップす
る。或いはまた、裏面に他の回路部品を半田リフロー手
段で表面実装する回路基板においては、裏面にリフロー
用半田をスクリーン印刷する際に同時に、サーマルスル
ーホール部分に半田をスクリーン印刷することで、サー
マルスルーホールに半田を充填することができる。この
ようにして半田がサーマルスルーホールに充填されるの
で、半田が回路基板の裏面側に高く盛り上がる恐れがな
く、また充填作業が容易である。
半田を充填している。半田は熱導電性が良好である。し
たがって、半導体チップの熱は、ダイボンディング接着
剤,ダイパッド,サーマルスルーホールの内壁に形成さ
れた導体層及び半田を経て、回路基板の裏面から放熱さ
れる。また、回路基板の裏面にランドを設けることで、
裏面の放熱面積大きくなり、放熱性がさらに良好となる
。なお、半田は吸湿性がないので、半導体チップの耐湿
信頼性が保持される。一方、サーマルスルーホールに半
田を充填するには、溶融半田槽に回路基板をデイップす
る。或いはまた、裏面に他の回路部品を半田リフロー手
段で表面実装する回路基板においては、裏面にリフロー
用半田をスクリーン印刷する際に同時に、サーマルスル
ーホール部分に半田をスクリーン印刷することで、サー
マルスルーホールに半田を充填することができる。この
ようにして半田がサーマルスルーホールに充填されるの
で、半田が回路基板の裏面側に高く盛り上がる恐れがな
く、また充填作業が容易である。
【実施例】以下図1乃至図4を参照しながら、本発明を
具体的に説明する。なお、全図を通じて同一符号は同一
対象物を示す。図1は本発明の実施例の断面図、図2は
本発明の他の実施例の平面図、図3の(A),(B)
は回路基板の要所平面図である。図1において、半導体
チップ10は、回路基板1に搭載するベア状態の発熱量
の多い(例えばバイポーラLSI等)半導体チップであ
って、表面の四辺に沿って信号電極, 電圧電極, 及
びアース電極を枠形に配設するとともに、裏面の全面に
メタライズ層を形成している。半導体チップ10を搭載
するために、回路基板1の実装面の所望の位置に角形の
ダイパッド3を設けるとともに、このダイパッド3を中
心にして信号パターン,アースパターン及び電源パター
ン等の導体パターン4を放射状に設けてワイヤボンディ
ングし得るように構成し、また、ダイパッド形成領域に
回路基板1を貫通するサーマルスルーホール2を所望数
配設し、このサーマルスルーホール2を回路基板内部で
内部電源層6に接続して、内部電源層6とダイパッド3
とを接続している。したがって、このサーマルスルーホ
ール2は、ダイパッド面を電源電位とする作用と、半導
体チップ10の熱をダイパッド3を介して外部に放散す
る作用とを、有する。半導体チップ10は、上述のよう
に構成された回路基板1上に、その裏面がダイパッド3
に合わせられ、導電性のダイボンディング接着剤(例え
ば銀混入のエポキシ系接着剤)11を用いてダイボンデ
ィングされ、表面のそれぞれの電極と回路基板1の対応
するパターンとがボンディングワイヤを介して接続され
ている。そして、エポキシ系樹脂等の合成樹脂15を半
導体チップ10の表面にポッティングして、半導体チッ
プ10及びボンディングワイヤを含む半導体チップ周辺
の全面を封止している。そして、回路基板1の裏面を溶
融半田槽にデイップすることで、サーマルスルーホール
2の内壁の導体層に半田を付着させて、半田20をサー
マルスルーホール2に充填させている。なお、裏面に他
の回路部品を半田リフロー手段で表面実装する回路基板
の場合には、裏面にリフロー用半田をスクリーン印刷す
る際に同時にサーマルスルーホール部分に半田を、スク
リーン印刷することで、サーマルスルーホール2に半田
20を充填するものとする。上述のようにして半田をサ
ーマルスルーホールに充填することができるので、その
作業が能率的で簡単であるばかりでなく、半田が回路基
板の裏面側に高く盛り上がる恐れがないので、く、また
充填作業が容易である。サーマルスルーホールに半田を
充填している。半田は熱導電性が良好である。したがっ
て、半導体チップの熱は、ダイボンディング接着剤,ダ
イパッド,サーマルスルーホールの内壁に形成された導
体層及び半田を経て、回路基板の裏面から放熱される。 また、回路基板の裏面にランドを設けることで、裏面の
放熱面積大きくなり、放熱性がさらに良好となる。なお
、半田は吸湿性がないので、半導体チップ耐湿信頼性が
保持される。一方、サーマルスルーホールに半田を充填
するには、溶融半田槽に回路基板をデイップする。或い
はまた、裏面に他の回路部品を半田リフロー手段で表面
実装する回路基板においては、裏面にリフロー用半田を
スクリーン印刷する際に同時に、サーマルスルーホール
部分に半田をスクリーン印刷することで、サーマルスル
ーホールに半田を充填することができる。このようにし
て半田がサーマルスルーホールに充填されるので、半田
が回路基板の裏面側に高く盛り上がる恐れがなく、従来
の合成樹脂を充填したものに比較して、回路基板装置が
実質的に薄形となる。一方、半導体チップの熱は、ダイ
ボンディング接着剤11,ダイパッド3,サーマルスル
ーホール2の内壁に形成された導体層及びサーマルスル
ーホールに充填された半田20を経て、回路基板の裏面
から放熱されるので、その放熱性が向上する。なお、半
田は吸湿性がないので、半導体チップの耐湿信頼性が保
持されることは勿論のことである。 図2において、回路基板1の裏面にサーマルスルーホー
ル2の内壁の導体層に繋がるランド25を設け、サーマ
ルスルーホール2内に半田20を充填するとともに、ラ
ンド25の表面にも半田20を層状に付着させている。 このうように、回路基板1の裏面にランド25を設ける
ことで、裏面の放熱面積大きくなり、半導体チップ10
の放熱性がさらに向上する。ランド25は、図3の(A
) に図示したように、それぞれのサーマルスルーホー
ル2の周囲に円形にランドを設けるか、図3の(B)
に図示したように、半導体チップ10の平面視形状にほ
ぼ等しい角形のランド25A を設けても良い。
具体的に説明する。なお、全図を通じて同一符号は同一
対象物を示す。図1は本発明の実施例の断面図、図2は
本発明の他の実施例の平面図、図3の(A),(B)
は回路基板の要所平面図である。図1において、半導体
チップ10は、回路基板1に搭載するベア状態の発熱量
の多い(例えばバイポーラLSI等)半導体チップであ
って、表面の四辺に沿って信号電極, 電圧電極, 及
びアース電極を枠形に配設するとともに、裏面の全面に
メタライズ層を形成している。半導体チップ10を搭載
するために、回路基板1の実装面の所望の位置に角形の
ダイパッド3を設けるとともに、このダイパッド3を中
心にして信号パターン,アースパターン及び電源パター
ン等の導体パターン4を放射状に設けてワイヤボンディ
ングし得るように構成し、また、ダイパッド形成領域に
回路基板1を貫通するサーマルスルーホール2を所望数
配設し、このサーマルスルーホール2を回路基板内部で
内部電源層6に接続して、内部電源層6とダイパッド3
とを接続している。したがって、このサーマルスルーホ
ール2は、ダイパッド面を電源電位とする作用と、半導
体チップ10の熱をダイパッド3を介して外部に放散す
る作用とを、有する。半導体チップ10は、上述のよう
に構成された回路基板1上に、その裏面がダイパッド3
に合わせられ、導電性のダイボンディング接着剤(例え
ば銀混入のエポキシ系接着剤)11を用いてダイボンデ
ィングされ、表面のそれぞれの電極と回路基板1の対応
するパターンとがボンディングワイヤを介して接続され
ている。そして、エポキシ系樹脂等の合成樹脂15を半
導体チップ10の表面にポッティングして、半導体チッ
プ10及びボンディングワイヤを含む半導体チップ周辺
の全面を封止している。そして、回路基板1の裏面を溶
融半田槽にデイップすることで、サーマルスルーホール
2の内壁の導体層に半田を付着させて、半田20をサー
マルスルーホール2に充填させている。なお、裏面に他
の回路部品を半田リフロー手段で表面実装する回路基板
の場合には、裏面にリフロー用半田をスクリーン印刷す
る際に同時にサーマルスルーホール部分に半田を、スク
リーン印刷することで、サーマルスルーホール2に半田
20を充填するものとする。上述のようにして半田をサ
ーマルスルーホールに充填することができるので、その
作業が能率的で簡単であるばかりでなく、半田が回路基
板の裏面側に高く盛り上がる恐れがないので、く、また
充填作業が容易である。サーマルスルーホールに半田を
充填している。半田は熱導電性が良好である。したがっ
て、半導体チップの熱は、ダイボンディング接着剤,ダ
イパッド,サーマルスルーホールの内壁に形成された導
体層及び半田を経て、回路基板の裏面から放熱される。 また、回路基板の裏面にランドを設けることで、裏面の
放熱面積大きくなり、放熱性がさらに良好となる。なお
、半田は吸湿性がないので、半導体チップ耐湿信頼性が
保持される。一方、サーマルスルーホールに半田を充填
するには、溶融半田槽に回路基板をデイップする。或い
はまた、裏面に他の回路部品を半田リフロー手段で表面
実装する回路基板においては、裏面にリフロー用半田を
スクリーン印刷する際に同時に、サーマルスルーホール
部分に半田をスクリーン印刷することで、サーマルスル
ーホールに半田を充填することができる。このようにし
て半田がサーマルスルーホールに充填されるので、半田
が回路基板の裏面側に高く盛り上がる恐れがなく、従来
の合成樹脂を充填したものに比較して、回路基板装置が
実質的に薄形となる。一方、半導体チップの熱は、ダイ
ボンディング接着剤11,ダイパッド3,サーマルスル
ーホール2の内壁に形成された導体層及びサーマルスル
ーホールに充填された半田20を経て、回路基板の裏面
から放熱されるので、その放熱性が向上する。なお、半
田は吸湿性がないので、半導体チップの耐湿信頼性が保
持されることは勿論のことである。 図2において、回路基板1の裏面にサーマルスルーホー
ル2の内壁の導体層に繋がるランド25を設け、サーマ
ルスルーホール2内に半田20を充填するとともに、ラ
ンド25の表面にも半田20を層状に付着させている。 このうように、回路基板1の裏面にランド25を設ける
ことで、裏面の放熱面積大きくなり、半導体チップ10
の放熱性がさらに向上する。ランド25は、図3の(A
) に図示したように、それぞれのサーマルスルーホー
ル2の周囲に円形にランドを設けるか、図3の(B)
に図示したように、半導体チップ10の平面視形状にほ
ぼ等しい角形のランド25A を設けても良い。
【発明の効果】以上説明したように本発明は、半導体チ
ップをダイボンディングするダイパッドの形成領域に所
望数のサーマルスルーホールを設け、サーマルスルーホ
ールの内壁の導体層と回路基板の内部電源層とを接続す
るとともに、そのサーマルスルーホールに裏面側から半
田を充填した半導体チップの実装構造であって、半導体
チップの高周波特性が安定化されるとともに、サーマル
スルーホールの上部がダイパッドと半導体チップとを接
着する吸湿性あるダイボンディング接着剤に触れること
なくなり、半導体チップの耐湿性の信頼度が高い。一方
、半導体チップの熱は、ダイボンディング接着剤,ダイ
パッド,サーマルスルーホールの内壁に形成された導体
層及び半田を経て、回路基板の裏面から放熱されるので
、半導体チップの放熱性が向上するという効果を有する
。また、サーマルスルーホールに半田を充填する作業が
簡単で、量産性に適しておるばかりでなく、半田が回路
基板の裏面側に高く盛り上がることがなくて、回路基板
装置が実質的に薄形になるという、実用上で優れた効果
を奏する。
ップをダイボンディングするダイパッドの形成領域に所
望数のサーマルスルーホールを設け、サーマルスルーホ
ールの内壁の導体層と回路基板の内部電源層とを接続す
るとともに、そのサーマルスルーホールに裏面側から半
田を充填した半導体チップの実装構造であって、半導体
チップの高周波特性が安定化されるとともに、サーマル
スルーホールの上部がダイパッドと半導体チップとを接
着する吸湿性あるダイボンディング接着剤に触れること
なくなり、半導体チップの耐湿性の信頼度が高い。一方
、半導体チップの熱は、ダイボンディング接着剤,ダイ
パッド,サーマルスルーホールの内壁に形成された導体
層及び半田を経て、回路基板の裏面から放熱されるので
、半導体チップの放熱性が向上するという効果を有する
。また、サーマルスルーホールに半田を充填する作業が
簡単で、量産性に適しておるばかりでなく、半田が回路
基板の裏面側に高く盛り上がることがなくて、回路基板
装置が実質的に薄形になるという、実用上で優れた効果
を奏する。
【図1】 本発明の実施例の断面図
【図2】 本発明の他の実施例の平面図
【図3】
(A),(B) は回路基板の要所平面図
(A),(B) は回路基板の要所平面図
【図4】
従来例の断面図
従来例の断面図
1 回路基板、
2 サーマルスルーホール、3
ダイパッド、
4 導体パターン、6 内部電源層、
10 半
導体チップ、11 ダイボンディング接着剤、
15,17 合成樹脂、20 半田、
25,25A ランド、
2 サーマルスルーホール、3
ダイパッド、
4 導体パターン、6 内部電源層、
10 半
導体チップ、11 ダイボンディング接着剤、
15,17 合成樹脂、20 半田、
25,25A ランド、
Claims (2)
- 【請求項1】 回路基板(1) のダイパッド(3)
上に、ダイボンディング接着剤(11)を用いて、半
導体チップ(10)をダイボンディングする回路基板装
置において、ダイパッド形成領域に設けたサーマルスル
ーホール(2) に、半田(20)が充填されたことを
特徴とする半導体チップの実装構造。 - 【請求項2】 請求項1記載のサーマルスルーホール
(2) に接続するランド(25)を回路基板(1)
の裏面側に形成するとともに、該サーマルスルーホール
(2)に半田(20)を充填したことを特徴とする半導
体チップの実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10784591A JPH04336451A (ja) | 1991-05-14 | 1991-05-14 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10784591A JPH04336451A (ja) | 1991-05-14 | 1991-05-14 | 半導体チップの実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04336451A true JPH04336451A (ja) | 1992-11-24 |
Family
ID=14469521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10784591A Withdrawn JPH04336451A (ja) | 1991-05-14 | 1991-05-14 | 半導体チップの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04336451A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020074073A (ko) * | 2001-03-16 | 2002-09-28 | 엘지전자 주식회사 | 아이씨 방열구조 |
JP2005500685A (ja) * | 2001-08-14 | 2005-01-06 | スカイワークス ソリューションズ,インコーポレイテッド | インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 |
JP2006261255A (ja) * | 2005-03-16 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
KR20200063181A (ko) * | 2017-10-12 | 2020-06-04 | 제트카베 그룹 게엠베하 | 열적 관통 접속부를 포함한 인쇄회로기판의 제조 방법, 그리고 인쇄회로기판 |
-
1991
- 1991-05-14 JP JP10784591A patent/JPH04336451A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020074073A (ko) * | 2001-03-16 | 2002-09-28 | 엘지전자 주식회사 | 아이씨 방열구조 |
JP2005500685A (ja) * | 2001-08-14 | 2005-01-06 | スカイワークス ソリューションズ,インコーポレイテッド | インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 |
JP2006261255A (ja) * | 2005-03-16 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
KR20200063181A (ko) * | 2017-10-12 | 2020-06-04 | 제트카베 그룹 게엠베하 | 열적 관통 접속부를 포함한 인쇄회로기판의 제조 방법, 그리고 인쇄회로기판 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
KR100458832B1 (ko) | 리드리스 칩 캐리어의 설계 및 구조 | |
JP3123638B2 (ja) | 半導体装置 | |
JP6076559B1 (ja) | 半導体パッケージのemiシールド処理工法 | |
JP2000509904A (ja) | マイクロ波ハイブリッド集積回路 | |
JPH05283460A (ja) | 半導体装置 | |
JPH11312776A (ja) | 集積回路パッケージ | |
JPH05160289A (ja) | 半導体チップの実装構造 | |
JPH04336451A (ja) | 半導体チップの実装構造 | |
KR100623867B1 (ko) | 반도체 회로기판의 레이아웃 방법 | |
JPH05198696A (ja) | 半導体チップの実装構造 | |
KR20020055687A (ko) | 반도체 패키지 | |
JPH05211256A (ja) | 半導体装置 | |
JP2000114289A (ja) | フリップチップ型半導体パッケージ及びその装置における樹脂注入方法 | |
JPS61137349A (ja) | 半導体装置 | |
KR950006441Y1 (ko) | 고 발열용 반도체 패키지 | |
JP2765632B2 (ja) | 半導体装置用パッケージ | |
JPH05267561A (ja) | 高速処理用電子部品搭載用基板 | |
KR20050073678A (ko) | 비지에이 타입 패키지의 제조방법 | |
JP2004014568A (ja) | 半導体装置 | |
JP3076812U (ja) | 配線板 | |
JPH05211379A (ja) | 混成集積回路装置 | |
JP2004111431A (ja) | パワーモジュールとその製造方法 | |
JPH04262561A (ja) | 半導体チップの実装構造 | |
KR100881024B1 (ko) | 고주파 특성을 개선하는 칩 스케일 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |