JPH05198696A - 半導体チップの実装構造 - Google Patents

半導体チップの実装構造

Info

Publication number
JPH05198696A
JPH05198696A JP4007928A JP792892A JPH05198696A JP H05198696 A JPH05198696 A JP H05198696A JP 4007928 A JP4007928 A JP 4007928A JP 792892 A JP792892 A JP 792892A JP H05198696 A JPH05198696 A JP H05198696A
Authority
JP
Japan
Prior art keywords
circuit board
hole
semiconductor chip
die
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4007928A
Other languages
English (en)
Inventor
Hiroyuki Takabayashi
博幸 高林
Fumio Mitamura
文男 三田村
Kenichiro Tsubone
健一郎 坪根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4007928A priority Critical patent/JPH05198696A/ja
Publication of JPH05198696A publication Critical patent/JPH05198696A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップを回路基板に表面実装する実装
構造に関し、高周波特性, 放熱性が良好で、また充分な
耐湿信頼性を保持し、且つ回路基板をケースに収容する
或いはマザーボードに搭載するのに支障がないことを目
的とする。 【構成】 ダイボンディング接着剤11を用いて半導体チ
ップ10を、回路基板１のダイパッド３上にダイボンディ
ングする回路基板装置において、中間部が回路基板１の
内層電源パターン５に接続し、上部がダイパッド３に接
続したスルーホール２と、スルーホール２に圧入され、
下端部が回路基板１の裏面側でスルーホール２に半田付
された金属端子20とを、備えた構成とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを回路基
板に表面実装する実装構造に関する。高周波信号処理系
モジュールにおいては、バイポーラＬＳＩを使用して、
高速化をはかっている。一方、バイポーラＬＳＩは発熱
量が大きいので、バイポーラＬＳＩを回路基板に搭載す
るにあっては、この熱の放散に留意する必要がある。
【０００２】
【従来の技術】図４は従来の半導体チップの実装構造を
示す断面図である。図において10は、回路基板１に搭載
するベア状態の発熱量の多い（例えばバイポーラＬＳＩ
等）半導体チップであって、表面の四辺に沿って信号電
極, 電圧電極, 及びアース電極を枠形に配設するととも
に、裏面の全面にメタライズ層を形成している。
【０００３】半導体チップ10を搭載するために、回路基
板１の実装面の所望の位置に角形のダイパッド３を設け
るとともに、このダイパッド３を中心にして信号パター
ン,アースパターン及び電源パターン等の導体パターン
４を放射状に設けている。
【０００４】また、回路基板１の表裏の両面の半導体チ
ップ実装領域を除く全面に、半田レジストを塗布して半
田レジスト膜７を被着させている。一方、高速系の半導
体チップは、その特性の安定化を目的としてダイボンデ
ィング面を電源電位とするのが一般である。したがっ
て、回路基板１には、半導体チップ10をマウントするダ
イパッド３領域に回路基板１を貫通するスルーホール２
を所望数配設し、このスルーホール２を内層電源パター
ン５に接続して、内部電源層とダイパッド３とを接続し
ている。
【０００５】このスルーホール２は、ダイパッド面に電
源電位を付与する機能と、半導体チップ10の熱を放散す
る機能とを有するものである。半導体チップ10は、上述
のように構成された回路基板１上に、その裏面がダイパ
ッド３に合わせられ、導電性のダイボンディング接着剤
（例えば銀混入のエポキシ系接着剤）11を用いてダイボ
ンディングし、半導体チップ10の表面のそれぞれの電極
と回路基板１の対応するパターンとを金線等のワイヤ或
いはテープキャリアのリードを介して接続している。
【０００６】したがって、内層電源パターン５，スルー
ホール２，ダイパッド３，ダイボンディング接着剤11，
半導体チップ裏面のメタライズ層という導通路が構成さ
れ、半導体チップ10に背面電圧が付与される。
【０００７】また、エポキシ系樹脂等の合成樹脂15を半
導体チップ10の表面にポッティングして、半導体チップ
10及びボンディングワイヤを含む半導体チップ周辺の全
面を封止している。
【０００８】一方、ダイボンディングに使用するダイボ
ンディング接着剤11は吸湿性が高いので、高周波特性の
安定化と放熱性の向上をはかって設けたスルーホール２
の下部から水分が浸入することになり、半導体チップ10
の耐湿性が劣化する。
【０００９】よって、従来は、回路基板１の裏面側から
エポキシ系樹脂等の合成樹脂16をポッティングして、ス
ルーホール２内に合成樹脂16を充填することで、耐湿性
の向上をはかっている。
【００１０】
【発明が解決しようとする課題】ところで、耐湿性の向
上をはかって、サーマルスルーホール内にエポキシ系樹
脂等の合成樹脂を充填した従来構造のものは、合成樹脂
が熱伝導性が低いために、半導体チップの放熱性が低下
するという問題点があった。
【００１１】また、エポキシ系樹脂等の合成樹脂は粘度
が高いので、回路基板の裏面にポッテングしスルーホー
ルに充填する際に、回路基板の裏面に高く合成樹脂が盛
り上がる。このことにより回路基板の実質的の厚さが大
きくなること、及び回路基板の裏面が大きな凸面となる
ことにより、回路基板をケースに収容したり、マザーボ
ードに搭載するのに支障をきたすという問題点があっ
た。
【００１２】本発明はこのような点に鑑みて創作された
もので、高周波特性, 放熱性が良好で、また充分な耐湿
信頼性を保持し、且つ回路基板をケースに収容する或い
はマザーボードに搭載するのに支障がない、半導体チッ
プの実装構造を提供することを目的としている。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、ダイボンディング接着剤11を用いて半導
体チップ10を、回路基板１のダイパッド３上にダイボン
ディングする回路基板装置において、図１に例示したよ
うに、中間部が回路基板１の内層電源パターン５に接続
し、上部がダイパッド３に接続したスルーホール２と、
スルーホール２に圧入され、下端部が回路基板１の裏面
側でスルーホール２に半田付された金属端子20とを、備
えた構成とする。
【００１４】また図２に図示したように、上記のスルー
ホール２を、半導体チップ10を封止する合成樹脂15で覆
われる、ダイパッド３の一部が外側に延伸されてなる周
辺部3Aに設けたものとする。
【００１５】或いはまた、図３に例示したように、ダイ
ボンディング接着剤11を用いて半導体チップ10を回路基
板１のダイパッド３上にダイボンディングし、回路基板
１を金属ケース30に収容し、金属ケース30をマザーボー
ド50に搭載する回路基板装置において、回路基板１に設
けられ、中間部が内層電源パターン５に接続し上部がダ
イパッド３に接続したスルーホール２と、回路基板１の
スルーホール２に対応してマザーボード50に設けられ、
中間部が内層電源パターン55に接続したスルーホール52
と、ケース底板31の孔32を遊貫し、スルーホール２及び
スルーホール52を連結する如くに圧入され、中間部が回
路基板１の裏面側でスルーホール２に半田付けされ、下
端部がマザーボード50の裏面側でそのスルーホール52に
半田付された金属端子25とを、備えた構成とする。
【００１６】
【作用】上記請求項１の発明によれば、スルーホールに
金属端子を圧入し、且つ回路基板１の裏面側で金属端子
とスルーホールを半田付けして、スルーホールを封止し
ている。
【００１７】金属端子は熱導電率が大きいので、ダイボ
ンディング接着剤，ダイパッド，スルーホールの内壁の
導体層，金属端子を経て回路基板に、半導体チップの熱
を多量に逃がすことができ、さらに、金属端子を半田付
けしている半田の表面から外部に熱が放出される。した
がって、半導体チップの放熱性が向上する。
【００１８】また、金属端子がスルーホールに圧入され
ていて、スルーホールと金属端子間に間隙がなく、且つ
スルーホールの下部開口が半田（半田は吸湿性がない）
で封止されている。したがって、半導体チップの耐湿信
頼性が保持される。
【００１９】一方、回路基板の裏面側には、金属端子の
半田付けされた下端部が突出しているだけであるので、
回路基板をケースに収容したり、マザーボードに搭載す
るのに支障をきたすこともない。
【００２０】請求項２の発明によれば、スルーホールの
上部開口が、吸湿性のない合成樹脂で覆われているの
で、半導体チップの耐湿信頼性がさらに向上する。請求
項３の発明によれば、半導体チップの熱をマザーボード
に逃がすことができ、さらに放熱性が向上する。
【００２１】
【実施例】以下図１乃至図３を参照しながら、本発明を
具体的に説明する。なお、全図を通じて同一符号は同一
対象物を示す。
【００２２】図１は本発明の実施例の断面図、図２は本
発明の他の実施例の断面図、図３は本発明のさらに他の
実施例の断面図である。図１において、半導体チップ10
は、表面の四辺に沿って信号電極, 電圧電極,及びアー
ス電極を枠形に配設するとともに、裏面の全面にメタラ
イズ層を形成している。
【００２３】半導体チップ10を搭載するために、回路基
板１の実装面の所望の位置に角形のダイパッド３を設け
るとともに、このダイパッド３を中心にして信号パター
ン,アースパターン及び電源パターン等の導体パターン
４を放射状に設け、回路基板１の表裏の両面の半導体チ
ップ実装領域を除く全面に、半田レジストを塗布して半
田レジスト膜７を被着させている。
【００２４】一方、回路基板１には、半導体チップ10を
マウントするダイパッド３領域に回路基板１を貫通する
スルーホール２を所望数配設し、このスルーホール２を
内層電源パターン５に接続して、内部電源層とダイパッ
ド３とを接続している。
【００２５】20は、直径がスルーホール２の内径にほぼ
等しく、長さが回路基板１の厚さよりも僅かに大きい、
銅系金属よりなる金属端子である。このような金属端子
20をそれぞれのスルーホール２に圧入し、回路基板１の
裏面側に突出した下端部を、スルーホール２に半田付け
（半田21) している。
【００２６】上述のように構成された回路基板１のダイ
パッド３に、半導体チップ10の裏面を位置合わせして載
せ、導電性のダイボンディング接着剤（例えば銀混入の
エポキシ系接着剤）11を用いてダイボンディングし、半
導体チップ10の表面のそれぞれの電極と回路基板１の対
応するパターンとを金線等のワイヤ或いはテープキャリ
アのリードを介して接続している。
【００２７】そして、エポキシ系樹脂等の合成樹脂15を
半導体チップ10の表面にポッティングして、半導体チッ
プ10及びボンディングワイヤを含む半導体チップ周辺の
全面を封止している。
【００２８】したがって、回路基板１の内層電源パター
ン５、スルーホール２，ダイパッド３，ダイボンディン
グ接着剤11を経て、半導体チップの裏面のメタライズ層
に所望の背面電圧が付与される。
【００２９】一方、金属端子20は熱導電率が大きいの
で、半導体チップ10の熱を、ダイボンディング接着剤1
1，ダイパッド３，スルーホール２の内壁の導体層，金
属端子20を経て回路基板１に多量に逃がすことができ
る。また、金属端子20を半田付けしている半田21の表面
から熱が外部に放出される。したがって、半導体チップ
10の放熱性が向上する。
【００３０】また、金属端子20がスルーホール２圧入さ
れていて、スルーホール２と金属端子20間に間隙がな
く、且つ金属端子20の下部開口が半田21で封止されてい
るので、半導体チップ10の耐湿信頼性が保持される。
【００３１】さらにまた、回路基板１の裏面側には、金
属端子20が僅かに突出し、その周辺に半田21が付着して
いるだけであるので、回路基板１をケースに収容した
り、或いは回路基板１をマザーボードに搭載するのに支
障がない。
【００３２】図２に示す半導体チップの実装構造が、図
１のものと異なる点は、スルーホールを設ける位置だけ
である。即ち、図２において、回路基板１に形成された
角形のダイパッド３は，それぞれの４隅が外側に延伸し
てなる角片状の耳部、即ち図示した周辺部3Aが形成され
ている。
【００３３】この周辺部3Aに回路基板１を貫通するスル
ーホール２を設け、そのスルーホール２に金属端子20を
圧入して、回路基板１の裏面側に突出した下端部を、ス
ルーホール２に半田付け（半田21) している。
【００３４】上述のようにダイパッド３の延伸した周辺
部3Aにスルーホール２を設けたものであるから、当然の
こととして、スルーホール２の上部開口は、半導体チッ
プ10をダイボンディングするダイボンディング接着剤11
に覆われることなく、半導体チップ10を封止する合成樹
脂15で覆われている。
【００３５】スルーホール２がダイボンディング接着剤
11に連通していないので、半導体チップ10の耐湿信頼性
が、図１に図示したものよりもさらに向上する。なお、
スルーホール２を設ける個所は、ダイボンディング接着
剤11が被着しないダイパッドの周辺部ならば何処なもか
まわないものであるが、上述のようにダイパッドのを隅
を外側に延伸した角片状の耳部の方が望ましい。なんと
ならば、導体パターンの端末に設けるパッド（半導体チ
ップの電極にワイヤボンディングパッド）の配列の邪魔
にならないからである。
【００３６】図３に示す回路基板１は箱形の金属ケース
30に収容され、金属ケース30はマザーボード50に搭載さ
れている。詳述すると、図３に示す回路基板１には、図
１，２に図示したように実装面の所望の位置に角形のダ
イパッド３を設けるとともに、このダイパッド３を中心
にして信号パターン, アースパターン及び電源パターン
等の導体パターン４を放射状に設け、回路基板１の表裏
の両面の半導体チップ実装領域を除く全面に、半田レジ
ストを塗布して半田レジスト膜７を被着させている。
【００３７】また、回路基板１には、半導体チップ10を
マウントするダイパッド３領域に回路基板１を貫通する
スルーホール２を所望数配設し、このスルーホール２を
内層電源パターン５に接続して、内部電源層とダイパッ
ド３とを接続している。
【００３８】上述のように構成された回路基板１のダイ
パッド３に、半導体チップ10の裏面を位置合わせして載
せ、導電性のダイボンディング接着剤（例えば銀混入の
エポキシ系接着剤）11を用いてダイボンディングし、半
導体チップ10の表面のそれぞれの電極と回路基板１の対
応するパターンとを金線等のワイヤ或いはＴＡＢのリー
ドを介して接続し、さらに、エポキシ系樹脂等の合成樹
脂15を半導体チップ10の表面にポッティングして、半導
体チップ10及びボンディングワイヤを含む半導体チップ
周辺の全面を封止している。
【００３９】また、回路基板１には図示省略したが、前
述と同様にして他の半導体チップが表面実装され、さら
に他のコンデンサ，抵抗体等の回路部品が表面実装され
て、高周波信号処理系モジュールが構成されている。
【００４０】そして、回路基板１の周辺部にスルーホー
ル2-1 を配設し、それぞれのスルーホール2-1 には、十
分に長い入出力端子29を嵌入し半田付けしている。30
は、ケース底板31上に回路基板１を載せて収容する浅い
箱形の金属ケースである。この金属ケース30のケース底
板31には、回路基板１のそれぞれのスルーホール２,2-1
1 に対応した位置に、スルーホールのランドよりも十分
に大きい円形の孔32を穿孔してある。
【００４１】一方、50は、金属ケース30即ち前述の高周
波信号処理系モジュールを実装するマザーボードであ
る。マザーボード50には、回路基板１のスルーホール２
に対応した位置に、中間部が内層電源パターン55に接続
したスルーホール52を設けている。マザーボード50に
は、回路基板１の入出力端子29を挿入し半田付けするス
ルーホール52-1を設けている。
【００４２】25は、直径がスルーホール２の内径にほぼ
等しく、長さが回路基板の板厚とケース底板の板厚とマ
ザーボードの板厚の和よりもわずかに大きい、銅系金属
よりなる金属端子である。
【００４３】このような金属端子25を回路基板１の裏面
側からスルーホール２に圧入し、回路基板１の裏面の部
分（金属端子25の中間部）をスルーホール２に半田付け
している。そして、回路基板１の裏面側に突出した金属
端子25の下半体を、ケース底板31の孔32を遊貫させ、さ
らにマザーボード50のスルーホール52に嵌入した後に、
マザーボード50の裏面側に突出した下端部を、スルーホ
ール52に半田付け（半田26) している。
【００４４】なお、マザーボード50の他のスルーホール
52-1に、それぞれ入出力端子29を嵌入し入出力端子29の
下端部とスルーホール52-1とを半田付けしている。上述
のように、回路基板１の裏面側には、金属端子25, 入出
力端子29が突出している以外は平坦であるので、回路基
板１の裏面はがたなくケース底板31に密接し（絶縁され
ていることは勿論である) 、金属ケース30は、マザーボ
ード50の表面にがたなく密接して搭載される。
【００４５】また、半導体チップ10の耐湿信頼性が保持
されることは勿論のこと、半導体チップ10の熱が回路基
板１及びマザーボード50に逃げるので放熱性が向上す
る。なお、上述のように長い金属端子25を回路基板１の
スルーホール２とマザーボード50のスルーホール52とが
連結するように嵌入させることで、マザーボード50から
最短経路で半導体チップの裏面に電圧を給電することが
でき、回路基板のパターンの構成が簡単になるというメ
リットがある。
【００４６】
【発明の効果】以上説明したように本発明は、半導体チ
ップをダイボンディングするダイパッドに、内層電源パ
ターンに繋がるスルーホールを設け、このスルーホール
に金属端子を圧入し半田付けしてスルーホールの開口を
封止した半導体チップの実装構造としたことにより、半
導体チップの放熱性が向上し、また半導体チップの耐湿
信頼性が保持されるという実用上で優れた効果を有す
る。
【００４７】さらに、回路基板の裏面側に凹凸がないの
で、回路基板をケースに収容したり或いは、回路基板を
マザーボードに搭載するのに支障をきたすこともないと
いう効果がある。
【００４８】請求項３の発明のように金属端子を回路基
板とマザーボードとのスルーホールに連通して嵌入する
ことで、回路基板のパターンの構成が簡単になるという
効果を有する。
【図面の簡単な説明】
【図１】 本発明の実施例の断面図
【図２】 本発明の他の実施例の断面図
【図３】 本発明のさらに他の実施例の断面図
【図４】 従来例の断面図
【符号の説明】
１ 回路基板 ２,2-1,52,52
-1 スルーホール ３ ダイパッド 3A 周辺部 ４ 導体パターン ５，55 内層
電源パターン ７ 半田レジスト膜 10 半導体チ
ップ 15,16 合成樹脂 20,25 金属
端子 29 入出力端子 30 金属ケー
ス 50 マザーボード

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ダイボンディング接着剤(11)を用いて半
    導体チップ(10)を回路基板(1) のダイパッド(3) 上にダ
    イボンディングする回路基板装置において、 中間部が該回路基板(1) の内層電源パターン(5) に接続
    し、上部が該ダイパッド(3) に接続したスルーホール
    (2) と、 該スルーホール(2) に圧入され、下端部が該回路基板
    (1) の裏面側で該スルーホール(2) に半田付された金属
    端子(20)とを、備えたことを特徴とする半導体チップの
    実装構造。
  2. 【請求項２】 半導体チップ(10)を封止する合成樹脂(1
    5)で覆われる、ダイパッド(3) の一部が外側に延伸され
    てなる周辺部(3A)に、スルーホール(2) を設けたことを
    特徴とする請求項１記載の半導体チップの実装構造。
  3. 【請求項３】 ダイボンディング接着剤(11)を用いて半
    導体チップ(10)を回路基板(1) のダイパッド(3) 上にダ
    イボンディングし、該回路基板(1) を金属ケース(30)に
    収容し、該金属ケース(30)をマザーボード(50)に搭載す
    る回路基板装置において、 該回路基板(1) に設けられ、中間部が内層電源パターン
    (5) に接続し上部が該ダイパッド(3) に接続したスルー
    ホール(2) と、 該回路基板(1) のスルーホール(2) に対応して該マザー
    ボード(50)に設けられ、中間部が内層電源パターン(55)
    に接続したスルーホール(52)と、 ケース底板(31)の孔(32)を遊貫し、双方のスルーホール
    (2,52)を連結する如くに圧入され、中間部が該回路基板
    (1) の裏面側で該スルーホール(2) に半田付けされ、下
    端部が該マザーボード(50)の裏面側で該スルーホール(5
    2)に半田付された金属端子(25)とを、備えたことを特徴
    とする半導体チップの実装構造。
JP4007928A 1992-01-20 1992-01-20 半導体チップの実装構造 Withdrawn JPH05198696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4007928A JPH05198696A (ja) 1992-01-20 1992-01-20 半導体チップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4007928A JPH05198696A (ja) 1992-01-20 1992-01-20 半導体チップの実装構造

Publications (1)

Publication Number Publication Date
JPH05198696A true JPH05198696A (ja) 1993-08-06

Family

ID=11679189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4007928A Withdrawn JPH05198696A (ja) 1992-01-20 1992-01-20 半導体チップの実装構造

Country Status (1)

Country Link
JP (1) JPH05198696A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335862B1 (en) 1999-11-17 2002-01-01 Nec Corporation Multilayer printed wiring board provided with injection hole for thermally conductive filler
KR20020074073A (ko) * 2001-03-16 2002-09-28 엘지전자 주식회사 아이씨 방열구조
JP2008227720A (ja) * 2007-03-09 2008-09-25 Anritsu Corp 伝送線路接続構造
JP2013085007A (ja) * 2008-09-09 2013-05-09 Lsi Corp ビアを介して電力供給及び接地されるパッケージ
JP2016096183A (ja) * 2014-11-12 2016-05-26 アイシン精機株式会社 回路基板固定構造
CN110132462A (zh) * 2019-06-20 2019-08-16 江西新力传感科技有限公司 压力传感器封装结构及其封装方法
JP2021052579A (ja) * 2019-09-23 2021-04-01 スマート エレクトロニクス インク 回路保護装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335862B1 (en) 1999-11-17 2002-01-01 Nec Corporation Multilayer printed wiring board provided with injection hole for thermally conductive filler
KR20020074073A (ko) * 2001-03-16 2002-09-28 엘지전자 주식회사 아이씨 방열구조
JP2008227720A (ja) * 2007-03-09 2008-09-25 Anritsu Corp 伝送線路接続構造
JP2013085007A (ja) * 2008-09-09 2013-05-09 Lsi Corp ビアを介して電力供給及び接地されるパッケージ
JP2016096183A (ja) * 2014-11-12 2016-05-26 アイシン精機株式会社 回路基板固定構造
CN110132462A (zh) * 2019-06-20 2019-08-16 江西新力传感科技有限公司 压力传感器封装结构及其封装方法
CN110132462B (zh) * 2019-06-20 2024-01-26 江西新力传感科技有限公司 压力传感器封装结构及其封装方法
JP2021052579A (ja) * 2019-09-23 2021-04-01 スマート エレクトロニクス インク 回路保護装置

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US6707141B2 (en) Multi-chip module substrate for use with leads-over chip type semiconductor devices
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
JPH07254668A (ja) 高熱放出用の半導体パッケージ
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
JPH05283460A (ja) 半導体装置
KR930002810B1 (ko) 반도체장치
JPH1074795A (ja) 半導体装置およびその製造方法
JPH0777258B2 (ja) 半導体装置
JPH05198696A (ja) 半導体チップの実装構造
JPH05275580A (ja) 半導体装置
JPH04114455A (ja) 半導体装置及びその実装構造
JPH04137756A (ja) 混成集積回路
TW201214650A (en) Chip package having fully covering shield connected to GND ball
JP2612455B2 (ja) 半導体素子搭載用基板
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
JPS61137349A (ja) 半導体装置
JP2880878B2 (ja) 縦型表面実装樹脂封止型半導体装置
JP3328146B2 (ja) 半導体装置
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH0897336A (ja) 半導体装置
JPH0513963A (ja) 電子部品搭載用基板
JP2778790B2 (ja) 半導体装置の実装構造及び実装方法
JPH04269841A (ja) 半導体装置
JPH04336451A (ja) 半導体チップの実装構造

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408