JP2005500685A - インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 - Google Patents

インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 Download PDF

Info

Publication number
JP2005500685A
JP2005500685A JP2003522134A JP2003522134A JP2005500685A JP 2005500685 A JP2005500685 A JP 2005500685A JP 2003522134 A JP2003522134 A JP 2003522134A JP 2003522134 A JP2003522134 A JP 2003522134A JP 2005500685 A JP2005500685 A JP 2005500685A
Authority
JP
Japan
Prior art keywords
substrate
bond pad
signal bond
inductor
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003522134A
Other languages
English (en)
Inventor
メガヘド，モハメド
ハッサン，ハシェミ・エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of JP2005500685A publication Critical patent/JP2005500685A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

１つの実施例は、半導体ダイを受けるための上面を有する基板を含む。開示される実施例に従うと、基板の上面にインダクタがパターニングされる。インダクタは、その第１および第２の端子をそれぞれ基板信号ボンドパッドおよび半導体ダイ信号ボンドパッドに接続することによって容易にアクセス可能である。開示される別の実施例では、インダクタは基板内に作製される。インダクタは、基板の上面および底面の配線金属セグメントを接続するビア金属セグメントを含む。インダクタの第１および第２の端子は、第１および第２の基板信号ボンドパッドを介して容易にアクセス可能である。１つの実施例は基板の中に少なくとも１つのビアを含む。少なくとも１つのビアは、半導体ダイの信号ボンドパッドと基板の底面に装着されたプリント回路基板との間の電気的接続を与える。

Description

【技術分野】
【０００１】
この出願は、２０００年１１月１５日に出願された、シリアル番号第０９／７１３，８３４号の、「リードレスチップキャリアの設計および構造」（"Leadless Chip Carrier Design and Structure"）と題され、本願の譲受人に譲渡された係属中の親出願の一部継続出願であり、その出願日での優先権を主張し、かつこれを引用により援用する。
【０００２】
発明の分野
この発明は半導体チップパッケージングの分野に一般的に存在する。より特定的には、この発明はリードレスチップキャリアの設計および構造の分野に存在する。
【背景技術】
【０００３】
発明の背景
半導体製造業界は、より小型でより複雑なダイに対する要求に継続的に直面している。また、これらのより小型でより複雑なダイはより高い周波数で動作しなければならない。より小型でより複雑でかつより速い装置が求められる結果、ダイそのものの作製においてだけでなく、ダイを収容し、かつ「オフチップ」装置への電気的接続を与えるのに用いられるさまざまなパッケージ、構造体またはキャリアの製造においても新たな課題が生じている。
【０００４】
たとえば、より高い周波数に対する要求は、何よりも、「オンチップ」および「オフチップ」の寄生を最小限にしなければならないことを意味する。たとえば、ダイおよびその関連のオフチップ要素の電気的性能に悪影響を及ぼす寄生インダクタンス、キャパシタンスおよび抵抗を最小限にしなければならない。ＲＦ（無線周波数）半導体装置は高い周波数で動作するので、こうした装置（すなわちＲＦ装置）は、非常に低い寄生を特に必要とする装置という重要なカテゴリを構成する。
【０００５】
近年、表面実装チップおよびチップキャリアは、個別半導体パッケージに対して人気がある。個別半導体パッケージは典型的に多数の「ピン」を有するが、これらは、個別半導体パッケージを実装して、これをプリント回路基板に電気的に接続するための、「フットプリント」とも称されるスペースを比較的大きく必要とし得る。さらに、表面実装装置およびチップキャリアなどの代替物が人気を得たさらなる理由には、個別半導体パッケージの製造に関連のコストおよび時間、ならびにプリント回路基板に多数の孔をドリルであけることに関連のコストおよび時間がある。
【０００６】
異なるチップキャリア設計を達成するため、技術分野でのさまざまな試みが存在した。発明者として南真澄氏が掲記される、「電子部品および配線基板装置」と題された、１９９８年１１月２４日公開の特開平第１０−３１３０７１号は、半導体装置が放出する熱を放散する構造を開示している。この構造には、配線板に形成される、パッケージされた金属スルーホールが設けられ、このスルーホールは、剥き出しのチップから放出された熱を配線板の底部上の熱放散パターンを通して熱放散プレートに伝える。
【０００７】
発明者として藤川治氏が掲記される「電子部品搭載用基板」と題された１９９０年２月２７日公開の特開平第２−５８３５８号は、金属めっきされた上面と底面との間に挟まれた、熱伝導樹脂で充填された８つの孔を含む中央区域を備える基板を開示する。熱放散および耐湿性を向上させるための銀ペースト接着剤を用いて、基板の金属めっき上面の中央区域に電子部品が装着される。
【０００８】
発明者として宮西健次氏が掲記される「積層ガラスセラミック回路基板」と題された１９９７年６月１０日公開の特開平第９−１５３６７９号は、７つの積層ガラスセラミック層を含む積層ガラスセラミック回路基板を開示する。多層積層ガラスセラミック回路基板は、金または銅からなる多数のビアホールをさらに含み、上面および底面上の表面導体がビアホールを覆っている。上部導体はＩＣチップのヒートシンクとして機能する。
【０００９】
発明者として吉田一男氏が掲記される「半導体装置」と題された１９９８年１２月１８日公開の特開平第１０−３３５５２１号は、セラミック基板に形成され、半導体チップがその上に実装されるサーマルビアを開示する。サーマルビアの孔の上部は、径方向に外に向かうにつれて浅くなるように、セラミック基板中に形成される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
プリント回路基板上にチップを実装するための従来のチップキャリア構造は多数の欠点を有する。たとえば、従来のチップキャリアが導入する寄生は依然として大きすぎ、ダイへの低インダクタンスかつ低抵抗の接地接続を依然として与えない。従来のチップキャリアの熱放散能力も非常に限定されており、不十分な熱放散による、付随の信頼性の問題がある。一例として、ＲＦ適用例などの高周波数適用例においては、単一のダイが数ワットの電力を生成する。半導体ダイおよびチップキャリアは異なる熱膨張係数を各々が有する異なる材料から作られるため、それらは、ダイが生成する熱に対して異なって反応する。結果的に生じる熱応力により、ダイのひび割れまたはチップキャリアからのダイの剥離が起こる可能性があり、したがって、電気的および機械的不良を招く可能性がある。このように、熱をうまく放散させることは重要であり、新規構造および方法が必要である。
【００１１】
無線通信装置およびブルートゥースＲＦトランシーバなどの、高周波数で動作するより小型でより複雑かつより高速な装置が求められる結果、サイズの小さい、高品質因子（高Ｑ）インダクタに対する要求も増大した。小型で高Ｑのインダクタに対する要求を満たす１つの方策は、オンチップインダクタを作製することであった。しかしながら、サイズおよび線の太さが限られることで、オンチップインダクタで得られる品質因子に直接に影響が及ぶ。個別「オフチップ」インダクタは、小型で高Ｑのインダクタに対する要求を満たす別の方策である。しかしながら、個別「オフチップ」インダクタには、オンチップインダクタが共有しないさまざまな欠点がある。たとえば、個別「オフチップ」インダクタは、少なくとも２つの構成要素、すなわちチップ自体とオフチップインダクタとのアセンブリを必要とする。必要とされる２つ以上の構成要素のアセンブリは対応の信頼性の問題を導入し、より大きな製造コストももたらす結果となる。
【００１２】
さらに、オフチップインダクタは、チップおよび「オフチップ」装置への電気的接続を与えるには比較的長いオフチップワイヤおよび配線を必要とする。比較的長いオフチップワイヤおよび配線は、さらなる望まれない寄生を生じる。さらに、オフチップインダクタ用の配線は、震動、腐食、化学的汚染、酸化、ならびに他の化学的および物理的力による長期にわたる損傷を被りやすい。震動、腐食、化学的汚染、酸化、ならびに他の化学的および物理的力にさらされる結果、オフチップインダクタの長期にわたる信頼性が低下してしまう。
【００１３】
したがって、半導体ダイを収容しかつ支持する構造に埋め込まれる小型の高Ｑインダクタの必要性が存在する。さらに、高Ｑインダクタが埋め込まれる構造は、低い寄生、効率的な熱の放散、および低インダクタンス低抵抗の接地接続を与える必要がある。
【００１４】
さらに、個別インダクタ、個別半導体パッケージおよび従来のチップキャリアが直面する問題を克服する、半導体ダイを収容し、支持し、かつこれを構造中に埋め込まれたインダクタに電気的に接続する、新規で信頼性の高い構造および方法の必要性が存在する。より特定的には、低い寄生、効率的な熱の放散、および低インダクタンス低抵抗の接地接続を与えながら、半導体ダイを収容し、支持し、かつこれに電気的に接続される構造の中にインダクタを埋め込む、新規で信頼性の高い構造および方法の必要性が存在する。
【課題を解決するための手段】
【００１５】
発明の概要
この発明は、インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法に向けられる。この発明は、半導体ダイが生成する熱の効率的な放散をもたらす構造を開示する。この発明は、埋込みインダクタを含み、寄生が低く、半導体ダイへの低インダクタンス低抵抗の接地接続も与える構造をさらに開示する。
【００１６】
１つの実施例では、この発明は、半導体ダイを受けるための上面を有する基板を含む。たとえば、基板は、ポリテトラフルオロエチレン材料またはＦＲ４系積層材などの有機材料を含み得る。さらなる例として、基板はセラミック材料を含み得る。この発明の１つの局面に従うと、基板の上面にインダクタがパターニングされる。インダクタは、その第１および第２の端子をそれぞれ基板信号ボンドパッドおよび半導体ダイ信号ボンドパッドに接続することによって容易にアクセス可能である。この発明の別の局面では、インダクタは基板内に作製される。インダクタは、基板の上面および底面に配線金属セグメントを接続するビア金属セグメントを含む。インダクタの第１および第２の端子は、第１および第２の基板信号ボンドパッドを介して容易にアクセス可能である。この発明は、基板の底面に装着されたプリント回路基板をさらに含み得る。
【００１７】
１つの実施例では、この発明は基板中に少なくとも１つのビアを含む。この発明の少なくとも１つのビアは、半導体ダイの信号ボンドパッドとプリント回路基板との間の電気的接続を与える。少なくとも１つのビアは、銅などの、導電性でありかつ熱を伝導する材料を含み得る。少なくとも１つのビアは、基板ボンドパッドとプリント回路基板との間の電気的接続を与える。基板ボンドパッドは、信号ボンディングワイヤにより半導体ダイの信号ボンドパッドに接続される。少なくとも１つのビアは、半導体ダイの信号ボンドパッドとプリント回路基板に電気的に接続されるランドとの間の電気的接続も与える。
【発明を実施するための最良の形態】
【００１８】
この発明は、インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法に向けられる。以下の説明は、この発明のさまざまな実施例および実現例に関する具体的な情報を含む。当業者は、この発明が本願において具体的に論じられるものとは異なる態様で実践され得ることを認めるであろう。さらに、発明をわかりにくくしないため、この発明の具体的な詳細のいくつかは論じない。本願に記載しない具体的な詳細は、当業者の知識の範囲内にある。
【００１９】
本願中の図面およびそれらに付随する詳細な説明は、この発明の単に例示的な実施例に向けられる。簡潔さを維持するため、この発明の原則を用いるこの発明の他の実施例は本願中に具体的に記載されず、図面に具体的に図示されることもない。
【００２０】
図１の構造体１００は、この発明の１つの実施例に従う例示的な構造体の断面図である。構造体１００は、図１ではプリント回路基板（ＰＣＢ）１５０に装着されて示される。構造体１００を参照して、半導体ダイ１１０はダイ装着材１１２によってダイ装着パッド１１１に装着される。半導体ダイ１１０などの「半導体ダイ」は本願において「チップ」または「半導体チップ」とも称されることに留意されたい。ダイ装着パッド１１１はＡＵＳ−５はんだマスクであり得、これ（すなわちダイ装着パッド１１１）は半導体ダイ１１０のすぐ下のはんだマスクのセグメントを指す。はんだマスクの形成およびパターニングは、本願の後の部分でより詳細に論じる。しかしながら、ダイ装着パッド１１１は、はんだマスク以外の材料を含んでもよい。ダイ装着パッド１１１の厚みは、たとえば１０．０から３０．０ミクロンであり得る。ダイ装着材１１２は、銀で充填されたエポキシまたはビスマレイミドを含み得る。一般的に、ダイ装着材１１２は、導電性または電気絶縁性の熱硬化性接着剤またはその組合せであり得る。しかしながら、この発明のこの実施例では、ダイ装着材１１２は導電性でかつ熱を伝導する。
【００２１】
基板１２０の上面１１８にはんだマスク１１３が塗布される。はんだマスク１１３の厚みは、たとえば１０．０から３０．０ミクロンであり得る。はんだマスク１１３もＡＵＳ−５であり得るが、はんだマスク１１３は他の材料を含んでもよい。基板１２０の底面１２４にはんだマスク１１５が塗布される。はんだマスク１１５の厚みは、たとえば１０．０から３０．０ミクロンであり得る。はんだマスク１１５もＡＵＳ−５であり得るが、はんだマスク１１５は他の材料を含んでもよい。基板１２０の上面１１８上に支持パッド１１７が作製され、１つの実施例では、支持パッド１１７は銅であり得る。しかしながら、支持パッド１１７は他の材料を含み得る。たとえば、支持パッド１１７は、アルミニウム、モリブデン、タングステンまたは金であり得る。この発明の１つの実施例では、半導体ダイ１１０を支持パッド１１７に直接にはんだ付けし得ることに留意されたい。支持パッド１１７の作製は、図５に関連してさらに後述する。
【００２２】
基板１２０の上面１１８上に基板ボンド領域１１４が作製される。図１の構造体１００において、基板ボンド領域１１４はニッケルめっきされた銅を含み得る。基板ボンド領域１１４は、ニッケルめっきされた銅の上に金めっき層をさらに含み得る。しかしながら、基板ボンド領域１１４は他の金属を含み得る。たとえば、基板ボンド領域１１４は、アルミニウム、モリブデン、タングステンまたは金であり得る。基板ボンド領域１１４の作製は図５に関連してさらに後述する。ボンディングワイヤ１１６の第１の端は、半導体ダイ１１０上の半導体ダイ接地ボンドパッド１０８に結合される。ボンディングワイヤ１１６の第２の端は基板ボンド領域１１４に結合される。ボンディングワイヤ１１６は金であり得るか、またはアルミニウムなどの他の材料を含み得る。ボンディングワイヤ１１６の直径は約３０．０ミクロンであり得るか、または他の選択される直径であり得る。
【００２３】
基板１２０は、ポリテトラフルオロエチレンなどの２層有機積層材を含み得る。しかしながら、基板１２０は、ＦＲ４系積層材などの他の有機材料を含み得る。この発明の１つの実施例では、基板１２０はセラミック材料であり得る。図１の構造体１００においては、基板１２０の厚み１２２は約２００．０ミクロンであるが、この発明の他の実施例では基板１２０の厚みは異なり得る。
【００２４】
引き続き図１を参照して、第１の複数のビアとも称されるビア１２８ならびに第２の複数のビアとも称されるビア１２６およびビア１３０が基板１２０内に設けられる。ビア１２６、ビア１３０およびビア１２８は、基板１２０の上面１１８から底面１２４に延在する。ビア１２６、ビア１３０およびビア１２８は熱伝導材料を含み得る。ビア１２６、ビア１３０およびビア１２８は銅を含み得、実際には、例示的な構造体１００において、ビア１２６、ビア１３０およびビア１２８は銅で充填される。しかしながら、ビア１２６、ビア１３０およびビア１２８は、この発明の範囲から逸脱することがなければ、他の金属で充填され得る。この発明の別の実施例では、ビア１２６、ビア１３０およびビア１２８は金属で完全に充填されなくてもよい。一般的に、ビア１２８、ビア１２６およびビア１３０は同様の構造を有する。したがって、および図示される例として、例示的なビア１２６の構造を、図２Ａおよび図２Ｂに関連して、かつ（図２Ｂの破線２４２で囲まれる領域に対応する）破線１４２で囲まれる領域に特に関して、より詳細に説明する。
【００２５】
図１に示されるように、信号ボンディングワイヤ１３４の第１の端は半導体ダイ１１０上の半導体ダイ信号ボンドパッド１０４に結合される。信号ボンディングワイヤ１３４の第２の端は基板信号ボンドパッド１３２に結合される。信号ボンディングワイヤ１３４は金であり得るか、またはアルミニウムなどの他の金属を含み得る。信号ボンディングワイヤ１３４の直径は３０．０であるか、または他の選択される直径であり得る。図１にさらに示されるように、信号ボンディングワイヤ１４０の第１の端は半導体ダイ１１０上の半導体ダイ信号ボンドパッド１０６に結合される。信号ボンディングワイヤ１４０の第２の端は基板信号ボンドパッド１３８に結合される。信号ボンディングワイヤ１４０は金であり得るか、またはアルミニウムなどの他の金属を含み得る。信号ボンディングワイヤ１４０の直径は３０．０であるか、または他の選択される直径であり得る。
【００２６】
図１において、基板１２０の上面１１８上に基板信号ボンドパッド１３２が作製される。構造体１００において、基板信号ボンドパッド１３２はニッケルめっきされた銅を含み得る。基板信号ボンドパッド１３２は、ニッケルめっきされた銅の上に金めっき層をさらに含み得る。しかしながら、基板信号ボンドパッド１３２は他の金属を含み得る。たとえば、基板信号ボンドパッド１３２は、アルミニウム、モリブデン、タングステンまたは金であり得る。基板信号ボンドパッド１３２の作製は図５に関連してさらに後述する。図１の構造体１００において、基板信号ボンドパッド１３２はビア１３０に重なる。この発明の別の実施例では、ビア１３０に重なる代わりに、基板信号ボンドパッド１３２はビア１３０に「当接する」。
【００２７】
基板信号ボンドパッド１３２と同様に、基板１２０の上面１１８上に基板信号ボンドパッド１３８が作製される。構造体１００において、基板信号ボンドパッド１３８はニッケルめっきされた銅を含み得る。基板信号ボンドパッド１３８はニッケルめっきされた銅の上に金めっき層をさらに含み得る。しかしながら、基板信号ボンドパッド１３８は他の金属を含み得る。たとえば、基板信号ボンドパッド１３８は、アルミニウム、モリブデン、タングステンまたは金であり得る。基板信号ボンドパッド１３８の作製は図５に関連してさらに後述する。構造体１００において、基板信号ボンドパッド１３８はビア１２６に重なる。この発明の別の実施例では、基板信号ボンドパッド１３８はビア１２６に当接する。
【００２８】
図１にも示されるように、基板１２０の底面１２４上にランド１４４が作製される。構造体１００において、ランド１４４は銅を含み得るが、ランド１４４は、アルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。ランド１４４の作製は、図５に関連してさらに後述する。ランド１４４は、はんだ１４７によってプリント回路基板（ＰＣＢ）１５０に装着される。しかしながら、技術分野で公知の他の方法を用いてランド１４４をＰＣＢ１５０に装着してもよい。構造体１００において、ランド１４４はビア１２６に重なる。この発明の別の実施例では、ビア１２６に重なる代わりに、ランド１４４はビア１２６に当接する。
【００２９】
ランド１４４と同様に、基板１２０の底面１２４上にランド１４６が作製される。構造体１００において、ランド１４６は銅であり得るが、ランド１４６は、アルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。ランド１４４の作製は図５に関連してさらに後述する。図１の構造体１００において、ランド１４６は、はんだ１４７によってＰＣＢ１５０に装着される。しかしながら、技術分野で公知の他の方法を用いてランド１４６をＰＣＢ１５０に装着してもよい。構造体１００において、ランド１４６はビア１３０に重なる。この発明の別の実施例では、ランド１４４はビア１２６に当接し得る。
【００３０】
さらに図１に示されるように、基板１２０の底面１２４上にヒートスプレッダ１４８が作製される。構造体１００において、ヒートスプレッダ１４８は銅であり得るが、ヒートスプレッダ１４８はアルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。例示的な構造体１００において、ヒートスプレッダ１４８は、はんだ１４７によってＰＣＢ１５０に装着される。しかしながら、技術分野で公知の他の方法を用いてヒートスプレッダ１４８をＰＣＢ１５０に装着してもよい。ヒートスプレッダ１４８の作製は図５に関連して詳細に論じる。
【００３１】
図２Ａは、図１の領域１４２に対応する図２Ｂの領域２４２の上面図である。特に、基板２２０、ビア２２６および基板信号ボンドパッド２３８は、それぞれ図１の基板１２０、ビア１２６および基板信号ボンドパッド１３８に対応する。図２Ａはビアホール２６２も示す。ビアホール２６２は、図２Ａの線１−１に沿った断面図である図１には見られない。しかしながら、図２Ｂは図２Ａの線Ｂ−Ｂに沿った断面図であるので、ビアホール２６２は図２Ｂに見られる。ビア２２６、ボンドパッド２３８およびビアホール２６２は図２Ｂに関連して詳細に後述する。
【００３２】
図２Ｂは、図２Ａの線Ｂ−Ｂに沿った領域２４２の断面図である。しかしながら、図１の領域１４２は図２Ａの線１−１に沿った断面を示す。特に、上面２１８、基板２２０、底面２２４、ビア２２６、基板信号ボンドパッド２３８およびランド２４４は、それぞれ図１の上面１１８、基板１２０、底面１２４、ビア１２６、基板信号ボンドパッド１３８およびランド１４４に対応する。
【００３３】
図２Ｂにおいて、ランドパッドの厚み２５２は約１２．７から３０．０ミクロンであり得る。ビアドリル直径２５４は１５０．０ミクロンであり得る一方、ボンドパッドの厚み２５６は約１２．７から３０．０ミクロンであり得る。ビア壁厚み２５８は約２０．０ミクロンであり得る。ビアホール直径２６０は約１１０．０ミクロンであり得る。図示を容易にするため、図２Ａおよび図２Ｂのさまざまな寸法は縮尺どおりに描かれていないことに留意されたい。
【００３４】
ビア２２６の作製は基板２２０で始まる。この発明の１つの実施例では、基板２２０の上面２１８および底面２２４の上に銅が積層され得る。基板２２０の上面２１８および底面２２４の上に積層される銅の厚みは、たとえば１５．０ミクロンであり得る。しかしながら、基板２２０の上面２１８および底面２２４の上に他の金属が積層されてもよい。たとえば、基板２２０の上面２１８および底面２２４上に積層される金属は、アルミニウム、モリブデン、タングステンまたは金であり得る。次に、ビアドリル直径２５４を有するビア開口が、予め定められた場所に基板２２０を貫通してドリルであけられる。次に基板２２０が銅でめっきされて、ビア壁厚み２５８に対応するビア開口の内側上に銅層を生じる。しかしながら、基板２２０は他の金属でめっきされてもよい。こうして、図２Ａおよび図２Ｂに示されるようなビアホール直径２６２を有するビア２２６が作製される。ビア２２６は、図２Ａおよび図２Ｂのビアホール直径２６２を有する。ビア２２６を作製する上述のプロセスは、図１の構造体１００のビア１３０およびビア１２８の作製にも適用される。
【００３５】
図３の構造体３００は、簡単に述べると基板１２０（図１）をダイシングして図３の構造体３００に対応する図１の構造体１００などの「シンギュレーションされた」（singulated）構造を達成するステップを含む、「ソーシンギュレーション」（saw singulation）ステップ完了後の、この発明の１つの実施例に従う例示的な構造の上面図である。ソーシンギュレーションステップは、図５に関連してより詳細に説明されるプロセスの最後のステップのうちの１つである。したがって、構造体３００は、図１の基板１２０に対応する基板３２０を含む。しかしながら、図１の構造体１００に対して、構造体３００においては、基板ボンドパッドはビアに重なる代わりにこれに当接する。たとえば、基板信号ボンドパッド３３８は、ビア３２６に重なるのではなくこれに当接して示される。これは、ビア１２６に当接するのではなく重なって示される図１の基板信号ボンドパッド１３８とは対照的である。引き続き構造体３００を参照して、ボンディングワイヤ３４０の第１の端は基板信号ボンドパッド３３８に結合される。ボンディングワイヤ３４０の第２の端は半導体ダイ３１０上の半導体ダイ信号ボンドパッド３０６に結合される。簡潔さを保つため、図３では、ビア３２６、基板信号ボンドパッド３３８、ボンディングワイヤ３４０および半導体ダイ信号ボンドパッド３０６のみがここで特に論じられることに留意されたい。
【００３６】
図３の構造体３００の形状は方形であり得る。たとえば、シンギュレーションされた構造体３００の基板３２０の辺３８４および辺３８６は各々４．０ｍｍであり得る。他の例として、他の方形の「パッケージサイズ」は、５．０ｍｍ×５．０ｍｍ、６．０ｍｍ×６．０ｍｍまたは７．０ｍｍ×７．０ｍｍであり得る。別の実施例では、構造体３００の形状は矩形であり得る。矩形の実施例の「パッケージサイズ」は３．９ｍｍ×４．９ｍｍであり得る。他の例として、矩形の実施例の他の「パッケージサイズ」は、４．４ｍｍ×６．５ｍｍまたは４．４ｍｍ×７．８ｍｍであり得る。
【００３７】
図４の構造体４００は、「ソーシンギュレーション」ステップ完了後の、この発明の１つの実施例に従う例示的な構造体の底面図である。構造体４００は、図１の基板１２０に対応する基板４２０を含む。しかしながら、図１の構造体１００に対して、構造体４００においては、ランドはビアに重なる代わりにこれに当接する。たとえば、ランド４４４は、ビア４２６に重なるのではなくこれに当接して示される。これは、ビア１２６に当接するのではなく重なって示される図１のランド１４４とは対照的である。さらに、図４のトレース４１４、４３０、４３６および４４２などの、ランドとビアとをヒートスプレッダに接続するトレースは、図１の構造体１００には示されない。
【００３８】
ここで図４をより詳細に論じて、図４は、基板４２０の底面４２４を示す。ランド４１２、４２８、４３２、４４０および４４４は、それぞれビア４０２、４２５、４３４、４３８および４２６に当接する。トレース４１４はビア４０２とヒートスプレッダ４４８とを接続する。トレース４３６はビア４３４とヒートスプレッダ４４８とを接続する。トレース４３０はランド４２８とヒートスプレッダ４４８とを接続する。トレース４４２はランド４４０とヒートスプレッダ４４８とを接続する。したがって、ビア４０２、４２５、４３４および４３８は、それぞれトレース４１４、４３０、４３６および４４２によってヒートスプレッダ４４８に接続される。図４に示される例示的な実施例では、「ランドピッチ」４４５は、たとえば５００．０ミクロンであり得、「ランド幅」４４６は、たとえば２５０．０ミクロンであり得る。簡潔さを保つため、図４では、ビア４０２、４２５、４２６、４３４および４３８、ならびにランド４１２、４２８、４３２、４４０および４４４のみを特に論じることに留意されたい。別の実施例では、図４のトレース４１４、４３０、４３６および４４２などの「接地トレース」はまったく用いられない。したがって、図４のランド４１２、４２８、４３２および４４０は、図４のヒートスプレッダ４４８などの接地に接続されるのではなく、通常の「信号」ランドとして用いられる。
【００３９】
図５を参照して、図１の構造体１００を作製するプロセスの例を論じる。ステップ５０２でプロセスが開始する。ステップ５０４で、積層銅基板のストリップにビア開口をドリルであける。たとえば、ストリップは、積層銅基板の１８インチ×２４インチパネルであり得る。図１の基板１２０は積層銅基板のストリップの一部に対応する。典型的に、構造体１００の複数のユニットは、積層銅基板のストリップ上に組立てられる。構造体１００の複数の組立てられたユニットは、組立プロセスの後のステップで個々のユニットに分離される。積層銅基板にドリルであけたビア開口の直径は約１５０．０ミクロンであり得る。
【００４０】
典型的に、すべてのビア開口は、複数のダイヤモンドビットを用いて一度にドリルであけられる。ステップ５０６で、ビア開口の側壁は無電解めっき浴中で銅でめっきされる。背景として、無電解めっきとは、還元化学浴によってさまざまな材料の表面上に銅、ニッケル、銀、金またはパラジウムなどの金属を堆積させるステップを含むめっき方法を指す。無電解めっき浴の結果、ビアは、積層銅基板の上面と底面との間の導電および熱伝導を行なう。１つの実施例では、無電解めっきプロセスの完了後、図２Ｂのビアホール直径２６０などのビアホールは約１１０．０ミクロンである。
【００４１】
ステップ５０８で、ビア開口は銅で充填される。ビア開口にさらに銅を加えることで、熱の流れのための断面積がより大きくなり、ビアの熱伝導性が高まる。さらに、電流の流れのための断面積をより大きくすることで、ビアの導電性が高まる。この実施例では、ビア開口は部分的に（またはほとんど完全に）銅で充填される一方、別の実施例では、ビア開口は銅で完全に充填される。この発明の１つの実施例では、ビアはタングステンで充填される。その実施例では、タングステンで充填されたビアは非常に丈夫なのでビアへの直接の結合が可能になる。
【００４２】
ステップ５１０で、マスクを用いて基板の上面および底面上のメタライゼーション層上に導体をパターニングする。この例示的な実施例では、メタライゼーション層は銅であり得る。ステップ５１２で過剰な銅がエッチングで除去され、その結果、基板の上面および底面上にプリント回路とも称される規定された金属配線または金属トレースパターンが生じる。たとえば、図４の構造体４００では、底面４２４上のパターニングされたメタライゼーション層は、とりわけ、ヒートスプレッダ４４８、ランド４１２、４１８、４２８、４３２および４４０、ならびにトレース４１４、４３０、４３６および４４２を含む。
【００４３】
ステップ５１４で、基板の上面および底面にはんだマスクが塗布され、それにより、基板の上面および底面上の露出されパターニングされた銅が覆われる。はんだマスクは基板の上面に半導体ダイを固定するのに用いられるダイ装着材の接着品質を向上させる。たとえば、図１の構造体１００において、はんだマスク１１３は、基板１２０の上面１１８に半導体ダイ１１０を固定する際のダイ装着材１１２の接着品質を向上させる。はんだマスクは、基板信号ボンドパッド、基板ボンド領域およびランドの汚染も防止する。
【００４４】
ステップ５１６で、はんだマスクはエッチングで除去され、ボンディングおよびはんだ付けが行われるプリント回路区域の銅を露出する。たとえば、はんだマスクはエッチングで除去されて、図１の基板ボンド領域１１４、基板信号ボンドパッド１３２および１３８、ランド１４４および１４６、ならびにヒートスプレッダ１４８を露出する。ステップ５１８で、ボンディングおよびはんだ付けが行われるプリント回路区域の露出された銅がニッケル層でめっきされ、その後、ニッケルめっきされた銅の上に金メッキ層がめっきされる。金／ニッケルめっきは、露出された銅が酸化するのを防止する。さらに、金／ニッケルめっきで、図１の基板信号ボンドパッド１３２および１３８ならびに基板ボンド領域１１４などのプリント回路の基板ボンド領域およびボンドパッドでのボンディングのため、露出された銅を整える。さらに、金／ニッケルめっきで、図１のランド１４４および１４６ならびにヒートスプレッダ１４８などのプリント回路のランドおよびヒートスプレッダでのはんだ付けのため、露出された銅を整える。
【００４５】
ステップ５２０で、ダイ装着材料でダイ装着パッドに半導体ダイを装着する。図１の構造体１００において、たとえば、半導体ダイ１１０は、ダイ装着材１１２によってダイ装着パッド１１１に装着される。上述のように、ダイ装着パッド１１１はＡＵＳ−５はんだマスクであり得、それ（すなわちダイ装着パッド１１１）は、半導体ダイ１１０のすぐ下のはんだマスクのセグメントのことである。ダイ装着材料、たとえば図１に示される装着材１１２は、銀で充填されたエポキシまたはビスマレイミドを含み得る。一般的に、ダイ装着材料は、導電性または電気絶縁性の熱硬化性接着剤またはその組合せであり得る。この発明の別の実施例では、半導体ダイは、図１の支持パッド１１７などの支持パッドに直接にはんだ付けされ得る。
【００４６】
ステップ５２２で、図１の半導体ダイ信号ボンドパッド１０４および１０６などの半導体ダイボンドパッドと、図１の基板信号ボンドパッド１３２および１３８などのプリント回路ボンドパッドとの間でワイヤボンディングが行われる。図３の構造体３００においては、たとえば、ワイヤボンディングは、半導体ダイボンドパッド３０６と基板信号ボンドパッド３３８との間で行われる。図１の構造体１００では、信号ボンディングワイヤ１３４および１４０などの、ワイヤボンディングに用いるボンディングワイヤは金を含み得る。ステップ５２４で、図１の半導体ダイ１１０、信号ボンディングワイヤ１３４および１４０、ならびにボンディングワイヤ１１６などの半導体ダイおよびボンディングワイヤは、適切なモールド材（mold compound）の中に封入される。モールド材は、後の製造プロセスおよび使用中の化学的汚染または物理的損傷からの保護を与える。モールド材は、たとえば、多官能エポキシ、ノボラックおよびビフェニルレジンまたはその組合せなどのさまざまな化合物を含み得る。
【００４７】
ステップ５２６で、構造体１００の組立てられた複数のユニットを含むストリップは、個々のユニットにソーシンギュレーションされる。ソーシンギュレーションにおいて、構造体１００の組立てられた個々のユニットは、構造体１００の組立てられた複数のユニットを含むストリップからダイシングされて、その結果、構造体１００などの多数の構造体ができる。図５を参照して説明されたプロセスは図１の構造体１００を作製する１つの方法にすぎないことに留意されたい。図５に関連して論じられる各個別のステップまたは方法全体に対する変更および修正が当業者には明らかであることにも留意されたい。ステップ５２８で、図１の構造体１００を作製する例示的なプロセスが終了する。
【００４８】
図６の構造体６００は、「ソーシンギュレーション」ステップ完了後の、この発明の１つの実施例に従う例示的な構造体の上面図である。しかしながら、半導体ダイおよびボンディングワイヤは図６には示されない。構造体６００は、図１の基板１２０に対応する基板６２０を含む。しかしながら、図１の構造体１００に対し、構造体６００においては、基板ボンドパッドはトレースによってビアに接続される。たとえば、トレース６１０は基板信号ボンドパッド６３８とビア６２６とを接続する。これに対し、図１の構造体１００では、ボンドパッドはビアに重なる。たとえば、基板信号ボンドパッド１３８は図１のビア１２６に重なる。
【００４９】
図６は基板６２０の上面６１８を示す。トレース６０４は基板ボンドパッド６０６とビア６０２とを接続する。上述のように、トレース６１０は基板ボンドパッド６３８とビア６２６とを接続する。トレース６１６は基板ボンドパッド６１７とビア６１４とを接続する。図６はダイ装着パッド６１１の上面も示す。簡潔さを保つため、図６では、ビア６０２、６２６および６１４、トレース６０４、６１０および６１６、ならびに基板ボンドパッド６０６、６１７および６３８のみが特に論じられることに留意されたい。
【００５０】
図６の構造体６００において、ビア６０２はダイ装着パッド６１１に隣接して設けられる。ビア６０２は、図１の構造体１００の支持パッド１１７などの、図６には図示されない共通の接地接続に接続され得る。ダイ装着パッド６１１の角にビア６１４が設けられる。構造体６００において、ビア６１４は、図１の構造体１００の支持パッド１１７などの、図６には図示されない共通の接地接続に接続され得る。図６の構造体６００において、ビア６２６などの「周辺」ビアは典型的に「信号」ビアとして機能する。
【００５１】
上述のように、図６の構造体６００において、トレース６０４、６１０および６１６はそれぞれ、基板ボンドパッド６０６、６３８および６１７をビア６０２、６２６および６１４に接続する。トレース６０４、６１０および６１６の長さは異なっている。図６に見られるように、基板ボンドパッド６０６、６３８および６１７は、それぞれビア６０２、６２６および６１４から異なった距離にある。さらに、トレース６０４およびトレース６１６の幅は異なっている。したがって、図６の構造体６００は、さまざまな基板ボンドパッドおよびビア場所、トレース長ならびにトレース幅の利用における設計柔軟性をもたらす。
【００５２】
図７の構造体７００は、「ソーシンギュレーション」ステップ完了後の、この発明の１つの実施例に従う例示的な構造体の上面図である。構造体７００は、図１の基板１２０に対応する基板７２０を含む。しかしながら、図１の構造体１００に対して、構造体７００は、基板７２０の上面７１８上に埋込みインダクタ７６０を含む。さらに、図１の構造体１００に対して、構造体７００では、基板ボンドパッドはビアに重なる代わりにこれに当接する。たとえば、基板信号ボンドパッド７３８は、ビア７２６に重なるのではなくこれに当接して示される。これは、ビア１２６に当接するのではなく重なって示される図１の基板信号ボンドパッド１３８とは対照的である。
【００５３】
ここで図７をより詳細に論じて、半導体ダイ７１０は、基板７２０の上面７１８のダイ装着材料によってダイ装着パッドに装着される。ダイ装着パッドおよびダイ装着材料は図７に示されない。基板７２０は、ポリテトラフルオロエチレンなどの２層有機積層材を含み得る。しかしながら、基板７２０はＦＲ４系積層材などの他の有機材料を含み得る。１つの実施例では、基板７２０は、酸化アルミニウム（Ａｌ2Ｏ3）などのセラミック材料であり得る。図７の構造体７００において、基板７２０の厚みは約１００．０から１５０．０ミクロンであり得る。しかしながら、基板７２０の厚みは、この発明の他の実施例では異なる得る。
【００５４】
図７にさらに示されるように、信号ボンディングワイヤ７３４の第１の端は半導体ダイ７１０上の半導体ダイ信号ボンドパッド７０４に結合され、信号ボンディングワイヤ７３４の第２の端は基板信号ボンドパッド７３２に結合される。信号ボンディングワイヤ７４０の第１の端は半導体ダイ７１０上の半導体ダイ信号ボンドパッド７０６に結合され、信号ボンディングワイヤ７４０の第２の端は基板信号ボンドパッド７３８に結合される。信号ボンディングワイヤ７３４および７４０はそれぞれ、図１の構造体１００の信号ボンディングワイヤ１３４および１４０に対応し、一般的に、信号ボンディングワイヤ１３４および１４０と同じ材料を含む。信号ボンディングワイヤ７３４および７４０は、金、またはアルミニウムなどの別の金属を含み得る。信号ボンディングワイヤ７３４および７４０の直径は３０．０ミクロンまたは他の選択される直径であり得る。
【００５５】
図７において、基板７２０の上面７１８上に基板信号ボンドパッド７３２および７３８が作製される。基板信号ボンドパッド７３２および７３８はそれぞれ、基板信号ボンドパッド１３２および１３８に対応し、一般的に、基板信号ボンドパッド１３２および１３８と同じ材料を含む。構造体７００において、基板信号ボンドパッド７３２および７３８はニッケルめっきされた銅を含み得る。基板信号ボンドパッド７３２および７３８は、ニッケルめっきされた銅の上に金めっき層をさらに含み得る。しかしながら、基板信号ボンドパッド７３２および７３８は他の金属を含み得る。たとえば、基板信号ボンドパッド７３２および７３８は、アルミニウム、モリブデン、タングステンまたは金を含み得る。図７の構造体７００において、基板信号ボンドパッド７３２および７３８は、それぞれビア７３０および７２６に当接する。この発明の別の実施例では、基板信号ボンドパッド７３２および７３８はそれぞれ、ビア７３０および７２６に当接する代わりに、ビア７３０および７２６に重なり得る。
【００５６】
続けて図７を参照して、基板７２０内にビア７２６および７３０が設けられる。ビア７２６および７３０はそれぞれ、図１の構造体１００のビア１２６および１３０に対応し、一般的にビア１２６および１３０と同じ材料を含む。構造体７００において、ビア７２６および７３０は銅を含み得、実際に、例示的な構造体７００では、ビア７２６および７３０は銅で充填される。しかしながら、ビア７２６および７３０は、この発明の範囲から逸脱することがなければ他の金属で充填され得る。
【００５７】
さらに図７に示されるように、基板７２０の上面７１８上にインダクタ７６０が作製される。構造体７００において、インダクタ７６０は銅などの導体を含み得る。しかしながら、インダクタ７６０は他の金属を含み得る。たとえば、インダクタ７６０は、アルミニウム、モリブデン、タングステンまたは金を含み得る。構造体７００において、インダクタ７６０は、「渦巻状」インダクタである。しかしながら、インダクタ７６０は、この発明の範囲から逸脱することがなければ他の形状を有し得る。構造体７００において、インダクタ７６０の長さ７９４は約１．５ミリメートルであり得、一方、セグメント幅７７０は約５０．０から７５．０ミクロンであり得る。インダクタ７６０を構成する金属セグメント（または金属「巻」）の厚みは、約２０．０ミクロンであり得る。この実施例では、インダクタ７６０は、約０．７から１５．０ｎＨの範囲のインダクタンスを有するように作製され得る。しかしながら、この発明の他の実施例では、インダクタ７６０のインダクタンスは６０．０から７０．０ｎＨの高い範囲に到達し得る。例として、この実施例では、インダクタ７６０のＱ（品質因子）は２．０ＧＨｚの周波数で約７３．０であり得る。
【００５８】
構造体７００において、信号ボンディングワイヤ７６６の第１の端は、交互の場所でインダクタ７６０に結合され得る。たとえば、信号ボンディングワイヤ７６６の第１の端はインダクタ７６０の端子７６２に結合され得る。これに代えて、信号ボンディングワイヤ７６６の第１の端はインダクタ７６０の端子７８２に結合され得る。別の代替案として、信号ボンディングワイヤ７６６の第１の端はインダクタ７６０の端子７８４に結合され得る。信号ボンディングワイヤ７６６の第２の端は基板信号ボンドパッド７６８に結合される。信号ボンディングワイヤ７７２の第１の端はインダクタ７６０の端子７６４に結合され、信号ボンディングワイヤ７７２の第２の端は半導体ダイ信号ボンドパッド７７４に結合される。
【００５９】
続けて図７を参照して、信号ボンディングワイヤ７６６および７７２は金であり得るか、またはアルミニウムなどの他の金属を含み得る。信号ボンディングワイヤ７６６および７７２の直径は、３０．０ミクロンまたは他の選択される直径であり得る。構造体７００において、インダクタ７６０の端子７６２、７６４、７８２および７８４は、ニッケルめっきされた銅を含み得る。端子７６４および７６６は、ニッケルめっきされた銅の上に金めっき層をさらに含み得る。しかしながら、端子７６２、７６４、７８２および７８４は、アルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。簡潔さを保つため、図７では、ビア７２６および７３０、基板信号ボンドパッド７３２、７３８および７６８、半導体信号ボンドパッド７０４、７０６および７７４、ならびに信号ボンディングワイヤ７３４、７４０、７７２および７６６のみが特に論じられることに留意されたい。
【００６０】
図７の構造体７００の形状は方形であり得る。たとえば、シンギュレーションされた構造体７００の基板７２０の辺７７８および辺７８０は各々５．０ｍｍであり得る。他の例として、他の方形の「パッケージサイズ」は、４．０×４．０ｍｍ、６．０×６．０ｍｍまたは７．０×７．０ｍｍであり得る。別の実施例では、構造体７００の形状は矩形であり得る。たとえば、矩形の実施例の「パッケージサイズ」は３．９ｍｍ×４．９ｍｍであり得る。他の例として、矩形の実施例の他の「パッケージサイズ」は、４．４×６．５ｍｍまたは４．４×７．８ｍｍであり得る。
【００６１】
図８の構造体８００は、この発明の１つの実施例に従う例示的な構造体の断面図を示す。構造体８００は、図７の基板７２０および図１の基板１２０にも対応する基板８２０を含む。しかしながら、図１の構造体１００に対し、構造体８００はインダクタ８８３を含む。さらに、図７の構造体７００に対し、構造体８００では、基板信号ボンドパッドはビアに当接する代わりにこれに重なる。たとえば、基板信号ボンドパッド８３２は、ビア８５１に当接するのではなくこれに重なって示される。これは、ビア７３０に重なるのではなく当接して示される、図７の基板信号ボンドパッド７３２とは対照的である。
【００６２】
続けて図８を参照して、半導体ダイ８１０はダイ装着材８１２によってダイ装着パッド８１１に装着される。ダイ装着パッド８１１は、図１の構造体１００のダイ装着パッド１１１に対応し、一般的に、ダイ装着パッド１１１と同じ材料を含む。ダイ装着パッド８１１はＡＵＳ−５はんだマスクであり得、これ（すなわちダイ装着パッド８１１）は半導体８１０のすぐ下のはんだマスクのセグメントを指す。しかしながら、ダイ装着パッド８１１は、はんだマスク以外の材料を含んでもよい。ダイ装着パッド８１１の厚みは、たとえば１０．０から３０．０ミクロンであり得る。ダイ装着材８１２は、図１の構造体１００のダイ装着材１１２に対応し、一般的に、ダイ装着材８１２と同じ材料を含む。ダイ装着材８１２は、銀で充填されたエポキシまたはビスマレイミドを含み得る。一般的に、ダイ装着材８１２は、導電性または電気絶縁性の熱硬化性接着剤またはその組合せであり得る。しかしながら、この発明のこの実施例では、ダイ装着材８１２は導電性でかつ熱を伝導する。
【００６３】
基板８２０の上面８１８にはんだマスク８１３が塗布される。はんだマスク８１３は、図１の構造体１００のはんだマスク１１３に対応し、一般的に、はんだマスク１１３と同じ材料を含む。はんだマスク８１３はＡＵＳ−５であり得るが、はんだマスク８１３は他の材料を含んでもよい。はんだマスク８１３の厚みは、たとえば１０．０から３０．０ミクロンであり得る。基板８２０の底面８２４にはんだマスク８１５が塗布される。はんだマスク８１５は、図１の構造体１００のはんだマスク１１５に対応し、一般的に、はんだマスク１１５と同じ材料を含む。はんだマスク８１５もＡＵＳ−５であり得るが、はんだマスク８１５は他の材料を含んでもよい。はんだマスク８１５の厚みも、たとえば１０．０から３０．０ミクロンであり得る。
【００６４】
基板８２０は、ポリテトラフルオロエチレンなどの２層有機積層材を含み得る。しかしながら、基板８２０はＦＲ４系積層材などの他の有機材料を含み得る。この発明の１つの実施例では、基板８２０は、酸化アルミニウム（Ａｌ2Ｏ3）などのセラミック材料であり得る。構造体８００において、基板８２０の厚み８２２は約１００．０から１５０．０ミクロンであり得る。しかしながら、基板８２０の厚み８２２は、この発明の他の実施例では異なり得る。
【００６５】
続けて図８を参照して、基板８２０の上面８１８上に支持パッド８１７が作製される。支持パッド８１７は、図１の構造体１００の支持パッド１１７に対応し、一般的に、支持パッド１１７と同じ材料を含む。１つの実施例では、支持パッド８１７は銅であり得る。しかしながら、支持パッド８１７は他の金属を含み得る。たとえば、支持パッド８１７は、アルミニウム、モリブデン、タングステンまたは金であり得る。この発明の１つの実施例では、半導体ダイ８１０を支持パッド８１７に直接にはんだ付けし得ることに留意されたい。
【００６６】
基板８２０の上面８１８上に基板ボンド領域８１４が作製される。基板ボンド領域８１４は、図１の構造体１００の基板ボンド領域１１４に対応し、一般的に、基板ボンド領域１１４と同じ材料を含む。基板ボンド領域８１４はニッケルめっきされた銅を含み得る。基板ボンド領域８１４は、ニッケルめっきされた銅の上に金めっき層をさらに含み得る。しかしながら、基板ボンド領域８１４は、アルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。
【００６７】
さらに図８に示されるように、ボンディングワイヤ８１６の第１の端は半導体ダイ８１０上の半導体ダイ接地ボンドパッド８０８に結合され、ボンディングワイヤ８１６の第２の端は基板ボンド領域８１４に結合される。ボンディングワイヤ８１６は、図１の構造体１００のボンディングワイヤ１１６に対応し、一般的に、ボンディングワイヤ１１６と同じ材料を含む。ボンディングワイヤ８１６は、金であり得るかまたは、アルミニウムなどの他の金属を含み得る。ボンディングワイヤ８１６の直径は、約３０．０ミクロンであり得るか、または他の選択される直径であり得る。さらに図８に示されるように、信号ボンディングワイヤ８３４の第１の端は半導体ダイ８１０上の半導体ダイ信号ボンドパッド８０４に結合され、信号ボンディングワイヤ８３４の第２の端は基板信号ボンドパッド８３２に結合される。信号ボンディングワイヤ８３４は、図１の構造体１００の信号ボンディングワイヤ１３４に対応し、一般的に、信号ボンディングワイヤ１３４と同じ材料を含む。信号ボンディングワイヤ８３４は、金であり得るかまたは、アルミニウムなどの他の金属を含み得る。信号ボンディングワイヤ８３４の直径は３０．０または他の選択される直径であり得る。
【００６８】
続けて図８を参照して、基板８２０の上面８１８上に基板信号ボンドパッド８３２が作製される。基板信号ボンドパッド８３２は、図１の構造体１００の基板信号ボンドパッド１３２に対応し、一般的に、基板信号ボンドパッド１３２と同じ材料を含む。構造体８００において、基板信号ボンドパッド８３２は、ニッケルめっきされた銅を含み得る。基板信号ボンドパッド８３２は、ニッケルめっきされた銅の上に金めっき層をさらに含み得る。しかしながら、基板信号ボンドパッド８３２は、アルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。図８の構造体８００において、基板信号ボンドパッド８３２はビア８５１に重なる。この発明の別の実施例では、基板信号ボンドパッド８３２はビア８５１に当接し得る。基板信号ボンドパッド８３２はインダクタ８８３の第１の端子として利用される。
【００６９】
さらに図８では、基板８２０の上面８１８上に基板信号ボンドパッド８８１が作製される。基板信号ボンドパッド８８１は、ニッケルめっきされた銅を含み得る。基板信号ボンドパッド８８１は、ニッケルめっきされた銅の上に金めっき層をさらに含み得る。しかしながら、基板信号ボンドパッド８８１は、アルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。図８の構造体８００において、基板信号ボンドパッド８８１はビア８７９に重なる。この発明の別の実施例では、基板信号ボンドパッド８８１は、ビア８７９に重なる代わりにビア８７９に「当接する」。基板信号ボンドパッド８８１はインダクタ８８３の第２の端子として利用される。
【００７０】
基板８２０内にビア８２８が設けられる。ビア８２８は、基板８２０の上面８１８から底面８２４に延在する。ビア８２８は、図１の構造体１００のビア１２８に対応し、一般的に、ビア１２８と同じ材料を含む。ビア８２８は熱伝導材料を含み得る。ビア８２８は銅を含み得るが、実際に、例示的な構造体８００では、ビア８２８は銅で充填される。しかしながら、この発明の範囲から逸脱することがなければ、ビア８２８は他の金属で充填され得る。
【００７１】
「渦巻状」インダクタとして作製される構造体７００のインダクタ７６０に対し、構造体８００のインダクタ８８３は、「ソレノイド」構造として作製される。インダクタ８８３は、配線金属セグメント８５３、８５７、８６１、８６５、８６９、８７３および８７７、ならびにビア金属セグメント８５１、８５５、８５９、８６３、８６７、８７１、８７５および８７９からなる。基板信号ボンドパッド８３２はインダクタ８８３の第１の端でビア金属セグメント８５１に接続され、基板信号ボンドパッド８８１はインダクタ８８３の第２の端でビア金属セグメント８７９に接続される。基板８２０の上面８１８上に配線金属セグメント８５７、８６５および８７３が作製される。配線セグメント８５７、８６５および８７３は銅を含み得るが、配線金属セグメント８５７、８６５および８７３は、アルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。図８にさらに示されるように、基板８２０の底面８２４上に配線金属セグメント８５３、８６１、８６９および８７７が作製される。配線金属セグメント８５３、８６１、８６９および８７７は銅を含み得るが、配線金属セグメント８５３、８６１、８６９および８７７は、アルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。
【００７２】
図８に示されるように、ビア金属セグメント８５１、８５５、８５９、８６３、８６７、８７１、８７５および８７９が基板８２０内に設けられ、基板８２０の上面８１８から底面８２４に延在する。ビア金属セグメント８５１、８５５、８５９、８６３、８６７、８７１、８７５および８７９は銅などの熱伝導および導電材料を含み得、実際に、例示的な構造体８００では、ビア金属セグメント８５１、８５５、８５９、８６３、８６７、８７１、８７５および８７９は銅で充填される。しかしながら、この発明の範囲から逸脱することがなければ、ビア金属セグメント８５１、８５５、８５９、８６３、８６７、８７１、８７５および８７９は他の金属で充填され得る。
【００７３】
さらに図８に示されるように、基板８２０の底面８２４上にヒートスプレッダ８４８が作製される。ヒートスプレッダ８４８は、図１の構造体１００のヒートスプレッダ１４８に対応し、一般的に、ヒートスプレッダ１４８と同じ材料を含む。構造体８００では、ヒートスプレッダ８４８は銅であり得るが、ヒートスプレッダ８４８は、アルミニウム、モリブデン、タングステンまたは金などの他の金属を含み得る。例示的な構造体８００では、ヒートスプレッダ８４８ははんだ８４７によってＰＣＢ８５０に装着される。しかしながら、技術分野で公知の他の方法を用いてＰＣＢ８５０にヒートスプレッダ８４８を装着してもよい。図１の構造体１００のランド１４４および１４６などのランドは図８の構造体８００には示されていないことに留意されたい。しかしながら、構造体８００のランドは、基板８２０の底面８２４上に作製され、一般的に、図１の構造体１００のランド１４４および１４６と同じ材料を含む。
【００７４】
ここで、図７の構造体７００のインダクタ７６０の動作を論じる。上述のように、構造体７００のインダクタ７６０は、基板７２０の上面７１８に作製される。また上述のように、インダクタ７６０の端子７６４への結合により、インダクタ７６０の第１の端への電気的接続もなされ得る。インダクタ７６０のいずれかの端子７６２、７８２または７８４への結合により、インダクタ７６０の第２の端への電気的接続がなされ得る。インダクタ７６０を形成する導体、すなわちトレースの長さは、インダクタ７６０のいずれかの端子７６２、７８２または７８４への結合によって変更され得る。導体のインダクタンスは導体の長さに比例することが知られている。したがって、いずれかの端子７６２、７８２または７８４でのインダクタ７６０の第２の端への結合により、インダクタ７６０のインダクタンスが応じて変化し得る。したがって、インダクタ７６０の第２の端に複数の結合場所を設けることにより、構造体７００は、インダクタ７６０のインダクタンスを「微調整」して、特定の用途において必要なインダクタンスによりぴったり一致させ得る。
【００７５】
この発明の別の実施例では、インダクタを、構造体７００の半導体ダイ７１０などの半導体ダイの下に設けることができる。また別の実施例では、図７のインダクタ７６０と同様の別のインダクタを、構造体７００の基板７２０の底面上のインダクタ７６０のすぐ下に作製することができる。したがって、インダクタ７６０を、基板７２０の底面上のインダクタ７６０の下に作製される同様のインダクタにクロス結合することにより、変圧器を構造体７００に形成することができる。クロス結合されたインダクタ、すなわち、インダクタ７６０と基板７２０の底面上のインダクタ７６０の下に作製される同様のインダクタとは、同数のまたは異なる数の「巻」を有し得る。
【００７６】
上述のように、構造体７００は構造体１００の利点および特徴を保つ一方で、構造体７００は埋込みインダクタ７６０も含むことが注目される。インダクタ７６０は図５に関連して説明されたのと同様の工程を用いて作製され、したがって、工程はここでは繰返さない。インダクタ７６０の作製は、構造体７００の残余の要素の作製と同時に行なわれることに留意されたい。さらに、半導体ダイ信号ボンドパッド７７４などの半導体ダイ信号ボンドパッドは、インダクタ７６０の第１の端子として用いられる端子７６４などのインダクタ７６０の端子に容易に接続される。端子７６２などのインダクタ７６０の第２の端子も基板信号ボンドパッド７６８を介して容易にアクセス可能であることにも留意されたい。したがって、インダクタ７６０の埋込みは、比較的インダクタンス値が大きい、「内蔵」されかつアクセスが容易なインダクタをもたらすが、さらなる作製ステップまたは製造コストを生じない。これにより、構造体７００は、インダクタ７６０のさらなる利点を与えながら、構造体１００の利点および特徴を保つ。
【００７７】
構造体８００および図８の構造体８００のインダクタ８８３の動作をここで論じる。図１の構造体１００の場合と同様に、構造体８００は、構造体１００と共通の多数の利点および特徴を共有する。さらに、構造体８００は、その中にインダクタ、すなわちインダクタ８８３を埋め込まれている。以下に、構造体１００と共通の、構造体８００の特徴および利点のいくつかを提示する。構造体８００において、ボンディングワイヤ８１６は、半導体ダイ８１０上の半導体ダイ接地ボンドパッド８０８と基板ボンド領域８１４との間の電気的接地接続を与える。基板ボンド領域８１４は半導体ダイ８１０に近接して設けられる。基板ボンド領域８１４を半導体ダイ８１０に近接して設けることにより、構造体８００は、半導体ダイ接地ボンドパッド８０８と基板ボンド領域８１４との間の最小長さの電気的接地接続を与える。
【００７８】
半導体ダイ接地ボンドパッドに共通の大きな接地接続を設けることにより、支持パッド８１７は半導体ダイ８１０の「接地平面」として機能する。これにより、半導体ダイ接地パッド８０８はボンディングワイヤ８１６によって基板ボンド領域８１４に電気的に接続され、基板ボンド領域８１４は支持パッド８１７の一部となる。基板ボンド領域８１４は支持パッド８１７の一部であるので、構造体８００は、半導体ダイ接地パッド８０８と支持パッド８１７との間の最小長さの電気的接地接続を与える。さらに、ビア８２８は支持パッド８１７とヒートスプレッダ８４８とを電気的に接続する。これにより、基板ボンド領域８１４、支持パッド８１７、ビア８２８およびヒートスプレッダ８４８が組合わさって、半導体ダイ接地パッド８０８とヒートスプレッダ８４８との間の最小長さで低抵抗かつ低インダクタンスの接地接続を与える。
【００７９】
さらに、図８の構造体８００で多数のビア８２８を用いることができる。ビア８２８は支持パッド８１７とヒートスプレッダ８４８との間に並列に電気的に接続されるので、それら（すなわちビア８２８）は、単一のビアが与えたであろう抵抗および誘導性の経路よりもはるかに低い抵抗および誘導性の、支持パッド８１７とヒートスプレッダ８４８との間の経路を与える。このように、図１の構造体１００について述べたように、図８のビア８２８などの複数のビアの利用により、構造体８００は、支持パッド８１７とヒートスプレッダ８４８との間の低抵抗かつ低インダクタンスの最小長さの電気的接地接続を与える。
【００８０】
構造体８００は、構造体１００の利点および特徴を保つ一方で、構造体８００は埋込みインダクタ８８３も含む。インダクタ８８３は図５に関連して説明されたのと同様の工程を用いて作製され、したがって、工程はここでは繰返さない。しかしながら、インダクタ８８３の作製は、構造体８００の残余の要素の作製と同時に行なわれることに留意されたい。特に、インダクタ８８３の作製は、支持パッド８１７、ビア８２８およびヒートスプレッダ８４８の作製と組合わされる。さらに、半導体ダイ８１０の信号ボンドパッド８０４などの信号ボンドパッドは、インダクタ８８３の第１の端子として用いられる基板信号ボンドパッド８３２などのインダクタ８８３の端子に容易に接続される。インダクタ８８３の第２の端子も基板信号ボンドパッド８８１を介して容易にアクセス可能であることにも注目されたい。したがって、インダクタ８８３の埋込みは、比較的インダクタンス値が大きい、「内蔵」されかつアクセスが容易なインダクタをもたらすが、さらなる作製ステップまたは製造コストを生じない。これにより、構造体８００は、インダクタ８８３のさらなる利点を与えながら、構造体１００の利点および特徴を保つ。
【００８１】
以上の詳細な説明により、この発明が、インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法を提供することが認められる。この発明は半導体ダイが生成する熱の効率的な放散も提供する。さらに、この発明は、低い寄生、および低インダクタンスかつ低抵抗の接地接続を与える。この発明の上記説明から、その範囲から逸脱することなくこの発明の概念を実現するためにさまざまな技術を用い得ることが明らかである。さらに、この発明は、ある実施例に特に参照して説明されたが、当業者はこの発明の精神および範囲から逸脱することなく形態および詳細において変更が加えられ得ることを認めるであろう。記載の実施例はすべての点において制限的なものではなく例示的なものとして考えられるべきである。この発明は本明細書中に記載の特定の実施例に限定されるものではなく、この発明の範囲から逸脱することなく多くの再構成、修正および置換が可能であることも理解されたい。
【００８２】
以上のとおり、インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法を記載した。
【図面の簡単な説明】
【００８３】
【図１】この発明の実施例の断面図である。
【図２Ａ】この発明の実施例の例示的なビアの上面図である。
【図２Ｂ】この発明の実施例の例示的なビアの断面図である。
【図３】「ソーシンギュレーション」ステップ完了後の、この発明の実施例の上面図である。
【図４】「ソーシンギュレーション」ステップ完了後の、この発明の実施例の底面図である。
【図５】この発明の実施例を作製する例示的なプロセスのフローチャートの図である。
【図６】「ソーシンギュレーション」ステップ完了後の、この発明の実施例の底面図である。
【図７】この発明の１つの実施例に従う構造の基板の上面にパターニングされるインダクタの図である。
【図８】この発明の１つの実施例に従う構造の基板内にパターニングされるインダクタの図である。

Claims (35)

  1. 構造体であって、
    ダイを受けるための上面を有する基板と、
    前記基板の前記上面にパターニングされる導体とを含み、前記導体の第１の端子は、第１の基板信号ボンドパッドへの接続に適合され、かつ前記導体の第２の端子は、第１のダイ信号ボンドパッドへの接続に適合され、さらに
    前記基板の底面に装着されるプリント回路基板と、
    前記基板の中の少なくとも１つのビアとを含み、
    前記少なくとも１つのビアは、第２のダイ信号ボンドパッドと前記プリント回路基板との間の電気接続を与える、構造体。
  2. 前記ダイは半導体ダイである、請求項１に記載の構造体。
  3. 前記基板は有機材料を含む、請求項１に記載の構造体。
  4. 前記基板はセラミック材料を含む、請求項１に記載の構造体。
  5. 前記少なくとも１つのビアは、第２の基板信号ボンドパッドと前記プリント回路基板との間の電気接続を与え、前記第２の基板信号ボンドパッドは前記第２のダイ信号ボンドパッドに電気的に接続される、請求項１に記載の構造体。
  6. 前記第２の基板信号ボンドパッドは、ボンディングワイヤによって前記第２のダイ信号ボンドパッドに電気的に接続される、請求項５に記載の構造体。
  7. 前記少なくとも１つのビアは、前記第２のダイ信号ボンドパッドとランドとの間の電気接続を与え、前記ランドは前記プリント回路基板に電気的に接続される、請求項１に記載の構造体。
  8. 前記少なくとも１つのビアは、第２の基板信号ボンドパッドとランドとの間の電気接続を与え、前記第２の基板信号ボンドパッドは前記第２のダイ信号ボンドパッドに電気的に接続され、前記ランドは前記プリント回路基板に電気的に接続される、請求項１に記載の構造体。
  9. 前記第２の基板信号ボンドパッドは、ボンディングワイヤによって前記第２のダイ信号ボンドパッドに電気的に接続される、請求項８に記載の構造体。
  10. 前記少なくとも１つのビアは熱伝導材料を含む、請求項１に記載の構造体。
  11. 前記導体はインダクタである、請求項１に記載の構造体。
  12. 前記インダクタの前記第１の端子は前記第１の基板信号ボンドパッドに接続され、前記インダクタの前記第２の端子は前記第１のダイ信号ボンドパッドに接続される、請求項１１に記載の構造体。
  13. 構造体であって、
    ダイを受けるための上面を有する基板と、
    前記基板内にパターニングされる導体とを含み、第１の基板信号ボンドパッドは前記導体の第１の端子であり、かつ第２の基板信号ボンドパッドは前記導体の第２の端子であり、さらに
    前記基板の底面に装着されるプリント回路基板と、
    前記基板の中の少なくとも１つのビアとを含み、
    前記少なくとも１つのビアは、ダイ信号ボンドパッドと前記プリント回路基板との間の電気接続を与える、構造体。
  14. 前記ダイは半導体ダイである、請求項１３に記載の構造体。
  15. 前記基板は有機材料を含む、請求項１３に記載の構造体。
  16. 前記基板はセラミック材料を含む、請求項１３に記載の構造体。
  17. 前記少なくとも１つのビアは、前記ダイ信号ボンドパッドとランドとの間の電気接続を与え、前記ランドは前記プリント回路基板に電気的に接続される、請求項１３に記載の構造体。
  18. 前記少なくとも１つのビアは熱伝導材料を含む、請求項１３に記載の構造体。
  19. 前記導体は、前記基板内に複数のビア金属セグメントを含む、請求項１３に記載の構造体。
  20. 前記導体はインダクタである、請求項１９に記載の構造体。
  21. 半導体ダイを受けるための構造体を作製するための方法であって、
    基板の中に第１の孔をドリルであけるステップと、
    前記第１の孔を金属で充填して第１のビアを形成するステップと、
    前記基板の上面上に導体をパターニングするステップとを含み、前記導体の第１の端子は、基板信号ボンドパッドへの接続に適合され、かつ前記導体の第２の端子は、ダイ信号ボンドパッドへの接続に適合され、さらに
    前記基板の前記上面上に支持パッドをパターニングし、かつ前記基板の底面上にヒートスプレッダをパターニングするステップを含み、前記第１のビアは、前記ヒートスプレッダと前記支持パッドとの間の電気接続を与え、前記支持パッドは前記半導体ダイを受けるのに好適である、方法。
  22. 前記基板は有機材料を含む、請求項２１に記載の方法。
  23. 前記基板はセラミック材料を含む、請求項２１に記載の方法。
  24. 前記基板の前記底面をプリント回路基板に装着するステップをさらに含む、請求項２１に記載の方法。
  25. 前記第１のビアは、前記ダイ信号ボンドパッドとランドとの間の電気接続を与え、前記ランドは、前記プリント回路基板に電気的に接続される、請求項２４に記載の方法。
  26. 前記第１のビアは熱伝導材料を含む、請求項２１に記載の方法。
  27. 前記導体はインダクタである、請求項２１に記載の方法。
  28. 半導体ダイを受けるための構造体を作製するための方法であって、
    基板内に導体をパターニングするステップを含み、第１の基板信号ボンドパッドは前記導体の第１の端子であり、かつ第２の基板信号ボンドパッドは前記導体の第２の端子であり、さらに
    前記基板の上面上に支持パッドをパターニングし、かつ前記基板の底面上にヒートスプレッダをパターニングするステップを含み、第１のビアは、前記ヒートスプレッダと前記支持パッドとの間の電気接続を与え、前記支持パッドは前記半導体ダイを受けるのに好適である、方法。
  29. 前記基板は有機材料を含む、請求項２８に記載の方法。
  30. 前記基板はセラミック材料を含む、請求項２８に記載の方法。
  31. 前記基板の前記底面をプリント回路基板に装着するステップをさらに含む、請求項２８に記載の方法。
  32. 前記第１のビアは、ダイ信号ボンドパッドとランドとの間の電気接続を与え、前記ランドは、前記プリント回路基板に電気的に接続される、請求項３１に記載の方法。
  33. 前記第１のビアは熱伝導材料を含む、請求項２８に記載の方法。
  34. 前記導体は、前記基板内に複数のビア金属セグメントを含む、請求項２８に記載の方法。
  35. 前記導体はインダクタである、請求項３４に記載の方法。
JP2003522134A 2001-08-14 2002-06-26 インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法 Pending JP2005500685A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/930,747 US6710433B2 (en) 2000-11-15 2001-08-14 Leadless chip carrier with embedded inductor
PCT/US2002/024079 WO2003017324A2 (en) 2001-08-14 2002-06-26 Structure and method for fabrication of a leadless chip carrier with embedded inductor

Publications (1)

Publication Number Publication Date
JP2005500685A true JP2005500685A (ja) 2005-01-06

Family

ID=25459702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003522134A Pending JP2005500685A (ja) 2001-08-14 2002-06-26 インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法

Country Status (7)

Country Link
US (1) US6710433B2 (ja)
EP (1) EP1423877B1 (ja)
JP (1) JP2005500685A (ja)
KR (1) KR100786001B1 (ja)
CN (1) CN100394590C (ja)
TW (1) TW558921B (ja)
WO (1) WO2003017324A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203166A (ja) * 2004-12-21 2006-08-03 Sanyo Electric Co Ltd 半導体装置及び回路装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
JP2003007902A (ja) * 2001-06-21 2003-01-10 Shinko Electric Ind Co Ltd 電子部品の実装基板及び実装構造
EP1471575A1 (en) * 2003-04-24 2004-10-27 Samsung Electronics Co., Ltd. Rf chip carrier having inductors provided therein and method of manufacturing the same
US6940724B2 (en) * 2003-04-24 2005-09-06 Power-One Limited DC-DC converter implemented in a land grid array package
US7026664B2 (en) * 2003-04-24 2006-04-11 Power-One, Inc. DC-DC converter implemented in a land grid array package
US7414505B2 (en) 2003-05-13 2008-08-19 Samsung Electronics Co., Ltd. High frequency inductor having low inductance and low inductance variation and method of manufacturing the same
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
DE102004020172A1 (de) * 2004-04-24 2005-11-24 Robert Bosch Gmbh Monolithischer Regler für die Generatoreinheit eines Kraftfahrzeugs
JP2005347607A (ja) * 2004-06-04 2005-12-15 Olympus Corp 固体撮像装置、固体撮像素子チップ及びパッケージ
US7064279B2 (en) * 2004-09-23 2006-06-20 Motorola, Inc. Circuit board having an overlapping via
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
DE102005021991A1 (de) * 2005-05-09 2006-11-16 Dr. Johannes Heidenhain Gmbh Optoelektronische Anordnung und Verfahren zu deren Herstellung
US7345366B2 (en) * 2005-05-18 2008-03-18 Industrial Technology Research Institute Apparatus and method for testing component built in circuit board
US8319107B2 (en) * 2006-02-10 2012-11-27 Ki-Geon Lee Circuit board and radiating heat system for circuit board
TWI302027B (en) 2006-03-17 2008-10-11 Ind Tech Res Inst A wafer level packaging structure with inductors and manufacture method thereof
US8368501B2 (en) 2006-06-29 2013-02-05 Intel Corporation Integrated inductors
JP4919761B2 (ja) * 2006-10-27 2012-04-18 日東電工株式会社 配線回路基板および電子部品装置
US20090189727A1 (en) * 2008-01-29 2009-07-30 Inventec Corporation Inductor device
US7956446B2 (en) * 2008-05-13 2011-06-07 Infineon Technologies Ag Semiconductor device and method
SE534510C2 (sv) 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
US9433105B2 (en) * 2009-08-25 2016-08-30 International Business Machines Corporation Method of fabricating printed circuit boards
US20110048775A1 (en) * 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101096041B1 (ko) 2009-12-10 2011-12-19 주식회사 하이닉스반도체 반도체 패키지
JP5318797B2 (ja) * 2010-02-23 2013-10-16 新光電気工業株式会社 実装基板および半導体装置
FR2964790A1 (fr) * 2010-09-13 2012-03-16 St Microelectronics Grenoble 2 Composant et dispositif semi-conducteur munis de moyens de dissipation de chaleur
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102800639B (zh) * 2011-05-27 2016-12-14 阿尔特拉公司 混合集成封装结构
US8969985B2 (en) 2011-08-30 2015-03-03 Infineon Technologies Ag Semiconductor chip package and method
US20130087921A1 (en) * 2011-09-19 2013-04-11 Infineon Technologies Ag Semiconductor Arrangement for Galvanically Isolated Signal Transmission and Method for Producing Such an Arrangement
JP6230777B2 (ja) * 2012-01-30 2017-11-15 新光電気工業株式会社 配線基板、配線基板の製造方法、及び発光装置
US8908383B1 (en) * 2012-05-21 2014-12-09 Triquint Semiconductor, Inc. Thermal via structures with surface features
JP6021504B2 (ja) * 2012-08-08 2016-11-09 キヤノン株式会社 プリント配線板、プリント回路板及びプリント回路板の製造方法
KR20140021910A (ko) * 2012-08-13 2014-02-21 삼성전기주식회사 코어기판 및 이를 이용한 인쇄회로기판
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9474166B2 (en) * 2012-12-21 2016-10-18 Canon Kabushiki Kaisha Printed wiring board, printed circuit board, and method for manufacturing printed circuit board
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
US9167691B2 (en) * 2013-04-16 2015-10-20 Identive Group, Inc. Dual interface module and dual interface card having a dual interface module manufactured using laser welding
US9767957B2 (en) * 2013-08-12 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a tunable three dimensional inductor
GB2520952A (en) 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
US9245940B2 (en) * 2014-02-12 2016-01-26 Qualcomm Incorporated Inductor design on floating UBM balls for wafer level package (WLP)
TWI543308B (zh) * 2014-04-16 2016-07-21 Viking Tech Corp Electronic packaging structure and its ceramic substrate
EP3192097B1 (de) * 2014-09-09 2019-11-06 CeramTec GmbH Mehrlagenkühler
US20180285706A1 (en) * 2015-10-06 2018-10-04 Thin Film Electronics Asa Electronic Device Having an Antenna, Metal Trace(s) and/or Inductor With a Printed Adhesion Promoter Thereon, and Methods of Making and Using the Same
WO2019066868A1 (en) * 2017-09-28 2019-04-04 Intel Corporation CROSSING INTERCONNECT HOLE STRUCTURE FOR INTEGRATED INDUCTION COIL OF HIGH DENSITY HOUSING
WO2019132957A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US11160160B1 (en) * 2020-08-06 2021-10-26 Multek Technologies Limited PCB for bare die mount and process therefore
TWI788775B (zh) * 2021-02-05 2023-01-01 恆勁科技股份有限公司 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法
CN113784499A (zh) * 2021-08-05 2021-12-10 珠海市晶讯物联技术有限公司 一种针对模组散热的成品线路板及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6344050A (ja) * 1986-08-08 1988-02-25 旭化成株式会社 耐力パネルの固定構造
JPH04336451A (ja) * 1991-05-14 1992-11-24 Fujitsu Ltd 半導体チップの実装構造
JPH07142867A (ja) * 1993-11-15 1995-06-02 Murata Mfg Co Ltd 多層基板及びその製造方法
JPH10242377A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
JPH10270855A (ja) * 1997-03-26 1998-10-09 Nec Corp 多層プリント基板とその製造方法
JPH10321757A (ja) * 1997-05-22 1998-12-04 Saitama Nippon Denki Kk 電子回路モジュール
JPH1167959A (ja) * 1997-08-20 1999-03-09 Nec Corp 半導体装置
JP2000183272A (ja) * 1998-10-09 2000-06-30 Matsushita Electric Ind Co Ltd 電気回路、半導体パッケ―ジ及び実装体
JP2000236149A (ja) * 1999-02-16 2000-08-29 Nec Kansai Ltd インダクタ付き配線基板およびその製造方法
JP2002539612A (ja) * 1999-03-11 2002-11-19 アトメル・コーポレイション 高ｑリアクタンス性コンポーネントを有する集積回路のための装置および方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JP2660295B2 (ja) 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
US5506755A (en) 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US5752182A (en) 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5646826A (en) 1995-01-26 1997-07-08 Northern Telecom Limited Printed circuit board and heat sink arrangement
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
JPH0955459A (ja) 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JPH09153679A (ja) 1995-11-30 1997-06-10 Kyocera Corp 積層ガラスセラミック回路基板
US5721454A (en) 1995-12-20 1998-02-24 Intel Corporation Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
JPH1079623A (ja) 1996-09-02 1998-03-24 Olympus Optical Co Ltd アンテナ素子を内蔵する半導体モジュール
JP3650689B2 (ja) 1997-05-28 2005-05-25 三菱電機株式会社 半導体装置
US5808873A (en) 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
DE19736962B4 (de) 1997-08-25 2009-08-06 Robert Bosch Gmbh Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
TW430959B (en) 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
JP3147087B2 (ja) 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
SG73610A1 (en) * 1998-10-07 2002-01-15 Agilent Technologies Inc Integrated circuit die with directly coupled noise suppression and/or other device
US6265771B1 (en) 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6075700A (en) 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
US6421013B1 (en) 1999-10-04 2002-07-16 Amerasia International Technology, Inc. Tamper-resistant wireless article including an antenna

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6344050A (ja) * 1986-08-08 1988-02-25 旭化成株式会社 耐力パネルの固定構造
JPH04336451A (ja) * 1991-05-14 1992-11-24 Fujitsu Ltd 半導体チップの実装構造
JPH07142867A (ja) * 1993-11-15 1995-06-02 Murata Mfg Co Ltd 多層基板及びその製造方法
JPH10242377A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
JPH10270855A (ja) * 1997-03-26 1998-10-09 Nec Corp 多層プリント基板とその製造方法
JPH10321757A (ja) * 1997-05-22 1998-12-04 Saitama Nippon Denki Kk 電子回路モジュール
JPH1167959A (ja) * 1997-08-20 1999-03-09 Nec Corp 半導体装置
JP2000183272A (ja) * 1998-10-09 2000-06-30 Matsushita Electric Ind Co Ltd 電気回路、半導体パッケ―ジ及び実装体
JP2000236149A (ja) * 1999-02-16 2000-08-29 Nec Kansai Ltd インダクタ付き配線基板およびその製造方法
JP2002539612A (ja) * 1999-03-11 2002-11-19 アトメル・コーポレイション 高ｑリアクタンス性コンポーネントを有する集積回路のための装置および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203166A (ja) * 2004-12-21 2006-08-03 Sanyo Electric Co Ltd 半導体装置及び回路装置

Also Published As

Publication number Publication date
US6710433B2 (en) 2004-03-23
WO2003017324A8 (en) 2003-12-24
EP1423877B1 (en) 2019-02-20
CN100394590C (zh) 2008-06-11
KR20040030966A (ko) 2004-04-09
KR100786001B1 (ko) 2007-12-14
EP1423877A2 (en) 2004-06-02
WO2003017324A3 (en) 2003-11-27
US20020172025A1 (en) 2002-11-21
EP1423877A4 (en) 2004-12-22
WO2003017324A2 (en) 2003-02-27
TW558921B (en) 2003-10-21
CN1543674A (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
EP1423877B1 (en) Structure and method for fabrication of a leadless chip carrier with embedded inductor
KR100612425B1 (ko) 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법
US6867493B2 (en) Structure and method for fabrication of a leadless multi-die carrier
US6611055B1 (en) Leadless flip chip carrier design and structure
US6624511B2 (en) Hybrid integrated circuit device
US7851918B2 (en) Three-dimensional package module
US7638364B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US20140048313A1 (en) Thermally enhanced wiring board with thermal pad and electrical post
US6960824B1 (en) Structure and method for fabrication of a leadless chip carrier
US20050224934A1 (en) Circuit device
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
US7247516B1 (en) Method for fabricating a leadless chip carrier
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
US20040159913A1 (en) Circuit device and method of manufacture thereof
JP2001267486A (ja) 半導体装置及び半導体モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403